JPH0774199A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0774199A
JPH0774199A JP5219974A JP21997493A JPH0774199A JP H0774199 A JPH0774199 A JP H0774199A JP 5219974 A JP5219974 A JP 5219974A JP 21997493 A JP21997493 A JP 21997493A JP H0774199 A JPH0774199 A JP H0774199A
Authority
JP
Japan
Prior art keywords
electrode
pellet
semiconductor device
semiconductor
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5219974A
Other languages
English (en)
Inventor
Takanobu Kawauchi
隆信 川内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5219974A priority Critical patent/JPH0774199A/ja
Publication of JPH0774199A publication Critical patent/JPH0774199A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】本発明は、より小型の半導体ペレットを得るこ
とを目的とする。 【構成】基板１に半導体ペレット５をマウントするとと
もに、半導体ペレット５の表面電極８、９をボンディン
グワイヤ６、７にてリード３、４に接続し、さらに樹脂
１０にて、半導体ペレット、ボンディングワイヤおよび
リードの一部を、モールドしてなる半導体装置におい
て、ボンディングワイヤ６、７および前記表面電極８、
９をその電流容量に応じた線径および大きさにすること
によって半導体ペレットの小型化を図る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置、特に半導体
ペレットの小型化に関する。
【０００２】
【従来の技術】この種の半導体装置としては、単一のパ
ッケージ内に複数のトランジスタやダイオード等の半導
体ペレットが組み込まれたパワートランジスタアレイ
や、単一のパッケージ内に単一の半導体ペレットを組み
込んだディスクリートの半導体装置がある。
【０００３】図２にディスクリートの半導体装置である
樹脂封止型のトランジスタの一例を示す。同図に於い
て、２１は銅，鉄・ニッケル合金，鉄・ニッケル・コバ
ルト合金等よりなる金属製の基板で、該基板２１に取付
穴２１ａを穿設している。
【０００４】２２は上記基板２１の基端部に一体に連結
された金属製リードで、２３，２４はリード２２の両側
に位置しリード２２とは絶縁されたリード、２５は基板
２１上の素子載置部に半田等を介して固着マウントされ
たトランジスタ等の半導体ペレット、２６，２７は半導
体ペレット２５の表面に形成されたエミッタ電極２８及
びベース電極２９とリード２３，２４を電気的に接続す
る金属製のボンディングワイヤである。半導体ペレット
２５のマウント及び該半導体ペレット２５とリード２
３，２４とのワイヤボンディング後、上記半導体ペレッ
ト２５を含む主要部分を、エポキシ樹脂等の熱硬化性の
外装樹脂３０でモールドしている。
【０００５】そして、上記ボンディングワイヤ２６，２
７は、上記表面電極２８，２９とリード２３，２４の導
通により充分な電流容量が確保できるよう、電流容量の
大きな線径を基準に同一線径のボンディンワイヤのもの
を使用している。
【０００６】一方、パワートランジスタアレイについて
は、たとえば、特開平３−５７２５９号に記載されてい
るように、製造コスト低減のため単一基板に複数の半導
体ペレットを組み込みこんで、各ペレット毎にボンディ
ングワヤの線径を異ならしている。
【０００７】
【発明が解決しようとする課題】ところで、この種の半
導体装置においては、従来より半導体ペレット自体を小
型化することが要望されていた。
【０００８】しかし、上記パワートランジスタアレイや
ディスクリートの半導体装置に使用される、単一の半導
体ペレット内では、通常、ボンディングワイの線径の選
定は、電流容量の大きい表面電極に接続されるボンディ
ングワイヤの線径を基準に行われ、その線径は同一のも
のが使用されていた。
【０００９】そのため、半導体ペレットの表面電極の大
きさもボンディングワイヤの線径に応じて大きくなり、
電流容量の小さい素子の表面電極も必要以上に大きくな
り、半導体ペレットの小型化を妨げる要因となってい
た。本発明は、上記の問題を解決して、より小型の半導
体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】上記の問題点を解決する
ために本発明の半導体装置は、次のような構成を有す
る。即ち、請求項１記載の半導体装置は、基板に半導体
ペレットをマウントするとともに、半導体ペレットの表
面電極をボンディングワイヤにてリードに接続し、さら
に樹脂にて、半導体ペレット、ボンディングワイヤおよ
びリードの一部を、モールドしてなる半導体装置におい
て、前記ボンディングワイヤおよび前記表面電極がその
電流容量に応じた線径および大きさであることを特徴と
するものである。
【００１１】また、請求項２の記載されているように、
半導体ペレットがトランジスタである本願発明の半導体
装置は、半導体ペレットの表面電極とリードを電気的に
接続するボンディングワイヤの内、ベース電極に接続さ
れるボンディングワイヤの線径をエミッタ電極に接続さ
れるボンディングワイヤの線径よりも細くかつ、ベース
電極をエミッタ電極より小さくしたしたことを特徴とす
るものである。
【００１２】
【作用】上記した手段によれば、本発明の半導体装置
は、半導体ペレットの表面電極とリードを電気的に接続
するボンディングワイヤをその電流容量に応じた線径と
することにより、ボンディングワイヤの線径に応じて大
きくなっていた表面電極を小さくでき、半導体ペレット
自体を小さくすることができる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は、本発明に係るトランジスタを示した平面
図である。同図に於いて、１は銅，鉄・ニッケル合金，
鉄・ニッケル・コバルト合金等よりなる金属製の基板
で、該基板１に取付穴１ａを穿設している。
【００１４】２は上記基板１の基端部に一体に連結され
た金属製のリードで、３，４はリード２の両端に位置し
リード２とは絶縁されたリード、５は基板１上の素子載
置部に半田等を介して固着マウントされたトランジスタ
等の半導体ペレットである。
【００１５】６，７は半導体ペレット５の表面に形成さ
れたエミッタ電極８及びベース電極９とリード３，４を
電気的に接続する金属製のボンディングワイヤである
が、本発明では、ボンディングワイヤ６，７は各電流容
量に応じた線径のものを、即ち、ベース電極に接続され
るボンディングワイヤ７の線径をエミッタ電極に接続さ
れるボンディングワイヤ６の線径よりも細いものを使用
している。
【００１６】通常、エミッタ電極にはベース電極の数十
〜数百倍の電流が流れるが、各電極に接続されるボンデ
ィングワイヤ径の比を約１．４倍にすればその効果を得
ることができる。本願発明において、具体的にはベース
電極に接続されるボンディングワイヤは５０μｍ前後
の、エミッタ電極に接続されるボンディングワイヤは７
０μｍ前後の直径のものを使用した。
【００１７】また、ベース電極に接続したボンディング
ワイヤの径をエミッタ電極に接続したボンディングワイ
ヤの径の５／７にしたことによってをベース電極自体の
面積を従来のものに比較して１０／１７にすることがで
きる。
【００１８】その後、半導体ペレット５のマウント及び
該半導体ペレット５とリード３，４とのワイヤボンディ
ング後、上記半導体ペレット５を含む主要部分を、エポ
キシ樹脂等の熱硬化性の外装樹脂１０でモールドしてい
る。
【００１９】尚、本発明は上記実施例に限らず電流容量
の異なるワイヤボンディング接続するもの、たとえば、
ＩＣ等にも適用できる。
【００２０】
【発明の効果】以上のように本発明によれば、半導体ペ
レットの表面電極とリードを電気的に接続するボンディ
ングワイヤをその電流容量に応じた線径としているの
で、表面電極を小さくでき、半導体ペレット自体を小さ
くすることができる。
【図面の簡単な説明】
【図１】本発明に係る樹脂封止型半導体装置の平面図
【図２】従来の樹脂封止型半導体装置の平面図
【符号の説明】
１ 基板 ２，３，４ リード ５ 半導体ペレット ６，７ ボンディングワイヤ ８ エミッタ電極 ９ ベース電極 １０ 外装樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 基板に半導体ペレットをマウントすると
    ともに、半導体ペレットの表面電極をボンディングワイ
    ヤにてリードに接続し、さらに樹脂にて、半導体ペレッ
    ト、ボンディングワイヤおよびリードの一部を、モール
    ドしてなる半導体装置において、 前記ボンディングワイヤおよび前記表面電極がその電流
    容量に応じた線径および大きさであることを特徴とする
    半導体装置。
  2. 【請求項２】 前記半導体ペレットがトランジスタであ
    り、かつ前記ボンディングワイヤの内、ベース電極に接
    続されるボンディングワイヤの線径をエミッタ電極に接
    続されるボンディングワイヤの線径よりも細くかつ、ベ
    ース電極をエミッタ電極より小さくしたことを特徴とす
    る請求項１記載の半導体装置。
JP5219974A 1993-09-03 1993-09-03 半導体装置 Pending JPH0774199A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5219974A JPH0774199A (ja) 1993-09-03 1993-09-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5219974A JPH0774199A (ja) 1993-09-03 1993-09-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH0774199A true JPH0774199A (ja) 1995-03-17

Family

ID=16743950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5219974A Pending JPH0774199A (ja) 1993-09-03 1993-09-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH0774199A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371675B2 (en) * 2004-03-11 2008-05-13 Samsung Electronics Co., Ltd. Method and apparatus for bonding a wire
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371675B2 (en) * 2004-03-11 2008-05-13 Samsung Electronics Co., Ltd. Method and apparatus for bonding a wire
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置

Similar Documents

Publication Publication Date Title
US7595551B2 (en) Semiconductor package for a large die
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US8564049B2 (en) Flip chip contact (FCC) power package
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US7247944B2 (en) Connector assembly
EP0329317A2 (en) Semiconductor device having an insulating sheet
US20090261462A1 (en) Semiconductor package with stacked die assembly
US20060145319A1 (en) Flip chip contact (FCC) power package
JPH1167809A (ja) 半導体装置
US5783466A (en) Semiconductor device and method of manufacturing the same
JP2000243887A (ja) 半導体装置とその製造方法
US6894904B2 (en) Tab package
US6344687B1 (en) Dual-chip packaging
JP2001156251A (ja) 半導体装置
US20100052118A1 (en) Micro-layered lead frame semiconductor packages
JPH0774199A (ja) 半導体装置
US11171077B2 (en) Semiconductor device with lead frame that accommodates various die sizes
JP2000243880A (ja) 半導体装置とその製造方法
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
US20210175157A1 (en) Method for Fabricating a Semiconductor Device by Using Different Connection Methods for the Semiconductor Die and the Clip
US6472731B2 (en) Solder clad lead frame for assembly of semiconductor devices and method
JPH0855856A (ja) 半導体装置とその製造方法
JPH07283356A (ja) 樹脂封止型回路装置の製造方法
US7078798B2 (en) Semiconductor package and manufacturing method thereof