CN115039211A - 打线结构以及打线结构形成方法 - Google Patents

打线结构以及打线结构形成方法 Download PDF

Info

Publication number
CN115039211A
CN115039211A CN202080095115.7A CN202080095115A CN115039211A CN 115039211 A CN115039211 A CN 115039211A CN 202080095115 A CN202080095115 A CN 202080095115A CN 115039211 A CN115039211 A CN 115039211A
Authority
CN
China
Prior art keywords
bonding
wire
bump
electronic component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080095115.7A
Other languages
English (en)
Inventor
朴善基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN115039211A publication Critical patent/CN115039211A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的打线结构(50A)包括：柱状凸块(45)，与被安装于基板(31)上的第二电子零件(32b)邻接地设置；以及绕环线(50)，以跨越第二电子零件(32b)之上的方式而接合于基板(31)上，其中，绕环线(50)包括：第二上升部(54)，前端在柱状凸块(45)的与第二电子零件(32b)相反的一侧接合于基板(31)并从基板(31)上升；环部(55)，以跨越第二电子零件(32b)之上的方式而延伸；以及弯曲部(56)，卡合于柱状凸块(45)的上端而弯曲，以连接环部(55)与第二上升部(54)。

Description

打线结构以及打线结构形成方法
技术领域
本发明涉及一种打线结构的构成以及打线结构的形成方法，所述打线结构包含柱状凸块、及以跨越电子零件之上的方式而绕环(looping)的绕环线(looping wire)。
背景技术
提出有一种方案：通过打线接合来形成跨越半导体芯片等电子零件之上的打线，以构成电磁屏蔽(例如参照专利文献1)。
在利用专利文献1所记载的方法来形成跨越电子零件之上的绕环线的情况下，接合的起点侧端可在将打线的前端接合于基板上的状态下将打线垂直地上升，并以大的角度而朝横方向弯曲，因此，即便将接合的起点靠近电子零件而配置，打线也不会接触至电子零件。然而，接合的终点侧难以使绕环线朝向基板弯曲，因此接合的终点必须设为远离电子零件的位置(参照专利文献1的段落0013)。因此，在利用专利文献1的方法来形成跨越电子零件之上的绕环线的情况下，存在下述问题，即，需要宽广的绕环线的形成空间，从而导致电子装置大型化。
现有技术文献
专利文献
专利文献1：日本专利特开2020-25076号公报
发明内容
发明所要解决的问题
因此，本发明的目的在于提供一种能以少的空间来实现电子零件的磁屏蔽的打线结构。
解决问题的技术手段
本发明的打线结构包括：柱状凸块，形成在与安装于基板上的电子零件邻接地设置的凸块点上；以及绕环线，以跨越电子零件之上的方式而接合于基板上，所述打线结构的特征在于，绕环线包括：上升部，前端在柱状凸块的与电子零件相反的一侧接合于基板并从基板上升；环部，以跨越电子零件之上的方式而延伸；以及弯曲部，卡合于柱状凸块的上端而弯曲，以连接环部与上升部。
如此，由于弯曲部卡合于柱状凸块的上端而弯曲，因此可加大弯曲部的弯曲角度，从而可使上升部从基板以接近垂直的角度上升。由此，即便将上升部的前端接合至与电子零件邻接的位置，也可抑制上升部的上部或弯曲部接触至电子零件，从而可提供能以少的空间来实现电子零件的磁屏蔽的打线结构。
本发明的打线结构中，也可为，柱状凸块在上端具有沿着环部的延伸方向而延伸的槽，弯曲部卡合于槽。
由此，可使弯曲部稳定地卡合于柱状凸块的上端，从而可稳定地设为大的弯曲角度的弯曲部
本发明的打线结构中，也可为，弯曲部的弯曲角度为60°～90°。
由此，可使上升部从基板以接近垂直的角度上升，从而可形成紧凑的打线结构。
本发明的打线结构中，也可为，柱状凸块的高度为从基板直至环部为止的高度的50％以上。
由此，可更切实地抑制上升部、弯曲部接触至电子零件。
本发明的打线结构形成方法通过接合工具来形成包括柱状凸块与绕环线的打线结构，所述打线结构形成方法的特征在于包括：柱状凸块形成步骤，通过接合工具来将打线多次折叠并按压至基板上的凸块点而形成为柱状，从而形成柱状凸块；第一接合步骤，通过接合工具，将打线接合至以与凸块点之间夹着电子零件的方式而配置于基板上的第一接合点上；扭结线形成步骤，在第一接合步骤之后，使接合工具上升而从接合工具的前端放出打线，并且使接合工具横向移动而构成包括至少一个扭结的扭结线；环部形成步骤，在扭结线形成步骤之后，使接合工具朝向柱状凸块的上端绕环，以形成在第一接合点与柱状凸块的上端之间跨越电子零件的环部；弯曲部形成步骤，在环部形成步骤之后，使扭结线的侧面卡合于柱状凸块的上端而使扭结线朝向基板弯曲，以形成弯曲部；以及上升部形成步骤，在弯曲部形成步骤之后，利用接合工具，将扭结线接合至较凸块点邻接于与第一接合点相反的一侧而配置于基板上的第二接合点，形成从第二接合点上升而连接于弯曲部的上升部。
如此，在形成柱状凸块后，将接合工具绕环至柱状凸块的上端为止，从而使扭结线的侧面卡合于柱状凸块的上端而使扭结线弯曲，因此可形成弯曲角度大的弯曲部，从而可使上升部从基板以接近垂直的角度上升。由此，即便将上升部的前端接合于与电子零件邻接的位置，也可抑制上升部的上部或弯曲部接触至电子零件，从而可形成能以少的空间来实现电子零件的磁屏蔽的打线结构。
本发明的打线结构中，也可为，接合工具是包括供打线插通的贯穿孔、及设于贯穿孔周围的圆环状的面部的瓷嘴(capillary)，柱状凸块形成步骤是在将打线的侧面予以折叠而形成最上段的折叠部时，使瓷嘴的中心位置朝与环部的延伸方向交叉的方向挪动而利用面部来按压打线的侧面，以在柱状凸块的上端形成沿着环部的延伸方向而延伸的槽。
如此，使瓷嘴的中心位置朝与环部的延伸方向交叉的方向挪动而利用面部来按压打线的侧面，由此，可简便地在柱状凸块的上端形成沿着环部的延伸方向而延伸的槽。
本发明的打线结构形成方法中，也可为，弯曲部形成步骤是通过接合工具来使扭结线的侧面卡合于槽而使扭结线朝向基板弯曲。
由此，可使弯曲部稳定地卡合于柱状凸块的上端，从而可稳定地形成大的弯曲角度的弯曲部。
本发明的打线结构形成方法中，也可为，第一接合步骤是将打线球焊至第一接合点，上升部形成步骤是在第二接合点进行订合式接合。
本发明的打线结构形成方法中，也可为，柱状凸块形成步骤进而在配置于第一接合点与电子零件之间的另一凸块点形成另一柱状凸块，环部形成步骤是在扭结线形成步骤之后，使接合工具朝向柱状凸块的上端绕环，以形成在第一接合点与柱状凸块的上端之间跨越电子零件的环部时，使扭结线的侧面卡合于另一柱状凸块的上端而使扭结线朝向电子零件的上方弯曲，以形成另一弯曲部。
由此，可减少形成第一接合点侧的打线结构的空间，从而可形成能以更少的空间来实现电子零件的磁屏蔽的打线结构。
本发明的电子装置包括：基板；电子零件，被安装于基板上；柱状凸块，与电子零件邻接地设置；以及绕环线，以跨越电子零件之上的方式而接合于基板上，所述电子装置的特征在于，绕环线包括：上升部，前端在柱状凸块的与电子零件相反的一侧接合于基板并从基板上升；环部，以跨越电子零件之上的方式而延伸；以及弯曲部，卡合于柱状凸块的上端而弯曲，以连接环部与上升部。
由此，可使电子装置小型化。
本发明的电子装置中，也可为，柱状凸块在上端具有沿着环部的延伸方向而延伸的槽，弯曲部卡合于槽。
发明的效果
本发明可提供能以少的空间来实现电子零件的磁屏蔽的打线结构。
附图说明
图1是包括实施方式的打线结构的电子装置的平面图。
图2是包括实施方式的打线结构的电子装置的剖面图，且是图1所示的A-A剖面。
图3是表示图2所示的B部的详细的立面图。
图4是从图3所示的D-D观察实施方式的打线结构的柱状凸块的立面图。
图5是表示图2所示的C部的详细的立面图。
图6是表示包括实施方式的打线结构的电子装置的制造中所用的打线接合装置的结构的立面图。
图7是被安装于图1所示的打线接合装置的瓷嘴的剖面图。
图8是表示在第二焊盘上形成柱状凸块的压接焊球与折叠部时的瓷嘴的前端的动作的说明图。
图9A是表示使用图6所示的打线接合装置来形成柱状凸块时的无空气焊球(airfree ball)的成形步骤的图。
图9B是表示进行使用图6所示的打线接合装置来形成柱状凸块时的球焊而形成压接焊球的状态的图。
图9C是表示从图9B所示的状态使瓷嘴上升的状态的图。
图9D是表示从图9C所示的状态使瓷嘴朝右侧横向移动的状态的图。
图9E是表示从图9D所示的状态使瓷嘴上升的状态的图。
图9F是表示从图9E所示的状态使瓷嘴朝左侧横向移动，以使右侧的面部位于球颈的正上方的状态的图。
图9G是表示利用瓷嘴的右侧的面部将打线的侧面按压至球颈上而形成压溃部的状态的图。
图9H是表示从图9G的状态使瓷嘴上升的状态的图。
图9I是表示从图9H所示的状态使瓷嘴朝右侧横向移动，使左侧的面部位于压溃部的正上方的状态的图。
图9J是表示利用瓷嘴的左侧的面部来将打线的侧面按压至压溃部上而形成折叠部的状态的图。
图9K是表示在图9J所示的状态之后，使瓷嘴上升而如图9H～图9J所示那样将打线的侧面从左右交替地多次折叠而形成为柱状，并利用瓷嘴的左侧的面部来将打线的侧面按压至上端而形成具有沿前后方向延伸的槽的柱状凸块的状态的立面图。
图9L是表示从图9K的状态使打线抓持器与瓷嘴上升，并使打线尾端从瓷嘴的前端延伸出之后，在将打线抓持器设为关闭的状态下，使抓持器与瓷嘴进一步上升而使打线尾端从柱状凸块分离的状态的图。
图10是表示在形成在第一焊盘上的压接焊球上形成扭结线时的瓷嘴的前端的移动的说明图。
图11A是表示形成在第一焊盘上的压接焊球与扭结线的立面图。
图11B是表示从图11A的状态使瓷嘴的前端朝向柱状凸块绕环，而形成第一上升部与环部的状态的图。
图11C是表示图11B的E部的详细图的立面图。
图11D是表示从图11B、图11C所示的状态使瓷嘴的前端朝向第二接合点而朝下呈圆弧状地移动以形成弯曲部的状态的立面图。
图11E是表示从图11D的状态使瓷嘴的前端下降而订合式接合至第二焊盘上，以形成弯曲部、第二上升部及订合式接合部的状态的立面图。
图11F是表示图11E的F部的详细的立面图。
图12是表示另一实施方式的打线结构的第一上升部的立面图。
具体实施方式
以下，一边参照附图，一边说明实施方式的电子装置30。如图1、图2所示，电子装置30包括基板31、被安装于基板31上的第一电子零件32a～第四电子零件32d、柱状凸块45以及绕环线50。柱状凸块45与绕环线50构成实施方式的打线结构50A。
在基板31的中央，安装有第一电子零件32a。第一电子零件32a例如也可为半导体芯片或集成电路(Integrated Circuit，IC)。而且，在第一电子零件32a的两侧，安装有第二电子零件32b、第三电子零件32c。第二电子零件32b、第三电子零件32c例如为电容器或电感器。而且，安装有第四电子零件32d。第四电子零件32d例如也可为电阻等。
在第一电子零件32a～第四电子零件32d周围的基板31的表面，设有金属制的第一焊盘33、第二焊盘34、左侧焊盘35及右侧焊盘36。在第一焊盘33，配置有绕环线50的第一接合点P1。而且，在第二焊盘34，配置有绕环线50的第二接合点P2与形成柱状凸块45的凸块点Pb。第二接合点P2较凸块点Pb而配置于与第一接合点P1或第二电子零件32b相反的一侧。而且，凸块点Pb与第一接合点P1是以将第一电子零件32a～第四电子零件32d夹在中间的方式而配置于基板31上。
再者，以下的说明中，将从第一接合点P1朝向第二接合点P2的方向设为前方，将从第一接合点P1朝向与第二接合点P2为相反侧的方向设为后方，将朝向前方时的左侧设为左侧，将朝向前方时的右侧设为右侧来进行说明。而且，将第一接合点P1与第二接合点P2的延伸方向设为前后方向，将其直角方向设为左右方向来进行说明。而且，各图所示的符号“F”表示前方，符号“R”表示后方，符号“LH”表示左侧，符号“RH”表示右侧。
如图2、图3所示，在配置于第二焊盘34上的第三电子零件32b的一侧(后侧)的凸块点Pb，形成有柱状凸块45。柱状凸块45是以与第三电子零件32b邻接的方式而形成的柱形状的凸块。
如图3、图4所示，柱状凸块45包含压接焊球41以及多个折叠部44。如图4所示，柱状凸块45是将打线16的侧面从左右多次交替地折叠至形成于第二焊盘34上的压接焊球41上而将折叠部44形成为多个段，从而设为柱状者。在柱状凸块45的上端，形成有沿前后方向延伸的槽48。绕环线50以沿前后方向延伸的方式而接合于基板31的第一接合点P1与第二接合点P2，因此槽48沿着绕环线50的延伸方向而延伸。再者，图3、图4中，柱状凸块45的高度为与邻接的第二电子零件32b的高度大致等同的高度，但也可比其低，例如设为邻接的第二电子零件32b的高度的50％左右的高度。而且，也可高于邻接的第二电子零件32b的高度。
返回图2，绕环线50以跨越第一电子零件32a～第三电子零件32c之上的方式而接合于第一焊盘33的第一接合点P1与第二焊盘34的第二接合点P2。绕环线50沿前后方向延伸，而包含压接焊球51、第一上升部53、第二上升部54、环部55、弯曲部56以及订合式接合部57。
如图5所示，压接焊球51是将无空气焊球40接合于至第一焊盘33上的圆板状的部分。第一上升部53是从压接焊球51上朝上方向延伸后，朝前方弯曲而延伸至第三电子零件32c的上侧附近为止的部分。
如图2所示，环部55是连接于第一上升部53，且以跨越第一电子零件32a～第四电子零件32d之上的方式而沿前后方向延伸的部分。
如图3所示，第二上升部54是从被订合式接合至第二焊盘34上的订合式接合部57朝斜上方向上升的部分。弯曲部56是卡合于形成在柱状凸块45上端且沿前后方向延伸的槽48而弯曲，以连接环部55与第二上升部54的部分。如图3所示，弯曲部56的弯曲角度θ例如也可为60°至90°之间。
以上述方式构成的电子装置30中，绕环线50的弯曲部56卡合于设在柱状凸块45上端的槽48而弯曲，因此可加大弯曲部56的弯曲角度θ。由此，可使第二上升部54从基板31的第二焊盘34以接近垂直的角度上升。因此，即便将第二上升部54的前端订合式接合至与第二电子零件32a邻接的位置，也可抑制第二上升部54的上部或弯曲部56接触至邻接的第二电子零件32b，从而能以少的空间来进行第一电子零件32a～第四电子零件32d的磁屏蔽。
以上所说明的实施方式的电子装置30中，是设为将绕环线50接合至第一焊盘33与第二焊盘34上，且绕环线50沿前后方向延伸而跨越第一电子零件32a～第四电子零件32d之上来进行了说明，但并不限于此。例如，也可以沿左右方向延伸的方式而将绕环线50接合至左侧焊盘35与右侧焊盘36上。而且，也可以沿斜方向延伸的方式而将绕环线50接合至第一焊盘33与左侧焊盘35或右侧焊盘36之间。
接下来，一边参照图6至图11C，一边说明被安装于电子装置30的打线结构50A的形成方法。首先说明打线接合装置100。打线接合装置100是电子装置30的制造装置。
如图6所示，打线接合装置100包括底座(base)10、XY平台11、接合头(bondinghead)12、Z方向马达13、接合臂(bonding arm)14、超声波喇叭15、作为打线接合工具的瓷嘴20、打线抓持器17、放电电极18、接合载台(bonding stage)19以及控制部60。另外，以下的说明中，将接合臂14或超声波喇叭15的延伸方向设为X方向，将在水平面内与X方向成直角的方向设为Y方向，将上下方向设为Z方向来进行说明。
XY平台11被安装于底座10上，使被搭载于上侧者沿XY方向移动。
接合头12被安装于XY平台11上，通过XY平台11来沿XY方向移动。在接合头12中，保存有Z方向马达13以及由Z方向马达13所驱动的接合臂14。Z方向马达13包括定子13b。接合臂14的根部14a与Z方向马达13的定子13b相向，成为绕Z方向马达13的轴13a旋转自如地安装的转子。
在接合臂14的X方向的前端安装有超声波喇叭15，在超声波喇叭15的前端安装有瓷嘴20。超声波喇叭15通过未图示的超声波振子的振动，来对安装于前端的瓷嘴20进行超声波激振。瓷嘴20如后文参照图7所说明那样，在内部设有沿上下方向贯穿的贯穿孔21，在贯穿孔21内插通有打线16。打线16是从未图示的线轴(wire spool)等打线供给源进行供给。
而且，在超声波喇叭15的前端的上侧，设有打线抓持器17。打线抓持器17进行开闭以进行打线16的抓持、开放。
在接合载台19的上侧设有放电电极18。放电电极18也可被安装于设于底座10的未图示的框架。放电电极18与插通瓷嘴20并从瓷嘴20的前端25延伸出的打线16之间进行放电，使打线16熔融而形成无空气焊球40。
接合载台19在上表面吸附固定安装有第一电子零件32a～第四电子零件32d的基板31，并且通过未图示的加热器来对基板31与半导体芯片34进行加热。
当构成转子的接合臂14的根部14a通过接合头12的Z方向马达13的定子13b的电磁力而如图6中的箭头71所示那样旋转时，安装于超声波喇叭15前端的瓷嘴20如箭头72所示那样沿Z方向移动。而且，接合载台19通过XY平台11而沿XY方向移动。因而，瓷嘴20通过XY平台11与Z方向马达13而沿XYZ方向移动。而且，打线抓持器17与瓷嘴20一同沿XYZ方向移动。因而，XY平台11与Z方向马达13构成使瓷嘴20及打线抓持器17沿XYZ方向移动的移动机构11a。
XY平台11、Z方向马达13、打线抓持器17、放电电极18及接合载台19连接于控制部60，基于控制部60的指令而运行。控制部60通过包含XY平台11及Z方向马达13的移动机构11a来调整瓷嘴20的XYZ方向的位置，并且进行打线抓持器17的开闭、放电电极18的驱动、接合载台19的加热控制。
控制部60是包含中央处理器(Central Processing Unit，CPU)61与存储器62的计算机(computer)，所述CPU61是在内部进行信息处理的处理器，所述存储器62保存动作程序或动作数据等。
接下来，一边参照图7一边说明瓷嘴20的结构。图7是表示瓷嘴20的前端部的一例的图。在瓷嘴20中，形成有沿通过中心位置的中心线24的方向贯穿的贯穿孔21。打线16插通于所述贯穿孔21中。因此，贯穿孔21的内径d1大于打线16的外径d2(d1＞d2)。贯穿孔21的下端呈圆锥状扩展。所述呈圆锥状扩展的锥形部被称作倒角(chamfer)部22。而且，所述圆锥状空间中的最大直径(即最下端的直径)被称作倒角直径d3。
瓷嘴20的下端面成为按压图6所示的无空气焊球40的圆环状的面部23。所述面部23既可为平坦的水平面，也可为随着靠近外侧而朝上方前进的倾斜面。将面部23的宽度，即，倒角部22与瓷嘴20的下端的外周的距离称作“面宽W”。面宽W是根据倒角直径d3与瓷嘴20的外周直径d4而以W＝(d4-d3)/2来计算。而且，以下的说明中，将瓷嘴20的下端的中心线24上的点称作瓷嘴20的前端25。
如图7中以一点划线所示那样，当使瓷嘴20的前端25下降至高度h1的点a为止而将图6所示的无空气焊球40按压至第二焊盘34上时，无空气焊球40被面部23按压而扁平化，形成直径d5且厚度hb的扁平圆柱状的压接焊球41。而且，形成无空气焊球40的金属的一部分从倒角部22进入贯穿孔21内，形成连接于压接焊球41的上侧的球颈42。
接下来，参照图8至图9L来说明在第二焊盘34上形成柱状凸块45的柱状凸块形成步骤。
控制部60的处理器即CPU61首先开放打线抓持器17，对XY平台11及Z方向马达13进行驱动控制，以使毛线管20的前端25移动至放电电极18的附近。然后，CPU61使放电电极18与从瓷嘴20的前端25延伸出的打线尾端之间产生放电，从而如图9A所示，使从瓷嘴20的前端25延伸出的打线16成形为无空气焊球40。
然后，如图8、图9A所示，CPU61对XY平台11及Z方向马达13进行驱动控制，以使瓷嘴20的中心线24的XY座标对准第二焊盘34上的凸块点Pb的中心线38的XY座标。然后，CPU61如图8、图9B所示的箭头81那样，使瓷嘴20的前端25朝向凸块点Pb而下降至点a为止，并如图9B所示那样，进行利用瓷嘴20的面部23来将无空气焊球40按压至第二焊盘34上的球焊。
当瓷嘴20将无空气焊球40按压至第二焊盘34上时，如之前参照图2所说明那样，面部23与倒角部22将无空气焊球40成形为压接焊球41与球颈42。
接下来，CPU61如图8、图9C所示那样，对XY平台11及Z方向马达13进行驱动控制，从而如图8、图9C所示的箭头82那样使瓷嘴20的前端25上升至点b为止。接下来，CPU61如图8、图9D所示的箭头83那样使瓷嘴20的前端25朝向右侧横向移动至点c为止。然后，CPU61如图8、图9E所示的箭头84那样使瓷嘴20的前端25上升至点d为止。随后，CPU61如图8、图9F中所示的箭头85那样，使瓷嘴20朝向左侧横向移动至瓷嘴20的右侧的面部23的面宽方向的中心成为凸块点Pb的中心线38的XY座标的位置为止。
如箭头82～箭头85所示那样，使瓷嘴20的前端25上升后朝向右侧横向移动，随后，再次使瓷嘴20上升后朝左侧移动，由此，如图9F所示，球颈42上侧的打线16成为在球颈42上朝右侧与左侧折返的形状。
然后，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图8、图9G所示的箭头86那样使瓷嘴20的前端25下降至点f为止，将在球颈42上朝右侧与左侧折返的打线16的侧面按压至球颈42上而压溃，形成压溃部43。
随后，CPU61如图8、图9H所示的箭头87那样使瓷嘴20的前端25上升至点g为止后，如图8、图9I所示的箭头88那样使瓷嘴20朝右侧横向移动至瓷嘴20的左侧的面部23的面宽方向的中心成为凸块点Pb的中心线38的XY座标的位置为止。
通过此种瓷嘴20的上升与朝向右侧的横向移动，从图9H所示的压溃部43的左侧朝上方向上升的打线16折叠于压溃部43的上侧。
然后，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图8、图9J所示的箭头89所示那样使瓷嘴20的前端25下降至点i为止，将打线16的侧面按压至压溃部43上而形成折叠部44。
接下来，CPU61对XY平台11及Z方向马达13进行驱动控制，使瓷嘴20上升，从而如图9H～图9J所示那样，将打线16的侧面从左右交替地折叠而将折叠部44成形为多个段，以形成柱状凸块45。然后，CPU61使瓷嘴20移动至瓷嘴20的左侧的面部23的面宽方向的中心成为凸块点Pb的中心线38的XY座标的位置，并如图9K所示的箭头90那样，使瓷嘴20的前端25下降至点j位置，将打线16的侧面按压至折叠部44上而形成最上段的折叠部44。通过所述按压，在最上段的折叠部44的上表面，通过面部23而形成沿前后方向延伸的槽48。此时，最上段的折叠部44与进入瓷嘴20的贯穿孔21中的打线16以细细的连接部46相连。
接下来，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图9L所示的箭头91那样使瓷嘴20上升而使打线尾端47从瓷嘴20的前端25延伸出。随后，CPU61关闭打线抓持器17并使打线抓持器17与瓷嘴20进一步上升，由此，将连接于打线供给源的打线尾端47的下端与连接部46予以切断。由此，如图9L所示，在第二焊盘34上形成柱状凸块45。
如以上所说明那样，通过反复执行瓷嘴20的上升、左右方向的移动与下降带来的按压，从而可将打线16的侧面从左右交替地折叠而将折叠部44成形为多个段，以形成柱状凸块45。而且，在使最上段的折叠部44成形时，使瓷嘴20的中心线24的位置较柱状凸块45的中心线38的位置朝右侧挪动而按压打线16的侧面，以使瓷嘴20的左侧的面部23的面宽方向的中心成为凸块点Pb的中心线38的XY座标。即，使瓷嘴20的中心线24的位置较柱状凸块45的中心线38的位置朝与环部55的延伸方向即前后方向交叉的左右方向挪动而利用面部23来按压打线16的侧面。由此，可在柱状凸块45的上端形成沿前后方向延伸的槽48。
接下来，参照图10至图11C来说明形成绕环线50的步骤。
控制部60的CPU61对XY平台11及Z方向马达13进行驱动控制，从而如之前参照图9A、图9B所说明那样，在打线的前端形成无空气焊球40，并如图11A所示，使瓷嘴20下降至第一焊盘33上而在第一焊盘33上形成压接焊球51(第一接合步骤)。
接下来，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图10的箭头92a～箭头92k所示那样，以从第一接合点P1通过各点S1～点S12的方式，反复进行瓷嘴20的上升与前后方向的移动，形成图11A所示的具有第一扭结52a、第二扭结52b、第三扭结52c的扭结线52(扭结线形成步骤)。
接下来，CPU61如图11B的箭头93所示那样使瓷嘴20的前端25朝向柱状凸块45的上端绕环，而形成在第一接合点P1与柱状凸块45的上端之间跨越第一电子零件32a～第三电子零件32c的绕环线50的环部55(环部形成步骤)。此时，扭结线52的包含第一扭结52a与第二扭结52b的部分如图5、图11B所示那样，从第一焊盘33上的压接焊球51上上升，而成形为朝向第三电子零件32c上侧的绕环线50的第一上升部53。而且，如图11C所示，在扭结线52的侧面接触至柱状凸块45的上端而形成绕环线50的环部55时，瓷嘴20的前端25与扭结线52的前端部分较柱状凸块45位于前方。
接下来，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图11D的箭头94所示那样，使瓷嘴20的前端25朝向第二接合点P2而朝下方向呈圆弧状地移动。由此，瓷嘴20的前端25使扭结线52的侧面卡合于柱状凸块45的上端的槽48，并且使扭结线52的卡合于槽48的部分的前方侧朝向基板31的第二焊盘34弯曲，而形成绕环线50的弯曲部56(弯曲部形成步骤)。
接下来，CPU61对XY平台11及Z方向马达13进行驱动控制，从而如图11E、图11F的箭头94所示那样使瓷嘴20的前端25朝向第二接合点P2而进一步朝下方向呈圆弧状移动后，如图11E、图11F的箭头95所示那样，使瓷嘴20的前端25朝向第二接合点P2下降而将扭结线52的前端部订合式接合至第二焊盘34上的第二接合点P2上。由此，在第二焊盘34上形成绕环线50的订合式接合部57、与从订合式接合部57上升而连接于弯曲部56的绕环线50的第二上升部54(上升部形成步骤)。
随后，CPU61将打线抓持器17设为关闭而使打线抓持器17与瓷嘴20上升，由此，将连接于打线供给源的打线16与订合式接合部57予以切断。由此，绕环线50的形成完成。
如以上所说明那样，在形成柱状凸块45后，使扭结线52绕环至柱状凸块45的上端为止而使扭结线52的侧面卡合于柱状凸块45的上端的槽48而使扭结线52弯曲，因此可形成弯曲角度θ大的弯曲部56，从而可使第二上升部54从基板31的第二焊盘34以接近垂直的角度上升。由此，即便将第二上升部54的前端接合至与第二电子零件32b邻接的位置，也可抑制第二上升部54的上部或弯曲部56接触至第二电子零件32b，从而可形成能以少的空间来实现第一电子零件32a～第四电子零件32d的磁屏蔽的打线结构50A。
接下来，参照图12来说明另一实施方式的打线结构50B。如图12所示，打线结构50B包含柱状凸块45a与绕环线50a。
柱状凸块45a是形成于第一焊盘33上的较第一接合点P1配置于第二接合点P2侧的凸块点Pb1上。柱状凸块45a与之前参照图1至图9L所说明的柱状凸块45同样，包括压接焊球41与多段的折叠部44，且在上端设有沿前后方向延伸的槽48。
绕环线50a与之前参照图1至图9L所说明的绕环线50同样，以跨越第一电子零件32a～第四电子零件32d之上的方式接合于基板31上而连接第一焊盘33与第二焊盘34。绕环线50a与绕环线50a的不同之处在于，第一焊盘33侧包含压接焊球51a、第一上升部53a、弯曲部56a及环部55a。其他结构与之前说明的绕环线50a相同。
如图12所示，第一上升部53a是从第一焊盘33的上的压接焊球51a朝斜上方向上升的部分。弯曲部56a是连接于第一上升部53a，且在柱状凸块45的上端从上升方向朝向第三电子零件32c的上方弯曲的部分。弯曲部56a的弯曲角度θ2例如也可设为60°～90°之间。环部55a是连接于弯曲部56a，且在柱状凸块45a的上端从垂直方向跨越第一电子零件32a～第三电子零件32c而延伸至第二接合点P2的部分。
在形成图12所示的打线结构50B的情况下，首先，在第一焊盘33的凸块点Pb、第二焊盘34的凸块点Pb1上，利用与之前参照图9A～图9L同样的方法来形成柱状凸块45、柱状凸块45a(柱状凸块生成步骤)。
接下来，与参照图11A所说明的同样，在第一接合点P1进行球焊，形成压接焊球51(第一接合步骤)。然后，使瓷嘴20上升而从瓷嘴20的前端25放出打线16，并且使瓷嘴20横向移动而形成扭结线52(扭结线形成步骤)。此时，图11A所示的第一扭结52a的弯曲角度小于形成打线结构50A的情况，或者不形成第一扭结52a而仅形成第二扭结52b、第三扭结52c。
然后，如图12的箭头96所示，使瓷嘴20朝向形成于第二焊盘34上的柱状凸块45的上端绕环。此时，扭结线52的侧面卡合于形成在第一焊盘33上的柱状凸块45a上端的槽48，扭结线52朝向第三电子零件32c的上方以弯曲角度θ2弯曲而形成弯曲部56a。而且，形成与弯曲部56a连接并朝向第二接合点P2延伸的环部55a。如此，弯曲部56a是卡合于柱状凸块45a的上端而弯曲，以连接环部55a与第一上升部53a的部分。
环部55a的侧面接触至形成于第二焊盘34上的柱状凸块45上之后，与参照图11B～图11F所说明的同样，执行弯曲部生成步骤与上升部形成步骤而形成绕环线50a。
图12所示的打线结构50B中，即便将绕环线50a的压接焊球51a接合至与配置于第一焊盘33侧的第三电子零件32c邻接的位置，也可抑制第一上升部53a的上部或弯曲部56a接触至第三电子零件32c，从而可减小第一焊盘33侧的绕环线50a的形成空间。由此，能以更少的空间来实现第一电子零件32a～第四电子零件32d的磁屏蔽。
符号的说明
10：底座
11：XY平台
11a：移动机构
12：接合头
13：Z方向马达
13a：轴
13b：定子
14：接合臂
14a：根部
15：超声波喇叭
16：打线
17：打线抓持器
18：放电电极
19：接合载台
20：瓷嘴
21：贯穿孔
22：倒角部
23：面部
24、38：中心线
25：前端
30：电子装置
31：基板
32a：第一电子零件
32b：第二电子零件
32c：第三电子零件
32d：第四电子零件
33：第一焊盘
34：第二焊盘
35：左侧焊盘
36：右侧焊盘
40：无空气焊球
41、51：压接焊球
42：球颈
43：压溃部
44：折叠部
45、45a：柱状凸块
46：连接部
47：打线尾端
48：槽
50、50a：绕环线
50A、50B：打线结构
52：扭结线
52a～52c：第一扭结～第三扭结
53、53a：第一上升部
54：第二上升部
55、55a：环部
56、56a：弯曲部
57：订合式接合部
60：控制部
61：CPU
62：存储器
100：打线接合装置

Claims (11)

1.一种打线结构，包括：
柱状凸块，与安装于基板上的电子零件邻接地设置；以及
绕环线，以跨越所述电子零件之上的方式而接合于所述基板上，所述打线结构的特征在于，
所述绕环线包括：
上升部，前端在所述柱状凸块的与所述电子零件相反的一侧接合于所述基板并从所述基板上升；
环部，以跨越所述电子零件之上的方式而延伸；以及
弯曲部，卡合于所述柱状凸块的上端而弯曲，以连接所述环部与所述上升部。
2.根据权利要求1所述的打线结构，其特征在于
所述柱状凸块在上端具有沿着所述环部的延伸方向而延伸的槽，所述弯曲部卡合于所述槽。
3.根据权利要求1或2所述的打线结构，其特征在于
所述弯曲部的弯曲角度为60°～90°。
4.根据权利要求1至3中任一项所述的打线结构，其特征在于
所述柱状凸块的高度为从所述基板直至所述环部为止的高度的50％以上。
5.一种打线结构形成方法，通过接合工具来形成包括柱状凸块与绕环线的打线结构，所述打线结构形成方法的特征在于包括：
柱状凸块形成步骤，通过所述接合工具来将打线多次折叠并按压至基板上的凸块点而形成为柱状，从而形成所述柱状凸块；
第一接合步骤，通过所述接合工具，将所述打线接合至以与所述凸块点之间夹着电子零件的方式而配置于所述基板上的第一接合点上；
扭结线形成步骤，在所述第一接合步骤之后，使所述接合工具上升而从所述接合工具的前端放出所述打线，并且使所述接合工具横向移动，以构成至少包括一个扭结的扭结线；
环部形成步骤，在所述扭结线形成步骤之后，使所述接合工具朝向所述柱状凸块的上端绕环，以形成在所述第一接合点与所述柱状凸块的上端之间跨越所述电子零件的环部；
弯曲部形成步骤，在所述环部形成步骤之后，使所述扭结线的侧面卡合于所述柱状凸块的上端而使所述扭结线朝向所述基板弯曲，以形成弯曲部；以及
上升部形成步骤，在所述弯曲部形成步骤之后，利用所述接合工具，将所述扭结线接合至比所述凸块点邻接于与所述第一接合点相反的一侧而配置于所述基板上的第二接合点，形成从所述第二接合点上升而连接于所述弯曲部的上升部。
6.根据权利要求5所述的打线结构形成方法，其特征在于
所述接合工具是包括供所述打线插通的贯穿孔、及设于所述贯穿孔周围的圆环状的面部的瓷嘴，
所述柱状凸块形成步骤是在将所述打线的侧面予以折叠而形成最上段的折叠部时，使所述瓷嘴的中心位置朝与所述环部的延伸方向交叉的方向挪动而利用所述面部来按压所述打线的侧面，以在所述柱状凸块的上端形成沿着所述环部的延伸方向而延伸的槽。
7.根据权利要求6所述的打线结构形成方法，其特征在于
所述弯曲部形成步骤是通过所述接合工具来使所述扭结线的侧面卡合于所述槽而使所述扭结线朝向所述基板弯曲。
8.根据权利要求5至7中任一项所述的打线结构形成方法，其特征在于
所述第一接合步骤是将所述打线球焊至所述第一接合点，
所述上升部形成步骤是在所述第二接合点进行订合式接合。
9.根据权利要求5至8中任一项所述的打线结构形成方法，其特征在于
所述柱状凸块形成步骤进而在配置于所述第一接合点与所述电子零件之间的另一凸块点形成另一柱状凸块，
所述环部形成步骤是在所述扭结线形成步骤之后，使所述接合工具朝向所述柱状凸块的上端绕环，以形成在所述第一接合点与所述柱状凸块的上端之间跨越所述电子零件的所述环部时，使所述扭结线的侧面卡合于所述另一柱状凸块的上端而使所述扭结线朝向所述电子零件的上方弯曲，以形成另一弯曲部。
10.一种电子装置，包括：
基板；
电子零件，被安装于所述基板上；
柱状凸块，与所述电子零件邻接地设置；以及
绕环线，以跨越所述电子零件之上的方式而接合于所述基板上，所述电子装置的特征在于，
所述绕环线包括：
上升部，前端在所述柱状凸块的与所述电子零件相反的一侧接合于所述基板并从所述基板上升；
环部，以跨越所述电子零件之上的方式而延伸；以及
弯曲部，卡合于所述柱状凸块的上端而弯曲，以连接所述环部与所述上升部。
11.根据权利要求10所述的电子装置，其特征在于
所述柱状凸块在上端具有沿着所述环部的延伸方向而延伸的槽，所述弯曲部卡合于所述槽。
CN202080095115.7A 2020-12-21 2020-12-21 打线结构以及打线结构形成方法 Pending CN115039211A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/047715 WO2022137288A1 (ja) 2020-12-21 2020-12-21 ワイヤ構造及びワイヤ構造形成方法

Publications (1)

Publication Number Publication Date
CN115039211A true CN115039211A (zh) 2022-09-09

Family

ID=82159077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080095115.7A Pending CN115039211A (zh) 2020-12-21 2020-12-21 打线结构以及打线结构形成方法

Country Status (6)

Country Link
US (1) US20230178495A1 (zh)
JP (1) JP7333120B2 (zh)
KR (1) KR20230056048A (zh)
CN (1) CN115039211A (zh)
TW (1) TWI816255B (zh)
WO (1) WO2022137288A1 (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030471A (zh) * 1973-07-17 1975-03-26
JP2900914B2 (ja) * 1997-04-18 1999-06-02 日本電気株式会社 半導体装置および半導体装置の製造方法
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
JP5002329B2 (ja) * 2007-02-21 2012-08-15 株式会社新川 半導体装置及びワイヤボンディング方法
JP2011108993A (ja) 2009-11-20 2011-06-02 Renesas Electronics Corp 半導体装置及びその製造方法
KR101815754B1 (ko) * 2016-03-10 2018-01-08 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP7103301B2 (ja) 2018-08-03 2022-07-20 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
KR20230056048A (ko) 2023-04-26
JPWO2022137288A1 (zh) 2022-06-30
WO2022137288A1 (ja) 2022-06-30
TWI816255B (zh) 2023-09-21
JP7333120B2 (ja) 2023-08-24
TW202226492A (zh) 2022-07-01
US20230178495A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
JP3935370B2 (ja) バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP3913134B2 (ja) バンプの形成方法及びバンプ
US20060189117A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP5714195B2 (ja) 半導体装置の製造方法
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2003197669A (ja) ボンディング方法及びボンディング装置
US20070029367A1 (en) Semiconductor device
JP3762475B2 (ja) ワイヤボンディング方法及び半導体装置
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
CN115039211A (zh) 打线结构以及打线结构形成方法
US20080197461A1 (en) Apparatus for wire bonding and integrated circuit chip package
TW201308458A (zh) 導線接合裝置及半導體裝置之製造方法
KR100660821B1 (ko) 와이어본딩 방법
US20240006193A1 (en) Semiconductor device manufacturing method and manufacturing apparatus
JPH1116934A (ja) ワイヤボンディング方法
JP7152079B2 (ja) ワイヤボンディング装置及び半導体装置の製造方法
WO2022249384A1 (ja) 半導体装置の製造方法
US20240128228A1 (en) Security wire over stitch bond
TWI721404B (zh) 打線接合裝置、半導體裝置的製造方法以及半導體裝置
JPH10256299A (ja) ワイヤボンディング方法および装置
JP2527531B2 (ja) ワイヤボンディング装置
TW202347535A (zh) 半導體裝置的製造方法
JP2004207292A (ja) ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH08153756A (ja) 半導体装置のワイヤボンディング方法及びそのための装置
JP2891243B2 (ja) フェイスダウンボンディング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination