KR100671808B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100671808B1
KR100671808B1 KR20040085180A KR20040085180A KR100671808B1 KR 100671808 B1 KR100671808 B1 KR 100671808B1 KR 20040085180 A KR20040085180 A KR 20040085180A KR 20040085180 A KR20040085180 A KR 20040085180A KR 100671808 B1 KR100671808 B1 KR 100671808B1
Authority
KR
South Korea
Prior art keywords
substrate
impedance matching
electrode
semiconductor element
semiconductor device
Prior art date
Application number
KR20040085180A
Other languages
English (en)
Other versions
KR20050115439A (ko
Inventor
츠지가즈토
구보타요시히로
아사다겐지
호소야마다스미카즈
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20050115439A publication Critical patent/KR20050115439A/ko
Application granted granted Critical
Publication of KR100671808B1 publication Critical patent/KR100671808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/19011—Structure including integrated passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Waveguides (AREA)

Abstract

본 발명은 고밀도화된 반도체 소자를 로-코스트(low-cost) 기판에 탑재할 경우에, 고속 신호 라인의 전극에 대하여 본딩 와이어(bonding wire)를 평행하게 적용할 수 있고, 또한 본딩 와이어를 짧게 할 수 있는 구성의 반도체 장치를 제공하는 것을 과제로 한다.
기판(2) 상에 탑재된 반도체 소자(4)의 근방에 반도체 소자(4)의 회로와 임피던스 정합(整合)이 취해진 배선(6c)을 갖는 임피던스 정합 기판(6)을 배치한다. 반도체 소자(4)의 전극(4b)과 임피던스 정합 기판의 전극(4a) 사이를 접속하는 복수의 본딩 와이어(14)는 서로 평행하게 연장함과 동시에, 임피던스 정합 기판의 전극(4b)과 기판(2)의 전극(2a) 사이를 접속하는 본딩 와이어(16)도 서로 평행하게 연장한다.
본딩 와이어, 임피던스 정합 기판, 금속 와이어, 패턴 배선, 반도체 소자

Description

반도체 장치{SEMICONDUCTOR DEVICE}
도 1은 본 발명의 제 1 실시예에 따른 BGA형 반도체 장치의 내부 투시 측면도.
도 2는 도 1에 나타내는 반도체 장치의 내부 투시 평면도.
도 3은 도 1에 나타내는 반도체 장치 내의 본딩 와이어의 적용 방법을 나타내는 평면도.
도 4는 임피던스 정합 기판과 반도체 소자를 나타내는 사시도.
도 5는 임피던스 정합 기판의 변형예와 반도체 소자를 나타내는 사시도,
도 6은 반도체 소자와 임피던스 정합 기판 사이의 본딩 와이어가 적용된 부분을 나타내는 측면도.
도 7은 차동(差動) 쌍을 이루는 신호 배선이 설치된 임피던스 정합 기판의 평면도.
도 8은 노치(notch)가 설치된 임피던스 정합 기판을 나타내는 평면도.
도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 내부 투시 평면도.
도 10은 도 9에 나타내는 반도체 장치 내의 본딩 와이어의 적용 방법을 나타내는 평면도.
도 11은 도 10에 나타내는 임피던스 정합 기판의 변형예를 나타내는 평면도.
도 12는 도 10에 나타내는 임피던스 정합 기판을 하나의 반도체 소자에 대하여 2개 설치한 예를 나타내는 평면도.
*도면의 주요 부분에 대한 부호의 설명*
2 : 기판
2a : 전극
4 : 반도체 소자
4a, 4b : 전극
6, 6A, 6B, 6C, 6D, 6E : 임피던스 정합 기판
6a, 6b : 전극
6c : 패턴 배선
6d : 절연층
6Aa, 6Ca : 노치(notch)
8 : 밀봉 수지
10 : 땜납 볼
12, 14, 16 : 본딩 와이어
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 소자를 와이어 본딩에 의해 기판에 실장한 반도체 장치에 관한 것이다.
최근, 반도체 소자의 고밀도화가 진행되어, 반도체 소자 상에 형성되는 전극 단자의 피치가 작아지고 있다. 또한, 반도체 소자에의 입출력 신호의 고속화도 진행되고 있어, 고주파 신호의 입출력용 전극 단자가 설치되는 것이 많아지고 있다.
고주파 신호 입출력용의 전극 단자에 접속되는 고주파 신호 라인은, 특히 주변 회로나 배선과의 임피던스 정합을 취할 필요가 있다. 일반적으로, 2개의 고주파 신호 라인으로 차동(差動) 쌍이 형성되며, 차동 쌍이 접지 라인이나 전원 라인 등의 실드(shield)용의 라인에 끼여진 구성으로 된다.
일반적으로, 반도체 장치에서 반도체 소자의 전극은 반도체 소자의 주위 부분(각 변)을 따라 배열되어 있고, 반도체 소자는 기판에 탑재되어 본딩 와이어에 의해 기판에 접속된다. 이와 같은 구성의 반도체 장치는 이미 어느 정도 확립된 기술을 사용하여 제조할 수 있어, 비교적 저비용으로 제조할 수 있다.
[특허문헌 1] 일본국 특허공개평 6-6151호 공보
반도체 소자가 탑재되는 기판에 대하여 반도체 소자와 같은 고밀도화 기술을 사용하면, 기판의 제조 비용이 상승해 버린다. 이 때문에, 일반적으로 기판은 반도체 소자에 비교하여 저밀도 구조의 기술을 사용하여 제조된다. 이와 같은 기판을 로-코스트(low-cost) 기판이라 부른다. 로-코스트 기판에는 고밀도의 배선을 형성할 수는 없고, 기판 면적이 증대한다. 그러나, 로-코스트 기판을 사용함으로써 반도체 장치로서의 가격을 저감할 수 있기 때문에, 로-코스트 기판은 널리 이용되고 있다.
그런데, 반도체 소자의 고밀도화에 따라, 반도체 소자의 전극 피치는 로-코스트 기판의 단자 피치보다 대폭 작아져 오고 있다. 따라서, 반도체 소자의 주위 부분에 배열된 전극을 기판의 단자에 와이어 본딩할 경우에는, 인접하는 본딩 와이어의 간격을 점차적으로 넓히면서 기판의 단자에 본딩하게 된다. 또한, 기판의 단자를 반도체 소자로부터 멀리하는 것이 되어, 각 본딩 와이어의 길이가 증대해 버린다.
이와 같이, 고밀도화된 반도체 소자를 로-코스트 기판에 탑재하면, 본딩 와이어가 평행하지 않고 서서히 넓어지는 배치 방법이 되고, 특히 고속 신호 라인을 차동 쌍으로 구성했을 경우 등은 본딩 와이어의 길이가 길어져, 예를 들면 100Ω과 같은 적절한 임피던스를 설치할 수 없게 된다. 또한, 본딩 와이어가 길어지므로, 고속 신호 라인에서는 로-코스트 기판 중에 형성되는 배선과 본딩 와이어와 임피던스 정합을 취하는 것이 어렵다는 문제가 있다. 기판 중의 배선을 미세 구조로 함으로써 기판 중에서 임피던스 정합을 행할 수도 있지만, 로-코스트 기판 중에 그 일부분만 미세 구조로 하는 것은 비용 면에서 바람직하지 않다.
본 발명은 상술한 문제를 감안하여 이루어진 것으로, 고밀도화된 반도체 소자를 로-코스트 기판에 탑재할 경우에, 고속 신호 라인의 전극에 대하여 본딩 와이어를 평행하게 적용할 수 있고, 또한 본딩 와이어를 짧게 할 수 있는 구성의 반도체 장치를 제공하는 것을 목적으로 한다.
상술한 문제를 해결하기 위해서, 본 발명에 의하면, 기판과, 상기 기판 상에 탑재된 반도체 소자와, 상기 기판 상에서 상기 반도체 소자의 근방에 배치되어 상기 반도체 소자의 회로와 임피던스 정합이 취해진 배선을 갖는 임피던스 정합 기판과, 상기 반도체 소자의 제 1 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 1 금속 와이어와, 상기 반도체 소자의 제 2 전극과 상기 임피던스 정합 기판의 제 1 전극 사이를 접속하는 복수의 제 2 금속 와이어와, 상기 임피던스 정합 기판의 제 2 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 3 금속 와이어를 갖고, 상기 복수의 제 2 금속 와이어는 서로 평행하게 연장함과 동시에, 상기 복수의 제 3 금속 와이어도 서로 평행하게 연장하는 것을 특징으로 하는 반도체 장치가 제공된다.
본 발명에 따른 반도체 장치에서, 상기 임피던스 정합 기판의 제 2 전극의 피치는 상기 임피던스 정합 기판의 제 1 전극의 피치보다 큰 것이 바람직하다. 또한, 상기 임피던스 정합 기판의 두께는 상기 반도체 소자의 두께보다 작은 것이 바람직하며, 상기 임피던스 정합 기판의 두께는 상기 반도체 소자 두께의 대략 1/2인 것이 보다 바람직하다.
또한, 상기 임피던스 정합 기판은 상기 제 2 전극이 설치된 부분에 대응하여 노치(notch)를 갖고, 상기 제 3 금속 와이어는 대응하는 상기 노치의 내면으로 둘러싸인 영역을 연장하여 상기 기판의 상기 전극에 접속되어 있는 것으로 하여도 좋다.
또한, 상기 임피던스 정합 기판의 제 1 전극에 돌기 전극이 형성되며, 상기 제 2 금속 와이어는 상기 돌기 전극에 접합되어 있는 것으로 하여도 좋다.
또한, 상기 복수의 제 1 금속 와이어의 일부는 상기 임피던스 정합 기판의 위를 연장하여 상기 기판의 상기 전극에 접속되어 있는 것으로 하여도 좋다.
또한, 본 발명에 따른 반도체 장치에서, 상기 임피던스 정합 기판의 임피던스 정합이 취해진 배선의 양측에, 전원 전위 또는 접지 전위로 되는 실드(shield) 배선 또는 실드 플레인(plane)이 설치되어 있는 것으로 하여도 좋다. 또한, 상기 임피던스 정합 기판은 도전성 재료에 의해 형성되며, 상기 실드 배선 또는 상기 실드 플레인은 상기 임피던스 정합 기판의 일부로서 형성되어 있는 것으로 하여도 좋다.
또한, 본 발명에 따른 반도체 장치에서, 상기 임피던스 정합 기판은 삼각형이며, 삼각형의 1변이 상기 반도체 소자의 1변에 근접하여 평행하게 되도록 배치되어 있는 것이 바람직하다.
우선, 본 발명의 제 1 실시예에 따른 반도체 장치에 대해서, 도 1 내지 도 3을 참조하면서 설명한다. 도 1은 본 발명의 제 1 실시예에 따른 BGA(볼·그리드·어레이(ball-grid array))형 반도체 장치의 내부 투시 측면도이다. 도 2는 도 1에 나타내는 반도체 장치의 내부 투시 평면도이다. 도 3은 도 1에 나타내는 반도체 장치 내의 본딩 와이어의 적용 방법을 나타내는 평면도이다.
본 발명의 제 1 실시예에 따른 반도체 장치는 기판(2)과, 기판(2) 상에 실장된 반도체 소자(4)와, 동일하게 기판(2) 상에 탑재된 임피던스 정합 기판(6)을 갖는다. 반도체 소자(4) 및 임피던스 정합 기판(6)은 기판(2)의 전극(2a)(도 3 참조)에 대하여 와이어 본딩되고, 그들 전체가 기판(2) 상에서 밀봉 수지(8)에 의해 밀봉되어 있다. 기판(2)의 이면측에는 반도체 장치의 외부 접속 단자로서 기능하는 땜납 볼(10)이 설치되어 있다.
반도체 소자(4)는 전극(제 1 전극)(4a)이 4변을 따라 정렬하여 배치된 것으로, 전극(4a)의 피치는 파인 피치(fine pitch)이다. 이에 대하여, 기판(2)은 로-코스트 기판이며, 전극(2a)의 피치는 반도체 소자(4a)의 전극 피치보다 크다. 따라서, 반도체 소자(4)의 전극(4a)과 기판(2)의 전극(2a)을 접속하는 본딩 와이어(제 1 금속 와이어)(12)의 서로 이웃한 와이어 사이의 거리는, 도 2에 나타낸 바와 같이 반도체 소자(4) 측으로부터 기판(2) 측을 향하여 점차적으로 커지고 있다.
반도체 소자(4)는 본딩 와이어(12)에 의해 기판(2)의 전극(2a)에 접속되는 전극(제 1 전극)(4a) 이외에, 예를 들면 고속 신호 라인에 상당하는 전극(제 2 전극)(4b)을 갖고 있으며, 이 전극(4b)은 본딩 와이어(제 2 금속 와이어)(14)를 통하여 임피던스 정합 기판(6) 상에 형성된 전극(6b)에 접속되어 있다. 특히, 고속 신호 라인은 반도체 소자(4)의 내부 배선으로부터 기판(2)의 배선까지의 경로에 관하여 임피던스를 조정할 필요가 있다. 이와 같은 고속 신호 라인은 본딩 와이어(12)에 의한 접속이라면, 본딩 와이어(12)가 길기 때문에, 적당한 임피던스(예를 들면, 100Ω)를 얻을 수 없다. 따라서, 본 실시예에서는 임피던스 정합 기판(6)에 미리 소정의 임피던스가 되도록 형성된 배선이 실시되어 있다(도 4 참조).
임피던스 정합 기판(6)은 반도체 소자(4)의 고속 신호 라인에 상당하는 전극(4b)이 배열된 부분에 근접한 위치에 설치되어 있다. 즉, 대략 4변형의 임피던스 정합 기판(6)의 1변은, 반도체 소자(4)의 1변(고속 신호 라인용 전극이 배치된 변) 에 근접하여 위치하고 있다. 그리고, 반도체 소자(4)의 고속 신호 라인에 상당하는 전극(4b)은 본딩 와이어(14)에 의해 임피던스 정합 기판(6)의 전극(제 1 전극)(6a)에 접속되어 있다.
본딩 와이어(14)에 의해 접속되는 임피던스 정합 기판(6)의 전극(6a)의 피치는 반도체 소자(4)의 전극(4b)의 피치와 같게 설정되어 있고, 본딩 와이어(14)는 서로 평행하게 연장되어 있다. 또한, 임피던스 정합 기판(6)은 반도체 소자(4)에 근접하여 배치되어 있기 때문에, 본딩 와이어(14)을 본딩 와이어(12)보다 훨씬 짧게 할 수 있으며, 본딩 와이어(12)의 임피던스를 작게 할 수 있다.
반도체 소자(4)에 면한 변을 따라 정렬된 임피던스 정합 기판(6)의 전극(6a)은 임피던스 정합 기판(6) 상에 형성된 배선을 통하여, 임피던스 정합 기판(6)의 다른 3변을 따라 설치된 전극(제 2 전극)(6b)에 접속된다. 임피던스 정합 기판(6)의 다른 3변을 따라 설치된 전극(6b)은 기판(2)의 전극(2a)의 피치와 같은 전극 피치로 설치된다. 따라서, 임피던스 정합 기판(6)의 전극(6b)은 서로 평행한 본딩 와이어(제 3 금속 와이어)(16)를 통하여 기판(2)의 전극(2a)에 접속된다.
여기서, 임피던스 정합 기판(6)에 대해서 도 4를 참조하면서 더 상세하게 설명한다. 도 4는 임피던스 정합 기판(6)과 반도체 소자(4)의 사시도이며, 기판 상에 형성된 배선(6c)이 나타나 있다.
임피던스 정합 기판(6)은 반도체 소자(4)보다 얇은 기판으로써, 배선을 형성할 수 있는 것이라면, 유기 기판, 글래스 기판, 또는 금속 기판 등 어떠한 재료의 기판이어도 좋다. 본 실시예에서는 구리 기판을 사용한 경우에 대하여 설명한다. 구리 기판과 같은 도전 재료에 의해 형성된 기판을 사용하는 경우에는, 배선 이외의 기판 부분을 전원 전위 또는 접지 전위로 할 수 있다. 또한, 구리 기판을 접지 전위로 설정할 경우, 접지 라인으로서의 본딩 와이어용의 전극을 특별히 설치할 필요는 없고, 기판에 대하여 본딩 와이어를 직접 접합할 수 있다. 또한, 임피던스 정합 기판(6)에 형성하는 전극은 패턴 배선의 일부로서 형성하면 좋으며, 패턴 배선으로부터 분리할 필요는 없다.
임피던스 정합 기판(6)을 구리 기판에 의해 형성할 경우, 우선 패턴 배선(6c)보다 큰 눈의 절연층(6d)을 구리 기판 위에 형성하고, 그 위에 패턴 배선(6c)을 형성한다. 각 패턴 배선(6c)의 일단(一端)(전극(6a)에 상당)은 반도체 소자(4)에 면한 변의 근방에 위치하고, 반대 단(전극(6b)에 상당)은 다른 3변의 근방에 위치한다.
각 패턴 배선(6c)은 미리 결정된 길이 및 폭으로 형성되어 있으며, 원하는 임피던스(예를 들면, 100Ω)로 되어 있다. 패턴 배선의 임피던스는, 예를 들면 본딩 와이어의 임피던스보다 작게 할 수 있고, 또한 보다 고정밀도로 임피던스를 설정할 수 있다. 따라서, 본딩 와이어(12)보다 정밀도가 높은 임피던스로 반도체 소자의 전극(4b)을 기판(2)의 전극(2b)에 접속할 수 있다. 또한, 본딩 와이어(14)와 본딩 와이어(16)는 어느 것도 본딩 와이어(12)보다 충분히 짧기 때문에, 이 부분에서의 임피던스의 영향은 작다.
또한, 임피던스 정합 기판(6)의 표면에서, 패턴 배선이 실시되어 있지 않은 부분은 전원 전위 또는 접지 전위로 설정되어, 이 부분은 실드 배선 또는 실드 플 레인으로서 기능한다.
또한, 도 1에 나타낸 바와 같이, 임피던스 정합 기판(6)의 두께는 반도체 소자(4)의 두께와 같던지 작은 것이 바람직하다. 이것은, 임피던스 정합 기판(6)의 두께가 반도체 소자(4)의 두께보다 크다면, 본딩 와이어(14)와 본딩 와이어(16)의 길이의 합계가 커져 버리기 때문이다. 또한, 임피던스 정합 기판(6)의 두께가 반도체 소자(4)의 두께의 절반 정도인 것이 보다 바람직하다. 이 경우, 본딩 와이어(14)와 본딩 와이어(16)를 접합할 때의 본딩 와이어 면의 고저(高低) 차이(반도체 소자(4)의 표면으로부터 임피던스 정합 기판(6)의 표면까지의 고저 차이 및 임피던스 정합 기판(6)으로부터 기판(2)의 표면까지의 고저 차이)가 같아지게 되어, 같은 와이어 본딩 장치를 사용하여 본딩할 수 있는 이점이 있다.
여기에서, 임피던스 정합 기판(6)의 변형예에 대하여 도 5을 참조하면서 설명한다. 도 5에 나타내는 임피던스 정합 기판(6A)은 전극(6b)이 설치된 부분에 노치(6Aa)가 설치되어 있다. 노치(6Aa)에 의해 노출되는 기판(2)의 표면에는 전극(2a)(도시 생략)이 설치되며, 전극(6b)은 이 전극(2a)에 대하여 와이어 본딩된다. 따라서, 본딩 와이어(l6)는 노치(6Aa)의 내측으로 연장하는 것이 된다.
임피던스 정합 기판(6A)은 구리 기판이며, 노치(6Aa)의 내부는 3방향이 도전성 재료인 구리로 포위된 상태가 되고, 본딩 와이어(16)는 노치(6Aa)의 내면에 의해 실드된 상태가 된다. 따라서, 특히 고주파 노이즈가 들어가기 쉬운 본딩 와이어(16)를 실드하여 노이즈의 혼입을 저감하는 효과를 얻을 수 있다. 임피던스 정합 기판(6A)을 구리 기판과 같은 도전성 재료 이외의 재료로 형성한 경우에는, 노 치의 내면에 예를 들면 구리 도금과 같은 도전성 재료의 도금을 실시하는 것으로 같은 실드 효과를 얻을 수 있다.
다음으로, 반도체 소자(4)의 전극(4b)으로부터 임피던스 정합 기판(6, 6A)의 전극(6a)까지의 와이어 본딩의 바람직한 예에 대하여 설명한다.
반도체 소자(4)의 전극(4b)과 임피던스 정합 기판(6, 6A)의 전극(6a) 사이는 본딩 와이어(14)에 의해 접속된다. 이 때의 본딩을 하는 방법으로서, 반도체 소자(4)의 전극(4b)을 본딩의 1차 측으로 하고, 전극(4a)보다 낮은 위치에 있는 임피던스 정합 기판(6, 6A)의 전극(6a)을 본딩의 2차 측으로 하는 것이 일반적이다. 본딩의 1차 측은, 도 6에 나타낸 바와 같이 와이어 선단의 볼 부분이 접합된다. 볼의 사이즈는 반도체 소자(4)의 전극(4b)의 피치보다 작게 할 수 있으므로, 1차 측의 접합 부분이 와이어 본딩에 영향을 미치는 일은 없다.
그런데, 본딩의 2차 측에서는, 와이어를 직접 전극(6a)에 압박하면서 강하게 잡아 뜯게 되어, 찌부러진 와이어가 좌우로 넓어져서 인접한 전극(6a)에까지 연장될 우려가 있다. 즉, 본딩의 2차 측에서는 소위 피시 테일(fish tail)이라고 하는 부분이 형성되기 때문에, 전극(6a)의 간격을 피시 테일을 고려하여 넓게 할 필요가 있다. 본 실시예에서는, 임피던스 정합 기판(6, 6A)의 전극(6a)의 피치를 반도체 소자(4)의 전극(4b)의 피치와 같게 하여, 본딩 와이어(14)를 평행하게 하고 있어, 전극(6a)의 간격을 좁게 할 필요가 있다. 따라서, 도 6에 나타낸 바와 같이, 전극(6a) 상에 돌기 전극(18)을 형성해 두고, 돌기 전극(18)의 정상면 이상으로 피시 테일이 넓어지지 않도록 하는 것이 바람직하다. 돌기 전극(18)은 예를 들면 스터 드 범프(stud bump)나 도금 범프 등을 사용하여 형성할 수 있다.
다음으로, 임피던스 정합 기판(6)에 의해 접속하는 신호 라인이 차동 쌍인 경우에 대하여 설명한다. 도 7은 차동 쌍을 이루는 신호 배선이 설치된 임피던스 정합 기판(6B)의 평면도이다. 임피던스 정합 기판(6B)은 기본적인 구성은 임피던스 정합 기판(6)과 같지만, 2개의 패턴 배선(6c)이 쌍을 이루어 형성되어 있고, 쌍 중 양쪽의 패턴 배선(6c)이 같은 폭 및 길이로 형성되어 있다. 쌍의 패턴 배선(6c)은 신호 배선에 상당하고, 패턴 배선(6c)에 접속되어 있는 본딩 와이어(14, 16)에는 기호 S가 붙여져 있다. 한편, 접지 배선이 되는 본딩 와이어(14, 16)에는 기호 G가 붙여져 있다.
도 7에 나타낸 바와 같이, 한 쌍의 패턴 배선(6c)에 접속되는 한 쌍의 본딩 와이어(14, 16)(기호 S가 붙여진 와이어)는 접지 배선이 되는 본딩 와이어(14, 16)(기호 G가 붙여진 와이어)에 끼여져 실드되어 있다. 또한, 본 실시예에서는 구리 기판을 사용하고 있기 때문에, 접지 배선이 되는 본딩 와이어(14, 16)용의 전극은 설치되지 않고, 접지 배선이 되는 본딩 와이어(14, 16)는 직접 구리 기판에 접합된다. 따라서, 구리 기판 자체가 접지 전위로 되어 있다.
또한, 도 7에서 상측 및 하측의 패턴 배선 쌍에서의 사행(蛇行)된 패턴 배선(6c)은 또 한쪽의 패턴 배선(6c)과 길이가 같게 되도록, 사행 부분이 설치된 것이다.
도 7에 나타내는 임피던스 정합 기판(6C)에 대하여, 도 5에 나타낸 바와 같은 노치를 설치하는 것으로 하여도 좋다. 도 8은 노치(6Ca)가 설치된 임피던스 정 합 기판(6C)을 나타내는 평면도이다. 노치(6Ca)는 도 5에 나타내는 임피던스 정합 기판(6A)의 노치(6Aa)와 같은 효과를 제공한다. 또한, 신호 배선용의 본딩 와이어(16)(기호 S가 붙여진 와이어)는 노치(6Ca)의 내면에 끼여져 있어, 접지 배선용의 본딩 와이어를 설치할 필요는 없다.
다음으로, 본 발명의 제 2 실시예에 대해서 도 9 및 도 10을 참조하면서 설명한다. 도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 내부 투시 평면도이며, 도 10은 도 9에 나타내는 반도체 장치 내의 본딩 와이어의 적용 방법을 나타내는 평면도이다. 또한, 도 9 및 도 10에서, 도 1 내지 도 3에 나타내는 구성 부품과 동등한 부품에는 동일한 부호를 붙이고, 그 설명은 생략한다.
본 발명의 제 2 실시예에 따른 반도체 장치의 구성은 임피던스 정합 기판(6D)의 형상을 삼각형으로 한 것 이외는, 상술한 제 1 실시예에 의한 반도체 장치와 동일하다. 즉, 도 9에 나타낸 바와 같이, 본 발명의 제 2 실시예에 따른 반도체 장치는 1변이 반도체 소자(4)의 1변에 근접하여 배치된 삼각형이다. 이 경우, 도 10에 나타낸 바와 같이, 반도체 소자의 전극(4b)과 접속되는 전극(6a)은 임피던스 정합 기판(6D)의 반도체 소자(4)에 면한 변을 따라 설치되고, 기판(2)의 전극(2a)에 접속되는 전극(6b)은 임피던스 정합 기판(6D)의 다른 2변을 따라 설치된다.
임피던스 정합 기판을 삼각형으로 함으로써, 임피던스 정합 기판(6D)으로부터 나오는 본딩 와이어(16)를 반도체 소자로부터 멀어지는 방향으로 연장하도록 뻗게 할 수 있다. 이에 따라, 임피던스 정합 기판(6D) 내의 배선 경로를 매끈한 경로로 할 수 있고, 또한 임피던스 정합 기판(6D)을 나간 후에 기판(2) 내의 배선과 의 접속도 매끄럽게 할 수 있다.
또한, 임피던스 정합 기판(6D)은 반도체 소자(4)보다 얇기 때문에, 도 10에 나타낸 바와 같이 반도체 소자(4)의 전극(4a)과 기판(2)의 전극(2a)을 접속하는 본딩 와이어(12)를 임피던스 정합 기판(6D) 상을 통과하여 뻗게 할 수도 있다. 이에 따라 본딩 와이어는 적용할 때의 자유도를 늘릴 수 있으며, 또한 기판(2)의 전극(2a)의 위치의 자유도를 늘릴 수 있다.
도 11은 도 10에 나타내는 임피던스 정합 기판(6D)의 변형예를 나타내는 평면도이다. 도 11에 나타내는 임피던스 정합 기판(6E)은 삼각형의 각을 잘라낸 형상이다. 임피던스 정합 기판을 도 10에 나타낸 바와 같이 삼각형으로 했을 경우, 삼각형의 각(角) 부분에는 배선을 실시할 수 없어 쓸모 없는 부분이 된다. 이 때문에, 임피던스 정합 기판(6E)과 같이 삼각형의 각 부분을 잘라낸 형상으로 함으로써, 임피던스 정합 기판을 작게 할 수 있다.
이상과 같이, 임피던스 정합 기판은 삼각형, 사각형에 한정되지 않고, 다각형이나 다각형의 각을 잘라낸 형상으로 하여도 좋다. 또한, 직선의 변을 갖는 형상 이외에, 만곡(彎曲)된 변을 갖는 형상으로 하는 것도 고려할 수 있다.
도 12는 도 10에 나타내는 임피던스 정합 기판(6D)을 하나의 반도체 소자(4)에 대하여 2개 설치한 예를 나타내는 평면도이다. 반도체 소자가 임피던스의 정합이 필요한 신호 라인을 다수 갖는 것과 같은 경우, 하나의 임피던스 정합 기판으로는 불충분할 경우가 있다. 본 발명에 따른 임피던스 정합 기판은 1개의 반도체 소자에 대하여 1개일 필요는 없고, 1개의 반도체 소자에 대하여 복수개 설치할 수 있 다.
이상과 같이, 본 명세서는 이하의 발명을 개시한다.
(부기 1)
기판과,
상기 기판 상에 탑재된 반도체 소자와,
상기 기판 상에서 상기 반도체 소자의 근방에 배치되어 상기 반도체 소자의 회로와 임피던스 정합이 취해진 배선을 갖는 임피던스 정합 기판과,
상기 반도체 소자의 제 1 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 1 금속 와이어와,
상기 반도체 소자의 제 2 전극과 상기 임피던스 정합 기판의 제 1 전극 사이를 접속하는 복수의 제 2 금속 와이어와,
상기 임피던스 정합 기판의 제 2 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 3 금속 와이어를 갖고,
상기 복수의 제 2 금속 와이어는 서로 평행하게 연장함과 동시에, 상기 복수의 제 3 금속 와이어도 서로 평행하게 연장하는 것을 특징으로 하는 반도체 장치.
(부기 2)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 제 2 전극의 피치는 상기 임피던스 정합 기판의 제 1 전극의 피치보다 큰 것을 특징으로 하는 반도체 장치.
(부기 3)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 제 1 전극의 피치는 상기 반도체 소자의 제 2 전극의 피치와 같은 것을 특징으로 하는 반도체 장치.
(부기 4)
부기 1 기재의 반도체 장치로서,
상기 반도체 소자의 제 1 전극으로부터 상기 기판의 상기 전극까지 연장하는 상기 제 1 금속 와이어 중 인접하는 금속 와이어 사이의 거리는, 상기 기판의 전극을 향하여 증대하고 있는 것을 특징으로 하는 반도체 장치.
(부기 5)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 두께는 상기 반도체 소자의 두께보다 작은 것을 특징으로 하는 반도체 장치.
(부기 6)
부기 5 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 두께는 상기 반도체 소자의 두께의 대략 1/2인 것을 특징으로 하는 반도체 장치.
(부기 7)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판은 상기 제 2 전극이 설치된 부분에 대응하여 노치를 갖고, 상기 제 3 금속 와이어는 대응하는 상기 노치의 내면으로 둘러싸인 영역 을 연장하여 상기 기판의 상기 전극에 접속되는 것을 특징으로 하는 반도체 장치.
(부기 8)
부기 7 기재의 반도체 장치로서,
상기 임피던스 정합 기판은 도전성 재료에 의해 형성되어 있으며, 상기 노치의 내면은 상기 도전성 재료가 노출된 면인 것을 특징으로 하는 반도체 장치.
(부기 9)
부기 7 기재의 반도체 장치로서,
상기 노치의 내면에 도전성 재료의 도금이 실시되어 있는 것을 특징으로 하는 반도체 장치.
(부기 10)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 제 1 전극에 돌기 전극이 형성되고, 상기 제 2 금속 와이어는 상기 돌기 전극에 접합되어 있는 것을 특징으로 하는 반도체 장치.
(부기 11)
부기 10 기재의 반도체 장치로서,
상기 반도체 소자의 제 2 전극에는 상기 제 2 금속 와이어의 1차 측이 접합되고, 상기 돌기 전극에는 상기 제 2 금속 와이어의 2차 측이 접합되는 것을 특징으로 하는 반도체 장치.
(부기 l2)
부기 1 기재의 반도체 장치로서,
상기 복수의 제 1 금속 와이어의 일부는 상기 임피던스 정합 기판 상을 연장하여 상기 기판의 상기 전극에 접속되어 있는 것을 특징으로 하는 반도체 장치.
(부기 13)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판의 임피던스 정합이 취해진 배선의 양측에, 전원 전위 또는 접지 전위가 되는 실드 배선 또는 실드 플레인이 설치되어 있는 것을 특징으로 하는 반도체 장치.
(부기 14)
부기 13 기재의 반도체 장치로서,
상기 임피던스 정합 기판은 도전성 재료에 의해 형성되고, 상기 실드 배선 또는 상기 실드 플레인은 상기 임피던스 정합 기판의 일부로서 형성되어 있는 것을 특징으로 하는 반도체 장치.
(부기 15)
부기 1 기재의 반도체 장치로서,
상기 임피던스 정합 기판은 삼각형이며, 삼각형의 1변이 상기 반도체 소자의 1변에 근접하여 평행하게 되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
상술한 본 발명에 의하면, 임피던스 정합이 필요한 배선 경로를 임피던스 정합 기판에 형성한 배선으로 함으로써 정밀도가 높은 임피던스 정합을 얻고, 그 밖의 배선 경로에 대하여는 비교적 정밀도가 낮은 임피던스 정합을 적용할 수 있다. 따라서, 미세 전극 피치를 갖는 반도체 소자를 탑재할 경우에, 기판 구조가 비교적 러프한 기판을 사용하고, 임피던스 정합이 필요한 고속 신호 라인 등에만 임피던스 정합 기판을 사용함으로써, 기판 전체를 미세 구조로 할 필요가 없게 된다. 이에 따라, 미세 전극 피치를 갖는 반도체 소자를 탑재하는 경우에도, 비교적 저가격의 기판을 사용할 수 있어, 반도체 장치의 제조 비용을 저감할 수 있다.

Claims (10)

  1. 기판과,
    상기 기판 상에 탑재된 반도체 소자와,
    상기 기판 상에서 상기 반도체 소자의 근방에 배치되어 상기 반도체 소자의 회로와 임피던스 정합(整合)이 취해진 배선을 갖는 임피던스 정합 기판과,
    상기 반도체 소자의 제 1 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 1 금속 와이어와,
    상기 반도체 소자의 제 2 전극과 상기 임피던스 정합 기판의 제 1 전극 사이를 접속하는 복수의 제 2 금속 와이어와,
    상기 임피던스 정합 기판의 제 2 전극과 상기 기판의 전극 사이를 접속하는 복수의 제 3 금속 와이어를 갖고,
    상기 복수의 제 2 금속 와이어는 서로 평행하게 연장함과 동시에, 상기 복수의 제 3 금속 와이어도 서로 평행하게 연장하는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 임피던스 정합 기판의 제 2 전극의 피치는 상기 임피던스 정합 기판의 제 1 전극의 피치보다 큰 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 임피던스 정합 기판의 두께는 상기 반도체 소자의 두께보다 작은 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 임피던스 정합 기판의 두께는 상기 반도체 소자의 두께의 대략 1/2인 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서,
    상기 임피던스 정합 기판은 상기 제 2 전극이 설치된 부분에 대응하여 노치(notch)를 갖고, 상기 제 3 금속 와이어는 대응하는 상기 노치의 내면으로 둘러싸인 영역을 연장하여 상기 기판의 상기 전극에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서,
    상기 임피던스 정합 기판의 제 1 전극에 돌기 전극이 형성되고, 상기 제 2 금속 와이어는 상기 돌기 전극에 접합되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서,
    상기 복수의 제 1 금속 와이어의 일부는 상기 임피던스 정합 기판 상을 연장하여 상기 기판의 상기 전극에 접속되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제 1 항에 있어서,
    상기 임피던스 정합 기판의 임피던스 정합이 취해진 배선의 양측에, 전원 전위 또는 접지 전위가 되는 실드(shield) 배선 또는 실드 플레인(plane)이 설치되어 있는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서,
    상기 임피던스 정합 기판은 도전성 재료에 의해 형성되며, 상기 실드 배선 또는 상기 실드 플레인은 상기 임피던스 정합 기판의 일부로서 형성되어 있는 것을 특징으로 하는 반도체 장치.
  10. 제 1 항에 있어서,
    상기 임피던스 정합 기판은 삼각형이며, 삼각형의 1변이 상기 반도체 소자의 1변에 근접하여 평행하게 되도록 배치되어 있는 것을 특징으로 하는 반도체 장치.
KR20040085180A 2004-06-02 2004-10-25 반도체 장치 KR100671808B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004164858A JP4083142B2 (ja) 2004-06-02 2004-06-02 半導体装置
JPJP-P-2004-00164858 2004-06-02

Publications (2)

Publication Number Publication Date
KR20050115439A KR20050115439A (ko) 2005-12-07
KR100671808B1 true KR100671808B1 (ko) 2007-01-19

Family

ID=34981885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040085180A KR100671808B1 (ko) 2004-06-02 2004-10-25 반도체 장치

Country Status (6)

Country Link
US (1) US7042102B2 (ko)
EP (1) EP1605506A3 (ko)
JP (1) JP4083142B2 (ko)
KR (1) KR100671808B1 (ko)
CN (1) CN1332440C (ko)
TW (1) TWI252566B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7341887B2 (en) * 2004-10-29 2008-03-11 Intel Corporation Integrated circuit die configuration for packaging
JP5562898B2 (ja) * 2011-04-28 2014-07-30 株式会社東芝 半導体装置およびその製造方法
US8723337B2 (en) * 2011-07-14 2014-05-13 Texas Instruments Incorporated Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
US8949761B2 (en) * 2012-11-30 2015-02-03 International Business Machines Corporation Techniques for routing signal wires in an integrated circuit design
CN103674496B (zh) 2013-12-23 2016-05-25 京东方科技集团股份有限公司 光源发光特性检测装置
JP6950757B2 (ja) 2018-02-08 2021-10-13 株式会社村田製作所 高周波モジュール

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110127A (ja) * 1982-12-15 1984-06-26 Matsushita Electric Works Ltd ヒ−トシンク
JPS62125638A (ja) * 1985-11-26 1987-06-06 Nec Corp 混成集積回路
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
DE4244721A1 (de) * 1992-05-25 1994-04-21 Mannesmann Ag Elektrische Maschine mit fluidgekühlten Halbleiterelementen
JPH066151A (ja) 1992-06-17 1994-01-14 Fujitsu Ltd 高周波半導体装置
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
JPH0637202A (ja) * 1992-07-20 1994-02-10 Mitsubishi Electric Corp マイクロ波ｉｃ用パッケージ
JPH06334113A (ja) * 1993-05-21 1994-12-02 Sony Corp マルチチップモジュール
JP2944403B2 (ja) * 1993-12-24 1999-09-06 日本電気株式会社 半導体装置
USRE37081E1 (en) * 1994-05-27 2001-03-06 Steen M. Eriksen Backpack vacuum cleaner
JP3462270B2 (ja) * 1994-08-19 2003-11-05 富士通株式会社 半導体装置
JPH0936159A (ja) * 1995-07-17 1997-02-07 Toshiba Corp 半導体装置及びその封止方法
JP3489926B2 (ja) * 1995-11-28 2004-01-26 三菱電機株式会社 高周波回路装置
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JP2933041B2 (ja) 1996-12-18 1999-08-09 日本電気株式会社 半導体装置
JP3638749B2 (ja) 1997-02-28 2005-04-13 新潟精密株式会社 メモリモジュール
JP3520973B2 (ja) * 1999-11-30 2004-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4439090B2 (ja) * 2000-07-26 2010-03-24 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JP2003078304A (ja) * 2001-08-30 2003-03-14 Murata Mfg Co Ltd 電子モジュールおよびそれを用いた通信機モジュール
DE10152652A1 (de) * 2001-10-16 2003-04-30 Infineon Technologies Ag Hochfrequenzleistungsverstärker mit integrierter passiver Anpassungsschaltung
US6614308B2 (en) * 2001-10-22 2003-09-02 Infineon Technologies Ag Multi-stage, high frequency, high power signal amplifier
JP4003579B2 (ja) * 2002-08-09 2007-11-07 住友電気工業株式会社 コプレーナ線路構造、伝送モジュール用パッケージ及び伝送モジュール
JP2004112178A (ja) * 2002-09-17 2004-04-08 Fujitsu Quantum Devices Ltd 伝送線路及びそれを有する装置
US6982483B2 (en) * 2003-05-30 2006-01-03 Freescale Semiconductor, Inc. High impedance radio frequency power plastic package

Also Published As

Publication number Publication date
US7042102B2 (en) 2006-05-09
CN1705102A (zh) 2005-12-07
EP1605506A3 (en) 2007-12-19
TWI252566B (en) 2006-04-01
EP1605506A2 (en) 2005-12-14
JP2005347489A (ja) 2005-12-15
CN1332440C (zh) 2007-08-15
KR20050115439A (ko) 2005-12-07
TW200541023A (en) 2005-12-16
US20050269701A1 (en) 2005-12-08
JP4083142B2 (ja) 2008-04-30

Similar Documents

Publication Publication Date Title
JP6753514B2 (ja) 高周波モジュール
JP6837432B2 (ja) 高周波モジュール
JP6114577B2 (ja) 半導体装置
US9449909B2 (en) Method of forming a package substrate
JP5964957B2 (ja) 単一金属層基板を備えた半導体パッケージにおける高速シグナルインテグリティのための構造
TWI572256B (zh) 線路板及電子總成
JPWO2009050843A1 (ja) 電子デバイス
US20070096271A1 (en) Substrate frame
CN110506454B (zh) 基板间连接构造
US7598608B2 (en) Mounting substrate
KR100671808B1 (ko) 반도체 장치
US9905517B2 (en) Semiconductor device
JP5499696B2 (ja) 半導体装置及び実装構造
TWI601255B (zh) 薄膜覆晶封裝結構
JP2020025076A (ja) モジュール
US11227840B2 (en) Electronic module having improved shield performance
JP2022027427A (ja) フレキシブル回路基板の配線構造
JP6465451B1 (ja) 電子回路
JP4640950B2 (ja) 半導体装置
JP6258460B2 (ja) 半導体装置
JP2012174998A (ja) 半導体装置
JP2021190526A (ja) 基板、電子部品、及び電子機器
CN115249681A (zh) 薄膜覆晶封装结构
JP2009206251A (ja) 半導体装置
JP2012064664A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee