JP2012064664A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012064664A JP2012064664A JP2010205840A JP2010205840A JP2012064664A JP 2012064664 A JP2012064664 A JP 2012064664A JP 2010205840 A JP2010205840 A JP 2010205840A JP 2010205840 A JP2010205840 A JP 2010205840A JP 2012064664 A JP2012064664 A JP 2012064664A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mold resin
- shield pattern
- semiconductor chip
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】配線基板10と、配線基板10に搭載された半導体チップ12と、平面視で配線基板10の内側に形成され、半導体チップ12を封止するモールド樹脂14と、配線基板10のうち半導体チップ12が搭載されている面に設けられ、半導体チップ12と接続する配線22、24と、モールド樹脂14の外周部と交差するように形成されためっき引き出し線32、34と、配線22の周囲に形成されたシールドパターン60と、を備え、シールドパターン60は、モールド樹脂14の外周部と交差するように形成されており、モールド樹脂14の外周部との交差部分において、モールド樹脂14の外周に沿うように2以上の部分に分離している。
【選択図】図1
Description
前記配線基板に搭載された半導体チップと、
平面視で前記配線基板の内側に形成され、前記半導体チップを封止するモールド樹脂と、
前記配線基板のうち前記半導体チップが搭載されている面に設けられ、前記半導体チップと接続する配線と、
前記モールド樹脂の外周部と交差するように形成されためっき引き出し線と、
前記配線の周囲に形成されたシールドパターンと、
を備え、
前記シールドパターンは、
前記モールド樹脂の外周部と交差するように形成されており、
前記モールド樹脂の外周部との交差部分において、前記モールド樹脂の外周に沿うように2以上の部分に分離している半導体装置が提供される。
12 半導体チップ
14 モールド樹脂
16 ボンディングワイヤ
20 配線
22 配線
24 配線
32 めっき引き出し線
34 めっき引き出し線
42 ビア
44 ビア
46 ビア
52 ランド
54 ランド
60 シールドパターン
70 はんだバンプ
72 レジスト
80 開口
100 半導体装置
102 半導体装置
104 半導体装置
106 半導体装置
110 半導体装置
Claims (7)
- 配線基板と、
前記配線基板に搭載された半導体チップと、
平面視で前記配線基板の内側に形成され、前記半導体チップを封止するモールド樹脂と、
前記配線基板のうち前記半導体チップが搭載されている面に設けられ、前記半導体チップと接続する配線と、
前記モールド樹脂の外周部と交差するように形成されためっき引き出し線と、
前記配線の周囲に形成されたシールドパターンと、
を備え、
前記シールドパターンは、
前記モールド樹脂の外周部と交差するように形成されており、
前記モールド樹脂の外周部との交差部分において、前記モールド樹脂の外周に沿うように2以上の部分に分離している半導体装置。 - 請求項1に記載の半導体装置において、
前記シールドパターンが前記交差部分において有する分離した前記2以上の部分それぞれの幅は、前記めっき引き出し線の幅の0.8倍以上10倍以下である半導体装置。 - 請求項1または2に記載の半導体装置において、
平面視で前記モールド樹脂の外周部と重なる位置において、前記シールドパターンに挟まれた前記めっき引き出し線と、前記シールドパターンが前記交差部分において有する分離した前記2以上の部分のうち、隣り合う二つが構成する間隔の最大値は、最小値の1倍以上6倍以下である半導体装置。 - 請求項1ないし3いずれか1項に記載の半導体装置において、
前記めっき引き出し線は、前記シールドパターンが前記交差部分において有する分離した前記2以上の部分の間を通過するように形成されている半導体装置。 - 請求項1ないし4いずれか1項に記載の半導体装置において、
前記シールドパターンは、前記交差部分を含む部分において櫛歯形状を有することにより、前記交差部分において分離した前記2以上の部分を形成している半導体装置。 - 請求項1ないし4いずれか1項に記載の半導体装置において、
前記シールドパターンは、前記交差部分を含む部分において開口を有することにより、前記交差部分において分離した前記2以上の部分を形成している半導体装置。 - 請求項1ないし6いずれか1項に記載の半導体装置において、
前記半導体装置はBGAパッケージである半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010205840A JP5390494B2 (ja) | 2010-09-14 | 2010-09-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010205840A JP5390494B2 (ja) | 2010-09-14 | 2010-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012064664A true JP2012064664A (ja) | 2012-03-29 |
JP5390494B2 JP5390494B2 (ja) | 2014-01-15 |
Family
ID=46060101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010205840A Expired - Fee Related JP5390494B2 (ja) | 2010-09-14 | 2010-09-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5390494B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068588A (ja) * | 1999-08-26 | 2001-03-16 | Nec Corp | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 |
JP2006128249A (ja) * | 2004-10-27 | 2006-05-18 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ及びその製造方法 |
JP2008227327A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Corp | 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板 |
JP2010135555A (ja) * | 2008-12-04 | 2010-06-17 | Fujitsu Microelectronics Ltd | 半導体装置 |
WO2010073832A1 (ja) * | 2008-12-26 | 2010-07-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ |
-
2010
- 2010-09-14 JP JP2010205840A patent/JP5390494B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001068588A (ja) * | 1999-08-26 | 2001-03-16 | Nec Corp | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 |
JP2006128249A (ja) * | 2004-10-27 | 2006-05-18 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ及びその製造方法 |
JP2008227327A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Corp | 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板 |
JP2010135555A (ja) * | 2008-12-04 | 2010-06-17 | Fujitsu Microelectronics Ltd | 半導体装置 |
WO2010073832A1 (ja) * | 2008-12-26 | 2010-07-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP5390494B2 (ja) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
JP5352146B2 (ja) | 半導体装置 | |
JP5514560B2 (ja) | 半導体装置 | |
JP5096683B2 (ja) | 半導体装置 | |
KR20150047168A (ko) | 반도체 패키지 | |
JP5290215B2 (ja) | 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法 | |
JP2007053121A (ja) | 半導体装置、積層型半導体装置、及び配線基板 | |
CN105097758B (zh) | 衬底、其半导体封装及其制造方法 | |
JP2016122802A (ja) | 半導体装置 | |
TW201448140A (zh) | 具金屬柱組之基板及具金屬柱組之封裝結構 | |
JP6597502B2 (ja) | 電子装置 | |
JP5627097B2 (ja) | 配線基板 | |
JP2008218932A (ja) | 半導体素子搭載用基板およびその製造方法 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
US20080083984A1 (en) | Wiring board | |
JP5390494B2 (ja) | 半導体装置 | |
KR100772103B1 (ko) | 적층형 패키지 및 그 제조 방법 | |
KR100671808B1 (ko) | 반도체 장치 | |
JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
JP6105773B2 (ja) | 半導体装置 | |
JP4640950B2 (ja) | 半導体装置 | |
JP2014123783A (ja) | 半導体装置 | |
KR101229591B1 (ko) | 인쇄회로기판 및 인쇄회로기판 제조방법 | |
JP2004031561A (ja) | 半導体装置およびその製造方法 | |
KR101594495B1 (ko) | 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |