JP2012064664A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012064664A
JP2012064664A JP2010205840A JP2010205840A JP2012064664A JP 2012064664 A JP2012064664 A JP 2012064664A JP 2010205840 A JP2010205840 A JP 2010205840A JP 2010205840 A JP2010205840 A JP 2010205840A JP 2012064664 A JP2012064664 A JP 2012064664A
Authority
JP
Japan
Prior art keywords
semiconductor device
mold resin
shield pattern
semiconductor chip
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010205840A
Other languages
English (en)
Other versions
JP5390494B2 (ja
Inventor
Yuko Sato
祐子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2010205840A priority Critical patent/JP5390494B2/ja
Publication of JP2012064664A publication Critical patent/JP2012064664A/ja
Application granted granted Critical
Publication of JP5390494B2 publication Critical patent/JP5390494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

【課題】信号品質を確保しつつ、品質の高い半導体装置を実現することができる。
【解決手段】配線基板10と、配線基板10に搭載された半導体チップ12と、平面視で配線基板10の内側に形成され、半導体チップ12を封止するモールド樹脂14と、配線基板10のうち半導体チップ12が搭載されている面に設けられ、半導体チップ12と接続する配線22、24と、モールド樹脂14の外周部と交差するように形成されためっき引き出し線32、34と、配線22の周囲に形成されたシールドパターン60と、を備え、シールドパターン60は、モールド樹脂14の外周部と交差するように形成されており、モールド樹脂14の外周部との交差部分において、モールド樹脂14の外周に沿うように2以上の部分に分離している。
【選択図】図1

Description

本発明は、シールドパターンを有する半導体装置に関する。
パッケージ構造を有する半導体装置について、その信頼性等の向上を図る技術が検討されてきた。そのような技術として、例えば特許文献1及び2に記載のものがある。特許文献1に記載の技術は、パッケージ基板上にダミーパターンを形成するというものである。これによりパッケージ基板上の導体パターンの密度を高め、パッケージ基板の反り等を抑制することができると記載されている。また特許文献2に記載の技術は、回路基板上に形成された複数の配線パターンの間隔を、互いにほぼ等しくするというものである。
特開2004−172647号公報 特開2002−289733号公報
半導体パッケージにおいて、その配線基板上に、周辺ノイズの影響を受けやすい信号配線が設けられている場合がある。この場合、パッケージの信号品質の低減を抑制するため、信号配線の周囲にシールドパターンを形成する必要がある。この場合において、発明者は以下の問題を見いだした。
半導体パッケージでは、金型を利用して、半導体チップをモールド樹脂で封止する場合がある。この場合において、配線基板上に設けられたシールドパターンとめっき引き出し線が、モールド樹脂の外周部と交差することがある。シールドパターンの幅はめっき引き出し線の幅よりも大きく、金型の圧力はシールドパターン上に集中する。このため、モールド樹脂による封止時において、配線基板にかかる金型の圧力が不均一となってしまう。この場合、樹脂漏れやクラックが発生し、半導体装置の品質の低下を招いてしまう。
本発明によれば、配線基板と、
前記配線基板に搭載された半導体チップと、
平面視で前記配線基板の内側に形成され、前記半導体チップを封止するモールド樹脂と、
前記配線基板のうち前記半導体チップが搭載されている面に設けられ、前記半導体チップと接続する配線と、
前記モールド樹脂の外周部と交差するように形成されためっき引き出し線と、
前記配線の周囲に形成されたシールドパターンと、
を備え、
前記シールドパターンは、
前記モールド樹脂の外周部と交差するように形成されており、
前記モールド樹脂の外周部との交差部分において、前記モールド樹脂の外周に沿うように2以上の部分に分離している半導体装置が提供される。
本発明によれば、シールドパターンは、モールド樹脂の外周部との交差部分において、モールド樹脂の外周に沿うように2以上の部分に分離している。このため、モールド樹脂の外周部において、シールドパターンの幅とめっき引き出し線の幅の差が低減される。よって、モールド樹脂による封止時において、配線基板にかかる金型の圧力を均一とすることができる。従って、信号品質を確保しつつ、品質の高い半導体装置を実現することができる。
本発明によれば、信号品質を確保しつつ、品質の高い半導体装置を実現することができる。
第1の実施形態に係る半導体装置を示す平面図である。 図1に示す半導体装置を示す平面図である。 図1に示す半導体装置を示す断面図である。 図1に示す半導体装置を示す断面図である。 比較例に係る半導体装置を示す平面図である。 図5に示す半導体装置を示す断面図である。 第2の実施形態に係る半導体装置を示す平面図である。 図7に示す半導体装置を示す断面図である。 第3の実施形態に係る半導体装置を示す平面図である。 図9に示す半導体装置を示す断面図である。 第4の実施形態に係る半導体装置を示す平面図である。 図11に示す半導体装置を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、第1の実施形態に係る半導体装置100を示す平面図である。半導体装置100は、配線基板10と、半導体チップ12と、モールド樹脂14と、配線22、24と、めっき引き出し線32、34と、シールドパターン60と、を備えている。半導体装置100は、個片封止型のパッケージを構成する。また半導体装置100は、例えばBGAパッケージ、LGAパッケージ、又はPGAパッケージである。なお、図1、及び後述する図2、5、7、9、並びに11に記載される破線は、モールド樹脂14の外周部の位置を示している。
半導体チップ12は、配線基板10に搭載されている。モールド樹脂14は、平面視で配線基板10の内側に形成されている。またモールド樹脂14は、半導体チップ12を封止する。配線22、24は、配線基板10のうち半導体チップ12が搭載されている面に設けられている。また配線22、24は、半導体チップ12と接続する。めっき引き出し線32、34は、モールド樹脂14の外周部と交差するように形成されている。シールドパターン60は、配線22の周囲に形成されている。またシールドパターン60は、モールド樹脂14の外周部と交差するように形成されている。さらにシールドパターン60は、モールド樹脂14の外周部との交差部分において、モールド樹脂14の外周に沿うように2以上の部分に分離している。以下図1〜図4を用いて、半導体装置100の構成について詳細に説明する。
配線基板10は、半導体チップ12を搭載しない裏面側に後述するはんだバンプ70を有している。配線22、24は、配線基板10上の半導体チップ12を搭載する領域側から外側に向けて、放射状に形成されている。また配線22、24は、後述するビア42、44を介して半導体チップ12と外部接続端子を接続している。配線22は、周辺ノイズからの影響を受けやすい信号配線である。そこで配線22は、シールドパターン60によって囲われ、周辺ノイズから保護されている。また配線24は、シールドパターン60によって囲われていない。配線22、24は、平面視でモールド樹脂14の内側に位置している。
めっき引き出し線32、34は、配線基板10のうち半導体チップ12が搭載されている面に設けられている。まためっき引き出し線32、34は、それぞれ後述するビア42、44から外側に延びている。めっき引き出し線32は、シールドパターン60に囲われた領域の内側において、シールドパターン60がモールド樹脂14の外周部との交差部分に有する分離した二つの部分の間を通過するように形成されている。そしてめっき引き出し線34は、シールドパターン60に囲われた領域の外側に形成されている。
図2は、図1に示す半導体装置100を示す平面図である。図2は、半導体装置100のうちシールドパターン60が設けられている部分を示している。図2に示すように、半導体装置100は、ボンディングワイヤ16と、ランド52、54と、ビア42、44、46と、をさらに備えている。ボンディングワイヤ16は、半導体チップ12上に設けられた電極パッド(図示せず)と、配線基板10上に設けられたランド52、54を接続している。ランド52から延びた配線22は、ビア42を介して配線基板10の裏面側と接続している。またランド54から延びた配線24は、ビア44を介して配線基板10の裏面側と接続している。シールドパターン60は、ビア46を介して接地されている。
図3は、図1に示す半導体装置100を示す断面図である。図3は、半導体装置100のうちシールドパターン60が設けられている部分を示している。図3に示すように、半導体装置100は、レジスト72をさらに備えている。レジスト72は、配線基板10上に設けられている。めっき引き出し線32、34、シールドパターン60は、レジスト72によって覆われている。また配線22、24は、レジスト72によって覆われている(図示せず)。
シールドパターン60がモールド樹脂14の外周部との交差部分において有する分離した二つの部分それぞれの幅は、めっき引き出し線32、34の幅の0.8倍以上10倍以下であり、好ましくは1倍以上5倍以下である。平面視でモールド樹脂14の外周部と重なる位置において、めっき引き出し線32と、シールドパターン60がモールド樹脂14の外周部との交差部分において有する分離した二つの部分のうち、隣り合う二つが構成する間隔の最大値L1は、最小値L2の1倍以上6倍以下である。
図4は、図1に示す半導体装置100を示す断面図である。図4に示すように、半導体装置100は、はんだバンプ70をさらに備えている。はんだバンプ70は、配線基板10のうち半導体チップ12が搭載されていない面に形成されている。このはんだバンプ70を介して、半導体装置100は、例えばプリント配線基板に実装される。
次に、半導体装置100の製造方法を説明する。まず配線基板10上に、接続ペースト(図示せず)を介して半導体チップ12を搭載する。次に半導体チップ12と配線基板10を、ボンディングワイヤ16を介して接続する。半導体チップ12を搭載した配線基板10を、樹脂封入金型にセットする。そして半導体チップ12をモールド樹脂14により封止する。次いで、配線基板10のうち半導体チップ12が搭載されていない面にはんだバンプ70を形成する。これにより半導体装置100が形成される。
次に、本実施形態の効果を説明する。図5は、比較例に係る半導体装置110を示す平面図である。図6は、図5に係る半導体装置110を示す断面図である。図5及び図6は、半導体装置110のうちシールドパターン60が設けられている部分を示している。図5及び図6に示すように、半導体装置110では、シールドパターン60がモールド樹脂14の外周部との交差部分において分離していない。このため、シールドパターン60の幅とめっき引き出し線34の幅の差は大きくなる。この場合、モールド樹脂14による封止時において金型の圧力はシールドパターン60上に集中し、配線基板10にかかる金型の圧力は不均一となってしまう。
これに対し、本実施形態に係る半導体装置100では、シールドパターン60は、モールド樹脂14の外周部との交差部分において、モールド樹脂14の外周に沿うように二つの部分に分離している。このため、モールド樹脂14の外周部において、シールドパターン60の幅とめっき引き出し線34の幅の差が低減される。よって、モールド樹脂14による封止時において、配線基板10にかかる金型の圧力を均一とすることができる。従って、信号品質を確保しつつ、品質の高い半導体装置を実現することができる。
まためっき引き出し線32は、シールドパターン60がモールド樹脂14の外周部との交差部分において有する分離した二つの部分の間を通過するように形成されている。このため、平面視でモールド樹脂14の外周部と重なる位置において、めっき引き出し線32、34とシールドパターン60を均等な間隔をもって配置することができる。よって、モールド樹脂14による封止時において、配線基板10にかかる金型の圧力をさらに均一とすることができ、さらに品質の高い半導体装置を実現することができる。
図7は、第2の実施形態に係る半導体装置102を示す平面図であり、第1の実施形態に係る図2に対応している。また図8は、図7に示す半導体装置102を示す断面図であり、第1の実施形態に係る図3に対応している。本実施形態に係る半導体装置102は、シールドパターン60の形状を除いて、半導体装置100と同様である。
図7に示すように、めっき引き出し線32は、配線基板10のうち半導体チップ12が搭載されていない面に形成されている(図示せず)。そしてシールドパターン60は、モールド樹脂14の外周部との交差部分を含む部分において櫛歯形状を有している。これにより、シールドパターン60は、図8に示すようにモールド樹脂14の外周部との交差部分において分離した2以上の部分を形成する。なお上記櫛歯形状は、シールドパターン60においてモールド樹脂14の外部から内部に向けて形成されている。
本実施形態においても、第1の実施形態と同様の効果を得ることができる。また本実施形態に係る半導体装置102では、シールドパターン60が櫛歯形状を有している。このためシールドパターン60を、モールド樹脂14の外周部との交差部分において任意の幅、及び間隔をもった複数の部分を有するものとすることができる。よってさらに品質の高い半導体装置を実現することができる。
図9は、第3の実施形態に係る半導体装置104を示す平面図であり、第1の実施形態に係る図2に対応している。また図10は、図9に示す半導体装置104を示す断面図であり、第1の実施形態に係る図3に対応している。本実施形態に係る半導体装置104は、シールドパターン60の形状を除いて、半導体装置100と同様である。
図9に示すように、めっき引き出し線32は、配線基板10のうち半導体チップ12が搭載されていない面に形成されている(図示せず)。ビア46は、平面視でモールド樹脂14の内側に位置している。シールドパターン60は、モールド樹脂14の外周部との交差部分を含む部分において櫛歯形状を有している。これにより、シールドパターン60は、図10に示すようにモールド樹脂14の外周部との交差部分において分離した2以上の部分を形成する。なお上記櫛歯形状は、シールドパターン60においてモールド樹脂14の内部から外部に向けて形成されている。
本実施形態においても、第1の実施形態と同様の効果を得ることができる。また本実施形態に係る半導体装置104では、シールドパターン60が櫛歯形状を有している。このためシールドパターン60を、モールド樹脂14の外周部との交差部分において任意の幅、及び間隔をもった複数の部分を有するものとすることができる。よってさらに品質の高い半導体装置を実現することができる。
図11は、第4の実施形態に係る半導体装置106を示す平面図であり、第1の実施形態に係る図2に対応している。また図12は、図11に示す半導体装置106を示す断面図であり、第1の実施形態に係る図3に対応している。本実施形態に係る半導体装置106は、シールドパターン60の形状を除いて、半導体装置100と同様である。
図11に示すように、めっき引き出し線32は、配線基板10のうち半導体チップ12が搭載されていない面に形成されている(図示せず)。シールドパターン60は、モールド樹脂14の外周部との交差部分を含む部分において複数の開口80を有する。これにより、シールドパターン60は、図12に示すようにモールド樹脂14の外周部との交差部分において分離した2以上の部分を形成する。
本実施形態においても、第1の実施形態と同様の効果を得ることができる。また本実施形態に係る半導体装置106では、シールドパターン60が少なくとも一つの開口80を有している。このためシールドパターン60を、モールド樹脂14の外周部との交差部分において任意の幅、及び間隔をもった複数の部分を有するものとすることができる。よってさらに品質の高い半導体装置を実現することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
10 配線基板
12 半導体チップ
14 モールド樹脂
16 ボンディングワイヤ
20 配線
22 配線
24 配線
32 めっき引き出し線
34 めっき引き出し線
42 ビア
44 ビア
46 ビア
52 ランド
54 ランド
60 シールドパターン
70 はんだバンプ
72 レジスト
80 開口
100 半導体装置
102 半導体装置
104 半導体装置
106 半導体装置
110 半導体装置

Claims (7)

  1. 配線基板と、
    前記配線基板に搭載された半導体チップと、
    平面視で前記配線基板の内側に形成され、前記半導体チップを封止するモールド樹脂と、
    前記配線基板のうち前記半導体チップが搭載されている面に設けられ、前記半導体チップと接続する配線と、
    前記モールド樹脂の外周部と交差するように形成されためっき引き出し線と、
    前記配線の周囲に形成されたシールドパターンと、
    を備え、
    前記シールドパターンは、
    前記モールド樹脂の外周部と交差するように形成されており、
    前記モールド樹脂の外周部との交差部分において、前記モールド樹脂の外周に沿うように2以上の部分に分離している半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記シールドパターンが前記交差部分において有する分離した前記2以上の部分それぞれの幅は、前記めっき引き出し線の幅の0.8倍以上10倍以下である半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    平面視で前記モールド樹脂の外周部と重なる位置において、前記シールドパターンに挟まれた前記めっき引き出し線と、前記シールドパターンが前記交差部分において有する分離した前記2以上の部分のうち、隣り合う二つが構成する間隔の最大値は、最小値の1倍以上6倍以下である半導体装置。
  4. 請求項1ないし3いずれか1項に記載の半導体装置において、
    前記めっき引き出し線は、前記シールドパターンが前記交差部分において有する分離した前記2以上の部分の間を通過するように形成されている半導体装置。
  5. 請求項1ないし4いずれか1項に記載の半導体装置において、
    前記シールドパターンは、前記交差部分を含む部分において櫛歯形状を有することにより、前記交差部分において分離した前記2以上の部分を形成している半導体装置。
  6. 請求項1ないし4いずれか1項に記載の半導体装置において、
    前記シールドパターンは、前記交差部分を含む部分において開口を有することにより、前記交差部分において分離した前記2以上の部分を形成している半導体装置。
  7. 請求項1ないし6いずれか1項に記載の半導体装置において、
    前記半導体装置はBGAパッケージである半導体装置。
JP2010205840A 2010-09-14 2010-09-14 半導体装置 Expired - Fee Related JP5390494B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010205840A JP5390494B2 (ja) 2010-09-14 2010-09-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010205840A JP5390494B2 (ja) 2010-09-14 2010-09-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2012064664A true JP2012064664A (ja) 2012-03-29
JP5390494B2 JP5390494B2 (ja) 2014-01-15

Family

ID=46060101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010205840A Expired - Fee Related JP5390494B2 (ja) 2010-09-14 2010-09-14 半導体装置

Country Status (1)

Country Link
JP (1) JP5390494B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068588A (ja) * 1999-08-26 2001-03-16 Nec Corp パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP2006128249A (ja) * 2004-10-27 2006-05-18 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその製造方法
JP2008227327A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板
JP2010135555A (ja) * 2008-12-04 2010-06-17 Fujitsu Microelectronics Ltd 半導体装置
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068588A (ja) * 1999-08-26 2001-03-16 Nec Corp パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法
JP2006128249A (ja) * 2004-10-27 2006-05-18 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ及びその製造方法
JP2008227327A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 半導体パッケージ基板の製造方法、半導体パッケージ基板製造用金型、半導体パッケージ基板製造用給電線、及び半導体パッケージ基板
JP2010135555A (ja) * 2008-12-04 2010-06-17 Fujitsu Microelectronics Ltd 半導体装置
WO2010073832A1 (ja) * 2008-12-26 2010-07-01 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ

Also Published As

Publication number Publication date
JP5390494B2 (ja) 2014-01-15

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5352146B2 (ja) 半導体装置
JP5514560B2 (ja) 半導体装置
JP5096683B2 (ja) 半導体装置
KR20150047168A (ko) 반도체 패키지
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2007053121A (ja) 半導体装置、積層型半導体装置、及び配線基板
CN105097758B (zh) 衬底、其半导体封装及其制造方法
JP2016122802A (ja) 半導体装置
TW201448140A (zh) 具金屬柱組之基板及具金屬柱組之封裝結構
JP6597502B2 (ja) 電子装置
JP5627097B2 (ja) 配線基板
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2008227410A (ja) 半導体装置およびその製造方法
US20080083984A1 (en) Wiring board
JP5390494B2 (ja) 半導体装置
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
KR100671808B1 (ko) 반도체 장치
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JP6105773B2 (ja) 半導体装置
JP4640950B2 (ja) 半導体装置
JP2014123783A (ja) 半導体装置
KR101229591B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2004031561A (ja) 半導体装置およびその製造方法
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees