JP2010135555A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010135555A JP2010135555A JP2008309828A JP2008309828A JP2010135555A JP 2010135555 A JP2010135555 A JP 2010135555A JP 2008309828 A JP2008309828 A JP 2008309828A JP 2008309828 A JP2008309828 A JP 2008309828A JP 2010135555 A JP2010135555 A JP 2010135555A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- power supply
- terminals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
【解決手段】ノイズに対して敏感な信号について、信号端子19、半導体ダイ11のパッド15とボンディングワイヤで接続されたボンディングパッド17、及びボンディングパッド17と信号端子19とを接続する配線を囲み、かつ電源端子19Pに接続されるシールド用配線GLを設けるようにして、信号に対しての相互干渉を低減して、ノイズに対して敏感な信号の信号端子同士を隣接して配置可能にし、端子数の増加を抑制しながらも信号に対するノイズの影響を低減できるようにする。
【選択図】図1
Description
本発明の目的は、半導体パッケージの端子数の増加を抑制しながらも信号に対するノイズの影響を低減できるようにすることである。
なお、図1(B)に示した例では、ボンディングパッド17に対して、ボンディングパッド17A、17Bをダイ11側に配置しているが、ダイ11に対する距離を同じにして、すべてのボンディングパッド17を配置するようにしても良い。図1(B)に示すように配置した場合には、ボンディングパッドの間隔を広げなくともガードリングGLを通すことができる。
本発明の諸態様を付記として以下に示す。
半導体ダイと、前記半導体ダイが搭載された基板とを有し、
前記基板は、
外部と信号を伝送する信号端子と、
外部より電源が供給される電源端子と、
前記半導体ダイに配置されている複数のパッドとワイヤで接続された複数のボンディングパッドと、
所定の信号を伝送する前記信号端子、当該信号端子に対応する前記ボンディングパッド、及び当該信号端子と当該ボンディングパッドとを接続する第1の配線を囲み、かつ前記電源端子に接続された第2の配線とを有することを特徴とする半導体装置。
(付記2)
前記第2の配線は、1つの前記電源端子に接続されていることを特徴とする付記1記載の半導体装置。
(付記3)
複数の前記第2の配線が、当該第2の配線の数よりも少ない数の前記電源端子にともに接続されていることを特徴とする付記1記載の半導体装置。
(付記4)
前記第2の配線は、接続された前記電源端子に対する経路及び距離の少なくとも一方に応じて配線幅が異なることを特徴とする付記1〜3の何れか1項に記載の半導体装置。
(付記5)
前記第2の配線は、接続された前記電源端子に対する距離の増加に伴って単位長さあたりの抵抗値が減少することを特徴とする付記1〜3の何れか1項に記載の半導体装置。
(付記6)
前記第2の配線は、接続された前記電源端子に対する距離の増加に伴って配線幅が太くなることを特徴とする付記1〜3の何れか1項に記載の半導体装置。
(付記7)
前記第2の配線は、接続された前記電源端子に対して遠い側の配線幅が、当該電源端子に対して近い側の配線幅より太いことを特徴とする付記1〜3の何れか1項に記載の半導体装置。
(付記8)
前記所定の信号を伝送する前記信号端子が隣接して配置され、隣接して配置された前記信号端子の間で一部を共用して、各々の前記信号端子に対応する前記第2の配線が形成されていることを特徴とする付記1〜7の何れか1項に記載の半導体装置。
(付記9)
前記所定の信号は差動信号であって、当該差動信号を伝送する1組の前記信号端子、当該1組の信号端子に対応する1組の前記ボンディングパッド、及び当該信号端子と当該ボンディングパッドとを接続する第1の配線を囲み、前記第2の配線が形成されていることを特徴とする付記1〜8の何れか1項に記載の半導体装置。
13 基板
15 パッド
17 ボンディングパッド
19 端子
19A〜19D 信号端子
19P 電源端子
21 ボンディングワイヤ
23 インターポーザ
GL シールド用配線(ガードリング)
Claims (6)
- 半導体ダイと、前記半導体ダイが搭載された基板とを有し、
前記基板は、
外部と信号を伝送する信号端子と、
外部より電源が供給される電源端子と、
前記半導体ダイに配置されている複数のパッドとワイヤで接続された複数のボンディングパッドと、
所定の信号を伝送する前記信号端子、当該信号端子に対応する前記ボンディングパッド、及び当該信号端子と当該ボンディングパッドとを接続する第1の配線を囲み、かつ前記電源端子に接続された第2の配線とを有することを特徴とする半導体装置。 - 前記第2の配線は、1つの前記電源端子に接続されていることを特徴とする請求項1記載の半導体装置。
- 前記第2の配線は、接続された前記電源端子に対する経路及び距離の少なくとも一方に応じて配線幅が異なることを特徴とする請求項1又は2記載の半導体装置。
- 前記第2の配線は、接続された前記電源端子に対する距離の増加に伴って単位長さあたりの抵抗値が減少することを特徴とする請求項1又は2記載の半導体装置。
- 前記第2の配線は、接続された前記電源端子に対して遠い側の配線幅が、当該電源端子に対して近い側の配線幅より太いことを特徴とする請求項1又は2記載の半導体装置。
- 前記所定の信号を伝送する前記信号端子が隣接して配置され、隣接して配置された前記信号端子の間で一部を共用して、各々の前記信号端子に対応する前記第2の配線が形成されていることを特徴とする請求項1〜5の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309828A JP5223635B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008309828A JP5223635B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010135555A true JP2010135555A (ja) | 2010-06-17 |
JP5223635B2 JP5223635B2 (ja) | 2013-06-26 |
Family
ID=42346549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008309828A Expired - Fee Related JP5223635B2 (ja) | 2008-12-04 | 2008-12-04 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5223635B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064664A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | 半導体装置 |
JP2012235066A (ja) * | 2011-05-09 | 2012-11-29 | Shinko Electric Ind Co Ltd | 検査方法、配線基板の処理方法、配線基板及び基板 |
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10054509B2 (en) | 2014-03-27 | 2018-08-21 | Citizen Finedevice Co., Ltd. | Pressure detection device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168764A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置 |
JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
-
2008
- 2008-12-04 JP JP2008309828A patent/JP5223635B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003168764A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | 半導体装置 |
JP2005340741A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012064664A (ja) * | 2010-09-14 | 2012-03-29 | Renesas Electronics Corp | 半導体装置 |
JP2012235066A (ja) * | 2011-05-09 | 2012-11-29 | Shinko Electric Ind Co Ltd | 検査方法、配線基板の処理方法、配線基板及び基板 |
US10054509B2 (en) | 2014-03-27 | 2018-08-21 | Citizen Finedevice Co., Ltd. | Pressure detection device |
JP2016152287A (ja) * | 2015-02-17 | 2016-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5223635B2 (ja) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10716207B2 (en) | Printed circuit board and integrated circuit package | |
JP2005328032A (ja) | 半導体装置およびプリント回路板 | |
KR20160091831A (ko) | 반도체 장치 | |
KR20140024593A (ko) | 시스템 패키지 | |
JP5223635B2 (ja) | 半導体装置 | |
EP3058468B1 (en) | Receiver architecture for memory reads | |
JP2014207462A (ja) | 半導体装置および半導体モジュール | |
TWI598008B (zh) | 積體電路、電子裝置以及電子裝置的資料傳送方法 | |
US8446735B2 (en) | Semiconductor package | |
US10313157B2 (en) | Apparatus and method for multiplexing multi-lane multi-mode data transport | |
US7361846B2 (en) | High electrical performance semiconductor package | |
US6933600B2 (en) | Substrate for semiconductor package | |
US9837188B2 (en) | Differential return loss supporting high speed bus interfaces | |
US20140021597A1 (en) | High Speed Signal Conditioning Package | |
WO2018042518A1 (ja) | 半導体装置及びプリント基板 | |
CN113557604A (zh) | 半导体模块和半导体装置 | |
CN112151506A (zh) | 电子封装结构及其晶片 | |
US9437671B2 (en) | Power and signal extender and related circuit board | |
US20230387030A1 (en) | Semiconductor package device and semiconductor wiring substrate thereof | |
TWI703693B (zh) | 電子封裝結構及其晶片 | |
KR100980404B1 (ko) | Pcb 장치 | |
US8549257B2 (en) | Area efficient arrangement of interface devices within an integrated circuit | |
KR20100052233A (ko) | 화상형성장치, 칩, 및, 칩 패키지 | |
CN105744715B (zh) | 电源及信号延伸器及电路板 | |
US11119962B2 (en) | Apparatus and method for multiplexing data transport by switching different data protocols through a common bond pad |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130225 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5223635 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160322 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |