KR20100052233A - 화상형성장치, 칩, 및, 칩 패키지 - Google Patents

화상형성장치, 칩, 및, 칩 패키지 Download PDF

Info

Publication number
KR20100052233A
KR20100052233A KR1020080111162A KR20080111162A KR20100052233A KR 20100052233 A KR20100052233 A KR 20100052233A KR 1020080111162 A KR1020080111162 A KR 1020080111162A KR 20080111162 A KR20080111162 A KR 20080111162A KR 20100052233 A KR20100052233 A KR 20100052233A
Authority
KR
South Korea
Prior art keywords
pad
pads
chip
signal
talk
Prior art date
Application number
KR1020080111162A
Other languages
English (en)
Other versions
KR101297192B1 (ko
Inventor
박승훈
홍은주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080111162A priority Critical patent/KR101297192B1/ko
Priority to US12/485,369 priority patent/US8884423B2/en
Publication of KR20100052233A publication Critical patent/KR20100052233A/ko
Application granted granted Critical
Publication of KR101297192B1 publication Critical patent/KR101297192B1/ko
Priority to US14/499,696 priority patent/US20150014837A1/en
Priority to US14/513,720 priority patent/US9484295B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/145—Read-only memory [ROM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

화상형성장치가 개시된다. 본 화상형성장치는, 화상 형성 잡 프로세스를 제어하는 보드부, 및, 보드부의 제어에 따라 화상 형성 잡을 수행하는 엔진부를 포함하며, 보드부는, 연속되게 배치된 복수의 제1 패드, 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드, 복수의 제1 패드와 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩을 구비한 적어도 하나의 칩 패키지를 포함한다. 이에 따라, 이격 거리를 충분히 확보하기 어려운 집적회로에 그라운드 패드를 추가함으로써 크로스-토크가 감소하여, 내부적인 오동작을 방지할 수 있게 된다.
칩 패키지, 크로스-토크, 누화, 본딩 핑거, 기판

Description

화상형성장치, 칩, 및, 칩 패키지{IMAGE FORMING APPARATUS, CHIP, AND CHIP PACKAGE}
본 발명은 화상형성장치, 칩, 및 칩 패키지에 관한 것으로, 보다 상세하게는 칩 내부의 크로스-토크를 저감하기 위한 화상형성장치, 칩, 및 칩 패키지에 관한 것이다.
오늘날 반도체 메모리 회로 등과 같은 집적회로는 점점 더 최소형, 고성능화되어 가고 있다. 이러한 집적회로의 성능에 패키지 구조가 미치는 영향도 더욱 중요해지고 있다. 특히, 패드(pad)들을 효과적으로 배치하고 라우팅하는 기술은 집적회로의 성능에 크게 영향을 미친다.
종래에는 칩 사이즈에 대한 제약이 현재보다 심하지 않았는바, 칩의 성능을 보장하기 위한 칩 패키지 구조를 디자인하는데 많은 노력이 필요하지는 않았다. 즉, 종래 칩 패키지 내부에서의 각각의 와이어(bonding wire), 패드(pad)들은 충분한 이격 거리를 확보할 수 있었다.
그러나, 최근에 칩 내부의 집적도가 높아짐에 따라서, 내부 제어 블록 간의 공간뿐만 아니라 인접 게이트들의 간격, 패드들의 간격, 와이어들의 간격, 기판의 패드 이격 거리도 점점 줄어들고 있는 추세이다. 또한, 칩의 클록 동작 주파수가 높아지면서 신호들간의 가까운 이격 거리에 의해 발생되는 크로스-토크가 더욱 문제시되고 있다. 크로스-토크란 인접 넷들 간에 발생되는 신호 유기 현상, 즉 신호 간섭 현상을 의미한다.
특히, 상이한 용도의 신호 그룹들, 예를 들어, 데이터 신호 그룹과 주소 신호 그룹, 데이터 신호 그룹과 제어 신호 그룹간에는 한 그룹에서 발생한 노이즈가 인접한 그룹의 노이즈를 유기시킨다는 점에서 심각한 문제가 발생될 수 있다. 이와 같은 상이한 신호 그룹 중 데이터 신호 그룹과 주소 신호 그룹간에 크로스-토크에 대해서는 도 5를 참고하여 이하에서 설명한다.
도 5는 종래의 칩 패키지 내부에서의 크로스-토크 영향을 나타내는 시뮬레이션 파형도이다.
도 5를 참고하면, 서로 인접한 데이터 신호와 어드레스 신호는 다른 주기(또는 주파수) 및 다른 위상을 갖는다. 이에 따라, 데이터 신호가 일정 전위를 유지하는 기간에 어드레스 신호는 변화될 수 있으며, 어드레스 신호의 상태 변화가 인접한 데이터 신호의 변화를 유기함으로써, 크로스-토크가 발생하게 된다.
이러한 크로스-토크를 방지하기 위해서는 패키지 내부의 패드 및 와이어의 이격 거리가 충분하도록 설계되어야 하나, 최근의 칩들의 집적화가 됨에 따라, 이격 거리를 충분히 확보하기 어렵다는 점에서, 집적화를 유지하면서 크로스-토크를 방지할 수 있는 칩 패키지 설계가 요구된다.
따라서, 본 발명의 목적은 화상형성장치의 칩 내부에 있어서의 크로스-토크를 저감하기 위한 화상형성장치, 칩, 및 칩 패키지를 제공하는 데 있다.
이상과 같은 목적을 달성하기 위한 본 발명에 의한 화상형성장치는, 화상 형성 잡 프로세스를 제어하는 보드부, 및, 상기 보드부의 제어에 따라 화상 형성 잡을 수행하는 엔진부를 포함하며, 상기 보드부는, 연속되게 배치된 복수의 제1 패드, 상기 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드, 상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩을 구비한 적어도 하나의 칩 패키지를 포함한다.
이 경우, 상기 칩 패키지는, 상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드 및 상기 제4 패드와 타 패드들과의 사이에서 신호의 크로스-토크를 저감시키는 제5 패드를 더 포함할 수 있다.
한편, 상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드는 상기 칩 상에서 일렬로 연속적으로 배열되는 것이 이 바람직하다.
한편, 상기 칩 패키지는, 상기 칩을 지지하는 기판, 상기 기판 상에서 상기 칩을 패키징하는 패키징부, 상기 칩에 구비된 패드들과 와이어로 연결되는 복수의 본딩 핑거, 상기 기판의 상하부를 관통하는 복수의 비아홀, 및, 상기 복수의 본딩 핑거와 상기 복수의 비아홀을 전기적으로 각각 연결시키는 복수의 연결부를 더 포함할 수 있다.
이 경우, 상기 칩 패키지는, 상기 기판에서, 상기 와이어 하측에 임베딩된 그라운드 층을 더 포함할 수 있다.
한편, 상기 제3 패드는, 기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것이 바람직하다.
한편, 상기 복수의 제1 패드는, 데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며, 상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것이 바람직하다.
한편, 본 실시예에 따른 칩은, 연속되게 배치된 복수의 제1 패드, 상기 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드, 및, 상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 상기 복수의 제1 패드를 통해 전달되는 신호와 상기 제2 패드를 통해 전달되는 신호 사이의 크로스-토크를 저감시키는 제3 패드를 포함한다.
이 경우, 본 칩은, 상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드, 및, 상기 제4 패드와 타 패드들과의 사이에서, 신호의 크로스-토크를 저감시키는 제5 패드를 더 포함하는 것이 바람직하다.
한편, 상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드 는 일렬로 연속적으로 배열되는 것이 바람직하다.
한편, 상기 제3 패드는, 기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것이 바람직하다.
한편, 상기 복수의 제1 패드는, 데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며, 상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것이 바람직하다.
한편, 본 실시예에 따른 칩 패키지는, 연속되게 배치된 복수의 제1 패드, 상기 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드 및, 상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩, 및, 상기 칩이 탑재된 기판을 포함한다.
이 경우, 상기 칩은, 상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드 및 상기 제4 패드와 타 패드들과의 사이에서 신호의 크로스-토크를 저감시키는 제5 패드를 더 포함하는 것이 바람직하다.
한편, 상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드는 상기 칩 상에서 일렬로 연속적으로 배열되는 것이 바람직하다.
한편, 본 칩 패키지는, 상기 칩을 패키징하는 패키징부, 상기 칩에 구비된 패드들과 와이어로 연결되는 복수의 본딩 핑거, 상기 기판의 상하부를 관통하는 복 수의 비아홀, 및, 상기 복수의 본딩 핑거와 상기 복수의 비아홀을 전기적으로 각각 연결시키는 복수의 연결부를 더 포함할 수 있다.
이 경우, 본 칩 패키지는, 상기 기판에서, 상기 와이어 하측에 임베딩된 그라운드 층을 더 포함할 수 있다.
한편, 상기 제3 패드는, 기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것이 바람직하다.
한편, 상기 복수의 제1 패드는, 데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며, 상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것이 바람직하다.
이하 첨부된 도면들을 참조하여 본 발명의 일시 예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 화상형성장치(2000)의 블록도이다. 도 1을 참고하면, 본 발명의 일 실시예에 따를 화상형성장치(2000)는 보드부(1100) 및 엔진부(1200)를 포함한다.
그리고, 엔진부(1200)는 화상 형성 잡을 수행한다. 구체적으로, 엔진부(1200)는 용지에 화상을 형성하도록 하는 일련의 작업을 수행한다. 엔진부(1200)의 구성 및 동작은 일반적인 화상형성장치에 구비되는 엔진부의 구성 및 동작과 동일한바, 구체적인 설명은 생략한다.
보드부(1100)는 화상 형성 잡 프로세스를 제어한다. 구체적으로, 보드부(1100)는 외부 단말장치(미도시)로부터 화상 형성 잡을 수신하고, 화상 형성 잡이 수행되도록 엔진부(1200)의 각종 동작을 제어한다. 그리고, 보드부(1100)는 복수의 제1 패드, 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드, 복수의 제1 패드와 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩을 구비한 적어도 하나의 칩 패키지(1000)를 포함한다. 보드부(1100)에 포함되는 칩 패키지(1000)에 대해서는 도 2 내지 도 3을 참고하여 이하에서 설명한다.
도 2는 본 발명의 일 실시예에 따른 칩 패키지(1000)의 평면도이다. 도 3은 도 2의 칩 패키지(1000)의 단면도이다. 도 2 및 도 3을 참고하면, 본 발명의 일 실시예에 따른 칩 패키지(1000)는 칩(100), 기판(200), 및 패키징부(300)를 구비한다.
칩(100)은 복수의 제1 패드(10), 제2 패드(20), 및 제3 패드(30)를 구비한다. 여기서 칩(100)은 램(RAM), 롬(ROM), 플레쉬 메모리(Flash memory) 등과 같은 반도체 메모리 회로와 같은 집적회로 칩일 수 있으며, ASIC 칩 일수도 있다.
복수의 제1 패드(10)는 칩(100) 상의 일 측면에 일렬로 연속되게 배치되며, 데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용된다. 예를 들어, 복수의 제1 패드(10)는 데이터 신호(D0 ~ D4)를 전달하는 용도로 사용되는 패드일 수 있다. 여기서 데이터 신호는, 데이터 입출력 신호(data input/output signal), 데이터 스트로브 신호(Data strobe signal), 입력 데이터 마스크 신호(input data mask signal)일 수 있다.
여기서 패드란, 칩 위에 내부 회로의 말단 등을 넣게 형성시켜 와이어 등이 부착되기 용이하게 한 부분을 지칭하는 것으로, 내부 회로의 여러 용도의 신호 또는 전원을 외부 회로에 연결하기 위한 단자이다.
제2 패드(20)는 복수의 제1 패드(10)와 상이한 용도로 사용되는 적어도 하나 이상의 패드이다. 구체적으로, 제2 패드(20)는 데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 제1 패드(10)에서 사용되는 다른 용도와 다른 용도로 사용되는 패드이다. 예를 들어, 제2 패드(20)는 어드레스 신호(Addr 1 ~ Addr 3)을 전달하는 용도로 사용되는 패드일 수 있다. 여기서, 어드레스 신호는 어드레스 입력 신호(Address input signal), 뱅크 주소(bank address signal), 로우 어드레스 스트로브 신호(row address strobe signal), 컬럼 어드레스 스트로브 신호(column address strobe signal) 일 수 있다. 제2 패드(20)는 하나의 패드일 수 있으며, 도 2에 도시되어 있는 바와 같이 복수개의 어드레스 신호 그룹(Addr 1 ~ Addr 3)을 전달하는 용도의 복수의 패드일 수 있다.
여기서 상이한 용도란, 제1 패드(10)에서 전달되는 신호 그룹과 다른 종류의 신호 그룹을 전달하는 용도를 의미하는 것으로, 제1 패드(10)가 데이터 신호 전달 용도로 사용되는 경우, 예를 들어, 어드레스 신호 그룹 전달 용도 또는 제어 신호 그룹 전달 용도가 상이한 용도일 수 있다. .
제3 패드(30)는 복수의 제1 패드(10) 및 제2 패드(20) 사이에 배치되어, 복수의 제1 패드(10)를 통해 전달되는 신호와 제2 패드(20)를 통해 전달되는 신호 사 이의 크로스-토크를 저감시킨다. 구체적으로, 제3 패드(30)는 기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드로, 복수의 제1 패드(10) 및 제2 패드(20) 사이에 일렬로 배열될 수 있다. 예를 들어, 데이터 신호 전달 용도의 제1 패드(10)와 어드레스 신호 전달 용도의 제2 패드(20)가 인접하게 배치되는 경우, 크로스-토크 영향이 크게 작용할 수 있는바, 데이터 신호를 전달하는 복수의 제1 패드(10)와 어드레스 신호를 전달하는 제2 패드(20) 사이에 제3 패드(30)가 배치될 수 있다.
그리고, 제3 패드(30)는 제1 패드(10)를 통해 전달되는 신호와 제2 패드(20)를 통해 전달되는 신호에서 발생되는 크로스-토크를 감소하기 위하여 새로 설치되는 패드일 수 있으며, 종래 칩(100) 구동에 사용되는 그라운드 패드일 수도 있다.
이에 따라, 본 실시예에 따른 칩(100)은 이격 거리를 충분히 확보하기 어려운 집적회로에서도 상이한 신호 그룹들 사이에 그라운드 패드를 추가함으로써 용이하게 크로스-토크를 줄일 수 있게 된다.
패키징부(300)는 칩(100) 및 기판(200) 상부에 형성되며, 내부의 칩(100) 및 기판(200) 상의 각종 패턴들을 보호한다. 구현시에 패키징부(300)는 꽉 채워진 형태로 구현될 수 있으며, 칩(100) 및 기판(200) 상부와 일정 공간이 비워진 형태로 구현될 수도 있다.
기판(200)은 칩(100)을 탑재한다. 구체적으로, 기판(200)은 칩(100)을 고정하며, 칩(100)의 각종 패드(10, 20, 30)에 대응되는 위치에 배치되는 복수개의 본딩 핑거(220), 연결부(230), 비아홀(240)과, 그라운드 층(250), 및 볼(260)을 구비 할 수 있다.
복수의 본딩 핑거(220)는 칩(100)에 구비된 복수의 패드(10, 20, 30)와 와이어(210)로 연결된다. 구체적으로, 복수의 본딩 핑거(220)는 칩(100)을 고정시키는 기판(200)의 주변부, 즉 기판(200)의 우측선상에 배치되고, 각각의 본딩 핑거(220)들은 기판(200) 상의 연결부(230) 및 비아홀(240)을 통해 외부의 핀 또는 볼(230)과 전기적으로 연결된다.
도 2에는 복수의 본딩 핑거(220)가 칩(100)의 우측선상에 배치되는 형태만을 도시하였지만, 칩(100)의 복수의 패드(10, 20, 30)가 칩(100)의 좌측 선상 및 상하부에 배치되는 경우에는 이에 대응되게 기판(200) 내에 배치될 수 있다.
복수의 연결부(230)는 복수의 본딩 핑거(220)와 복수의 비아홀(240)을 전기적으로 각각 연결한다. 그리고, 복수의 와이어(210)는 복수의 제1 패드(10), 제2 패드(20), 제3 패드(30) 각각과 복수의 본딩 핑거(220)들을 전기적으로 연결한다.
비아홀(240)은 기판(200)의 상하부를 관통한다. 구체적으로, 비아홀(240)은 와이어(210), 본딩 핑거(220), 연결부(230)를 통해 전달되는 복수의 패드(10, 20, 30)로부터 전달되는 신호를 기판(200)의 하부에 위치하는 각각의 볼(260)에 전기적으로 연결된다. 여기서 제3 패드(30)와 전기적으로 연결되는 비아홀(240)은 기판(200)의 소정 영역에 임베딩된 그라운드 층(250)에 전기적으로 연결될 수 있다.
도 2 및 도 3에 도시된 바와 같이, 제1 패드(10) 및 제2 패드(20)들 각각은 하나의 와이어(210)에 의하여 해당 본딩 핑거(220)와 전기적으로 연결되며, 다른 용도의 신호를 전달하는 제1 패드(10) 및 제2 패드(20) 사이에 그라운드 패드인 제 3 패드(30)가 배치된다. 이와 같이 상이한 용도의 신호 그룹들 사이에 그라운드 패턴이 위치하는바, 상이한 용도의 신호 그룹들 간에 발생되는 크로스-토크를 감소할 수 있다.
이때, 와이어들(210) 아래쪽으로 기판(200)의 그라운드 층(250)이 형성되므로, 복수의 제1 패드(10), 제2 패드(20)와 연결되는 와이어(210)들에 의하여 전달되는 신호에 대한 크로스-토크를 더욱더 감소할 수 있다.
도 2 및 도 3을 설명함에 있어서, 본원의 칩 패키지에는 하나의 칩(100)만을 구비하는 것으로 설명하였으나, 기판(200) 상부에 2개의 칩(100)을 패키징한 멀티 칩 패키지에 적용될 수도 있으며, 3개 이상의 칩(100)들을 패키징한 멀티 칩 패키지에도 적용될 수 있다.
그리고, 도 2 및 도 3을 설명함에 있어서, 데이터 신호가 복수의 제1 패드(10)를 통해 전달되고, 어드레스 신호가 제2 패드(20)를 통해 전달되는 경우에 대해서 설명하였으나, 제1 패드(10) 및 제2 패드(20)는 상술한 바와 다른 데이터 신호, 어드레스 신호, 제어 신호를 전달하는 용도의 패드일 수 있으며, 데이터 신호, 어드레스 신호, 제어 신호 이외의 상이한 용도로 사용되는 패드일 수 있다.
또한, 본 실시 예에서의 칩은 복수의 제1 패드(10) 및 제2 패드(20) 사이에 제3 패드(30)가 설치되어 있는 형태에 대해서 설명하였지만, 도 4에 도시된 바와 같이 상이한 용도로 사용되는 패드의 종류가 여러 개 있는 경우, 구체적으로, 어드레스 신호 전달 용도로 사용되는 패드들, 데이터 신호 전달 용도로 사용되는 패드들, 제어 신호 전달 용도로 사용되는 패드들이 연속적으로 배치되어 있는 경우, 크 로스-토크를 저감하는 패드(30, 50)는 어드레스 신호 전달 용도로 사용되는 패드들과 데이터 신호 전달 용도로 사용되는 패드들 사이에 설치되고, 데이터 신호 전달 용도로 사용되는 패드들과 제어 신호 전달 용도로 사용되는 패드들 사이에 각각 설치될 수 있다. 이와 같은 실시예에 대해서는 도 4를 참고하여 이하에서 설명한다.
도 4는 본 발명의 다른 실시예에 따른 칩의 평면도이다. 도 4를 참고하면, 본 실시예에 따른 칩(100)은 복수의 제1 패드(10), 제2 패드(20), 제3 패드(30), 제4 패드(40), 및 제5 패드(50)를 구비한다.
제1 패드(10), 제2 패드(20), 제3 패드(30)는 도 2와 관련하여 앞서 설명하였는바, 구체적인 설명은 생략한다.
제 4 패드(40)는 제1 패드(10) 및 제2 패드(20) 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 패드이다. 예를 들어, 제4 패드(40)는 제어 신호 전달용 패드일 수 있다. 여기서, 제어 신호는 온 다이 전송 신호(on die termination signal: ODT), 칩 선택신호(chip select signal), 클록 인에이블 신호(clock enable signal: CKE) 일 수 있다.
그리고, 제5 패드(50)는 제4 패드(40)와 제1 패드(10), 제2 패드(20)들과의 사이에서 신호의 크로스-토크를 저감 시키는 패드이다. 구체적으로, 제5 패드(50)는 기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드로, 제4 패드(40), 및 복수의 제1 패드(10) 사이에 일렬로 배열될 수 있다. 만약, 제4 패드(40)가 제2 패드(20)와 인접하게 배치된 패드인 경우, 제5 패드(50)는 제4 패드(40), 및 제2 패드(20) 사이에 일렬로 배열될 수 있다.
그리고, 제5 패드(50)는 제4 패드(40)를 통해 전달되는 신호와 제1 패드(10) 또는 제2 패드(20)를 통해 전달되는 신호에서 발생되는 크로스-토크를 감소하기 위하여 새로 설치되는 패드일 수 있으며, 종래 칩(100) 구동에 사용되는 고정 전위 를 전달하는 패드 또는 그라운드 패드일 수도 있다.
본 실시 예에서는 복수개의 제1 패드(10), 제2 패드(20), 제3 패드(30), 제4 패드(40), 및 제5 패드(50)가 칩(100)의 우측선상에 배치되는 형태만을 설명하였지만, 칩(100)의 좌측선상에 배치될 수 있으며, 좌/우측 선상 모두에 배치될 수도 있다.
이에 따라, 본 실시예에 따른 화상형성장치(2000)는 이격 거리를 충분히 확보하기 어려운 집적회로에 그라운드 패드를 추가함으로써 크로스-토크가 감소되어, 내부적인 오동작을 방지할 수 있게 된다.
도 6a 및 도 6b는 종래의 칩 패키지와 본 실시예에 따른 칩 패키지에서의 크로스-토크 영향을 나타내는 신호 파형도이다. 여기서 도 6a와 도 6b에서의 구비된 패드 각각의 간격은 동일하다.
도 6a는 종래의 칩 패키지에서의 상이한 신호 그룹 간에 크로스- 토크 영향을 나타내는 신호 파형도이다. 도 6a를 참고하면, 상이한 신호 그룹을 전달하는 패드가 인접하게 형성되어, 두 신호 그룹 사이에 크로스-토크가 발행됨을 알 수 있다. 특히, 점선으로 표시된 부분을 검토하면, 발생된 크로스-토크가 DC 마진(margin)을 침범할 여지가 커, 오동작할 여지가 있음을 알 수 있다.
도 6b는 본 실시예에 따른 칩 패키지에서의 상이한 신호 그룹 간에 크로스- 토크 영향을 나타내는 신호 파형도이다. 도 6b를 참고하면, 두 신호 그룹 사이에 크로스-토크가 발행되기는 하나, 상이한 신호 그룹들 사이에 그라운드 패드에 의해서, 두 신호 그룹 사이에 크로스-토크의 정도가 상당히 약화되는 것을 알 수 있다.
이에 따라, 본 칩 패키지는 이격 거리를 충분히 확보하기 어려운 집적회로에서도 상이한 신호 그룹들 사이에 그라운드 패드를 추가함으로써 용이하게 크로스-토크를 줄일 수 있게 된다.
이상에서는 본 발명의 바람직한 실시예에 대해서 도시하고, 설명하였으나, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명의 일 실시예에 따른 화상형성장치의 블록도,
도 2는 본 발명의 일 실시예에 따른 칩 패키지의 평면도,
도 3은 본 발명의 일 실시예에 따른 칩 패키지의 단면도,
도 4는 본 발명의 다른 실시예에 따른 칩의 평면도,
도 5는 종래의 칩 패키지에서의 크로스-토크 영향을 나타내는 시뮬레이션 파형도, 그리고,
도 6a 및 도 6b는 종래의 칩 패키지와 본 실시예에 따른 칩 패키지에서의 크로스-토크 영향을 나타내는 신호 파형도이다.
*도면의 주요부분에 대한 설명*
1000: 칩 패키지 100: 칩
200: 기판 300: 패키징부
10: 제1 패드 20: 제2 패드
30: 제3 패드 40: 제4 패드
50: 제5 패드 210: 와이어
220: 본딩 핑거 230: 연결부
240: 비아홀 2000: 화상형성장치
2100: 보드부 2200: 엔진부

Claims (19)

  1. 화상형성장치에 있어서,
    화상 형성 잡 프로세스를 제어하는 보드부; 및,
    상기 보드부의 제어에 따라 화상 형성 잡을 수행하는 엔진부;를 포함하며,
    상기 보드부는,
    연속되게 배치된 복수의 제1 패드, 상기 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드, 상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩을 구비한 적어도 하나의 칩 패키지를 포함하는 것을 특징으로 하는 화상형성장치.
  2. 제1항에 있어서,
    상기 칩 패키지는,
    상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드 및 상기 제4 패드와 타 패드들과의 사이에서 신호의 크로스-토크를 저감시키는 제5 패드를 더 포함하는 것을 특징으로 하는 화상형성장치.
  3. 제1항에 있어서,
    상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드는 상기 칩 상에서 일렬로 연속적으로 배열되는 것을 특징으로 하는 화상형성장치.
  4. 제1항에 있어서,
    상기 칩 패키지는,
    상기 칩을 지지하는 기판;
    상기 기판 상에서 상기 칩을 패키징하는 패키징부;
    상기 칩에 구비된 패드들과 와이어로 연결되는 복수의 본딩 핑거;
    상기 기판의 상하부를 관통하는 복수의 비아홀; 및,
    상기 복수의 본딩 핑거와 상기 복수의 비아홀을 전기적으로 각각 연결시키는 복수의 연결부;를 더 포함하는 것을 특징으로 하는 화상형성장치.
  5. 제4항에 있어서,
    상기 칩 패키지는,
    상기 기판에서, 상기 와이어 하측에 임베딩된 그라운드 층;을 더 포함하는 것을 특징으로 하는 화상형성장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제3 패드는,
    기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것을 특징으로 하는 화상형성장치.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 복수의 제1 패드는,
    데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며,
    상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것을 특징으로 하는 화상형성장치.
  8. 연속되게 배치된 복수의 제1 패드;
    상기 복수의 제1 패드와 상이한 용도의 신호 그룹을 전달하는데 사용되는 적어도 하나의 제2 패드; 및,
    상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 상기 복수의 제1 패드를 통해 전달되는 신호와 상기 제2 패드를 통해 전달되는 신호 사이의 크로스-토크를 저감시키는 제3 패드;를 포함하는 칩.
  9. 제8항에 있어서,
    상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드; 및,
    상기 제4 패드와 타 패드들과의 사이에서, 신호의 크로스-토크를 저감시키는 제5 패드;를 더 포함하는 것을 특징으로 하는 칩.
  10. 제8항에 있어서,
    상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드는 일렬로 연속적으로 배열되는 것을 특징으로 하는 칩.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 제3 패드는,
    기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것을 특징으로 하는 칩.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 복수의 제1 패드는,
    데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며,
    상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것을 특징으로 하는 칩.
  13. 연속되게 배치된 복수의 제1 패드, 상기 복수의 제1 패드와 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제2 패드 및, 상기 복수의 제1 패드와 상기 제2 패드 사이에 배치되어, 신호의 크로스-토크를 저감시키는 제3 패드를 구비한 칩; 및,
    상기 칩이 탑재된 기판;을 포함하는 칩 패키지.
  14. 제13항에 있어서,
    상기 칩은,
    상기 제1 패드 및 상기 제2 패드 각각과 상이한 신호 그룹을 전달하는 용도로 사용되는 적어도 하나의 제4 패드 및 상기 제4 패드와 타 패드들과의 사이에서 신호의 크로스-토크를 저감시키는 제5 패드를 더 포함하는 것을 특징으로 하는 칩 패키지.
  15. 제13항에 있어서,
    상기 복수의 제1 패드, 상기 제3 패드, 상기 적어도 하나의 제2 패드는 상기 칩 상에서 일렬로 연속적으로 배열되는 것을 특징으로 하는 칩 패키지.
  16. 제13항에 있어서,
    상기 칩을 패키징하는 패키징부;
    상기 칩에 구비된 패드들과 와이어로 연결되는 복수의 본딩 핑거;
    상기 기판의 상하부를 관통하는 복수의 비아홀; 및,
    상기 복수의 본딩 핑거와 상기 복수의 비아홀을 전기적으로 각각 연결시키는 복수의 연결부;를 더 포함하는 것을 특징으로 하는 칩 패키지.
  17. 제16항에 있어서,
    상기 기판에서, 상기 와이어 하측에 임베딩된 그라운드 층;을 더 포함하는 것을 특징으로 하는 칩 패키지.
  18. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 제3 패드는,
    기 설정된 크기의 고정 전위를 가지는 신호를 전달하는 패드 또는 그라운드 패드인 것을 특징으로 하는 칩 패키지.
  19. 제13항 내지 제17항 중 어느 한 항에 있어서,
    상기 복수의 제1 패드는,
    데이터 신호 전달 용도, 어드레스 신호 전달 용도, 제어 신호 전달 용도 중 하나의 용도로 사용되며,
    상기 적어도 하나의 제2 패드는, 상기 데이터 신호 전달 용도, 상기 어드레스 신호 전달 용도, 상기 제어 신호 전달 용도 중 다른 하나의 용도로 사용되는 것을 특징으로 하는 칩 패키지.
KR1020080111162A 2008-11-10 2008-11-10 화상형성장치, 칩, 및, 칩 패키지 KR101297192B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080111162A KR101297192B1 (ko) 2008-11-10 2008-11-10 화상형성장치, 칩, 및, 칩 패키지
US12/485,369 US8884423B2 (en) 2008-11-10 2009-06-16 Image forming apparatus, chip, and chip package
US14/499,696 US20150014837A1 (en) 2008-11-10 2014-09-29 Image forming apparatus, chip, and chip package
US14/513,720 US9484295B2 (en) 2008-11-10 2014-10-14 Image forming apparatus, chip, and chip package to reduce cross-talk between signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080111162A KR101297192B1 (ko) 2008-11-10 2008-11-10 화상형성장치, 칩, 및, 칩 패키지

Publications (2)

Publication Number Publication Date
KR20100052233A true KR20100052233A (ko) 2010-05-19
KR101297192B1 KR101297192B1 (ko) 2013-08-19

Family

ID=42164440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080111162A KR101297192B1 (ko) 2008-11-10 2008-11-10 화상형성장치, 칩, 및, 칩 패키지

Country Status (2)

Country Link
US (3) US8884423B2 (ko)
KR (1) KR101297192B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2016291778B2 (en) 2015-07-13 2021-05-06 Sangamo Therapeutics, Inc. Delivery methods and compositions for nuclease-mediated genome engineering
US11230043B2 (en) 2019-06-04 2022-01-25 Coretech System Co., Ltd. Method for setting molding conditions of injection-molding equipment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547992A (ja) * 1991-08-07 1993-02-26 Mitsubishi Electric Corp 半導体集積回路装置
JPH1074791A (ja) * 1996-08-30 1998-03-17 Sumitomo Metal Ind Ltd 半導体装置
JP2001085480A (ja) * 1999-09-10 2001-03-30 Mitsubishi Electric Corp 半導体装置および半導体集積回路装置の製造方法
TW507310B (en) 2001-10-25 2002-10-21 Via Tech Inc Integrated circuit device with low-noise high frequency signal and its manufacturing method
KR100449027B1 (ko) * 2002-02-27 2004-09-16 삼성전자주식회사 반도체 메모리 장치
KR100993277B1 (ko) * 2002-04-30 2010-11-10 르네사스 일렉트로닉스 가부시키가이샤 반도체장치 및 전자 장치
JP2005310814A (ja) * 2004-04-16 2005-11-04 Alps Electric Co Ltd キャパシタ内蔵基板
US7700409B2 (en) * 2004-05-24 2010-04-20 Honeywell International Inc. Method and system for stacking integrated circuits
KR100639948B1 (ko) * 2005-08-22 2006-11-01 삼성전자주식회사 이원 리드 배치 형태를 가지는 리드프레임 패키지
KR100667286B1 (ko) 2004-12-02 2007-01-12 삼성전자주식회사 Ｃｒｕｍ 칩을 구비한 구성유닛을 이용하여 인쇄작업을수행하는 화상형성장치를 포함하는 네트워크 시스템, 및,그 서비스 지원방법
JP2006244743A (ja) * 2005-03-01 2006-09-14 Shimano Inc 自転車用配線接続構造
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
KR100620812B1 (ko) * 2005-08-08 2006-09-07 삼성전자주식회사 웨이퍼 레벨 재배선으로 형성된 터미네이션 회로선을 갖는반도체 소자
JP2007335607A (ja) * 2006-06-14 2007-12-27 Sharp Corp Ｉｃチップ実装パッケージ、及びこれを用いた画像表示装置
JP4921937B2 (ja) * 2006-11-24 2012-04-25 株式会社東芝 半導体集積回路
JP2008139697A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法

Also Published As

Publication number Publication date
US20100117214A1 (en) 2010-05-13
US9484295B2 (en) 2016-11-01
US8884423B2 (en) 2014-11-11
US20150014837A1 (en) 2015-01-15
KR101297192B1 (ko) 2013-08-19
US20150041968A1 (en) 2015-02-12

Similar Documents

Publication Publication Date Title
US7164592B2 (en) Semiconductor device
JP5137179B2 (ja) 半導体装置
US6583365B2 (en) Conductive pads layout for BGA packaging structure
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
US7456505B2 (en) Integrated circuit chip and integrated device
JP2014060244A (ja) 多層プリント配線基板
CN101877935A (zh) 主板布局布线方法及利用该方法布局布线的主板
TWI674675B (zh) 半導體器件和用於增強由半導體器件提供的介面的信號完整性的方法
KR101297192B1 (ko) 화상형성장치, 칩, 및, 칩 패키지
JP2008182062A (ja) 半導体装置
US7280380B2 (en) Semiconductor memory device and method of making design change to semiconductor chip
JP2010056174A (ja) ２層型プリント配線板および半導体装置
KR20100040198A (ko) 전자소자 패키지
JP2011134941A (ja) 半導体装置及び実装構造
US8803339B1 (en) Bump out for differential signals
JP2000012738A (ja) 独特のリ―ド構成を有する集積回路
KR100546402B1 (ko) 멀티-로우 패드 구조를 가지는 반도체 장치
JP4742609B2 (ja) 半導体パッケージ及びそれを実装したプリント配線板
JP2006049586A (ja) 半導体装置
US20100195277A1 (en) Dual Layer Printed Circuit Board
JP2006013495A (ja) 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ
TW202239286A (zh) 電路板及應用其的電子裝置
CN115175450A (zh) 电路板及使用电路板的电子装置
KR100980404B1 (ko) Ｐｃｂ 장치
TW201620341A (zh) 電源及訊號延伸器及電路板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160728

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170725

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 6