JP5042469B2 - 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ - Google Patents
他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ Download PDFInfo
- Publication number
- JP5042469B2 JP5042469B2 JP2005179981A JP2005179981A JP5042469B2 JP 5042469 B2 JP5042469 B2 JP 5042469B2 JP 2005179981 A JP2005179981 A JP 2005179981A JP 2005179981 A JP2005179981 A JP 2005179981A JP 5042469 B2 JP5042469 B2 JP 5042469B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- pad
- input signal
- integrated circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/26—Accessing multiple arrays
- G11C2029/2602—Concurrent test
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
本発明は、集積回路マルチチップパッケージに係り、特に他のチップを経由して入力信号を伝達する集積回路マルチチップパッケージまたは集積回路装置に関する。
現在、半導体メモリ回路のような集積回路は益々高速化、高容量化になりつつある。このような集積回路の性能にパッケージ構造がおよぶ影響も益々重要になっている。特に、パッドを効果的に配置してルーティングする技術は、集積回路の性能に大きく影響を及ぼす。一般的に集積回路チップを高容量化するために、二つ以上のチップを一つのパッケージに積み上げるマルチチップパッケージング方式を利用する。
図１は、一般的な集積回路マルチチップパッケージ１０の断面図である。図２は、図１の集積回路マルチチップパッケージ１０の平面図である。図１及び図２を参照すれば、二つ以上のチップ１１、１２を一つのパッケージ１０に積み上げてマルチチップパッケージングする場合に、パッド及びＰＣＢ基板１６にあるボンディングフィンガー１３が、ボンディングワイヤ１４によって電気的に互いに連結された形態になっている。ボンディングフィンガー１３は、ＰＣＢ基板１６内の導電物質によって外部ピン１５と電気的に連結される。
このような一般的なパッケージ１０は、個別チップごとに別途の入力信号が印加される“Ｄｉｒｅｃｔ Ａｃｃｅｓｓ”構造を持つ。すなわち、第１チップ１１のパッドは、ボンディングワイヤ及びボンディングフィンガーを通じて外部ピンと電気的に連結されて、外部ピンから入力される信号を受けるか、または外部ピンに出力信号を伝達する。第２チップ１２のパッドも、他のボンディングワイヤ及びボンディングフィンガーを通じて外部ピンと電気的に連結されて、外部ピンから入力される信号を受けるか、外部ピンに出力信号を伝達する。図２のＡに示すように、場合によっては、一般的なパッケージ１０構造で、第１チップ１１のパッドは、直接外部ピン１５から入力信号を伝達され、第１チップ１１のパッドと第２チップ１２のパッドとを連結させるボンディングワイヤによって、第１チップ１１のパッドを経て直ちに第２チップ１２に入力信号が伝えられる方法を使用することもできる。この時、外部ピン１５を通じて入力される信号を受ける場合には、該当パッドに連結された内部回路を静電気から保護するために、パッドに接続される静電気対備回路（図示せず）が備えられている。図２のＡと同じ構造でも、同じく、該当パッドが外部ピン１５を通じて直接入力信号を受け、外部環境に露出されているので、第１チップ１１及び第２チップ１２いずれも該当パッドに接続される静電気対備回路（図示せず）を備えねばならない。このようなマルチチップパッケージ構造については、特許文献１にもよく現れている。
このように、“Ｄｉｒｅｃｔ Ａｃｃｅｓｓ”構造を持つ一般的なマルチチップパッケージ１０では、テスト段階で、個別ピンごとにタイミングやストレス電圧レベルを自在に調節できる長所はあるが、１パッケージ１０内のチップ間の信号同期が難しく、チップそれぞれに入力信号を伝達するための多くの外部ピン１５が備えられねばならず、ＥＳＤ／ＥＯＳ（Ｅｌｅｃｔｒｏｓｔａｔｉｃ Ｄｅｆｅｃｔ／Ｅｌｅｃｔｉｃ Ｏｖｅｒ Ｓｔｒｅｓｓ）テストをパッケージ１０内の個別チップ単位で取り扱わねばならないという問題点がある。
韓国公開特許ＫＲ１９９９−００８５１１０明細書
したがって、本発明が解決しようとする技術的課題は、外部ピン数を減らしてチップ間の信号同期を容易にし、チップサイズを低減するために、他のチップを経由して入力信号を伝達する集積回路マルチチップパッケージまたは集積回路装置を提供するところにある。
前記の技術的課題を達成するための本発明による集積回路装置は、第１チップ及び第２チップを備えることを特徴とする。前記第１チップは、パッドを通じて入力信号を受けて動作する。前記第２チップは、前記第１チップを経由して入力される前記入力信号を、パッドを通じて入力されて動作する。前記第１チップで、前記入力信号を受けるパッドに接続される静電気対備回路が備えられ、前記第１チップを経由した前記入力信号を受ける前記第２チップのパッドに接続される静電気対備回路はないことを特徴とする。
前記他の技術的課題を達成するための本発明による集積回路マルチチップパッケージは、第１パッド、第２パッド、ボンディングフィンガー、第１ボンディングワイヤ、第２ボンディングワイヤ、及び第３ボンディングワイヤを備えることを特徴とする。前記第１パッドは、第１チップに備えられる。前記第２パッドは、第２チップに備えられる。前記ボンディングフィンガーは、それぞれが外部ピンと電気的に連結される。第１ボンディングワイヤは、前記第１パッドそれぞれと該当ボンディングフィンガーとを電気的に連結させる。第２ボンディングワイヤは、第２パッドそれぞれと該当ボンディングフィンガーとを電気的に連結させる。第３ボンディングワイヤは、前記第１パッドのうち一つ以上のパッドを通じて入力される入力信号が、前記第１チップ内の回路を経由して前記第１パッドのうち他のパッドに伝えられる時、前記第１チップ内の回路を経由して前記入力信号を伝達する前記第１パッドのうち該当パッドそれぞれと、前記第２パッドのうち該当パッドとを電気的に連結させる。前記第１チップには、入力信号を受けるパッドに接続される静電気対備回路が備えられ、前記第１チップを経由した前記入力信号を受ける前記第２チップのパッドに接続される静電気対備回路はないことを特徴とする。
前記第１チップは、パッドを通じて入力される入力信号を受けて、所定コントロール信号によって前記第１チップ及び前記第２チップのうち少なくともいずれか一つを選択し、選択されたチップのうち少なくとも一つに前記入力信号を伝達する同期化器を備えることを特徴とする。前記同期化器は、前記入力信号を所定クロック信号に同期させて出力することを特徴とする。前記同期化器の出力は、前記第１チップのパッドのうち少なくとも一つを経由して、前記第２チップのパッドに入力されることを特徴とする。前記第１チップで、前記入力信号を受けるパッドに接続される静電気対備回路が備えられ、前記同期化器の出力を受ける前記第２チップのパッドに接続される静電気対備回路はないことを特徴とする。前記同期化器の出力を受ける前記第１チップのパッドは、外部ピンと連結される場合を含むことを特徴とする。
前記集積回路パッケージは、前記第１チップを経由して入力される前記入力信号を、パッドを通じて入力されて動作する複数のチップをさらに備えることを特徴とする。前記第１チップは、パッドを通じて入力される前記入力信号を受けて、所定コントロール信号によって前記第１チップ、前記第２チップ、及び前記複数のチップのうちいずれか一つ以上のチップを選択し、選択されたチップに前記入力信号を伝達する同期化器を備えることを特徴とする。前記同期化器は、前記入力信号を所定クロック信号に同期させて出力することを特徴とする。
本発明による集積回路マルチチップパッケージ／集積回路装置２０では、同期化ロジックを備えたチップから他のチップに入力信号が伝達される構造になっているので、チップ間の信号同期が容易であり、他のチップから入力信号を伝達されるチップのパッドには、静電気対備回路が要求されず、これにより、チップサイズを小さくできる。また、第１チップ２１の同期化ロジックの出力から入力信号を伝達される第２チップ２２のパッドと、ボンディングフィンガーとを連結するボンディングワイヤは除去されるので、外部ピン数を減らし、これによりピン間のピッチを増やすことができて、高精細のサブストレート（ｆｉｎｅ−ｐｉｔｃｈ ｓｕｂｓｔｒａｔｅ）に有利である。このような方法で信号が入力される場合には、ボンディングワイヤの数が減るので、信号線によるパワーノイズ及びカップリングノイズも減少させて、入力信号の安定化にも寄与できる。
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は、同じ部材を表す。
図３は、本発明の一実施形態による集積回路マルチチップパッケージ／集積回路装置２０の平面図である。前記集積回路マルチチップパッケージ／集積回路装置２０は、第１チップ２１及び第２チップ２２を備える。前記第１チップ２１には第１パッド３３が備えられ、前記第２チップ２２には第２パッド４２が備えられる。それ以外にも、前記集積回路マルチチップパッケージ／集積回路装置２０には、ボンディングフィンガー（図示せず）（図１の１３参照）、第１ボンディングワイヤ５１、第２ボンディングワイヤ５２、及び第３ボンディングワイヤ５３が備えられている。
前記第１チップ２１は、第１パッド３３を通じて入力信号ＩＮＳを受ける。第１パッド３３それぞれは、第１ボンディングワイヤ５１によって該当ボンディングフィンガーと電気的に連結されるために、外部ピン５４から入力信号を受けて第１チップ２１の内部回路に伝達する。図１に示すように、ボンディングフィンガーは、ＰＣＢ基板内の導電物質によって外部ピンと電気的に連結される。前記第１チップ２１を構成する第１ロジック回路３１は、入力信号ＩＮＳを受けて動作する。図３には、便宜上、一つのパッドを通じて一つの入力信号ＩＮＳが伝えられると図示したが、前記第１ロジック回路３１は、複数のパッドを通じて入力される複数の入力信号ＩＮＳを受けて動作することもできる。当然に、前記第１ロジック回路３１の動作結果によって、必要な出力は、第１パッド３３のうちいずれか一つ以上を通じて外部ピン５４に出力されうる。外部ピン５４は、ボールグリッドアレイ形態であることが望ましいが、これに限定されるものではない。前記第１チップ２１を構成する同期化器３２は、第１パッド３３を通じて入力される入力信号ＩＮＳを、第１チップ２１の第１ロジック回路３１及び第２チップ２２の第２ロジック回路４１、または図示されていないが、さらに多くの他のチップすべてに同時に伝達することもでき、選択的に必要なチップにのみ伝達することもできる。前記同期化器３２については、図４でさらに詳細に説明する。
前記第２チップ２２の第２パッド４２のうちいずれか一つ以上は、前記第１チップ２１の同期化器３２を経由して入力される入力信号ＩＮＳを入力される。すなわち、前記第２チップ２２に備えられた第２パッド４２のうちいずれか一つ以上は、前記第３ボンディングワイヤ５３によって、前記第１チップ２１の第１パッド３３のうち該当パッドから入力信号ＩＮＳを受ける。第１パッド３３のうち一つ以上のパッドを通じて入力される入力信号ＩＮＳは、前記第１チップ２１内の同期化器３２を経由して、前記第１パッド３３のうち他のパッドに伝えられることができ、この時、第３ボンディングワイヤ５３は、前記第１チップ２１内の同期化器３２を経由して、前記入力信号ＩＮＳを伝達する前記第１パッド３３のうち該当パッドそれぞれと、前記第２パッド４２のうち該当パッドとを電気的に連結させる。図３に示すように、前記同期化器３２の出力を受ける前記第１チップ２１のパッドは、外部ピンと連結されることもできる。
第２チップ２２に備えられる第２パッド４２のうち一部パッドは、第２ボンディングワイヤ５２によって該当ボンディングフィンガーと電気的に連結されて、外部ピン５４から直接入力信号を伝達することもできる。前記第２チップ２２を構成する第２ロジック回路４１は、第３ボンディングワイヤ５３または第２ボンディングワイヤ５２を通じて入力される信号を受けて動作する。前記第２ロジック回路４１の動作結果によって、必要な出力は、第２パッド４２のうちいずれか一つ以上を通じて外部ピン５４に出力されることができる。
一般的に、第１ボンディングワイヤ５１及び第２ボンディングワイヤ５２に連結された該当パッドを通じて信号を入力される場合に、該当パッドには、ＥＳＤに対備した静電気対備回路が備えられる。静電気対備回路は、該当パッドに連結された内部回路が、外部環境で発生する静電気高電圧によって破壊されることを防止する。したがって、前記第１チップ２１には、入力信号を受けるパッドに接続される静電気対備回路が備えられるが、前記第１チップ２１を経由し、かつ第３ボンディングワイヤ５３を通じて、入力信号を受ける第２チップ２２のパッドに接続される静電気対備回路は不要である。
図４は、図３の同期化器３２の一例を示すブロック図である。前記同期化器３２は、デマルチプレクサ６２を備え、第１パッド３３を通じて入力される入力信号ＩＮＳを、前記集積回路マルチチップパッケージ／集積回路装置２０に備えられるチップのうち必要なチップに選択的に伝達できる。例えば、前記集積回路マルチチップパッケージ／集積回路装置２０に４つのチップが備えられる場合に、前記同期化器３２は、チップ選択をコントロールするＮビットの信号ＤＭＵＸＣの制御を受けて、４つのチップのうち入力信号ＩＮＳを必要とするいずれか一つ以上の該当チップを選択して、入力信号ＩＮＳを伝達できる。前記同期化器３２が、前記集積回路マルチチップパッケージ／集積回路装置２０に備えられるすべてのチップに、常に同時に入力信号ＩＮＳを伝達する場合には、前記デマルチプレクサ６２は要求されず、ただし、第１パッド３３のうち一つ以上のパッドを通じて入力される入力信号ＩＮＳが、前記第１チップ２１内の配線を通じて、前記第１パッド３３のうち他のパッドに伝えられるように設計できる。この時、第３ボンディングワイヤ５３が、前記第１チップ２１内の配線を経由して前記入力信号ＩＮＳを伝達する前記第１パッド３３のうち該当パッドそれぞれと、前記第２パッド４２のうち該当パッドとを電気的に連結させる。これにより、前記同期化器３２の出力は、前記第１チップ２１のパッドを経由して前記第２チップ２２のパッドに入力される。
第１ボンディングワイヤ５１及び第２ボンディングワイヤ５２に連結された該当パッドを通じて、外部から信号を入力される場合に、該当パッドには、ＥＳＤに対備した静電気対備回路が備えられる。図４に示すように、前記同期化器３２が入力される信号ＩＮＳ、ＳＣＬＫ、ＤＭＵＸＣを伝達する該当パッドそれぞれにも、静電気対備回路６１が備えられる。前記所定クロック信号ＳＣＬＫは、前記同期化器３２が他のチップに伝達しようとする入力信号ＩＮＳを、前記所定クロック信号ＳＣＬＫに同期させて出力するためのものである。すなわち、前記集積回路マルチチップパッケージ／集積回路装置２０のテスト目的や実際動作時に、前記所定クロック信号ＳＣＬＫを基準信号とし、それと前記入力信号ＩＮＳとを比較して動作の検証を容易にするか、実際入力信号ＩＮＳを前記クロック信号ＳＣＬＫに同期化させるために使われる。
前記第１チップ２１で、前記同期化器３２が信号ＩＮＳ、ＳＣＬＫ、ＤＭＵＸＣを受けるパッドには、静電気対備回路６１が接続されるが、前記同期化器３２を経由して第３ボンディングワイヤ５３を通じて入力信号を受ける第２チップ２２の該当パッドに接続のための静電気に対備した回路は必要ない。第３ボンディングワイヤ５３を通じて入力信号を受ける第２チップ２２の該当パッドは、外部環境に露出されていないからである。前記で説明したように、前記同期化器３２の出力を受ける前記第１チップ２１のパッドは、外部ピンと連結されることもできる。この場合には、該当パッドが、第３ボンディングワイヤ５３を通じて第２チップ２２のパッドと連結される場合に、第２チップ２２のパッドも外部環境に露出されるので、このような第２チップ２２のパッドには、静電気対備回路６１が要求される。
前述したように、本発明による集積回路マルチチップパッケージ／集積回路装置２０では、第１チップ２１の第１ロジック回路３１に必要な入力信号ＩＮＳが、第２チップ２２の第２ロジック回路４１にも必要な場合に、同期化器３２を経由して、第１チップ２１と第２チップ２２それぞれのロジック回路３１、４１に同時に入力信号ＩＮＳを伝達する。３つ以上のさらに多くのチップを一つのパッケージ内にパッケージングする場合にも、同期化器３２を経由した該当入力信号ＩＮＳを、他のチップにも選択的に伝達できる。
以上のように、図面及び明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想により定められねばならない。
本発明による集積回路装置及び集積回路チップパッケージは、多重（マルチ）集積回路チップのパッケージに利用できる。
２０ 集積回路マルチチップパッケージ／集積回路装置
２１ 第１チップ
２２ 第２チップ
３１ 第１ロジック回路
３２ 同期化器
３３ 第１パッド
４１ 第２ロジック回路
４２ 第２パッド
５１ 第１ボンディングワイヤ
５２ 第２ボンディングワイヤ
５３ 第３ボンディングワイヤ
５４ 外部ピン
２１ 第１チップ
２２ 第２チップ
３１ 第１ロジック回路
３２ 同期化器
３３ 第１パッド
４１ 第２ロジック回路
４２ 第２パッド
５１ 第１ボンディングワイヤ
５２ 第２ボンディングワイヤ
５３ 第３ボンディングワイヤ
５４ 外部ピン
Claims (14)
- パッドを通じて入力信号を受けて動作する第１チップと、
前記第１チップと同じパッケージ内で、前記第１チップを経由して入力される前記入力信号を、パッドを通じて入力されて動作する第２チップと、を備え、
前記第１チップは、
パッドを通じて外部から入力される前記入力信号を受けて、前記入力信号を伝達するチップの選択をコントロールする所定コントロール信号によって、前記第１チップ及び前記第２チップのうち動作に前記入力信号を必要とする少なくともいずれか一つのチップを選択し、選択されたチップに前記入力信号として伝達する同期化器を備え、
前記同期化器の出力は、前記第１チップのパッドを経由して、前記第２チップのパッドに入力され、
前記第１チップにおいて、前記入力信号を受けるパッドに接続される静電気対備回路が備えられ、
前記同期化器の出力を受ける前記第２チップのパッドに接続される静電気対備回路はないことを特徴とする集積回路装置。 - 前記同期化器は、
前記入力信号を所定クロック信号に同期させて出力することを特徴とする請求項１に記載の集積回路装置。 - 前記同期化器の出力を受ける前記第１チップのパッドは、
外部ピンと連結される場合を含むことを特徴とする請求項１に記載の集積回路装置。 - 前記集積回路装置は、
前記第１チップを経由して入力される前記入力信号を、パッドを通じて入力されて動作する複数のチップをさらに備え、
前記同期化器は、
パッドを通じて外部から入力される前記入力信号を受けて、前記入力信号を伝達するチップの選択をコントロールする所定コントロール信号によって、前記第１チップ、前記第２チップ、及び前記複数のチップのうち動作に前記入力信号を必要とするいずれか一つ以上のチップを選択し、選択されたチップに前記入力信号として伝達することを特徴とする請求項１に記載の集積回路装置。 - 前記同期化器は、
前記入力信号を所定クロック信号に同期させて出力することを特徴とする請求項４に記載の集積回路装置。 - 第１チップに備えられた第１ボンディングパッドと、
第２チップに備えられた第２ボンディングパッドと、
それぞれが外部ピンと電気的に連結されたボンディングフィンガーと、
前記第１パッドそれぞれと該当ボンディングフィンガーとを電気的に連結させる第１ボンディングワイヤと、
第２パッドそれぞれと該当ボンディングフィンガーとを電気的に連結させる第２ボンディングワイヤと、
前記第１パッドのうち一つ以上のパッドを通じて入力される入力信号が、前記第１チップ内の回路を経由して前記第１パッドのうち他のパッドに伝えられる時、前記第１チップ内の回路を経由して前記入力信号を伝達する前記第１パッドのうち該当パッドそれぞれと、前記第２パッドのうち該当パッドとを電気的に連結させる少なくとも一つの第３ボンディングワイヤと、を備え、
前記第１チップは、
パッドを通じて外部から入力される前記入力信号を受けて、前記入力信号を伝達するチップの選択をコントロールする所定コントロール信号によって、前記第１チップ及び前記第２チップのうち動作に前記入力信号を必要とする少なくともいずれか一つのチップを選択し、選択されたチップに前記入力信号を伝達する同期化器を備え、
前記同期化器の出力は、前記第１チップのパッドのうち少なくとも一つを経由して、前記第２チップのパッドのうち少なくとも一つに入力され、
前記第１チップにおいて、前記入力信号を受けるパッドに接続される静電気対備回路が備えられ、
前記少なくとも一つの第３ボンディングワイヤを通じて、前記同期化器の出力を受ける前記第２チップのパッドのうち少なくとも一つに接続される静電気対備回路はないことを特徴とする集積回路パッケージ。 - 前記同期化器は、
前記入力信号を所定クロック信号に同期させて出力することを特徴とする請求項６に記載の集積回路パッケージ。 - 前記同期化器の出力を受ける前記第１チップのパッドは、
外部ピンと連結される場合を含むことを特徴とする請求項６に記載の集積回路パッケージ。 - 前記集積回路パッケージは、
前記第１チップを経由して入力される前記入力信号を、パッドを通じて入力されて動作する複数のチップをさらに備え、
前記同期化器は、
パッドを通じて外部から入力される前記入力信号を受けて、前記入力信号を伝達するチップの選択をコントロールする所定コントロール信号によって、前記第１チップ、前記第２チップ、及び前記複数のチップのうち動作に前記入力信号を必要とするいずれか一つ以上のチップを選択し、選択されたチップに前記入力信号を伝達することを特徴とする請求項６に記載の集積回路パッケージ。 - 前記同期化器は、
前記入力信号を所定クロック信号に同期させて出力することを特徴とする請求項９に記載の集積回路パッケージ。 - 前記第１チップは、前記同期化器の出力を受ける第２パッドをさらに含み、
前記第２パッドは、前記第２チップの前記入力信号を入力される前記パッドと電気的に連結されることを特徴とする請求項１に記載の集積回路装置。 - 前記第２パッドと前記第２チップの前記入力信号を入力される前記パッドとの間を直接に連結するボンディングワイヤをさらに含むことを特徴とする請求項１１に記載の集積回路装置。
- 前記第２パッドが外部ピンと連結される場合、前記第２パッドに接続される静電気対備回路をさらに備えることを特徴とする請求項１１に記載の集積回路装置。
- 前記第２パッドが外部ピンと連結されない場合、前記第２パッドに接続される静電気対備回路はないことを特徴とする請求項１１に記載の集積回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040046560A KR100630685B1 (ko) | 2004-06-22 | 2004-06-22 | 다른 칩을 경유하여 입력 신호를 전달하는 집적회로 장치및 집적회로 멀티 칩 패키지 |
| KR2004-046560 | 2004-06-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006013495A JP2006013495A (ja) | 2006-01-12 |
| JP5042469B2 true JP5042469B2 (ja) | 2012-10-03 |
Family
ID=35479804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005179981A Expired - Fee Related JP5042469B2 (ja) | 2004-06-22 | 2005-06-20 | 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7429794B2 (ja) |
| JP (1) | JP5042469B2 (ja) |
| KR (1) | KR100630685B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4627286B2 (ja) | 2006-09-05 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体装置 |
| JP2013089001A (ja) | 2011-10-18 | 2013-05-13 | Elpida Memory Inc | 半導体装置 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6173359A (ja) * | 1984-09-18 | 1986-04-15 | Fujitsu Ltd | 半導体装置 |
| JPS6181660A (ja) * | 1984-09-28 | 1986-04-25 | Fujitsu Ltd | 半導体装置 |
| US5528083A (en) * | 1994-10-04 | 1996-06-18 | Sun Microsystems, Inc. | Thin film chip capacitor for electrical noise reduction in integrated circuits |
| KR19990069438A (ko) | 1998-02-09 | 1999-09-06 | 김영환 | 칩 스택 패키지 |
| KR19990069509A (ko) | 1998-02-10 | 1999-09-06 | 구본준 | 적층형 메모리모듈 디바이스 및 그것을 이용한 메모리모듈 제조방법 |
| KR19990085110A (ko) | 1998-05-13 | 1999-12-06 | 윤종용 | 본딩패드 인터커넥트형 멀티 칩 패키지 |
| JP3876088B2 (ja) * | 1999-01-29 | 2007-01-31 | ローム株式会社 | 半導体チップおよびマルチチップ型半導体装置 |
| JP2002076250A (ja) | 2000-08-29 | 2002-03-15 | Nec Corp | 半導体装置 |
| JP4091838B2 (ja) | 2001-03-30 | 2008-05-28 | 富士通株式会社 | 半導体装置 |
| JP2002353396A (ja) * | 2001-05-25 | 2002-12-06 | Sharp Corp | 半導体集積回路装置 |
| US6680219B2 (en) * | 2001-08-17 | 2004-01-20 | Qualcomm Incorporated | Method and apparatus for die stacking |
| KR100699314B1 (ko) | 2002-01-28 | 2007-03-26 | 후지쯔 가부시끼가이샤 | 반도체 장치, 반도체 장치의 제조 방법, 및 반도체 기판 |
| US7180175B2 (en) * | 2002-02-01 | 2007-02-20 | Stmicroelectronics, Inc. | Thermally-enhanced ball grid array package structure and method |
| US6731011B2 (en) * | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
| JP5085829B2 (ja) * | 2002-05-07 | 2012-11-28 | メギカ・コーポレイション | 集積回路チップ構造 |
| KR100422450B1 (ko) * | 2002-05-10 | 2004-03-11 | 삼성전자주식회사 | 반도체 메모리장치의 플립칩 인터페이스회로 및 그 방법 |
| KR100459730B1 (ko) * | 2002-12-02 | 2004-12-03 | 삼성전자주식회사 | 핀의 기생 부하를 최소화시키는 멀티 칩 패키지 |
| JP2005077339A (ja) | 2003-09-03 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 複合半導体装置およびそのテスト方法 |
| US20060065962A1 (en) * | 2004-09-29 | 2006-03-30 | Intel Corporation | Control circuitry in stacked silicon |
-
2004
- 2004-06-22 KR KR1020040046560A patent/KR100630685B1/ko active IP Right Grant
-
2005
- 2005-06-20 JP JP2005179981A patent/JP5042469B2/ja not_active Expired - Fee Related
- 2005-06-21 US US11/157,500 patent/US7429794B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050121433A (ko) | 2005-12-27 |
| US7429794B2 (en) | 2008-09-30 |
| KR100630685B1 (ko) | 2006-10-02 |
| JP2006013495A (ja) | 2006-01-12 |
| US20050280165A1 (en) | 2005-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7466158B2 (en) | Multilayer semiconductor device | |
| KR100800486B1 (ko) | 개선된 신호 전달 경로를 갖는 반도체 메모리 장치 및 그구동방법 | |
| KR101321947B1 (ko) | 정전기 방전 보호회로를 구비하는 반도체 장치 및 이장치의 테스트 방법 | |
| CN111309284B (zh) | 半导体装置 | |
| US20140048947A1 (en) | System package | |
| KR100459730B1 (ko) | 핀의 기생 부하를 최소화시키는 멀티 칩 패키지 | |
| US9356000B2 (en) | Semiconductor integrated circuit and semiconductor system with the same | |
| US20040084783A1 (en) | Integrated circuit package capable of operating in multiple orientations | |
| JP5042469B2 (ja) | 他のチップを経由して入力信号を伝達する集積回路装置及び集積回路マルチチップパッケージ | |
| US7692945B2 (en) | Reconfigurable input/output in hierarchical memory link | |
| JP2002057270A (ja) | チップ積層型半導体装置 | |
| JPH0992781A (ja) | 統合した回路を有するマルチチップ半導体構造およびその製造方法 | |
| US20110302540A1 (en) | Semiconductor device comprising shield tree and related layout method | |
| JP2005259914A (ja) | 半導体回路装置及びマルチ・チップ・パッケージ | |
| JP2005064355A (ja) | 半導体装置およびその製造方法 | |
| KR100208501B1 (ko) | 반도체장치 및 핀 배열 | |
| KR960002999B1 (ko) | 반도체 집적 회로 장치 | |
| JP2007103792A (ja) | 半導体装置 | |
| KR20020007576A (ko) | 칩 온 보드 타입의 메모리 카드 | |
| US7099175B2 (en) | Semiconductor memory integrated circuit | |
| JP4695361B2 (ja) | 積層型メモリモジュールおよびメモリシステム | |
| KR20080068346A (ko) | 반도체 장치의 멀티패드구조 및 구성방법 | |
| JP2910724B2 (ja) | 入出力バッファ | |
| US8549257B2 (en) | Area efficient arrangement of interface devices within an integrated circuit | |
| JP2006049586A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5042469 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |