CN101877935B - 主板布局布线方法及利用该方法布局布线的主板 - Google Patents

主板布局布线方法及利用该方法布局布线的主板 Download PDF

Info

Publication number
CN101877935B
CN101877935B CN2009103019846A CN200910301984A CN101877935B CN 101877935 B CN101877935 B CN 101877935B CN 2009103019846 A CN2009103019846 A CN 2009103019846A CN 200910301984 A CN200910301984 A CN 200910301984A CN 101877935 B CN101877935 B CN 101877935B
Authority
CN
China
Prior art keywords
mainboard
pad
upper strata
lower floor
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009103019846A
Other languages
English (en)
Other versions
CN101877935A (zh
Inventor
白家南
陈汉龙
李宁
许寿国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN2009103019846A priority Critical patent/CN101877935B/zh
Priority to US12/503,680 priority patent/US8247704B2/en
Publication of CN101877935A publication Critical patent/CN101877935A/zh
Priority to US13/491,526 priority patent/US20120243193A1/en
Application granted granted Critical
Publication of CN101877935B publication Critical patent/CN101877935B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种主板布局布线方法，该方法包括如下步骤：在主板上层放置两个被动元件，下层放置两个被动元件；用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。利用本发明可以优化主板布局布线，避免不同规格零件的信号相互之间产生干扰。

Description

主板布局布线方法及利用该方法布局布线的主板
技术领域
本发明涉及一种主板设计方法，尤其涉及一种主板布局布线方法及利用该方法布局布线的主板。
背景技术
目前的主板布局布线设计方法中，如果需要在同一个印刷电路板上同时实现两种不同规格的主板，则需要运用共同布局布线(Co-lay)技术直接将两种不同规格的零件相连(参阅图1所示)，以实现两种不同规格的主板。但是，这种直接连接的方法会产生多余的电路残留线。
参阅图1所示，当只使用连接器1，而不接连接器2时，连接器1和连接器2之间的连线将变成多余的。而且，多余的电路残留线对连接器1上的信号完整性会造成严重的反射效应。
发明内容
鉴于以上内容，有必要提供一种主板布局布线方法，其可利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，该方法包括如下步骤：在主板上层放置两个被动元件，下层放置两个被动元件；用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。
鉴于以上内容，还有必要提供一种利用上述方法布局布线的主板，所述主板的上层放置有两个被动元件，下层放置有两个被动元件；主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘通过导通孔一连接；主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘通过导通孔二连接；主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件。
所述被动元件包括电容和电阻。
所述第一个零件和第二个零件为不同规格的零件。
当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。
相较于现有技术，所述的主板布局布线方法，可以利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，避免了不同规格零件的信号相互之间产生干扰。
附图说明
图1是现有技术中主板共同布局布线的方法。
图2是本发明主板布局布线方法的平面图。
图3A和图3B是本发明主板布局布线方法的立体图。其中，图3A是图2中线路一的主板布局布线立体图，图3B是图2中线路二的主板布局布线立体图。
图4是采用现有技术进行主板布局布线的差分信号传输仿真结果示意图。其中，图4A为相邻插槽的仿真结果示意图，图4B为间隔插槽的仿真结果示意图。
图5是采用本发明所述主板布局布线方法差分信号传输的仿真结果示意图。其中，图5A为线路一的仿真结果示意图，图5B为线路二的仿真结果示意图。
具体实施方式
如图1所示，是现有技术中主板共同布局布线的方法。在图1中，零件1和零件2为两种不同规格的零件，本实施例中以连接器为例进行说明，以下描述称为连接器1和连接器2。在其它实施例中，零件1和零件2也可以选用相同规格的零件。当只使用连接器1，而不接连接器2时，连接器1和连接器2之间的连线3将变成多余的(标记为stub)。
如图2所示，是本发明主板布局布线方法的平面图，其中，差分信号控制芯片用于输出差分信号，在本实施例中，该差分信号控制芯片位于主板的南桥芯片组或北桥芯片组中。图3A和图3B是本发明主板布局布线方法的立体图，参阅图3A和图3B所示，该方法在主板布局布线时，在主板上层放置两个被动元件，如图3A所示的电容41和电容51，在主板下层放置两个被动元件，如图3B所示的电容42和电容52。然后，用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘，例如，图3A所示的利用导通孔4连接电容41的焊盘h1和电容42的焊盘h2；用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘，例如，图3B所示的利用导通孔5连接电容51的焊盘h3和电容52的焊盘h4。最后，将主板上层的两个被动元件的另外一端的焊盘连接至两个不同规格的零件中的一个，如将上层的电容41的焊盘h5和电容51的焊盘h7连接至连接器1；将主板下层的两个被动元件的另外一端的焊盘连接至两个不同规格的零件中的另外一个，如将下层的电容42的焊盘h6和电容52的焊盘h8连接至连接器2。所述被动元件可以是电容或电阻，本实施例中采用电容(根据需要也可以选择电阻)。
在本实施例中，主板上层的两个被动元件另外一端的焊盘连接至连接器1，主板下层的两个被动元件对应的一端的焊盘连接至连接器2。在其它实施例中，主板上层的两个被动元件的另外一端的焊盘也可以连接至连接器2，而主板下层的两个被动元件的对应的一端的焊盘则连接至连接器1。
在图3A和图3B中，以电容为例进行说明。其中，电容41和电容51位于主板上层(如图3A的线路一所示)，电容42和电容52位于主板下层(如图3B的线路二所示)，导通孔4分别连接电容41一端的焊盘h1和电容42一端的焊盘h2，导通孔5分别连接电容51一端的焊盘h3和电容52一端的焊盘h4。电容41和电容51另外一端的焊盘h5和h7连接至连接器1，电容42和电容52另外一端的焊盘h6和h8连接至连接器2。
使用连接器1时，只接主板上层的两个被动元件(电容41和电容51)，差分信号从主板上层通过(如虚线所示)，进入连接器1，如图3A中的线路一所示。
使用连接器2时，只接主板下层的两个被动元件(电容42和电容52)，差分信号从主板下层通过(如虚线所示)，进入连接器2，如图3B中的线路二所示。
无论是线路一的信号流向，还是线路二的信号流向，都可以维持高速差分信号的完整性。
对比图4A和图5A，图4A为采用现有技术仿真相邻插槽的结果示意图，可见会产生800mil(mil，密耳为长度单位，即0.0254毫米，也等于一英寸的千分之一)的线路残余，而图5A为利用线路一进行的仿真相邻插槽的结果示意图，完全消除了多余的电路残余线。
同样，图4B为采用现有技术仿真间隔插槽的结果示意图，会产生1600mil的线路残余，而图5B为利用线路二进行的仿真间隔插槽的结果示意图，则完全消除了多余的电路残余线。
通过上述比对图4和图5的仿真结果可知，现有技术中的主板布局布线方法的高速差分信号具有较差的信号完整性，而利用导通孔与被动元件的焊盘连接，在主板上布局布线两种不同规格的零件，可以完全消除多余的电路残余线，保证差分信号的完整性。
最后应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或等同替换，而不脱离本发明技术方案的精神和范围。

Claims (4)

1.一种主板布局布线方法，其特征在于，该方法包括如下步骤：
在主板上层放置两个被动元件，下层放置两个被动元件；
用导通孔一连接主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘；
用导通孔二连接主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘；
将主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件，所述第一个零件和第二个零件为不同规格的零件；及
当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。
2.如权利要求1所述的主板布局布线方法，其特征在于，所述被动元件包括电容或电阻。
3.一种利用权利要求1所述方法布局布线的主板，其特征在于，所述主板的上层放置有两个被动元件，下层放置有两个被动元件；
主板上层第一个被动元件的一端焊盘和该主板下层对应的第一个被动元件的同一端焊盘通过导通孔一连接；
主板上层第二个被动元件的与所述上层第一个被动元件同一端的焊盘和该主板下层对应的第二个被动元件的同一端焊盘通过导通孔二连接；
主板上层的两个被动元件的另外一端的焊盘连接至第一个零件，主板下层的两个被动元件的另外一端的焊盘连接至第二个零件，所述第一个零件和第二个零件为不同规格的零件；及
当使用两个不同规格的零件中的一个时，只接主板上层或下层的两个被动元件，差分信号从主板上层或下层通过，进入该零件。
4.如权利要求3所述的主板，其特征在于，所述被动元件包括电容或电阻。
CN2009103019846A 2009-04-29 2009-04-29 主板布局布线方法及利用该方法布局布线的主板 Expired - Fee Related CN101877935B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009103019846A CN101877935B (zh) 2009-04-29 2009-04-29 主板布局布线方法及利用该方法布局布线的主板
US12/503,680 US8247704B2 (en) 2009-04-29 2009-07-15 Motherboard interconnection device
US13/491,526 US20120243193A1 (en) 2009-04-29 2012-06-07 Motherboard interconnection device and motherboard interconnection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009103019846A CN101877935B (zh) 2009-04-29 2009-04-29 主板布局布线方法及利用该方法布局布线的主板

Publications (2)

Publication Number Publication Date
CN101877935A CN101877935A (zh) 2010-11-03
CN101877935B true CN101877935B (zh) 2012-06-20

Family

ID=43020369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009103019846A Expired - Fee Related CN101877935B (zh) 2009-04-29 2009-04-29 主板布局布线方法及利用该方法布局布线的主板

Country Status (2)

Country Link
US (1) US8247704B2 (zh)
CN (1) CN101877935B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102573270B (zh) * 2010-12-10 2016-08-03 国网山东省电力公司烟台供电公司 具有高速差分信号布线结构的印刷电路板
CN102933022B (zh) * 2011-08-11 2017-04-05 诚亿电子（嘉兴）有限公司 具有高速差分信号布线结构的印刷电路板
CN103778266A (zh) * 2012-10-18 2014-05-07 鸿富锦精密工业（深圳）有限公司 信号线走线检查系统及方法
CN103260341B (zh) * 2013-04-23 2016-01-20 青岛海信宽带多媒体技术有限公司 印制电路板及基于印制电路板的差分信号线布线方法
TWI565376B (zh) * 2014-07-14 2017-01-01 緯創資通股份有限公司 印刷電路板的佈線方法、印刷電路板及電子裝置
CN107729277B (zh) * 2017-09-29 2020-01-10 苏州浪潮智能科技有限公司 一种多功能复用高速信号co-lay走线结构及走线方法
CN110536541A (zh) * 2019-08-23 2019-12-03 天津市滨海新区信息技术创新中心 一种减小stub影响的PCB结构及设计方法
CN110662346A (zh) * 2019-09-30 2020-01-07 歌尔股份有限公司 Pcb板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115660A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法
CN1991428A (zh) * 2005-12-23 2007-07-04 国际商业机器公司 光电板及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1237820A (en) * 1985-03-20 1988-06-07 Hitachi, Ltd. Multilayer printed circuit board
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US5297107A (en) * 1992-04-24 1994-03-22 Digital Equipment Corporation Interconnect arrangement for electronic components disposed on a circuit board
US5417577A (en) * 1992-09-23 1995-05-23 At&T Corp. Interconnection method and apparatus
US5544018A (en) * 1994-04-13 1996-08-06 Microelectronics And Computer Technology Corporation Electrical interconnect device with customizeable surface layer and interwoven signal lines
US6243272B1 (en) * 1999-06-18 2001-06-05 Intel Corporation Method and apparatus for interconnecting multiple devices on a circuit board
US6417462B1 (en) * 2000-06-19 2002-07-09 Intel Corporation Low cost and high speed 3-load printed wiring board bus topology
US6486405B2 (en) * 2000-12-01 2002-11-26 Hon Hai Precision Ind. Co., Ltd. Arrangement of differential pair for eliminating crosstalk in high speed application
JP2002353588A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 配線基板及び配線基板の製造方法
US7305509B2 (en) * 2003-03-07 2007-12-04 Dell Products L.P. Method and apparatus for zero stub serial termination capacitor of resistor mounting option in an information handling system
JP2004327690A (ja) * 2003-04-24 2004-11-18 Fuji Xerox Co Ltd プリント配線基板
EP1721496A2 (en) * 2004-02-13 2006-11-15 Molex Incorporated Preferential ground and via exit structures for printed circuit boards
JP4006447B2 (ja) * 2004-04-16 2007-11-14 キヤノン株式会社 半導体装置およびプリント回路板
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
WO2006050202A1 (en) * 2004-10-29 2006-05-11 Molex Incorporated Printed circuit board for high-speed electrical connectors
US20060237227A1 (en) * 2005-04-26 2006-10-26 Shiyou Zhao Circuit board via structure for high speed signaling
CN100531511C (zh) * 2005-05-28 2009-08-19 鸿富锦精密工业（深圳）有限公司 具有改良差分过孔的印刷电路板
JP4047351B2 (ja) * 2005-12-12 2008-02-13 キヤノン株式会社 多層プリント回路板
US20070152771A1 (en) * 2006-01-05 2007-07-05 Lei Shan Apparatus and method of via-stub resonance extinction
CN100561455C (zh) * 2006-09-01 2009-11-18 鸿富锦精密工业（深圳）有限公司 高速差分信号传输硬件架构
US20080151513A1 (en) * 2006-12-21 2008-06-26 Joseph Parchesky High-frequency PCB connections that utilize blocking capacitors between the pins
CN101420818B (zh) * 2007-10-25 2011-03-30 鸿富锦精密工业（深圳）有限公司 差分布线架构
US7705246B1 (en) * 2007-12-28 2010-04-27 Emc Corporation Compact differential signal via structure
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN101631425B (zh) * 2008-07-15 2012-08-29 鸿富锦精密工业（深圳）有限公司 电路板及其共存布线方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115660A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法
CN1991428A (zh) * 2005-12-23 2007-07-04 国际商业机器公司 光电板及其制造方法

Also Published As

Publication number Publication date
US8247704B2 (en) 2012-08-21
CN101877935A (zh) 2010-11-03
US20100277882A1 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
CN101877935B (zh) 主板布局布线方法及利用该方法布局布线的主板
CN204614457U (zh) 半导体装置
JP2012505448A5 (zh)
CN100561455C (zh) 高速差分信号传输硬件架构
CN108255652B (zh) 一种信号测试装置
CN101631425A (zh) 电路板及其共存布线方法
TWI479956B (zh) 具有高速差分訊號佈線結構的印刷電路板
CN104238796A (zh) 触控集成电路装置
CN1988267A (zh) 连接器以及其相关方法
CN109585418B (zh) 半导体器件和增强接口的信号完整性的方法
CN102573270B (zh) 具有高速差分信号布线结构的印刷电路板
CN102686007B (zh) 具有高速差分信号布线结构的印刷电路板
US20120026707A1 (en) Printed circuit board
CN104470210A (zh) 电路板及其制造方法和显示装置
CN107729277B (zh) 一种多功能复用高速信号co-lay走线结构及走线方法
US9978692B2 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
TWI403233B (zh) 主機板佈局佈線方法及利用該方法佈局佈線的主機板
US20170125363A1 (en) Integrated circuit, electronic device and method for transmitting data in electronic device
KR101297192B1 (ko) 화상형성장치, 칩, 및, 칩 패키지
TW201119531A (en) Printed circuit board having high-speed differential signal layout configuration
CN215264804U (zh) 核心板
CN101728351B (zh) 接垫布局
CN211240308U (zh) 一种处理器芯片
CN110851377B (zh) 高速串行计算机扩展总线电路拓扑
CN102933022B (zh) 具有高速差分信号布线结构的印刷电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120620

Termination date: 20150429

EXPY Termination of patent right or utility model