TWI565376B - 印刷電路板的佈線方法、印刷電路板及電子裝置 - Google Patents
印刷電路板的佈線方法、印刷電路板及電子裝置 Download PDFInfo
- Publication number
- TWI565376B TWI565376B TW103124087A TW103124087A TWI565376B TW I565376 B TWI565376 B TW I565376B TW 103124087 A TW103124087 A TW 103124087A TW 103124087 A TW103124087 A TW 103124087A TW I565376 B TWI565376 B TW I565376B
- Authority
- TW
- Taiwan
- Prior art keywords
- pad
- path
- circuit board
- printed circuit
- signal
- Prior art date
Links
Description
本發明是有關於一種印刷電路板的佈線方法,特別是有關於一種針對構裝了使用6-pin SOT23封裝的靜電防護元件的印刷電路板的佈線方法。
在電路設計中,常會使用靜電防護元件來保護電子裝置中的晶片。傳統上,在訊號頻寬較低的匯流排(例如,USB 2.0)的設計上,常使用成本較低的6-pin SOT 23的封裝方式來封裝靜電防護元件。相反的,在訊號頻寬較高的匯流排(例如,USB 3.0)設計上,就需使用成本較高的矽ESD(Silicon ESD,SESD)種類的靜電防護元件。然而,矽ESD存在一些問題。舉例來說,在現今設計高速互連系統上,皆採用矽ESD來防護靜電及維持原本的訊號完整度。雖然,運用較小的元件封裝維持了原本的訊號完整度,但相對的也會對靜電防護(electrostatic discharge,ESD)功能產生影響。靜電防護的層級與靜電防護的範圍有關。對靜電防護的範圍來說,當元件越小,靜電防護的範圍也越小。明確來說,靜電防護的範圍降低是有邏輯性的,當元件尺寸縮小時,靜電防護的範圍就會快速變小。靜電防護的範圍一縮小,靜電防護的層級也隨之降低。如此一來,即使較小的靜電放電,也會造成系統故障。
由於矽ESD會產生靜電防護以及成本過高的問題。並且6-pin SOT 23的封裝方式無法用於訊號頻寬較高的匯流排。因為當使用傳統的6-pin SOT 23的封裝方式時,會產生寄生電容,且寄生電容的幅度達到皮法拉(picofarad,pF)的數量級。寄生電容會影響訊號的完整性及導致斜率(slew rate)下降。斜率下降會造成額外的訊號抖動及訊號的頻寬降低。寄生電容越大,介入損耗(insertion loss)越大。為了改善使用6-pin SOT 23的封裝方式所產生的頻寬較低的問題,有需要針對構裝了使用6-pin SOT 23封裝方式的靜電防護元件的印刷電路板提出一種新的印刷電路板的佈線方式。
有鑑於此,本發明一示範性實施例中提出一種印刷電路板的佈線方法。佈線方法包括提供一印刷電路板,包括一第一層,第一層具有一晶片區、一保護元件區、一輸入/輸出埠區,其中保護元件區位於晶片區及輸入/輸出埠區之間。佈線方法更包括在保護元件區形成一第一焊盤、一第二焊盤、一第三焊盤、一第四焊盤、一第五焊盤、一第六焊盤。該等焊盤用於電性連接構裝於印刷電路板上使用6-pin SOT32封裝的靜電防護元件的複數腳位,其中第二焊盤用於電性連接該等腳位中的接地腳位及第五焊盤用於電性連接該等腳位中的電源腳位。佈線方法更包括在晶片區形成一第一發射訊號焊盤及一第二發射訊號焊盤,用於電性連接構裝於印刷電路板上的一晶片的一發射端,以及形成一第三接收訊號焊盤、一第四接收訊號焊盤,用於分別電性連接構裝於印刷電路板上的晶片的一接
收端。佈線方法更包括在輸入/輸出埠區形成一第一接收訊號焊盤及一第二接收訊號焊盤,用於電性連接構裝於印刷電路板上的一裝置的一接收端,以及形成一第三發射訊號焊盤及一第四發射訊號焊盤,用於電性連接構裝於印刷電路板上的裝置的一發射端。佈線方法更包括在第一層形成一第一路徑,用以連通第一發射訊號焊盤、第一焊盤、第一接收訊號焊盤。佈線方法更包括在第一層形成一第二路徑,用以連通第二發射訊號焊盤、第六焊盤、第二接收訊號焊盤。佈線方法更包括在第一層形成一第三路徑,用以連通第三接收訊號焊盤、第四焊盤、第三發射訊號焊盤。佈線方法更包括在第一層形成一第四路徑,用以連通第四接收訊號焊盤、第三焊盤、第四發射訊號焊盤。
在本發明一些實施例中,第一焊盤、第二焊盤、第三焊盤位於元件保護區的一側,該側與晶片區相鄰。第四焊盤、第五焊盤、第六焊盤位於該側的相反側,相反側與輸入/輸出埠區相鄰。在本發明一些實施例中,第一路徑的一部份位於第一焊盤至第一接收訊號焊盤之間,且相鄰於第六焊盤,但不相鄰於第四焊盤或第五焊盤。第二路徑的一部份位於第二發射訊號焊盤及第六焊盤之間,且位於第一焊盤及第二焊盤之間。第三路徑的一部份位於第三接收訊號焊盤及第四焊盤之間,且位於第二焊盤及第三焊盤之間。第四路徑的一部份位於第三焊盤至第四發射訊號焊盤之間,且相鄰於第四焊盤,但不相鄰於第五焊盤或第六焊盤。
本發明另一示範性實施例提出一種印刷電路板。印刷電路板包括一第一層,第一層具有一晶片區、一保護元件
區、一輸入/輸出埠區;其中保護元件區位於晶片區及輸入/輸出埠區之間。印刷電路板更包括一第一焊盤、一第二焊盤、一第三焊盤、一第四焊盤、一第五焊盤、一第六焊盤。該等焊盤形成於保護元件區,用於電性連接構裝於印刷電路板上使用6-pin SOT32封裝的一靜電防護元件的複數腳位,其中第二焊盤用於電性連接該等腳位中的一接地腳位及第五焊盤用於電性連接該等腳位中的一電源腳位。印刷電路板更包括一第一發射訊號焊盤及一第二發射訊號焊盤,形成於晶片區,用於電性連接構裝於印刷電路板上的一晶片的一發射端。印刷電路板更包括一第三接收訊號焊盤、一第四接收訊號焊盤,形成於晶片區,用於分別電性連接構裝於印刷電路板上的晶片的一接收端。印刷電路板更包括一第一接收訊號焊盤及一第二接收訊號焊盤,形成於輸入/輸出埠區,用於電性連接構裝於印刷電路板上的一裝置的一接收端。印刷電路板更包括一第三發射訊號焊盤及一第四發射訊號焊盤,形成於輸入/輸出埠區,用於電性連接構裝於印刷電路板上的裝置的一發射端。印刷電路板更包括一第一路徑,形成於第一層,用以連通第一發射訊號焊盤、第一焊盤、第一接收訊號焊盤。印刷電路板更包括一第二路徑,形成於第一層,用以連通第二發射訊號焊盤、第六焊盤、第二接收訊號焊盤。印刷電路板更包括一第三路徑,形成於第一層,用以連通第三接收訊號焊盤、第四焊盤、第三發射訊號焊盤。印刷電路板更包括一第四路徑,形成於第一層,用以連通第四接收訊號焊盤、第三焊盤、第四發射訊號焊盤。
本發明另一示範性實施例提出一種電子裝置。電
子裝置包括如前述之印刷電路板。電子裝置更包括一晶片。晶片具有一訊號發射端及一訊號輸出端,並構裝於印刷電路板上的晶片區。訊號發射端電性連接第一發射訊號焊盤及一第二發射訊號焊盤。訊號接收端電性連接第三接收訊號焊盤及第四接收訊號焊盤。電子裝置更包括一靜電防護元件,使用6-pin SOT23封裝,具有複數個腳位,並透過該等腳位構裝於如前述之印刷電路板上的保護元件區。該等腳位之一接地腳位用於電性連接第二焊盤。該等腳位之一電源腳位用於電性連接第五焊盤。電子裝置更包括一輸入/輸出埠連接器。輸入/輸出埠連接器具有一發射端及一接收端,並構裝於印刷電路板上的輸入/輸出埠區。接收端電性連接第一接收訊號焊盤及一第二接收訊號焊盤。發射端電性連接第三發射訊號焊盤及第四發射訊號焊盤。
本發明的印刷電路板的佈線方法、印刷電路板及電子裝置能夠應用於高頻寬的設計中並降低成本。
10‧‧‧靜電防護元件
pin1-pin6‧‧‧腳位
D1-D9‧‧‧二極體
n1、n2、n3、n4、n5‧‧‧節點
k1-k2‧‧‧線段
2‧‧‧印刷電路板
A1‧‧‧晶片區
A11‧‧‧發射區
A12‧‧‧接收區
pt1‧‧‧第一發射訊號焊盤
pt2‧‧‧第二發射訊號焊盤
pr3‧‧‧第三接收訊號焊盤
pr4‧‧‧第四接收訊號焊盤
A2‧‧‧保護元件區
p1-p6‧‧‧第一-第六焊盤
A3‧‧‧輸入/輸出埠區
A31‧‧‧接收區
A32‧‧‧發射區
pr1‧‧‧第一接收訊號焊盤
pr2‧‧‧第二接收訊號焊盤
pt3‧‧‧第三發射訊號焊盤
pt4‧‧‧第四發射訊號焊盤
20‧‧‧第一路徑
202‧‧‧第一路徑的一部分
204‧‧‧第一路徑的另一部份
22‧‧‧第二路徑
222‧‧‧第二路徑的一部份
224‧‧‧第二路徑的另一部份
24‧‧‧第三路徑
242‧‧‧第三路徑的一部份
26‧‧‧第四路徑
262‧‧‧第四路徑的一部份
L1‧‧‧第一層
L2‧‧‧第二層
w1、w3‧‧‧寬度
B1、B3‧‧‧區塊
第1A圖是顯示使用6-Pin SOT23封裝的靜電防護元件10的示意圖。
第1B圖是顯示靜電防護元件10內部的電路架構。
第2A圖顯示根據本發明一示範性實施例所述之印刷電路板2。
第2B圖顯示根據本發明一示範性實施例所述之印刷電路板2沿著線段k1-k2的剖面圖。
第2C圖顯示根據本發明一示範性實施例所述之印刷電路板2沿著線段k1-k2的剖面圖。
第3A-3F圖顯示印刷電路板的各種佈線方式。
第4A-4F圖顯示對應第3A-3F圖的佈線方式的眼圖。
參看圖示來描述所主張標的的各種方面,其中相似參考數字遍及全文用以代表相似元件。在以下的敘述中,為了解釋之用途,提出各種特定細節使所主張的標的能被理解。然而,顯然的不用這些特定細節所主張的標的可被實現。在其他情況下,以方塊圖示形式描繪結構及裝置將有助於描述所主張的標的。
第1A圖顯示使用6-Pin SOT23封裝的靜電防護元件10的示意圖。第1B圖顯示靜電防護元件10內部的電路架構。參照第1A圖,使用6-Pin SOT23封裝的靜電防護元件10具有六個腳位pin1-pin6。參照第1B圖,示範性的一靜電防護元件10由複數個二極體D1-D9構成,但是並非限定於此。二極體D1及D6間的節點n1耦接至腳位pin1。二極體D2及D7間的節點n2耦接至腳位pin3。二極體D5的陽極透過節點n3耦接至腳位pin2。二極體D3及D8間的節點n4耦接至腳位pin4。二極體D5的陰極耦接至腳位pin5。二極體D4及D9間的節點n5耦接至腳位pin6。
在本發明中,為了讓使用6-Pin SOT23封裝的靜電防護元件10能夠用於高頻的設計中,因此提出一種新的印刷電路板的佈線方法。
第2A圖顯示根據本發明一示範性實施例所述之印
刷電路板2。第2B圖顯示根據本發明一示範性實施例所述之第2A圖的印刷電路板2沿著線段k1-k2的剖面圖。參照第2B圖,印刷電路板2包括一第一層L1及一第二層L2。為了圖示簡潔,未在第2B圖繪示於第一層L1及第二層L2上形成的圖案(例如焊盤及路徑層),其中第2A圖顯示的圖案形成於第2B圖的第一層L1。
參照第2A圖,第一層L1具有一晶片區A1、一保護元件區A2、一輸入/輸出埠區A3。保護元件區A2位於晶片區A1及輸入/輸出埠區A3之間。
晶片區A1用以使一晶片(未圖示)構裝於其上。差分訊號控制晶片為晶片的一種實施例。明確來說,晶片區A1包括一發射區A11及一接收區A12。在發射區A11形成一第一發射訊號焊盤pt1及一第二發射訊號焊盤pt2。第一發射訊號焊盤pt1用於電性連接差分訊號控制晶片的一發射端的正端。第二發射訊號焊盤pt2用於電性連接差分訊號控制晶片的一發射端的負端。在接收區A12形成一第三接收訊號焊盤pr3、一第四接收訊號焊盤pr4。第三接收訊號焊盤pr3用於電性連接差分訊號控制晶片的一接收端的正端。第四接收訊號焊盤pr4用於電性連接差分訊號控制晶片的一接收端的負端。
保護元件區A2用以使靜電防護元件10的腳位pin1-pin6構裝於其上。明確來說,在保護元件區A2形成一第一焊盤p1、一第二焊盤p2、一第三焊盤p3、一第四焊盤p4、一第五焊盤p5、一第六焊盤p6。該等焊盤p1-p6用於電性連接腳位pin1-pin6,其中第二焊盤p2用於電性連接腳位pin1-pin6中的一
接地腳位,以及第五焊盤p5用於電性連接腳位pin1-pin6中的一電源腳位。如第2A圖所示,第一焊盤p1、第二焊盤p2、第三焊盤p3位於元件保護區A2的一側,該側相鄰於(靠近)晶片區A1。第四焊盤A4、第五焊盤A5、第六焊盤A6位於該側的相反側,該相反側相鄰於(靠近)輸入/輸出埠區A3。
輸入/輸出埠區A3用以使一裝置或裝置的輸入/輸出埠(未圖示)構裝於其上。輸入/輸出埠連接器為一種示範性實施例。輸入/輸出埠區A3包括一接收區A31及一發射區A32。在接收區A31形成一第一接收訊號焊盤pr1及一第二接收訊號焊盤pr2。第一接收訊號焊盤pr1用於電性連接輸入/輸出埠連接器的一接收端的正端。第二接收訊號焊盤pr2用於電性連接輸入/輸出埠連接器的一接收端的負端。在輸入/輸出埠區A3的發射區A32形成一第三發射訊號焊盤pt3及一第四發射訊號焊盤pt4。第三發射訊號焊盤pt3用於電性連接輸入/輸出埠連接器的一發射端的正端。第四發射訊號焊盤pt4用於電性連接輸入/輸出埠連接器的一發射端的負端。
在印刷電路板2的第一層L1上形成一第一路徑20,用以連通該第一發射訊號焊盤pt1、第一焊盤p1、第一接收訊號焊盤pr1。第一路徑20的一部份202位於第一焊盤p1至第一接收訊號焊盤pr1之間,且相鄰於第六焊盤p6,但不相鄰於第四焊盤p4或該第五焊盤p5。
在印刷電路板2的第一層L1上形成一第二路徑22,用以連通第二發射訊號焊盤pt2、第六焊盤p6、第二接收訊號焊盤pr2。第二路徑22的一部份222位於第二發射訊號焊盤
pt2及第六焊盤p6之間,且位於第一焊盤p1及第二焊盤p2之間。
第一路徑20的另一部份204位於第一發射訊號焊盤pt1與第一焊盤p1之間。第二路徑22的另一部份224位於第六焊盤p6與第二接收訊號焊盤pr2之間。第一路徑20的另一部份204與第二路徑22的另一部份224位於同一水平面上。
在第一層L1上形成一第三路徑24,用以連通第三接收訊號焊盤pr3、第四焊盤p4、第三發射訊號焊盤pt3。第三路徑24的一部份242位於第三接收訊號焊盤pr3及第四焊盤p4之間,且位於第二焊盤p2及第三焊盤p3之間。
在印刷電路板2的第一層L1上形成一第四路徑26,用以連通第四接收訊號焊盤pr4、第三焊盤p3、第四發射訊號焊盤pt4。第四路徑26的一部份262位於第三焊盤p3至第四發射訊號焊盤pt4之間,且相鄰於第四焊盤p4,但不相鄰於第五焊盤p5或第六焊盤p6。第一路徑20與第二路徑22在佈局上以第二焊盤p2及第五焊盤p5的連線作為中心線鏡像對稱第三路徑24與第四路徑26。
在本發明一些實施例中,將印刷電路板2的第二層L2位於第一焊盤p1、該第三焊盤p3、第四焊盤p4、第六焊盤p6正下方的部份挖空以形成複數個空區塊,該等空區塊的形狀與第一焊盤p1、第三焊盤p3、第四焊盤p4、第六焊盤p6的形狀相同。明確來說,參照第2C圖,第2C圖顯示根據本發明一示範性實施例所述之第2A圖的印刷電路板2沿著線段k1-k2的剖面圖。為了圖示簡潔,第2C圖不顯示該等路徑20、22、24、26的圖案。第2C圖僅顯示形成在第一層L1的第一焊盤p1、第二焊
盤p2、第三焊盤p3,其中第一焊盤p1的寬度為w1。第三焊盤的寬度為w3。從圖示可知,將第二層L2位於第一焊盤p1正下方的部份挖空形成一空區塊B1,空區塊B1的寬度也為w1。同樣的,將第二層L2位於第三焊盤p3正下方的部份挖空形成一空區塊B3,空區塊B3的寬度也為w3。在一些實施例中,寬度w1的數值相同於寬度w3的數值。於第四焊盤p4及第六焊盤p6正下方的第二層L2中,也會形成具有與第四焊盤p4及第六焊盤p6相同寬度的空區塊。上述的寬度儘為示範之用,在本發明中,第二層L2的空區塊的面積、形狀都會與其正上方的焊盤的面積、形狀相同。透過這種方式,能夠進一步提昇頻寬。
第3A-3F圖顯示印刷電路板的各種佈線方式。第4A-4F圖顯示對應第3A-3F圖的佈線方式的眼圖(eye diagram)。第3A圖的佈局圖顯示差分訊號控制晶片直接連接至輸入/輸出埠連接器。由於差分訊號控制晶片與輸入/輸出埠連接器之間沒有任何元件(例如靜電防護元件),因此訊號是最理想的,如第4A圖所示。在第4A圖中,眼高為379毫伏(mV),眼寬為158皮秒(ps)。本領域內之技藝人士能夠理解,在加入靜電防護元件以後,眼高及眼寬越相同於第4A圖的眼高及眼寬越好。第3B圖顯示使用矽ESD的佈局圖。第3B圖對應第4B圖,第4B圖顯示眼高為376mV,眼寬為157ps。第3C圖為本發明的印刷電路板的佈局圖。第3C圖對應第4C圖,第4C圖顯示眼高為347mV,眼寬為157ps。第3D圖顯示構裝使用6-pin SOT32封裝的一靜電防護元件的印刷電路板的佈局圖。第3D圖對應第4D圖,第4D圖顯示眼高為189mV,眼寬為164ps,比本
發明的第4C圖的眼高或眼寬差。因此,本發明的佈線方式較好。第3E圖顯示用以構裝使用6-pin SOT32封裝的一靜電防護元件的印刷電路板的佈局圖。第3E圖對應第4E圖,第4E圖顯示眼高為178mV,眼寬為164ps,比本發明的眼高或眼寬差。因此,本發明的佈線方式較好。第3F圖顯示用以構裝使用6-pin SOT32封裝的一靜電防護元件的印刷電路板的佈局圖。第3F圖對應第4F圖,第4F圖顯示眼高為256mV,眼寬為157ps,比本發明的眼高或眼寬差。因此,本發明的佈線方式較好。
本發明一示範性實施例更提出一種電子裝置。電子裝置包括第2A圖的印刷電路板2、一差分訊號控制晶片、一靜電防護元件、一輸入/輸出埠連接器。
差分訊號控制晶片具有一訊號發射端及一訊號輸出端,並構裝於印刷電路板2上的晶片區A1。訊號發射端電性連接第一發射訊號焊盤pt1及第二發射訊號焊盤pt2。訊號接收端電性連接第三接收訊號焊盤pr3及第四接收訊號焊盤pr4。
一使用6-pin SOT23封裝的靜電防護元件,具有複數個腳位(例如是6個腳位),並透過該等腳位構裝於印刷電路板2上的保護元件區A2。該等腳位之一接地腳位,用於電性連接該第二焊盤p2。該等腳位之一電源腳位,用於電性連接第五焊盤p5。
一輸入/輸出埠連接器,具有一發射端及一接收端,並構裝於印刷電路板2上的輸入/輸出埠區A。接收端電性連接第一接收訊號焊盤pr1及第二接收訊號焊盤pr2。發射端電性連接第三發射訊號焊盤pt3及第四發射訊號焊盤pt4。
在本發明上述各實施例中,各個路徑以及各個焊盤可透過蝕刻的方式形成於印刷電路板2的第一層L1,但不限定於此。同樣的,也可透過蝕刻的方式將複數個區塊形成於第二層L2,但不限定於此。
本發明的印刷電路板的佈線方法、印刷電路板及電子裝置能夠在高頻寬下使用。此外,由於不需使用矽ESD,能夠節省成本。
雖然用特定於結構特徵或方法動作的語言描述本發明標的,然而應當理解的是,在所附申請專利範圍的發明標的不需要受限於前面所描述的具體特徵或動作。相反,前面所揭露之描述的具體特徵或動作是作為實施權利要求的示範性形式。
於此提供各種實施例的操作。對一些或所有操作進行描述的順序不應當被解釋為暗示這些操作必然是依賴於順序的。本領域技術人員鑑於該描述將會意識到可替換的排序。另外,將要理解的是,並非所有操作都必然出現在這裡所提供的每個實施例中。
除此之外,除非特別指明,否則「第一」、「第二」、「第三」、「第四」、「第五」、「第六」、「第七」、「第八」或相似的用字沒有暗示時間觀點、空間觀點、順序等等。相反地,這些用字僅用於特性、元件、項目之識別、名稱之用。舉例來說一第一通道及一第二通道一般來說對應通道A及通道B或兩個不同或相似通道或相同通道。舉例來說,除非特別指明,否則「第二」的存在不一定暗示「第一」的存在、
「第三」的存在不一定暗示「第一」或「第二」的存在、「第四」的存在不一定暗示「第一」或「第二」或「第三」的存在、「第五」的存在不一定暗示「第一」或「第二」或「第三」或「第四」的存在、「第六」的存在不一定暗示「第一」或「第二」或「第三」或「第四」或「第五」的存在、「第七」的存在不一定暗示「第一」或「第二」或「第三」或「第四」或「第五」或「第六」的存在、「第八」的存在不一定暗示「第一」或「第二」或「第三」或「第四」或「第五」或「第六」或「第七」的存在、「第九」的存在不一定暗示「第一」或「第二」或「第三」或「第四」或「第五」或「第六」或「第七」或「第八」的存在。
應理解,於此所描述的層、特性、元件被描繪於相對於彼此的特定維度,像是結構性維度或方向,舉例來說,在一些實施例中,為了簡化及容易瞭解,相同的實際維度本質上與於此所繪製不同。
除此之外,於此使用的「示範性」意謂著作為示例、實例或說明。這裡被描述為「示範性」的任意方面或設計都並非必然要被解釋為優於其他方面或設計。如本說明書所使用的「或者」意味著包含性的「或者」而不是排他性的「或者」。除此之外,除非另外指明或者從上下文明確是指向單數形數,否則如本說明和申請權利要求中所使用的,冠詞「一」或「一個」(“a”和“an”)通常可以被解釋為表示「一個或多個」。此外,至少A及B之一或類似的用語意味著「A或B」或「A及B」。除此之外,術語「包括」、「包含」、「具有」、「有」或其
變形用於詳細描述和/或權利要求中,這樣的術語旨在為和術語「包括」類似的方式包括。
雖然已經表示出關於一種或多種實施方式並描述了本發明,但是基於對該說明書和圖示的閱讀和理解,對於本領域其他技術人員而言將會出現等同的變化和修改形式。本說明書包括所有這樣的修改和變化並且僅由以下權利要求的範圍所限定。特別的,關於以上所描述組件(例如,部件、資源等)所執行的各種功能,即使在結構上與執行這裡所說明的本說明書的示範性實施例方式中的功能所公開的結構不等同,除非另做說明,否則被用來描述這樣的組件的術語意在與執行(例如,在功能上等同的)所描述組件的指定功能的任意組件相對應。此外,雖然僅關於若干實施方式之一公開了本發明的特定特徵,但是由於對於給定或特定應用而言可能是所期望並有利的,所以這樣的特徵可以與其他實施方式的一個或多個其他特徵相結合。
k1-k2‧‧‧線段
2‧‧‧印刷電路板
A1‧‧‧晶片區
A11‧‧‧發射區
A12‧‧‧接收區
pt1‧‧‧第一發射訊號焊盤
pt2‧‧‧第二發射訊號焊盤
pr3‧‧‧第三接收訊號焊盤
pr4‧‧‧第四接收訊號焊盤
A2‧‧‧保護元件區
p1-p6‧‧‧第一-第六焊盤
A3‧‧‧輸入/輸出埠區
A31‧‧‧接收區
A32‧‧‧發射區
pr1‧‧‧第一接收訊號焊盤
pr2‧‧‧第二接收訊號焊盤
pt3‧‧‧第三發射訊號焊盤
pt4‧‧‧第四發射訊號焊盤
20‧‧‧第一路徑
202‧‧‧第一路徑的一部分
204‧‧‧第一路徑的另一部份
22‧‧‧第二路徑
222‧‧‧第二路徑的一部份
224‧‧‧第二路徑的另一部份
24‧‧‧第三路徑
242‧‧‧第三路徑的一部份
26‧‧‧第四路徑
262‧‧‧第四路徑的一部份
Claims (13)
- 一種印刷電路板的佈線方法,包括:提供一印刷電路板,包括一第一層,該第一層具有一晶片區、一保護元件區、一輸入/輸出埠區;其中該保護元件區位於該晶片區及該輸入/輸出埠區之間;在該保護元件區形成一第一焊盤、一第二焊盤、一第三焊盤、一第四焊盤、一第五焊盤、一第六焊盤,用於電性連接構裝於該印刷電路板上使用6-pin SOT32封裝的一靜電防護元件的複數腳位,其中該第二焊盤用於電性連接該等腳位中的一接地腳位及該第五焊盤用於電性連接該等腳位中的一電源腳位;在該晶片區形成一第一發射訊號焊盤及一第二發射訊號焊盤,用於電性連接構裝於該印刷電路板上的一晶片的一發射端,以及形成一第三接收訊號焊盤、一第四接收訊號焊盤,用於分別電性連接構裝於該印刷電路板上的該晶片的一接收端;在該輸入/輸出埠區形成一第一接收訊號焊盤及一第二接收訊號焊盤,用於電性連接構裝於該印刷電路板上的一裝置的一接收端,以及形成一第三發射訊號焊盤及一第四發射訊號焊盤,用於電性連接構裝於該印刷電路板上的該裝置的一發射端;在該第一層形成一第一路徑,用以連通該第一發射訊號焊盤、該第一焊盤、該第一接收訊號焊盤;在該第一層形成一第二路徑,用以連通該第二發射訊號焊 盤、該第六焊盤、該第二接收訊號焊盤;在該第一層形成一第三路徑,用以連通該第三接收訊號焊盤、該第四焊盤、該第三發射訊號焊盤;以及在該第一層形成一第四路徑,用以連通該第四接收訊號焊盤、該第三焊盤、該第四發射訊號焊盤。
- 如申請專利範圍第1項所述之印刷電路板的佈線方法,其中:該第一焊盤、該第二焊盤、該第三焊盤位於該元件保護區的一側,該側與該晶片區相鄰;以及該第四焊盤、該第五焊盤、該第六焊盤位於該側的相反側,該相反側與該輸入/輸出埠區相鄰。
- 如申請專利範圍第2項所述之印刷電路板的佈線方法,其中:該第一路徑的一部份位於該第一焊盤至該第一接收訊號焊盤之間,且相鄰於該第六焊盤,但不相鄰於該第四焊盤或該第五焊盤;該第二路徑的一部份位於該第二發射訊號焊盤及該第六焊盤之間,且位於該第一焊盤及該第二焊盤之間;該第三路徑的一部份位於該第三接收訊號焊盤及該第四焊盤之間,且位於該第二焊盤及該第三焊盤之間;以及該第四路徑的一部份位於該第三焊盤至該第四發射訊號焊盤之間,且相鄰於該第四焊盤,但不相鄰於該第五焊盤或該第六焊盤。
- 如申請專利範圍第3項所述之印刷電路板的佈線方法,其 中:該第一路徑的另一部份位於該第一發射訊號焊盤與該第一焊盤之間;以及該第二路徑的另一部份位於該第六焊盤與該第二接收訊號焊盤之間;其中該第一路徑的該另一部份與該第二路徑的該另一部份位於同一水平面上。
- 如申請專利範圍第4項所述之印刷電路板的佈線方法,其中該第一路徑與該第二路徑在佈局上以該第二焊盤及該第五焊盤的連線作為中心線鏡像對稱該第三路徑與該第四路徑。
- 如申請專利範圍第1、2、3、4或5項所述之印刷電路板的佈線方法,其中該印刷電路板更包括一第二層位於該第一層的下方;將該第二層位於該第一焊盤、該第三焊盤、該第四焊盤、該第六焊盤正下方的部份挖空以形成複數個空區塊,該等空區塊的形狀與該第一焊盤、該第三焊盤、該第四焊盤、該第六焊盤的形狀相同。
- 一種印刷電路板,該印刷電路板包括:一第一層,該第一層具有一晶片區、一保護元件區、一輸入/輸出埠區;其中該保護元件區位於該晶片區及該輸入/輸出埠區之間;一第一焊盤、一第二焊盤、一第三焊盤、一第四焊盤、一第五焊盤、一第六焊盤,形成於該保護元件區,用於電性連接構裝於該印刷電路板上使用6-pin SOT32封裝的一靜電 防護元件的複數腳位,其中該第二焊盤用於電性連接該等腳位中的一接地腳位及該第五焊盤用於電性連接該等腳位中的一電源腳位;一第一發射訊號焊盤及一第二發射訊號焊盤,形成於該晶片區,用於電性連接構裝於該印刷電路板上的一晶片的一發射端;一第三接收訊號焊盤、一第四接收訊號焊盤,形成於該晶片區,用於分別電性連接構裝於該印刷電路板上的該晶片的一接收端;一第一接收訊號焊盤及一第二接收訊號焊盤,形成於該輸入/輸出埠區,用於電性連接構裝於該印刷電路板上的一裝置的一接收端;一第三發射訊號焊盤及一第四發射訊號焊盤,形成於該輸入/輸出埠區,用於電性連接構裝於該印刷電路板上的該裝置的一發射端;一第一路徑,形成於該第一層,用以連通該第一發射訊號焊盤、該第一焊盤、該第一接收訊號焊盤;一第二路徑,形成於該第一層,用以連通該第二發射訊號焊盤、該第六焊盤、該第二接收訊號焊盤;一第三路徑,形成於該第一層,用以連通該第三接收訊號焊盤、該第四焊盤、該第三發射訊號焊盤;以及一第四路徑,形成於該第一層,用以連通該第四接收訊號焊盤、該第三焊盤、該第四發射訊號焊盤。
- 如申請專利範圍第7項所述之印刷電路板,其中該第一焊 盤、該第二焊盤、該第三焊盤位於該元件保護區的一側,該側與該晶片區相鄰;該第四焊盤、該第五焊盤、該第六焊盤位於該側的相反側,該相反側與該輸入/輸出埠區相鄰。
- 如申請專利範圍第8項所述之印刷電路板,其中:該第一路徑的一部份位於該第一焊盤至該第一接收訊號焊盤之間,且相鄰於該第六焊盤,但不相鄰於該第四焊盤或該第五焊盤;該第二路徑的一部份位於該第二發射訊號焊盤及該第六焊盤之間,且位於該第一焊盤及該第二焊盤之間;該第三路徑的一部份位於該第三接收訊號焊盤及該第四焊盤之間,且位於該第二焊盤及該第三焊盤之間;以及該第四路徑的一部份位於該第三焊盤至該第四發射訊號焊盤之間,且相鄰於該第四焊盤,但不相鄰於該第五焊盤或該第六焊盤。
- 如申請專利範圍第8項所述之印刷電路板,其中:該第一路徑的另一部份位於該第一發射訊號焊盤與該第一焊盤之間;以及該第二路徑的另一部份位於該第六焊盤與該第二接收訊號焊盤之間;其中該第一路徑的該另一部份與該第二路徑的該另一部份位於同一水平面上。
- 如申請專利範圍第10項所述之印刷電路板,其中該第一路徑與該第二路徑在佈局上以該第二焊盤及該第五焊盤的連線作為中心線鏡像對稱該第三路徑與該第四路徑。
- 如申請專利範圍第7、8、9、10或11項所述之印刷電路板,其中該印刷電路板更包括一第二層位於該第一層的下方;將該第二層位於該第一焊盤、該第三焊盤、該第四焊盤、該第六焊盤正下方的部份挖空以形成複數個空區塊,該等空區塊的形狀與該第一焊盤、該第三焊盤、該第四焊盤、該第六焊盤的形狀相同。
- 一種電子裝置,包括:一如申請專利範圍第7項所述之印刷電路板;一晶片,具有一訊號發射端及一訊號輸出端,並構裝於該印刷電路板上的該晶片區;其中該訊號發射端電性連接該第一發射訊號焊盤及該第二發射訊號焊盤;其中該訊號接收端電性連接該第三接收訊號焊盤及該第四接收訊號焊盤;一靜電防護元件,使用6-pin SOT23封裝,具有複數個腳位,並透過該等腳位構裝於該印刷電路板上的該保護元件區;其中該等腳位之一接地腳位,用於電性連接該第二焊盤;其中該等腳位之一電源腳位,用於電性連接該第五焊盤;以及一輸入/輸出埠連接器,具有一發射端及一接收端,並構裝於該印刷電路板上的該輸入/輸出埠區;其中該接收端電性連接該第一接收訊號焊盤及一第二接收訊號焊盤;其中該發射端電性連接該第三發射訊號焊盤及該第四發射訊號焊盤。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124087A TWI565376B (zh) | 2014-07-14 | 2014-07-14 | 印刷電路板的佈線方法、印刷電路板及電子裝置 |
CN201410365721.2A CN105282967B (zh) | 2014-07-14 | 2014-07-29 | 印刷电路板的布线方法、印刷电路板及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124087A TWI565376B (zh) | 2014-07-14 | 2014-07-14 | 印刷電路板的佈線方法、印刷電路板及電子裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201603668A TW201603668A (zh) | 2016-01-16 |
TWI565376B true TWI565376B (zh) | 2017-01-01 |
Family
ID=55151058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103124087A TWI565376B (zh) | 2014-07-14 | 2014-07-14 | 印刷電路板的佈線方法、印刷電路板及電子裝置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105282967B (zh) |
TW (1) | TWI565376B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107529022B (zh) * | 2016-06-21 | 2021-12-07 | 中兴通讯股份有限公司 | Av接口电路及其制造方法 |
CN111818724A (zh) * | 2020-09-10 | 2020-10-23 | 武汉精测电子集团股份有限公司 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876836B2 (en) * | 2002-07-25 | 2005-04-05 | Integrated Programmable Communications, Inc. | Layout of wireless communication circuit on a printed circuit board |
TW200933870A (en) * | 2007-09-28 | 2009-08-01 | Sun Microsystems Inc | Integrated-circuit package for proximity communication |
TWI340977B (en) * | 2004-07-30 | 2011-04-21 | Microchip Tech Inc | Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device |
TW201222765A (en) * | 2010-11-26 | 2012-06-01 | Siliconware Precision Industries Co Ltd | Anti-static package structure and fabrication method thereof |
US20130254730A1 (en) * | 2012-03-26 | 2013-09-26 | Hon Hai Precision Industry Co., Ltd. | Layout system and method of creating differential pair on printed circuit board |
US20130326453A1 (en) * | 2012-06-01 | 2013-12-05 | Wistron Corp. | Circuit layout method for printed circuit board, eletronic device and computer readable recording media |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080310059A1 (en) * | 2007-06-12 | 2008-12-18 | Te-Chang Wu | Esd protection design method and related circuit thereof |
CN101631425B (zh) * | 2008-07-15 | 2012-08-29 | 鸿富锦精密工业(深圳)有限公司 | 电路板及其共存布线方法 |
CN101877935B (zh) * | 2009-04-29 | 2012-06-20 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN102339332A (zh) * | 2010-07-19 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 差分信号走线布线系统及方法 |
-
2014
- 2014-07-14 TW TW103124087A patent/TWI565376B/zh active
- 2014-07-29 CN CN201410365721.2A patent/CN105282967B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876836B2 (en) * | 2002-07-25 | 2005-04-05 | Integrated Programmable Communications, Inc. | Layout of wireless communication circuit on a printed circuit board |
TWI340977B (en) * | 2004-07-30 | 2011-04-21 | Microchip Tech Inc | Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device |
TW200933870A (en) * | 2007-09-28 | 2009-08-01 | Sun Microsystems Inc | Integrated-circuit package for proximity communication |
TW201222765A (en) * | 2010-11-26 | 2012-06-01 | Siliconware Precision Industries Co Ltd | Anti-static package structure and fabrication method thereof |
US20130254730A1 (en) * | 2012-03-26 | 2013-09-26 | Hon Hai Precision Industry Co., Ltd. | Layout system and method of creating differential pair on printed circuit board |
US20130326453A1 (en) * | 2012-06-01 | 2013-12-05 | Wistron Corp. | Circuit layout method for printed circuit board, eletronic device and computer readable recording media |
Also Published As
Publication number | Publication date |
---|---|
CN105282967A (zh) | 2016-01-27 |
TW201603668A (zh) | 2016-01-16 |
CN105282967B (zh) | 2017-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8742618B2 (en) | Method for designing power distribution network of circuit system and related circuit system | |
US9853446B2 (en) | Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection | |
US9461000B2 (en) | Parallel signal via structure | |
TWI565376B (zh) | 印刷電路板的佈線方法、印刷電路板及電子裝置 | |
US20150156909A1 (en) | Power semiconductor module | |
US10057976B1 (en) | Power-ground co-reference transceiver structure to deliver ultra-low crosstalk | |
TWI355016B (zh) | ||
TWI508254B (zh) | 積體電路 | |
JP2013021249A (ja) | 半導体集積装置 | |
US20130292165A1 (en) | Circuit board | |
JP4652703B2 (ja) | 半導体回路装置及びマルチ・チップ・パッケージ | |
US9370097B2 (en) | Package substrate with testing pads on fine pitch traces | |
KR20120070193A (ko) | 패키지 및 이의 제조 방법 | |
US10032710B2 (en) | Via pattern to reduce crosstalk between differential signal pairs | |
JP2010103274A (ja) | 半導体パッケージ | |
JP5460616B2 (ja) | 半導体パッケージ | |
CN109698185B (zh) | 集成电路的配电网络 | |
TW201203768A (en) | Transient voltage suppressor for multiple pin assignments | |
JP2011165872A (ja) | Bgaタイプ半導体装置の接続構造 | |
US9826632B2 (en) | Substrate structure and the process manufacturing the same | |
US9437671B2 (en) | Power and signal extender and related circuit board | |
WO2018128066A1 (ja) | 電子部品モジュール | |
ES2769792T3 (es) | Relé de protección digital | |
TWM514111U (zh) | 具有靜電放電防護之積體電路 | |
US8196087B2 (en) | Chip area optimized pads |