CN105282967A - 印刷电路板的布线方法、印刷电路板及电子装置 - Google Patents
印刷电路板的布线方法、印刷电路板及电子装置 Download PDFInfo
- Publication number
- CN105282967A CN105282967A CN201410365721.2A CN201410365721A CN105282967A CN 105282967 A CN105282967 A CN 105282967A CN 201410365721 A CN201410365721 A CN 201410365721A CN 105282967 A CN105282967 A CN 105282967A
- Authority
- CN
- China
- Prior art keywords
- pad
- circuit board
- printed circuit
- path
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000009434 installation Methods 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 1
- 101100244014 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ppi-5 gene Proteins 0.000 description 1
- 101150023294 PIN4 gene Proteins 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 101150037009 pin1 gene Proteins 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
一种印刷电路板的布线方法、印刷电路板及电子装置。印刷电路板的布线方法包括:提供印刷电路板,印刷电路板包括第一层;在第一层的保护组件区形成第一至第六焊盘;在第一层的芯片区形成第一及第二发射信号焊盘以及第三及第四接收信号焊盘;在第一层的输入/输出端口区形成第一及第二接收信号焊盘以及第三及第四发射信号焊盘;在第一层形成第一路径,用以连通第一发射及接收信号焊盘及第一焊盘;在第一层形成第二路径,用以连通第二发射及接收信号焊盘及第六焊盘;在第一层形成第三路径,用以连通第三接收及发射信号焊盘及第四焊盘;以及在第一层形成第四路径,用以连通第四接收及发射信号焊盘及第三焊盘。本发明能用于高带宽设计中并降低成本。
Description
技术领域
本发明涉及一种印刷电路板的布线方法、印刷电路板及电子装置,特别涉及一种针对构装了使用6-pinSOT23封装的静电防护(electrostaticdischarge,ESD)组件的印刷电路板的布线方法、印刷电路板及电子装置。
背景技术
在电路设计中,常会使用静电防护组件来保护电子装置中的芯片。传统上,在信号带宽较低的总线(例如,USB2.0)的设计上,常使用成本较低的6-pinSOT23的封装方式来封装静电防护组件。相反地,在信号带宽较高的总线(例如,USB3.0)设计上,就需使用成本较高的硅ESD(SiliconESD,SESD)种类的静电防护组件。然而,硅ESD存在一些问题。举例来说,在现今设计高速互连系统上,皆采用硅ESD来防护静电及维持原本的信号完整度。虽然,运用较小的组件封装维持了原本的信号完整度,但相对地也会对静电防护功能产生影响。静电防护的层级与静电防护的范围有关。对静电防护的范围来说,当组件越小,静电防护的范围也越小。明确来说,静电防护的范围降低是有逻辑性的,当组件尺寸缩小时,静电防护的范围就会快速变小。静电防护的范围一缩小,静电防护的层级也随之降低。如此一来,即使较小的静电放电,也会造成系统故障。
因此硅ESD会产生静电防护以及成本过高的问题,并且6-pinSOT23的封装方式无法用于信号带宽较高的总线。因为当使用传统的6-pinSOT23的封装方式时,会产生寄生电容,且寄生电容的幅度达到皮法拉(picofarad,pF)的数量级。寄生电容会影响信号的完整性及导致斜率(slewrate)下降。斜率下降会造成额外的信号抖动及信号的带宽降低。寄生电容越大,插入损耗(insertionloss)越大。为了改善使用6-pinSOT23的封装方式所产生的带宽较低的问题,有需要针对构装了使用6-pinSOT23封装方式的静电防护组件的印刷电路板提出一种新的印刷电路板的布线方式。
因此,需要提供一种印刷电路板的布线方法、印刷电路板及电子装置来满足上述需求。
发明内容
有鉴于此,本发明的一示范性实施例中提出一种印刷电路板的布线方法,该印刷电路板的布线方法包括:提供一印刷电路板,该印刷电路板包括一第一层,该第一层具有一芯片区、一保护组件区、一输入/输出端口区;其中该保护组件区位于该芯片区及该输入/输出端口区之间;在该保护组件区形成一第一焊盘、一第二焊盘、一第三焊盘、一第四焊盘、一第五焊盘、一第六焊盘,用于电性连接构装于该印刷电路板上使用6-pinSOT32封装的一静电防护组件的多个引脚,其中该第二焊盘用于电性连接该等引脚中的一接地引脚及该第五焊盘用于电性连接该等引脚中的一电源引脚;在该芯片区形成一第一发射信号焊盘及一第二发射信号焊盘,用于电性连接构装于该印刷电路板上的一芯片的一发射端,以及形成一第三接收信号焊盘及一第四接收信号焊盘,用于分别电性连接构装于该印刷电路板上的该芯片的一接收端;在该输入/输出端口区形成一第一接收信号焊盘及一第二接收信号焊盘,用于电性连接构装于该印刷电路板上的一装置的一接收端,以及形成一第三发射信号焊盘及一第四发射信号焊盘,用于电性连接构装于该印刷电路板上的该装置的一发射端;在该第一层形成一第一路径,用以连通该第一发射信号焊盘、该第一焊盘、该第一接收信号焊盘;在该第一层形成一第二路径,用以连通该第二发射信号焊盘、该第六焊盘、该第二接收信号焊盘;在该第一层形成一第三路径,用以连通该第三接收信号焊盘、该第四焊盘、该第三发射信号焊盘;以及在该第一层形成一第四路径,用以连通该第四接收信号焊盘、该第三焊盘、该第四发射信号焊盘。
在本发明的一些实施例中,第一焊盘、第二焊盘、第三焊盘位于组件保护区的一侧,该侧与芯片区相邻。第四焊盘、第五焊盘、第六焊盘位于该侧的相反侧,相反侧与输入/输出端口区相邻。在本发明的一些实施例中,第一路径的一部分位于第一焊盘至第一接收信号焊盘之间,且相邻于第六焊盘,但不相邻于第四焊盘或第五焊盘。第二路径的一部分位于第二发射信号焊盘及第六焊盘之间,且位于第一焊盘及第二焊盘之间。第三路径的一部分位于第三接收信号焊盘及第四焊盘之间,且位于第二焊盘及第三焊盘之间。第四路径的一部分位于第三焊盘至第四发射信号焊盘之间,且相邻于第四焊盘,但不相邻于第五焊盘或第六焊盘。
本发明的另一示范性实施例提出一种印刷电路板,该印刷电路板包括:一第一层,该第一层具有一芯片区、一保护组件区、一输入/输出端口区;其中该保护组件区位于该芯片区及该输入/输出端口区之间;一第一焊盘、一第二焊盘、一第三焊盘、一第四焊盘、一第五焊盘、一第六焊盘,该等焊盘形成于该保护组件区,用于电性连接构装于该印刷电路板上使用6-pinSOT32封装的一静电防护组件的多个引脚,其中该第二焊盘用于电性连接该等引脚中的一接地引脚及该第五焊盘用于电性连接该等引脚中的一电源引脚;一第一发射信号焊盘及一第二发射信号焊盘,该第一发射信号焊盘及该第二发射信号焊盘形成于该芯片区,用于电性连接构装于该印刷电路板上的一芯片的一发射端;一第三接收信号焊盘及一第四接收信号焊盘,该第三接收信号焊盘及该第四接收信号焊盘形成于该芯片区,用于分别电性连接构装于该印刷电路板上的该芯片的一接收端;一第一接收信号焊盘及一第二接收信号焊盘,该第一接收信号焊盘及该第二接收信号焊盘形成于该输入/输出端口区,用于电性连接构装于该印刷电路板上的一装置的一接收端;一第三发射信号焊盘及一第四发射信号焊盘,该第三发射信号焊盘及该第四发射信号焊盘形成于该输入/输出端口区,用于电性连接构装于该印刷电路板上的该装置的一发射端;一第一路径,该第一路径形成于该第一层,用以连通该第一发射信号焊盘、该第一焊盘、该第一接收信号焊盘;一第二路径,该第二路径形成于该第一层,用以连通该第二发射信号焊盘、该第六焊盘、该第二接收信号焊盘;一第三路径,该第三路径形成于该第一层,用以连通该第三接收信号焊盘、该第四焊盘、该第三发射信号焊盘;以及一第四路径,该第四路径形成于该第一层,用以连通该第四接收信号焊盘、该第三焊盘、该第四发射信号焊盘。
本发明的另一示范性实施例提出一种电子装置,该电子装置包括:一如前述的印刷电路板;一芯片,该芯片具有一信号发射端及一信号输出端,并构装于该印刷电路板上的该芯片区;其中该信号发射端电性连接该第一发射信号焊盘及该第二发射信号焊盘;其中该信号接收端电性连接该第三接收信号焊盘及该第四接收信号焊盘;一静电防护组件,该静电防护组件使用6-pinSOT23封装,该静电防护组件具有多个引脚,并通过该等引脚构装于该印刷电路板上的该保护组件区;其中该等引脚的一接地引脚用于电性连接该第二焊盘;其中该等引脚的一电源引脚用于电性连接该第五焊盘;以及一输入/输出端口连接器,该输入/输出端口连接器具有一发射端及一接收端,并构装于该印刷电路板上的该输入/输出端口区;其中该接收端电性连接该第一接收信号焊盘及该第二接收信号焊盘;其中该发射端电性连接该第三发射信号焊盘及该第四发射信号焊盘。
本发明的印刷电路板的布线方法、印刷电路板及电子装置能够应用于高带宽的设计中并降低成本。
附图说明
图1A是显示使用6-PinSOT23封装的静电防护组件10的示意图。
图1B是显示静电防护组件10内部的电路架构。
图2A显示根据本发明的一示范性实施例所述的印刷电路板2。
图2B显示根据本发明的一示范性实施例所述的印刷电路板2沿着线段k1-k2的剖面图。
图2C显示根据本发明的一示范性实施例所述的印刷电路板2沿着线段k1-k2的剖面图。
图3A-图3F显示印刷电路板的各种布线方式。
图4A-图4F显示对应图3A-图3F的布线方式的眼图。
主要组件符号说明:
10静电防护组件
pin1-pin6引脚
D1-D9二极管
n1、n2、n3、n4、n5节点
k1-k2线段
2印刷电路板
A1芯片区
A11发射区
A12接收区
pt1第一发射信号焊盘
pt2第二发射信号焊盘
pr3第三接收信号焊盘
pr4第四接收信号焊盘
A2保护组件区
p1-p6第一-第六焊盘
A3输入/输出端口区
A31接收区
A32发射区
pr1第一接收信号焊盘
pr2第二接收信号焊盘
pt3第三发射信号焊盘
pt4第四发射信号焊盘
20第一路径
202第一路径的一部分
204第一路径的另一部分
22第二路径
222第二路径的一部分
224第二路径的另一部分
24第三路径
242第三路径的一部分
26第四路径
262第四路径的一部分
L1第一层
L2第二层
w1、w3宽度
B1、B3区块
H眼高
W眼宽
具体实施方式
参看附图来描述所要求保护的标的的各种方面,其中相似参考数字遍及全文用以代表相似组件。在以下的叙述中,为了解释的用途,提出各种特定细节使所要求保护的标的能被理解。然而,显然地不用这些特定细节所要求保护的标的可被实现。在其他情况下,以方框图标形式描绘结构及装置将有助于描述所要求保护的标的。
图1A显示使用6-PinSOT23封装的静电防护组件10的示意图。图1B显示静电防护组件10内部的电路架构。参照图1A,使用6-PinSOT23封装的静电防护组件10具有六个引脚pin1-pin6。参照图1B,示范性的一静电防护组件10由多个二极管D1-D9构成,但是并非限定于此。二极管D1及D6间的节点n1耦接至引脚pin1。二极管D2及D7间的节点n2耦接至引脚pin3。二极管D5的阳极通过节点n3耦接至引脚pin2。二极管D3及D8间的节点n4耦接至引脚pin4。二极管D5的阴极耦接至引脚pin5。二极管D4及D9间的节点n5耦接至引脚pin6。
在本发明中,为了让使用6-PinSOT23封装的静电防护组件10能够用于高频的设计中,因此提出一种新的印刷电路板的布线方法。
图2A显示根据本发明的一示范性实施例所述的印刷电路板2。图2B显示根据本发明的一示范性实施例所述的图2A的印刷电路板2沿着线段k1-k2的剖面图。参照图2B,印刷电路板2包括一第一层L1及一第二层L2。为了图示简洁,未在图2B绘示在第一层L1及第二层L2上形成的图案(例如焊盘及路径层),其中图2A显示的图案形成于图2B的第一层L1。
参照图2A,第一层L1具有一芯片区A1、一保护组件区A2、一输入/输出端口区A3。保护组件区A2位于芯片区A1及输入/输出端口区A3之间。
芯片区A1用以使一芯片(未图示)构装于其上。差分信号控制芯片为芯片的一种实施例。明确来说,芯片区A1包括一发射区A11及一接收区A12。在发射区A11形成一第一发射信号焊盘pt1及一第二发射信号焊盘pt2。第一发射信号焊盘pt1用于电性连接差分信号控制芯片的一发射端的正端。第二发射信号焊盘pt2用于电性连接差分信号控制芯片的一发射端的负端。在接收区A12形成一第三接收信号焊盘pr3、一第四接收信号焊盘pr4。第三接收信号焊盘pr3用于电性连接差分信号控制芯片的一接收端的正端。第四接收信号焊盘pr4用于电性连接差分信号控制芯片的一接收端的负端。
保护组件区A2用以使静电防护组件10的引脚pin1-pin6构装于其上。明确来说,在保护组件区A2形成一第一焊盘p1、一第二焊盘p2、一第三焊盘p3、一第四焊盘p4、一第五焊盘p5、一第六焊盘p6。该等焊盘p1-p6用于电性连接引脚pin1-pin6,其中第二焊盘p2用于电性连接引脚pin1-pin6中的一接地引脚,以及第五焊盘p5用于电性连接引脚pin1-pin6中的一电源引脚。如图2A所示,第一焊盘p1、第二焊盘p2、第三焊盘p3位于组件保护区A2的一侧,该侧相邻于(靠近)芯片区A1。第四焊盘p4、第五焊盘p5、第六焊盘p6位于该侧的相反侧,该相反侧相邻于(靠近)输入/输出端口区A3。
输入/输出端口区A3用以使一装置或装置的输入/输出端口(未图示)构装于其上。输入/输出端口连接器为一种示范性实施例。输入/输出端口区A3包括一接收区A31及一发射区A32。在接收区A31形成一第一接收信号焊盘pr1及一第二接收信号焊盘pr2。第一接收信号焊盘pr1用于电性连接输入/输出端口连接器的一接收端的正端。第二接收信号焊盘pr2用于电性连接输入/输出端口连接器的一接收端的负端。在输入/输出端口区A3的发射区A32形成一第三发射信号焊盘pt3及一第四发射信号焊盘pt4。第三发射信号焊盘pt3用于电性连接输入/输出端口连接器的一发射端的正端。第四发射信号焊盘pt4用于电性连接输入/输出端口连接器的一发射端的负端。
在印刷电路板2的第一层L1上形成一第一路径20,用以连通该第一发射信号焊盘pt1、第一焊盘p1、第一接收信号焊盘pr1。第一路径20的一部分202位于第一焊盘p1至第一接收信号焊盘pr1之间,且相邻于第六焊盘p6,但不相邻于第四焊盘p4或该第五焊盘p5。
在印刷电路板2的第一层L1上形成一第二路径22,用以连通第二发射信号焊盘pt2、第六焊盘p6、第二接收信号焊盘pr2。第二路径22的一部分222位于第二发射信号焊盘pt2及第六焊盘p6之间,且位于第一焊盘p1及第二焊盘p2之间。
第一路径20的另一部分204位于第一发射信号焊盘pt1与第一焊盘p1之间。第二路径22的另一部分224位于第六焊盘p6与第二接收信号焊盘pr2之间。第一路径20的另一部分204与第二路径22的另一部分224位于同一水平面上。
在第一层L1上形成一第三路径24,用以连通第三接收信号焊盘pr3、第四焊盘p4、第三发射信号焊盘pt3。第三路径24的一部分242位于第三接收信号焊盘pr3及第四焊盘p4之间,且位于第二焊盘p2及第三焊盘p3之间。
在印刷电路板2的第一层L1上形成一第四路径26,用以连通第四接收信号焊盘pr4、第三焊盘p3、第四发射信号焊盘pt4。第四路径26的一部分262位于第三焊盘p3至第四发射信号焊盘pt4之间,且相邻于第四焊盘p4,但不相邻于第五焊盘p5或第六焊盘p6。第一路径20与第二路径22在布局上以第二焊盘p2及第五焊盘p5的连线作为中心线镜像对称第三路径24与第四路径26。
在本发明的一些实施例中,将印刷电路板2的第二层L2位于第一焊盘p1、第三焊盘p3、第四焊盘p4、第六焊盘p6正下方的部分挖空以形成多个空区块,该等空区块的形状与第一焊盘p1、第三焊盘p3、第四焊盘p4、第六焊盘p6的形状相同。明确来说,参照图2C,图2C显示根据本发明的一示范性实施例所述的图2A的印刷电路板2沿着线段k1-k2的剖面图。为了图示简洁,图2C不显示该等路径20、22、24、26的图案。图2C仅显示形成在第一层L1的第一焊盘p1、第二焊盘p2、第三焊盘p3,其中第一焊盘p1的宽度为w1。第三焊盘的宽度为w3。从附图可知,将第二层L2位于第一焊盘p1正下方的部分挖空形成一空区块B1,空区块B1的宽度也为w1。同样地,将第二层L2位于第三焊盘p3正下方的部分挖空形成一空区块B3,空区块B3的宽度也为w3。在一些实施例中,宽度w1的数值相同于宽度w3的数值。在第四焊盘p4及第六焊盘p6正下方的第二层L2中,也会形成具有与第四焊盘p4及第六焊盘p6相同宽度的空区块。上述的宽度尽为示范之用,在本发明中,第二层L2的空区块的面积、形状都会与其正上方的焊盘的面积、形状相同。通过这种方式,能够进一步提升带宽。
图3A-图3F显示印刷电路板的各种布线方式。图4A-图4F显示对应图3A-图3F的布线方式的眼图(eyediagram)。图3A的布局图显示差分信号控制芯片直接连接至输入/输出端口连接器。由于差分信号控制芯片与输入/输出端口连接器之间没有任何组件(例如静电防护组件),因此信号是最理想的,如图4A所示。在图4A中,眼高为379毫伏(mV),眼宽为158皮秒(ps)。本领域内的技术人员能够理解,在加入静电防护组件以后,眼高及眼宽越相同于图4A的眼高及眼宽越好。图3B显示使用硅ESD的布局图。图3B对应图4B,图4B显示眼高为376mV,眼宽为157ps。图3C为本发明的印刷电路板的布局图。图3C对应图4C,图4C显示眼高为347mV,眼宽为157ps。图3D显示用以构装使用6-pinSOT32封装的一静电防护组件的印刷电路板的布局图。图3D对应图4D,图4D显示眼高为189mV,眼宽为164ps,比本发明的图4C的眼高或眼宽差。因此,本发明的布线方式较好。图3E显示用以构装使用6-pinSOT32封装的一静电防护组件的印刷电路板的布局图。图3E对应图4E,图4E显示眼高为178mV,眼宽为164ps,比本发明的眼高或眼宽差。因此,本发明的布线方式较好。图3F显示用以构装使用6-pinSOT32封装的一静电防护组件的印刷电路板的布局图。图3F对应图4F,图4F显示眼高为256mV,眼宽为157ps,比本发明的眼高或眼宽差。因此,本发明的布线方式较好。
本发明的一示范性实施例还提出一种电子装置。电子装置包括图2A的印刷电路板2、一差分信号控制芯片、一静电防护组件、一输入/输出端口连接器。
差分信号控制芯片具有一信号发射端及一信号输出端,并构装于印刷电路板2上的芯片区A1。信号发射端电性连接第一发射信号焊盘pt1及第二发射信号焊盘pt2。信号接收端电性连接第三接收信号焊盘pr3及第四接收信号焊盘pr4。
一使用6-pinSOT23封装的静电防护组件,具有多个引脚(例如是6个引脚),并通过该等引脚构装于印刷电路板2上的保护组件区A2。该等引脚的一接地引脚用于电性连接该第二焊盘p2。该等引脚的一电源引脚用于电性连接第五焊盘p5。
一输入/输出端口连接器,具有一发射端及一接收端,并构装于印刷电路板2上的输入/输出端口区A。接收端电性连接第一接收信号焊盘pr1及第二接收信号焊盘pr2。发射端电性连接第三发射信号焊盘pt3及第四发射信号焊盘pt4。
在本发明的上述各实施例中,各个路径以及各个焊盘可通过蚀刻的方式形成于印刷电路板2的第一层L1,但不限定于此。同样地,也可通过蚀刻的方式将多个区块形成于第二层L2,但不限定于此。
本发明的印刷电路板的布线方法、印刷电路板及电子装置能够在高带宽下使用。此外,由于不需使用硅ESD,能够节省成本。
虽然用特定于结构特征或方法动作的语言描述本发明标的,然而应当理解的是,在所附权利要求书的发明标的不需要受限于前面所描述的具体特征或动作。相反,前面所公开的描述的具体特征或动作是作为实施权利要求的示范性形式。
在此提供各种实施例的操作。对一些或所有操作进行描述的顺序不应当被解释为暗示这些操作必然是依赖于顺序的。本领域技术人员鉴于该描述将会意识到可替换的排序。另外,将要理解的是,并非所有操作都必然出现在这里所提供的每个实施例中。
除此之外,除非特别指明,否则“第一”、“第二”、“第三”、“第四”、“第五”、“第六”、“第七”、“第八”或相似的用字没有暗示时间观点、空间观点、顺序等等。相反地,这些用字仅用于特性、组件、项目的识别、名称之用。举例来说一第一信道及一第二信道一般来说对应信道A及信道B或两个不同或相似信道或相同信道。举例来说,除非特别指明,否则“第二”的存在不一定暗示“第一”的存在、“第三”的存在不一定暗示“第一”或“第二”的存在、“第四”的存在不一定暗示“第一”或“第二”或“第三”的存在、“第五”的存在不一定暗示“第一”或“第二”或“第三”或“第四”的存在、“第六”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”的存在、“第七”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”的存在、“第八”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”或“第七”的存在、“第九”的存在不一定暗示“第一”或“第二”或“第三”或“第四”或“第五”或“第六”或“第七”或“第八”的存在。
应理解,在此所描述的层、特性、组件被描绘于相对于彼此的特定维度,像是结构性维度或方向,举例来说,在一些实施例中,为了简化及容易了解,相同的实际维度本质上与在此所绘制的不同。
除此之外,在此使用的“示范性”意谓著作为示例、实例或说明。这里被描述为“示范性”的任意方面或设计都并非必然要被解释为优于其他方面或设计。如本说明书所使用的“或者”意味着包含性的“或者”而不是排他性的“或者”。除此之外,除非另外指明或者从上下文明确是指向单数形式,否则如本说明书和权利要求书中所使用的,冠词“一”或“一个”(“a”和“an”)通常可以被解释为表示“一个或多个”。此外,至少A及B之一或类似的用语意味着“A或B”或“A及B”。除此之外,术语“包括”、“包含”、“具有”、“有”或其变形用于详细描述和/或权利要求书中,这样的术语旨在为和术语“包括”类似的方式包括。
虽然已经表示出关于一种或多种实施方式并描述了本发明,但是基于对该说明书和附图的阅读和理解,对于本领域其他技术人员而言将会出现等同的变化和修改形式。本说明书包括所有这样的修改和变化并且仅由所附的权利要求书的范围所限定。特别地,关于以上所描述组件(例如,部件、资源等)所执行的各种功能,即使在结构上与执行这里所说明的本说明书的示范性实施例方式中的功能所公开的结构不等同,除非另作说明,否则被用来描述这样的组件的术语意在与执行(例如,在功能上等同的)所描述组件的指定功能的任意组件相对应。此外,虽然仅关于若干实施方式之一公开了本发明的特定特征,但是由于对于给定或特定应用而言可能是所期望并有利的,所以这样的特征可以与其他实施方式的一个或多个其他特征相结合。
Claims (13)
1.一种印刷电路板的布线方法,该印刷电路板的布线方法包括:
提供一印刷电路板,该印刷电路板包括一第一层,该第一层具有一芯片区、一保护组件区、一输入/输出端口区;其中该保护组件区位于该芯片区及该输入/输出端口区之间;
在该保护组件区形成一第一焊盘、一第二焊盘、一第三焊盘、一第四焊盘、一第五焊盘、一第六焊盘,用于电性连接构装于该印刷电路板上使用6-pinSOT32封装的一静电防护组件的多个引脚,其中该第二焊盘用于电性连接该等引脚中的一接地引脚及该第五焊盘用于电性连接该等引脚中的一电源引脚;
在该芯片区形成一第一发射信号焊盘及一第二发射信号焊盘,用于电性连接构装于该印刷电路板上的一芯片的一发射端,以及形成一第三接收信号焊盘及一第四接收信号焊盘,用于分别电性连接构装于该印刷电路板上的该芯片的一接收端;
在该输入/输出端口区形成一第一接收信号焊盘及一第二接收信号焊盘,用于电性连接构装于该印刷电路板上的一装置的一接收端,以及形成一第三发射信号焊盘及一第四发射信号焊盘,用于电性连接构装于该印刷电路板上的该装置的一发射端;
在该第一层形成一第一路径,用以连通该第一发射信号焊盘、该第一焊盘、该第一接收信号焊盘;
在该第一层形成一第二路径,用以连通该第二发射信号焊盘、该第六焊盘、该第二接收信号焊盘;
在该第一层形成一第三路径,用以连通该第三接收信号焊盘、该第四焊盘、该第三发射信号焊盘;以及
在该第一层形成一第四路径,用以连通该第四接收信号焊盘、该第三焊盘、该第四发射信号焊盘。
2.如权利要求1所述的印刷电路板的布线方法,其中:
该第一焊盘、该第二焊盘、该第三焊盘位于该组件保护区的一侧,该侧与该芯片区相邻;以及
该第四焊盘、该第五焊盘、该第六焊盘位于该侧的相反侧,该相反侧与该输入/输出端口区相邻。
3.如权利要求2所述的印刷电路板的布线方法,其中:
该第一路径的一部分位于该第一焊盘至该第一接收信号焊盘之间,且相邻于该第六焊盘,但不相邻于该第四焊盘或该第五焊盘;
该第二路径的一部分位于该第二发射信号焊盘及该第六焊盘之间,且位于该第一焊盘及该第二焊盘之间;
该第三路径的一部分位于该第三接收信号焊盘及该第四焊盘之间,且位于该第二焊盘及该第三焊盘之间;以及
该第四路径的一部分位于该第三焊盘至该第四发射信号焊盘之间,且相邻于该第四焊盘,但不相邻于该第五焊盘或该第六焊盘。
4.如权利要求3所述的印刷电路板的布线方法,其中:
该第一路径的另一部分位于该第一发射信号焊盘与该第一焊盘之间;以及
该第二路径的另一部分位于该第六焊盘与该第二接收信号焊盘之间;
其中该第一路径的该另一部分与该第二路径的该另一部分位于同一水平面上。
5.如权利要求4所述的印刷电路板的布线方法,其中该第一路径与该第二路径在布局上以该第二焊盘及该第五焊盘的连线作为中心线镜像对称该第三路径与该第四路径。
6.如权利要求1、2、3、4或5所述的印刷电路板的布线方法,其中该印刷电路板还包括一第二层,该第二层位于该第一层的下方;将该第二层位于该第一焊盘、该第三焊盘、该第四焊盘、该第六焊盘正下方的部分挖空以形成多个空区块,该等空区块的形状与该第一焊盘、该第三焊盘、该第四焊盘、该第六焊盘的形状相同。
7.一种印刷电路板,该印刷电路板包括:
一第一层,该第一层具有一芯片区、一保护组件区、一输入/输出端口区;其中该保护组件区位于该芯片区及该输入/输出端口区之间;
一第一焊盘、一第二焊盘、一第三焊盘、一第四焊盘、一第五焊盘、一第六焊盘,该等焊盘形成于该保护组件区,用于电性连接构装于该印刷电路板上使用6-pinSOT32封装的一静电防护组件的多个引脚,其中该第二焊盘用于电性连接该等引脚中的一接地引脚及该第五焊盘用于电性连接该等引脚中的一电源引脚;
一第一发射信号焊盘及一第二发射信号焊盘,该第一发射信号焊盘及该第二发射信号焊盘形成于该芯片区,用于电性连接构装于该印刷电路板上的一芯片的一发射端;
一第三接收信号焊盘及一第四接收信号焊盘,该第三接收信号焊盘及该第四接收信号焊盘形成于该芯片区,用于分别电性连接构装于该印刷电路板上的该芯片的一接收端;
一第一接收信号焊盘及一第二接收信号焊盘,该第一接收信号焊盘及该第二接收信号焊盘形成于该输入/输出端口区,用于电性连接构装于该印刷电路板上的一装置的一接收端;
一第三发射信号焊盘及一第四发射信号焊盘,该第三发射信号焊盘及该第四发射信号焊盘形成于该输入/输出端口区,用于电性连接构装于该印刷电路板上的该装置的一发射端;
一第一路径,该第一路径形成于该第一层,用以连通该第一发射信号焊盘、该第一焊盘、该第一接收信号焊盘;
一第二路径,该第二路径形成于该第一层,用以连通该第二发射信号焊盘、该第六焊盘、该第二接收信号焊盘;
一第三路径,该第三路径形成于该第一层,用以连通该第三接收信号焊盘、该第四焊盘、该第三发射信号焊盘;以及
一第四路径,该第四路径形成于该第一层,用以连通该第四接收信号焊盘、该第三焊盘、该第四发射信号焊盘。
8.如权利要求7所述的印刷电路板,其中该第一焊盘、该第二焊盘、该第三焊盘位于该组件保护区的一侧,该侧与该芯片区相邻;该第四焊盘、该第五焊盘、该第六焊盘位于该侧的相反侧,该相反侧与该输入/输出端口区相邻。
9.如权利要求8所述的印刷电路板,其中:
该第一路径的一部分位于该第一焊盘至该第一接收信号焊盘之间,且相邻于该第六焊盘,但不相邻于该第四焊盘或该第五焊盘;
该第二路径的一部分位于该第二发射信号焊盘及该第六焊盘之间,且位于该第一焊盘及该第二焊盘之间;
该第三路径的一部分位于该第三接收信号焊盘及该第四焊盘之间,且位于该第二焊盘及该第三焊盘之间;以及
该第四路径的一部分位于该第三焊盘至该第四发射信号焊盘之间,且相邻于该第四焊盘,但不相邻于该第五焊盘或该第六焊盘。
10.如权利要求8所述的印刷电路板,其中:
该第一路径的另一部分位于该第一发射信号焊盘与该第一焊盘之间;以及
该第二路径的另一部分位于该第六焊盘与该第二接收信号焊盘之间;
其中该第一路径的该另一部分与该第二路径的该另一部分位于同一水平面上。
11.如权利要求10所述的印刷电路板,其中该第一路径与该第二路径在布局上以该第二焊盘及该第五焊盘的连线作为中心线镜像对称该第三路径与该第四路径。
12.如权利要求7、8、9、10或11所述的印刷电路板,其中该印刷电路板还包括一第二层,该第二层位于该第一层的下方;将该第二层位于该第一焊盘、该第三焊盘、该第四焊盘、该第六焊盘正下方的部分挖空以形成多个空区块,该等空区块的形状与该第一焊盘、该第三焊盘、该第四焊盘、该第六焊盘的形状相同。
13.一种电子装置,该电子装置包括:
一如权利要求7所述的印刷电路板;
一芯片,该芯片具有一信号发射端及一信号输出端,并构装于该印刷电路板上的该芯片区;其中该信号发射端电性连接该第一发射信号焊盘及该第二发射信号焊盘;其中该信号接收端电性连接该第三接收信号焊盘及该第四接收信号焊盘;
一静电防护组件,该静电防护组件使用6-pinSOT23封装,该静电防护组件具有多个引脚,并通过该等引脚构装于该印刷电路板上的该保护组件区;其中该等引脚的一接地引脚用于电性连接该第二焊盘;其中该等引脚的一电源引脚用于电性连接该第五焊盘;以及
一输入/输出端口连接器,该输入/输出端口连接器具有一发射端及一接收端,并构装于该印刷电路板上的该输入/输出端口区;其中该接收端电性连接该第一接收信号焊盘及该第二接收信号焊盘;其中该发射端电性连接该第三发射信号焊盘及该第四发射信号焊盘。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103124087A TWI565376B (zh) | 2014-07-14 | 2014-07-14 | 印刷電路板的佈線方法、印刷電路板及電子裝置 |
TW103124087 | 2014-07-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105282967A true CN105282967A (zh) | 2016-01-27 |
CN105282967B CN105282967B (zh) | 2017-12-08 |
Family
ID=55151058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410365721.2A Active CN105282967B (zh) | 2014-07-14 | 2014-07-29 | 印刷电路板的布线方法、印刷电路板及电子装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN105282967B (zh) |
TW (1) | TWI565376B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107529022A (zh) * | 2016-06-21 | 2017-12-29 | 中兴通讯股份有限公司 | Av接口电路及其制造方法 |
CN111818724A (zh) * | 2020-09-10 | 2020-10-23 | 武汉精测电子集团股份有限公司 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080310059A1 (en) * | 2007-06-12 | 2008-12-18 | Te-Chang Wu | Esd protection design method and related circuit thereof |
CN101631425A (zh) * | 2008-07-15 | 2010-01-20 | 鸿富锦精密工业(深圳)有限公司 | 电路板及其共存布线方法 |
CN101877935A (zh) * | 2009-04-29 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN102339332A (zh) * | 2010-07-19 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 差分信号走线布线系统及方法 |
CN103366023A (zh) * | 2012-03-26 | 2013-10-23 | 鸿富锦精密工业(深圳)有限公司 | 差分信号走线布线系统及方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6876836B2 (en) * | 2002-07-25 | 2005-04-05 | Integrated Programmable Communications, Inc. | Layout of wireless communication circuit on a printed circuit board |
US7199603B2 (en) * | 2004-07-30 | 2007-04-03 | Microchip Technology Incorporated | Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device |
US7893531B2 (en) * | 2007-09-28 | 2011-02-22 | Oracle America, Inc. | Integrated-circuit package for proximity communication |
TWI452665B (zh) * | 2010-11-26 | 2014-09-11 | 矽品精密工業股份有限公司 | 具防靜電破壞及防電磁波干擾之封裝件及其製法 |
TW201351175A (zh) * | 2012-06-01 | 2013-12-16 | Wistron Corp | 印刷電路板的線路佈局方法、電子裝置及電腦可讀取記錄媒體 |
-
2014
- 2014-07-14 TW TW103124087A patent/TWI565376B/zh active
- 2014-07-29 CN CN201410365721.2A patent/CN105282967B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080310059A1 (en) * | 2007-06-12 | 2008-12-18 | Te-Chang Wu | Esd protection design method and related circuit thereof |
CN101631425A (zh) * | 2008-07-15 | 2010-01-20 | 鸿富锦精密工业(深圳)有限公司 | 电路板及其共存布线方法 |
CN101877935A (zh) * | 2009-04-29 | 2010-11-03 | 鸿富锦精密工业(深圳)有限公司 | 主板布局布线方法及利用该方法布局布线的主板 |
CN102339332A (zh) * | 2010-07-19 | 2012-02-01 | 鸿富锦精密工业(深圳)有限公司 | 差分信号走线布线系统及方法 |
CN103366023A (zh) * | 2012-03-26 | 2013-10-23 | 鸿富锦精密工业(深圳)有限公司 | 差分信号走线布线系统及方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107529022A (zh) * | 2016-06-21 | 2017-12-29 | 中兴通讯股份有限公司 | Av接口电路及其制造方法 |
CN107529022B (zh) * | 2016-06-21 | 2021-12-07 | 中兴通讯股份有限公司 | Av接口电路及其制造方法 |
CN111818724A (zh) * | 2020-09-10 | 2020-10-23 | 武汉精测电子集团股份有限公司 | 一种用于静电防护器件布线的pcb板结构及信号测试设备 |
Also Published As
Publication number | Publication date |
---|---|
TW201603668A (zh) | 2016-01-16 |
CN105282967B (zh) | 2017-12-08 |
TWI565376B (zh) | 2017-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761524B2 (ja) | プリント配線板及びプリント回路板 | |
CN201364900Y (zh) | 一种多电源域集成电路的静电放电保护装置 | |
CN102656755B (zh) | 基板安装连接器 | |
US11019724B2 (en) | Printed circuit board and communications device | |
CN105282967A (zh) | 印刷电路板的布线方法、印刷电路板及电子装置 | |
US9788428B2 (en) | Stack structure of circuit board | |
CN104900632A (zh) | 信号线屏蔽结构 | |
CN105591200A (zh) | 基于纯金属边框的天线及移动终端 | |
CN106170173B (zh) | 电路基板 | |
KR101947807B1 (ko) | 평판 표시장치의 신호 배선들을 연결하는 단락 배선 구조 | |
WO2017183352A1 (ja) | 半導体チップおよびこれを備えた半導体装置 | |
CN109546387A (zh) | 共用气穴的公端基座 | |
CN107801291B (zh) | 静电放电保护装置及静电放电的保护方法 | |
US20130178112A1 (en) | Connection Interface and Cable | |
US9437671B2 (en) | Power and signal extender and related circuit board | |
US9565765B2 (en) | Printed circuit board | |
US20210368614A1 (en) | Power line structure | |
CN209119398U (zh) | 共用气穴的公端基座 | |
US8549257B2 (en) | Area efficient arrangement of interface devices within an integrated circuit | |
US10446516B2 (en) | Semiconductor package structure | |
CN203165874U (zh) | 一种改进的集成电路封装体 | |
US6281580B1 (en) | LSI package and inner lead wiring method for same | |
CN109817613B (zh) | 电路板以及布局结构 | |
CN104427741A (zh) | 减少外界静电干扰对信号线影响的电子装置 | |
US10149378B2 (en) | Communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |