JP4761524B2 - プリント配線板及びプリント回路板 - Google Patents

プリント配線板及びプリント回路板 Download PDF

Info

Publication number
JP4761524B2
JP4761524B2 JP2005262986A JP2005262986A JP4761524B2 JP 4761524 B2 JP4761524 B2 JP 4761524B2 JP 2005262986 A JP2005262986 A JP 2005262986A JP 2005262986 A JP2005262986 A JP 2005262986A JP 4761524 B2 JP4761524 B2 JP 4761524B2
Authority
JP
Japan
Prior art keywords
differential signal
wiring
terminal
wiring board
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005262986A
Other languages
English (en)
Other versions
JP2006128633A (ja
Inventor
徹 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005262986A priority Critical patent/JP4761524B2/ja
Priority to US11/237,508 priority patent/US7277298B2/en
Publication of JP2006128633A publication Critical patent/JP2006128633A/ja
Application granted granted Critical
Publication of JP4761524B2 publication Critical patent/JP4761524B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、多端子の半導体装置をプリント配線板に実装する技術に関し、特に多数の端子が平面状に配列された多端子素子を、プリント配線板に実装する技術に関するものである。
近年、パーソナルコンピュータに代表される電子機器には、ＵＳＢ、ＩＥＥＥ１３９４といった外部Ｉ／Ｆ（インターフェイス）が搭載されている。これらは、信号線の数（バス幅）を低減したうえで、バンド幅を確保するために、周波数に換算して数百メガヘルツに相当するパルス幅の、高速な信号を伝送している。また、高速性とノイズ耐性を確保するために数１０ｍＶ程度の低振幅な差動信号が用いられている。これらの高速Ｉ／Ｆの信号は、機器内のプリント配線板では、それぞれのＩ／Ｆの規格に合わせた差動インピーダンスに整合された信号ラインによって配線されている。これは、プリント配線板上で、差動信号の反射や減衰による、信号品質の低下を避けるためである。
また、差動信号配線は差動インピーダンスマッチングをとった上で、少なくとも２本、専用ＧＮＤ（グラウンド）配線が必要となる。そのため２本の差動信号配線と２本のＧＮＤ配線を、同一経路にて配線する必要があるために信号群の配線幅が広くなる。
例えばＵＳＢの差動インピーダンス９０Ωを第１層に配線し、第２層のＧＮＤとの間の絶縁層厚が０．２ｍｍで誘電率が４．５の場合を例にとって説明する。この配線の幅を市販の伝送線路シミュレータによって算出すると、SPACE/LINE/SPACE/LINE/SPACE＝３００μｍ＋１７５μｍ＋１２５μｍ＋１７５μｍ＋３００μｍ＝１０７５μｍとなる。すなわち両端のクリアランスを含む配線群の全幅は約１．０ｍｍになる。尚、この時の基板の設計最小値はＬ／Ｓ＝０．１２５／０．１２５ｍｍとして計算している。
このような配線を、１．０ｍｍピッチで信号がアサインされているＢＧＡ信号端子から、インピーダンスのミスマッチ無く、引き出すためには、外側から１〜３列目までのボールに差動信号をアサインしなければならない。
これは４列目以降にアサインすると、１〜３列目までの他の信号の配線引出しに起因するスルーホールランドが障害になり、１．０ｍｍの信号線群を通せないからである。たとえば、スルーホールランド径０．６ｍｍ、スルーホールピッチが１．０ｍｍの場合スルーホールランド間距離は０．４ｍｍであり、１．０ｍｍの信号線群は通らない。
特開２０００−３４９１９２号公報（特許文献１）には、ＢＧＡ（ボール・グリッド・アレイ）パッケージを実装したプリント配線板が開示されている。特許文献１においては、高速差動信号を最も外側のピンにアサインして、配線引出しを容易にするとともに、他の信号との相互干渉を避ける方法が提案されている。
また、一般に信号配線の長さが波形に反射等の影響を与えるのは、信号が線路を往復する時間が、信号の立上がり時間を越える領域からである。通常、台形波の立上がり時間は、周期の５％程度である（碓井 有三「ボード設計者のための分布定数回路のすべて」（２０００年）自費出版参照）。
たとえば周波数１００ＭＨｚであれば周期は１０ｎｓｅｃであり、立ち上がり時間は０．５ｎｓｅｃとなる。ここで信号が線路を往復する時間が、信号の立上り時間を越える領域を、一般のＦＲ４基板上での信号伝搬速度０．００６ｎｓｅｃ／ｍｍで換算すると相当する往復長さは０．５／０．００６＝８３．３ｍｍ となる。片道では、８３．３／２＝ 約４２ｍｍである。すなわち４２ｍｍ以上の長さの線路のインピーダンスのミスマッチが波形品位に大きな影響を与えることになる。
ここで、ＢＧＡパッケージを形成するインターポーザ基板上では、プリント配線板上と異なり、配線密度が高いために、インピーダンス整合した配線を作成するのは非常に困難である。一般に広く用いられているＢＧＡパッケージの一辺は５０ｍｍ以下であり、中心からの最大距離は約３５ｍｍ（対角線の半分の長さ）である。そのために、問題となる配線長に対して、インターポーザ上での配線は充分短かく、プリント配線板上の配線長だけを考慮していれば、問題はなかった。
特開２０００−３４９１９２号公報
しかしながら信号の高速化によって周波数は増大し、５００ＭＨｚ相当の信号や、それ以上の周波数相当の信号を利用せざるを得なくなってきつつある。
そして、前述の計算を、周波数５００ＭＨｚにあてはめると、信号反射が問題となる配線長は８ｍｍである。すなわち８ｍｍ以上の長さの線路のインピーダンスのミスマッチが波形品位に大きな影響を与えることになる。
したがって従来は問題とならなかった、インターポーザ上での配線長が、波形品位に大きな影響を及ぼすようになってきたため、高速差動信号ピンはＢＧＡの内周部方向にアサインせざるを得なくなる。しかしながらこの場合、プリント配線板上における端子からの配線の引出しが困難となる。そのため、波形品位を保持して、配線を行なうためには、高価なＩＶＨ配線板や、ビルドアップ配線板を使用しなくてはならないという大きな問題が生じてきた。
本発明は上述した課題に鑑みてなされたものであり、その目的は、ＢＧＡの内周方向に高速差動信号ピンを配置した場合でも、安価にプリント配線板上での配線を行なえるようにすることである。
上述した課題を解決し、目的を達成するために、本発明に係わるプリント配線板は、少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が実装される、２層以上の配線層を有するプリント配線板であって、前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記１対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、電気的に接続されておらず、スルーホールへの接続もされていないことを特徴とする。
また、本発明に係わるプリント配線板は、少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が実装される、２層以上の配線層を有するプリント配線板であって、前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記１対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、お互いが接続された同電位のランドであることを特徴とする。
また、本発明に係わるプリント回路板は、少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が、２層以上の配線層を有するプリント配線板に実装されたプリント回路板であって、前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記１対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、電気的に接続されていない、もしくは同電位であることを特徴とする。
本発明によれば、ＢＧＡの内周方向に高速差動信号ピンを配置した場合でも、安価にプリント配線板上での配線を行うことが可能となる。
以下、本発明の好適な一実施形態について、図面を参照して詳細に説明する。
図１Ａは、本発明の一実施形態に係わるＢＧＡ部品を、プリント配線板に実装したときの斜視図である。図中２０はＩＣチップ、１はＩＣチップ２０を搭載しているインターポーザ基板である。ＩＣチップ２０を搭載しているインターポーザ基板１からなるＢＧＡ部品は、ボールはんだ３０を介して、プリント配線板１００に実装されている。
図１Ｂは、本発明の一実施形態に係わるＢＧＡ（ボール・グリッド・アレイ）部品を上面から透視して見たマトリクス状に配置された端子配置を示す模式図である。ここでのＢＧＡ部品は、辺縁部に端子をもつペリフェラル型である。
図１Ｂにおいて、１はインターポーザ基板であり、ここでは約半分の状態を表している。２は差動信号端子である。差動信号なので端子は２つある。差動信号端子２と差動信号端子２の直近の辺との間にある端子３は、本実施形態ではＮＣ端子（電気的非接続端子）にアサインされている。端子３は差動信号端子２の一方と同じ列であり、それよりも外周に位置する接続用端子である。その他の信号端子および、電源端子、ＧＮＤ端子は、本実施形態の特徴的な端子群と区別するためにＳで表示されている。なお、以下では、実際に配線の必要がない端子以外に、後述するＧＮＤ端子などの同電位端子のように、個別に配線することが不要な端子も含めてＮＣ端子（電気的非接続端子）と呼ぶことにする。なお、個別に配線することが不要な端子とは、後述するプリント配線板の第２の信号配線層を用いずに、第１の信号配線層だけでまとめて配線が可能な端子のことを言う。また、このＮＣ端子に対応するプリント配線板側のパッドをＮＣパッドと呼ぶ。
図２は、図１Ｂに示した本実施形態のＢＧＡ部品が搭載される、プリント配線板の信号配線層の透視模式図であり、差動信号端子付近の拡大図である。また、図３は図２のプリント配線板の第１の配線層のみの模式図であり、図４は第２の信号配線層のみの模式図である。
図中ではＢＧＡ部品搭載パッドの一部と、プリント配線板１００上の、配線の引出しが示されており、ここでは図示した端子のうちの全端子の配線の引出しを記載している。
また、ここでは、プリント配線板として４層板を想定している。電源層、およびＧＮＤ層の２層を内層に含む４層板における２つの表層が信号配線層を構成している。これをそれぞれ第１の信号配線層、および第２の信号配線層と呼ぶ。ＢＧＡ部品の実装される層を第１の信号配線層とし、第１の信号配線層の配線は実線４で、第２の信号配線層の配線は破線５で表わされている。また、スルーホールおよびスルーホールランドは黒丸で表されている。
ここで、プリント配線板のＢＧＡ搭載パッド７のピッチは、信号配線が１本通過できる間隔をもつサイズに設定されている。したがって、図に示すようにＢＧＡパッドの外側から１列目と２列目の接続端子の信号は、第１の信号配線層にて配線が可能である。
そして、第３列目の信号は、第１の信号配線層での配線経路が無くなるため、スルーホール６ａを介して、第２の信号配線層での配線が必要になる。このときスルーホールの並ぶピッチは、パッド間に配置するため、ＢＧＡピッチとほぼ同一となる。
第４列目に配置された差動信号端子用パッド９は、やはり、スルーホール６ｂを介して、第２の信号配線層に配線されるものであるが、第３列の信号引出しのために配置されたスルーホール６ａの間を配線しなければならない。このとき、既に述べたように、スルーホールの並ぶピッチは、パッド間に配置されるため、ＢＧＡピッチとほぼ同一となる。そのため、通常パッド間には信号線は１本しか通すことができない。すなわち差動信号配線を平行して引き出することはできない。
そこで図２では、プリント配線板側のＢＧＡ部品のＮＣ端子３に対応する位置に、スルーホールが不要であるＮＣ（電気的非接続）パッド群８が設けられている。このＮＣパッド群８は、電気的に非接続で良いため、スルーホールを介して配線を、第２の信号配線層に引き出す必要はない。すなわち、第２の信号配線層における、ＮＣパッド群８の下部において、スルーホールの間隔は、少なくとも１ピッチ分広がっている。このピッチが広がった部分を用いて、容易に所望のインピーダンスに基づいた配線幅の差動信号配線１１を配置している。
なお、差動信号配線の幅は、市販の伝送線路シミュレータや電磁界シミュレータによって、線路インピーダンス値、各層の寸法、物性値を元に、容易に算出することが可能である。これによって所望のインピーダンス値の差動配線群の幅を求められる。
また、本実施形態の、第２の信号配線層における差動配線群が配線される領域の幅は、差動配線群に近接するスルーホールランド及び／又は他の信号配線との間隔によって決まる。図４においては、 差動配線群を配置できる領域の幅は、スルーホールランド１０と他の信号配線１４との間隔１２によって決められる。この間隔は、本実施形態におけるＮＣパッド群８の列数を増加することによって拡大できるので、本実施形態のＮＣパッド群の列数を増加すれば、いかなる幅の差動配線群においても、所望のインピーダンスの配線を、第２の信号配線層に配置することができる。
また、ＮＣ端子群が、ＧＮＤ電位や電源電位といった同電位の端子群でも良く、同電位の場合は、同電位の端子同士が第１の信号配線層にて配線される。
またさらに、ここではペリフェラル型のＢＧＡで説明しているが、フルマトリクス型でも、中央部にも端子を持つペリフェラル型でも良い。
次に、具体的な実施例について説明する。
（実施例１）
図５は、ＢＧＡ部品のＮＣ端子群を同電位のＧＮＤ電位端子にアサインした場合の、プリント配線板の信号配線層の透視模式図であり、差動信号端子付近を拡大した模式図である。また、図６は図５のプリント配線板の第１の配線層のみの模式図であり、図７は第２の信号配線層のみの模式図である。
ここでは、ＢＧＡ接続パッド７の直径０．５ｍｍ、ピッチ１．０ｍｍ、スルーホールランド６の直径０．６ｍｍであり、配線の最小Ｌ／Ｓ は ０．１２５／０．１２５ｍｍである。ＢＧＡ接続パッド間の距離は、
ボールピッチ−接続パッド径の半分−接続パッド径の半分であり、すなわち、
１−（０．５／２）−（０．５／２）＝０．５ｍｍ
となるため、Ｌ／Ｓ が ０．１２５／０．１２５ｍｍの配線は１本だけが通せる。したがって第３列目よりも内側の接続パッドからの配線は、スルーホールを介して第２の信号配線層に配置する必要がある。
差動信号端子が接続されるパッド９からの配線の方法は、上記の実施形態で説明した方法と同じである。
図６からわかるように、同電位とされた端子が接続される３個の接続パッド（ＧＮＤパッド）１３は、同電位であるために第１の信号配線層で、各々が配線によって接続され、引き出される。特に、本来はスルーホールが必要な第３列目のパッドにおいても、スルーホールを設けることなく、配線されている。
図７からわかるように、スルーホールが不要なＮＣパッド群１３の存在によりスルーホールランド６が排除された領域に差動信号配線１１が配置されている。
ここでは差動信号配線１１の配線幅は、差動インピーダンス９０Ω、プリント配線板の物性値として、絶縁層厚が０．２ｍｍで誘電率が４．５にて、市販の伝送線路シミュレータによって算出しており、
SPACE/LINE/SPACE/LINE/SPACE＝３００μｍ＋１７５μｍ＋１２５μｍ＋１７５μｍ＋３００μｍ＝１０７５μｍ
となり、クリアランス込みの全体の幅は１．０７５ｍｍである。
差動信号配線１１の配線領域での最も狭い部分は１２の部分であり、これはスルーホールランド１０と第４列から引き出された信号配線１４の間である。
この間隔は、
（ＢＧＡパッドピッチ×２）−左スルーホールランドの半径−右スルーホールランドの半径−クリアランス−（信号配線１４の配線幅）
で表される。
具体的には（１．０×２）−０．３−０．３−０．１２５−０．１２５＝１．１５ｍｍであり、１．０７５ｍｍの差動信号は、インピーダンスの不整合なく配線できる。本実施形態を適用しなかった場合には１５で示されるスルーホールランドと信号配線の間隔 が０．１５ｍｍであるために配線ができなかったり、インピーダンス不整合部分が発生してしまう。
以上のように、本実施形態によれば、配線層数を増加することなく、所望のインピーダンスの差動配線をプリント配線板上に配置することができる。
（実施例２）
図８は、中央部にも端子を持つペリフェラル型のＢＧＡに、ＮＣ端子として同電位の端子（ＧＮＤ電位端子）をアサインしたＢＧＡ部品を上面から透視して見た場合の端子配置を示す模式図である。
ここでは、差動信号端子２は中央部の端子位置に存在し、ＮＣ端子としての同電位端子１６との位置関係がオフセットした配置となっている。さらに、ここでは同電位端子１６が２列設けられている。
図９はＮＣ端子群を同電位のＧＮＤ電位端子にアサインしたＢＧＡ部品が搭載される、プリント配線板の信号配線層の透視模式図であり、差動信号端子付近を拡大した模式図である。また、図１０は図９のプリント配線板の第１の配線層のみの模式図であり、図１１は第２の信号配線層のみの模式図である。
ＮＣパッドとしての同電位パッド１３はＧＮＤ接続パッドであり、差動信号端子９とオフセットした位置に設けられている。また、設計ルールは、実施例１と同じで、ＢＧＡ接続パッド７の直径０．５ｍｍ、ピッチ１．０ｍｍ、スルーホールランド６の直径０．６ｍｍであり、配線の最小Ｌ／Ｓ は ０．１２５／０．１２５ｍｍである。したがって、ＢＧＡ接続パッド間の距離は実施例１と同じ０．５ｍｍであり、第３列目よりも内側の接続パッドからの配線は、スルーホールを介して第２の配線層に配置する必要がある。
図１０において、ＮＣ端子としての同電位とされた端子が接続される８個の接続パッド（ＮＣパッド）１３は、同電位であるために第１の配線層で、各々が配線によって接続され、引き出される。特に、本来はスルーホールが必要な第３列目および第４列目のパッドにおいても、スルーホールを設けることなく、配線されている。
図１１において。ＮＣパッドとしての同電位の端子パッドに隣接する、第３列、および第４列の接続パッドからの配線引出しのために設けられたスルーホールランド間の距離１２は、
（ＢＧＡパッドピッチ×２）−左スルーホールランドの半径−右スルーホールランドの半径で表され、具体的には（１．０×２）−０．３−０．３＝１．４ｍｍである。そのため、１．４ｍｍ以下の差動信号線群を、インピーダンスの不整合なく配置することが可能である。ＮＣパッドを用いない場合に許容される配線群の幅は１５の間隔となり、０．４ｍｍで、差動信号線を配置することができない。
さらに、差動信号端子９（ＢＧＡ上では２）と、ＮＣパッド群８（ＢＧＡ上ではＮＣ端子３）の位置関係は、直線上にあっても良いし、配線が可能な範囲で位置がオフセットしていても良い。図１２は、図１０及び図１１に示す場合よりも差動信号端子９とＮＣパッド群８をオフセットさせたときのプリント配線板を示している。
以上説明したように、上記の実施形態によれば、底面に多数の接続用端子が平面状に配列された多端子素子において、直近の辺の外側から数えて、「パッド間に通せる信号本数＋２」よりも内側に差動信号端子が配置されているとき、ＢＧＡ部品の差動信号端子が接続されるパッドと、該差動信号パッドから直近の辺までの間にある接続パッド群を少なくとも１列、電気的非接続（ＮＣ）パッドまたは同電位パッドとすることで、２層以上の配線層を持つプリント配線板上の、差動信号端子が接続されるパッドと該差動信号端子から直近の辺までの間にある接続パッド群のスルーホールを排除できる。それによって、ＮＣパッド群又は同電位パッド群の直下の、第２の信号配線層での配線可能な領域を広げ、所望のインピーダンスの差動信号を容易にかつ、少ない配線層で配線できる多端子素子部品およびプリント配線板を提供することができる。
本発明の一実施形態に係わるＢＧＡ部品を、プリント配線板に実装したときの斜視図である。 本発明の一実施形態に係わるＢＧＡ（ボール・グリッド・アレイ）部品を上面から透視して見た端子配置を示す模式図である。 図１Ｂに示したＢＧＡ部品が搭載される、プリント配線板の信号配線層の透視模式図であり、差動信号パッド付近の拡大図である。 図２のプリント配線板の第１の配線層のみの模式図である。 図２のプリント配線板の第２の信号配線層のみの模式図である。 ＢＧＡ部品のＮＣ端子群を同電位のＧＮＤ電位端子にアサインした場合の、プリント配線板の信号配線層の透視模式図である。 図５のプリント配線板における第１の配線層のみを上面から見た模式図である。 図５のプリント配線板の第２の配線層のみを上面から見た模式図である。 中央部にも端子を持つペリフェラル型のＢＧＡに、ＮＣ端子として同電位の端子（ＧＮＤ電位端子）をアサインしたＢＧＡ部品を上面から透視して見た場合の端子配置を示す模式図である。 ＮＣ端子群を同電位のＧＮＤ電位端子にアサインしたＢＧＡ部品が搭載される、プリント配線板の信号配線層の透視模式図であり、差動信号端子付近を拡大した模式図である。 図９のプリント配線板における第１の配線層のみを上面から見た模式図である。 図９のプリント配線板における第２の配線層のみを上面から見た模式図である。 図１０及び図１１に示す場合よりも差動信号端子とＮＣパッド群をオフセットさせたときのプリント配線板を示す図である。
符号の説明
１ ＢＧＡ部品外形
２ 差動信号端子
３ ＮＣ端子
４ 第１の配線層の配線
５ 第２の配線層の配線
６ スルーホールおよびスルーホールランド
７ ＢＧＡ搭載パッド
８ ＮＣパッド
９ 差動信号端子用パッド
１０ スルーホール
１１ 差動信号配線
１２ スルーホールランドと信号配線との間隔
１３ 同電位の接続パッド
１４ 配線
１５ スルーホールランドと信号配線の間隔
１６ 同電位のＢＧＡ部品端子

Claims (8)

  1. 少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が実装される、２層以上の配線層を有するプリント配線板であって、
    前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記一対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、電気的に接続されておらず、スルーホールへの接続もされていないことを特徴とするプリント配線板。
  2. 前記差動信号配線は、前記差動信号端子に対応する差動信号用ランドの一方の差動信号用ランドと同じ行の下部において、前記多端子素子の外側に引き出すように配線されていることを特徴とする請求項１に記載のプリント配線板。
  3. 前記差動信号配線は、前記差動信号端子に対応する差動信号用ランドと同じ行から、オフセットした位置に配置されていることを特徴とする請求項１に記載のプリント配線板。
  4. 前記複数の接続用端子は、お互いが分離された外周部と該外周部に囲まれた中央部に形成されており、前記１対の差動信号端子は前記中央部に形成されており、前記差動信号配線は、前記中央部から、前記外周部を経由して引き出されていることを特徴とする請求項１に記載のプリント配線板。
  5. 少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が実装される、２層以上の配線層を有するプリント配線板であって、
    前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記１対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、お互いが接続された同電位のランドであることを特徴とするプリント配線板。
  6. 前記同電位のランドとは、グラウンド電位のランドであることを特徴とする請求項５に記載のプリント配線板。
  7. 前記同電位のランドとは、電源電位のランドであることを特徴とする請求項５に記載のプリント配線板。
  8. 少なくとも１対の差動信号端子を含む複数の接続用端子を有する多端子素子が、２層以上の配線層を有するプリント配線板に実装されたプリント回路板であって、
    前記多端子素子が実装される第１の配線層には、前記多端子素子の接続用端子に対応するマトリクス状の接続用ランドが形成されており、前記一対の差動信号端子に対応して設けられ、お互いが隣接して配置された差動信号用ランドから配線される差動信号配線は、前記第１の配線層とは異なる配線層において前記多端子素子の外側に引き出すように配線されており、前記プリント配線板を前記第１の配線層側からみた場合に、前記差動信号配線が形成されている領域にはスルーホールが形成されておらず、該領域に位置する前記接続用ランドは、電気的に接続されていない、もしくは同電位であることを特徴とするプリント回路板。
JP2005262986A 2004-09-28 2005-09-09 プリント配線板及びプリント回路板 Expired - Fee Related JP4761524B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005262986A JP4761524B2 (ja) 2004-09-28 2005-09-09 プリント配線板及びプリント回路板
US11/237,508 US7277298B2 (en) 2004-09-28 2005-09-27 Multi-terminal device and printed wiring board

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004282484 2004-09-28
JP2004282484 2004-09-28
JP2005262986A JP4761524B2 (ja) 2004-09-28 2005-09-09 プリント配線板及びプリント回路板

Publications (2)

Publication Number Publication Date
JP2006128633A JP2006128633A (ja) 2006-05-18
JP4761524B2 true JP4761524B2 (ja) 2011-08-31

Family

ID=36098071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005262986A Expired - Fee Related JP4761524B2 (ja) 2004-09-28 2005-09-09 プリント配線板及びプリント回路板

Country Status (2)

Country Link
US (1) US7277298B2 (ja)
JP (1) JP4761524B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100412506C (zh) * 2005-12-15 2008-08-20 鸿富锦精密工业（深圳）有限公司 差分信号线偏移量检查系统及方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
US7446398B2 (en) * 2006-08-01 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Bump pattern design for flip chip semiconductor package
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP5409996B2 (ja) 2006-12-25 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 多層プリント配線板
JP5120266B6 (ja) * 2007-01-31 2018-06-27 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009054957A (ja) * 2007-08-29 2009-03-12 Toshiba Corp 配線基板、この配線基板の設計方法、および電子装置
CN101677486A (zh) * 2008-09-19 2010-03-24 鸿富锦精密工业（深圳）有限公司 印刷电路板及其制作方法
JP2010219498A (ja) * 2009-02-20 2010-09-30 Elpida Memory Inc 半導体装置
JP5340047B2 (ja) * 2009-06-12 2013-11-13 パナソニック株式会社 半導体集積回路装置
JP5351063B2 (ja) 2010-01-13 2013-11-27 株式会社アドバンテスト コンタクト装置及び回路パッケージ
US20120112784A1 (en) * 2010-05-12 2012-05-10 Kohei Masuda Differential signal transmission line, ic package, and method for testing said differential signal transmission line and ic package
JP2015099890A (ja) * 2013-11-20 2015-05-28 株式会社東芝 半導体装置、及び半導体パッケージ
JP6371583B2 (ja) 2014-05-20 2018-08-08 ローム株式会社 半導体パッケージ、ｐｃｂ基板および半導体装置
KR102339899B1 (ko) 2014-12-12 2021-12-15 삼성전자주식회사 반도체 패키지, 모듈 기판 및 이를 포함하는 반도체 패키지 모듈
WO2016178281A1 (ja) * 2015-05-01 2016-11-10 株式会社日立製作所 電気信号伝送装置
US10032710B2 (en) * 2015-07-23 2018-07-24 Nvidia Corporation Via pattern to reduce crosstalk between differential signal pairs
JP6534312B2 (ja) 2015-07-31 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置
US9947611B2 (en) * 2016-01-29 2018-04-17 Palo Alto Research Center Incorporated Through hole arrays for flexible layer interconnects
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
JP6462926B2 (ja) * 2018-03-05 2019-01-30 東芝メモリ株式会社 ストレージ装置、及び電子機器
CN110087386A (zh) * 2019-05-30 2019-08-02 苏州浪潮智能科技有限公司 一种pcb板及一种终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167970A (ja) * 1997-08-25 1999-03-09 Fujitsu Ltd Ｌｓｉパッケージの配線構造
JP2004158754A (ja) * 2002-11-08 2004-06-03 Mitsubishi Electric Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349192A (ja) 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167970A (ja) * 1997-08-25 1999-03-09 Fujitsu Ltd Ｌｓｉパッケージの配線構造
JP2004158754A (ja) * 2002-11-08 2004-06-03 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JP2006128633A (ja) 2006-05-18
US20060065965A1 (en) 2006-03-30
US7277298B2 (en) 2007-10-02

Similar Documents

Publication Publication Date Title
JP4761524B2 (ja) プリント配線板及びプリント回路板
US8120927B2 (en) Printed circuit board
JP4746770B2 (ja) 半導体装置
KR101062538B1 (ko) 다층 회로기판을 연결하는 기술
US8742565B2 (en) Ball grid array with improved single-ended and differential signal performance
US7405473B1 (en) Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing
US11019724B2 (en) Printed circuit board and communications device
US6235997B1 (en) LSI package with equal length transmission Lines
KR100382088B1 (ko) 에리어 어레이형 반도체 장치
JPWO2009048154A1 (ja) 半導体装置及びその設計方法
JPS60500111A (ja) 半導体チツプパツケ−ジ
KR20030076404A (ko) 다층 회로기판에서 층수를 줄이는 기술
US10636741B2 (en) Printed wiring board
US9681554B2 (en) Printed circuit board
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
EP1075026A2 (en) Multilayer circuit board layout
US11764151B2 (en) Connection of several circuits of an electronic chip
EP1714530B1 (en) Method for increasing a routing density for a circuit board and such a circuit board
JP2010192767A (ja) 配線基板及び半導体装置
CN215988713U (zh) 一种基板及其封装结构
CN109509737B (zh) 电子封装构件以及电路布局结构
CN113571480A (zh) 一种基板及其封装结构
KR20040106252A (ko) 반도체 장치
JP6379428B2 (ja) コネクタ、光電子接続部、及び、電子デバイスを製造する方法
JP2012089541A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110606

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4761524

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees