JP6371583B2 - 半導体パッケージ、ｐｃｂ基板および半導体装置 - Google Patents

半導体パッケージ、ｐｃｂ基板および半導体装置 Download PDF

Info

Publication number
JP6371583B2
JP6371583B2 JP2014103951A JP2014103951A JP6371583B2 JP 6371583 B2 JP6371583 B2 JP 6371583B2 JP 2014103951 A JP2014103951 A JP 2014103951A JP 2014103951 A JP2014103951 A JP 2014103951A JP 6371583 B2 JP6371583 B2 JP 6371583B2
Authority
JP
Japan
Prior art keywords
semiconductor package
disposed
balls
pcb substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014103951A
Other languages
English (en)
Other versions
JP2015220381A (ja
Inventor
丸子　亜登
亜登 丸子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014103951A priority Critical patent/JP6371583B2/ja
Priority to US14/716,102 priority patent/US9418957B2/en
Publication of JP2015220381A publication Critical patent/JP2015220381A/ja
Priority to US15/222,162 priority patent/US9698111B2/en
Priority to US15/616,444 priority patent/US10090263B2/en
Application granted granted Critical
Publication of JP6371583B2 publication Critical patent/JP6371583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1623—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体パッケージ、ＰＣＢ基板および半導体装置に関し、特にボールグリッドアレイ（ＢＧＡ：Ball Grid Array）／ランドグリッドアレイ（ＬＧＡ：Land Grid Array）などのグリッドアレイパッケージにおいて、基板配線用にボールを削除若しくは非接続化している構造の半導体パッケージ、この半導体パッケージを搭載するＰＣＢ基板および、このＰＣＢ基板上に半導体パッケージを搭載した半導体装置に関する。
半導体集積回路チップの小型化、高機能化および高性能化を可能にするパッケージ構造として、ウェハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ:Wafer Level Chip Scale Package）、或いはＢＧＡ／ＬＧＡなどのグリッドアレイパッケージが開示されている（例えば、特許文献１〜４参照。）。
特開２０１１−０９１４５３号公報 特開２００８−１４１０１９号公報 特開２０１２−２５６９３５号公報 特開２００９−１０５２９７号公報
通常ＷＬ−ＣＳＰ／ＢＧＡ／ＬＧＡなどのパッケージをプリント回路基板（ＰＣＢ：（Printed Circuit Board、以下ＰＣＢ基板と称する）上に実装する場合、ＰＣＢ基板上、ボールに対応するランド間に配線を通すため、配線ピッチが狭くなり、ＰＣＢ基板のコストが高くなってしまう。
特にＷＬ−ＣＳＰの場合、チップサイズとボールサイズの関係は相反するものとなっており、チップサイズを小さくすると、ボールピッチが狭くなり、ＰＣＢ基板のコストが増加してしまう。逆に、ボールピッチを大きくすると、チップサイズが大きくなり、チップコストが増加してしまうという課題があった。
本発明の目的は、チップサイズを小さくすることができ、かつＰＣＢ基板上の配線幅を微細化する必要がなく、実装が容易で小型化可能な半導体パッケージ、およびこの半導体パッケージを搭載するＰＣＢ基板、およびこのＰＣＢ基板上に半導体パッケージを搭載した半導体装置を提供することにある。
上記目的を達成するための本発明の一態様によれば、半導体集積回路と、前記半導体集積回路上に配置される層間膜と、前記層間膜上に配置される再配線層と、前記再配線層上に配置されるポスト電極と、前記層間膜上に配置され、前記再配線層および前記ポスト電極を被覆する保護層と、前記ポスト電極上に配置され、前記再配線層と接続される複数のボールとを備え、前記複数のボールに対向してＰＣＢ基板上に配置され、前記複数のボールと接続可能な複数のランドの内、内側のランドと接続される内部配線の配線経路上に存在するボールを前記再配線層と非接続とした半導体パッケージが提供される。
また、本発明の他の態様によれば、絶縁基板と、前記絶縁基板上に、半導体パッケージの複数のボールに対向して配置され、前記複数のボールとそれぞれ接続可能な複数のランドと、前記絶縁基板上に配置され、前記複数のランドにそれぞれ接続される配線とを備え、前記絶縁基板上において内側に配置されるランドと接続される内部配線の配線経路上に存在するランドを半導体パッケージの再配線層と非接続としたＰＣＢ基板が提供される。
また、本発明の他の態様によれば、半導体集積回路と、前記半導体集積回路上に配置される層間膜と、前記層間膜上に配置される再配線層と、前記再配線層上に配置されるポスト電極と、前記層間膜上に配置され、前記再配線層および前記ポスト電極を被覆する保護層と、前記ポスト電極上に配置され、前記再配線層と接続されるボールとを備える半導体パッケージと、絶縁基板と、前記絶縁基板上に、前記ボールに対向して配置され、前記ボールと接続可能なランドと、前記絶縁基板上に配置され、前記ランドに接続される配線とを備えるＰＣＢ基板とを備え、前記絶縁基板上において内側に配置されるランドと接続される内部配線の配線経路上に存在するボールを前記再配線層と非接続とした半導体装置が提供される。
本発明によれば、チップサイズを小さくすることができ、かつＰＣＢ基板上の配線幅を微細化する必要がなく、実装が容易で小型化可能な半導体パッケージ、およびこの半導体パッケージを搭載するＰＣＢ基板、およびこのＰＣＢ基板上に半導体パッケージを搭載した半導体装置を提供することができる。
基本技術に係る半導体パッケージであって、半田バンプが形成される面と対向した表面側から観た模式的鳥瞰構成図。 図１のＩ−Ｉ線に沿う模式的断面構造であって、ＢＧＡからなる半田バンプを有する例。 図１のＩ−Ｉ線に沿う模式的断面構造であって、ＬＧＡからなる半田バンプを有する例。 基本技術に係る半導体パッケージをＰＣＢ基板上に配置する様子を示す模式的断面構造図。 基本技術に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置の模式的断面構造図。 基本技術に係る半導体パッケージを配置したＰＣＢ基板上に配置した別の例の半導体装置の模式的断面構造図。 基本技術に係る半導体パッケージであって、半田バンプが形成された側の面を示す模式的平面図。 図７に示された基本技術に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤが形成された側の面を示す模式的平面図。 ＰＣＢ基板において、ランドＬＮＤの配置を説明する模式的拡大図。 基本技術に係る半導体パッケージであって、半田バンプが形成された側の面において、０．５Ｌピッチで配置したＢＧＡの平面パターン構成図。 図１０に示された基本技術に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面において、０．５Ｌピッチで配置したＬＮＤおよびＬＮＤに接続される配線Ｗの平面パターン構成図。 基本技術に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置であって、図１１のＩＩＩ−ＩＩＩ線に対応した切断面における模式的断面構造図。 実施の形態に係る半導体パッケージであって、半田バンプが形成された側の面において、０．４Ｌピッチで配置したＢＧＡの平面パターン構成図。 図１３に示された実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面において、０．４Ｌピッチで配置したＬＮＤおよびＬＮＤに接続される配線Ｗの平面パターン構成図。 実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置であって、図１４のＩＩ−ＩＩ線に対応した切断面における模式的断面構造図（再配線層ＭＲＤとノンコンタクトとしたＢＭＰ（ＮＣ）を有する例）。 第１の実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置であって、図１４のＩＩ−ＩＩ線に対応した切断面における模式的断面構造図（ＢＭＰを削除した例）。 （ａ）図１５もしくは図１６に対応するボールの寸法ピッチの模式的説明図、（ｂ）図１７（ａ）に対応するランドＬＮＤおよび配線の寸法ピッチの模式的説明図。 実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置であって、図１４のＩＶ−ＩＶ線に対応した切断面における模式的断面構造図（再配線層ＭＲＤとノンコンタクトとしたＢＭＰ（ＮＣ）を有する例）。 実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置であって、図１４のＩＶ−ＩＶ線に対応した切断面における模式的断面構造図（ＢＭＰを削除した例）。 （ａ）図１８もしくは図１９に対応するボールの寸法ピッチの模式的説明図、（ｂ）図２０（ａ）に対応するランドＬＮＤおよび配線の寸法ピッチの模式的説明図。 実施の形態に係る半導体パッケージであって、半田バンプが形成された側の面において、直径Ｄ＝０．２５ＬのＢＭＰが、２Ｄ＝０．５Ｌピッチで１０×８個配置されたＢＧＡの平面パターン構成図。 図２１に示された実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面を示す平面パターン構成図。 実施の形態に係る半導体パッケージであって、半田バンプが形成された側の面において、直径Ｄ＝０．２ＬのＢＭＰが、２Ｄ＝０．４Ｌピッチで１０×８個配置されたＢＧＡを示す平面パターン構成図。 図２３に示された実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面を示す平面パターン構成図。 実施の形態に係る半導体装置であって、半田バンプが形成された側の面において、直径Ｄ＝０．１５ＬのＢＭＰが、２Ｄ＝０．３Ｌピッチで１０×８個配置されたＢＧＡを示す平面パターン構成図。 図２５に示された実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面を示す平面パターン構成図。 （ａ）比較例に係る半導体パッケージであって、直径Ｄ＝０．２５ＬのＢＭＰが、２Ｄ＝０．５Ｌピッチで５×５個配置されたＢＧＡを示す平面パターン構成図、（ｂ）図２７（ａ）に示された比較例に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面を示す平面パターン構成図。 実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面において、０．４Ｌピッチで配置したＬＮＤの平面パターン構成図。 比較例に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面において、０．４Ｌピッチで配置したＬＮＤの平面パターン構成図。 実施の形態に係る半導体パッケージを搭載するＰＣＢ基板のランドＬＮＤ形成面において、０．３Ｌピッチで配置したＬＮＤの平面パターン構成図。
次に、図面を参照して、実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
なお、本実施の形態において、シリコンウェハに形成された半導体集積回路をＬＳＩ（Large Scale Integration）と称し、このＬＳＩを収納したパッケージを半導体パッケージと称し、さらに、この半導体パッケージをＰＣＢ基板上に配置した全体構成を半導体装置と称するものとする。ＬＳＩをパッケージ封入後の半導体パッケージには、ＷＬ−ＣＳＰ、ＢＧＡ／ＬＧＡなどのグリッドアレイパッケージが対象となる。
[基本技術]
（半導体パッケージ）
ＷＬ−ＣＳＰ型の基本技術に係る半導体パッケージ１００Ａであって、半田バンプＢＭＰが形成される面と対向した表面側から観た模式的鳥瞰構成は、図１に示すように表され、図１のＩ−Ｉ線に沿う模式的断面構造であって、ＢＧＡからなる半田バンプＢＭＰを有する例は、図２に示すように表される。また、図１のＩ−Ｉ線に沿う模式的断面構造であって、ＬＧＡからなる半田バンプＢＭＰを有する例は、図３に示すように表される。
図１〜図３を参照して、ＷＬ−ＣＳＰ型の半導体パッケージ１００Ａについて説明する。
ＷＬ−ＣＳＰ型の半導体パッケージ１００Ａとは、多数のＬＳＩ１０が搭載されたシリコンウェハから、個々のＬＳＩ１０を切り出す前に、端子の形成と配線（ＬＳＩの配線と区別し、以下、再配線層ＭＲＤと称する）を行い、その後ウェハから切り出されたＬＳＩ１０を搭載する半導体パッケージ１００Ａである。
ＷＬ−ＣＳＰ型を用いる最大の理由は、ＬＳＩ１０の外形サイズの最小化（他に、薄型化、軽量化、ＬＳＩ１０の端子配置の自由度の高さなど）であり、ＬＳＩ１０の外形サイズが、そのまま半導体パッケージ１００Ａの外形サイズになるという特徴を有する点にある。
半導体パッケージ１００Ａは、図１〜図３に示すように、平面視で略矩形状とされ、外部端子として複数の半田バンプＢＭＰが所定間隔で設けられている。
半導体パッケージ１００Ａは、図２〜図３に示すように、半導体集積回路（ＬＳＩ）１０と、ＬＳＩ１０の表面上に配置される層間膜１２と、層間膜１２上に形成される再配線層ＭＲＤと、再配線層ＭＲＤを被覆する保護層（インターポーザー）１４と、保護層１４の再配線層ＭＲＤを覗く開口部に形成されるポスト電極ＭＰと、ポスト電極ＭＰ上に配置される半田バンプ（ボール）ＢＭＰとを備える。
ここで、保護層１４は、再配線層ＭＲＤおよびポスト電極ＭＰを覆うように設けられている。
また、保護層１４が形成されるＬＳＩ１０の表面と対向する裏面上には、例えば、ＬＳＩ保護層２６を介して、モールド樹脂層１６が配置されていても良い。
保護層１４は、例えば、エポキシ系樹脂で形成可能である。また、再配線層ＭＲＤ、ポスト電極ＭＰは、いずれも金属層で形成されている。
（半導体装置）
基本技術に係る半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置する様子を示す模式的断面構造は、図４に示すように表される。
ここで、ＰＣＢ基板２００Ａは、絶縁基板３２と、絶縁基板３２上に配置されたランドＬＮＤとを備える。ＰＣＢ基板２００Ａは、絶縁基板３２上に配置された配線層も備えるが、図４では図示を省略している。絶縁基板３２は、例えば、エポキシ系樹脂で形成可能である。また、ランドＬＮＤは、金属層で形成されている。
半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置する場合には、ポスト電極ＭＰ上に配置される半田バンプ（ボール）ＢＭＰとＰＣＢ基板２００上に配置されるランドＬＮＤが対向するように配置される。
半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置した半導体装置３００Ａの模式的断面構造は、図５に示すように表され、半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置した別の例の半導体装置３００Ａの模式的断面構造は、図６に示すように表される。図５は、ＢＧＡを配置した構造例に対応し、図６は、ＬＧＡを配置した構造例に対応している。
図５および図６に示すように、半田バンプ（ボール）ＢＭＰ・ランドＬＮＤ間は、熱処理後互いに融着され、半田バンプ（ボール）ＢＭＰ・ランドＬＮＤの接続部分を保護するための樹脂層３０が、半導体パッケージ１００Ａ・ＰＣＢ基板２００Ａ間に形成される。
基本技術に係る半導体パッケージ１００Ａであって、半田バンプＢＭＰが形成された側の面を示す模式的平面構成は、図７に示すように表され、図７に示された基本技術に係る半導体パッケージ１００Ａを搭載するＰＣＢ基板２００ＡのランドＬＮＤが形成された側の面を示す模式的平面構成は、図８に示すように表される。詳細には絶縁基板３２上に配置されたランドＬＮＤ上には絶縁膜が形成され、その絶縁膜の開口部が、半田バンプＢＭＰと接続される。図８において、ＬＮＤ周縁部分ＥＸＴが絶縁膜に対応している。
ＰＣＢ基板２００において、ランドＬＮＤの配置を説明する模式的拡大図は、図９に示すように表される。ランドＬＮＤ（Ｌ11、Ｌ12、…、Ｌ21、Ｌ22、…）は、ＰＣＢ基板２００の絶縁基板３２上に正方格子状に配置される。ランドＬＮＤの直径をＤとすると、隣接するランドＬＮＤ間の寸法はＤであり、正方格子状に配置されるランドＬＮＤのピッチは、２Ｄで表される。
基本技術に係る半導体パッケージ１００Ａであって、半田バンプＢＭＰが形成された側の面において、０．５Ｌピッチで配置したＢＧＡの平面パターン構成は、図１０に示すように表される。
基本技術に係る半導体パッケージ１００Ａにおいて、半田バンプＢＭＰ形成面上には、ボール（半田バンプ）Ｂ11、Ｂ12、…、Ｂ54、Ｂ55が正方格子状に配置される。各ボールの直径は、図１０に示す例では、０．２５Ｌ、隣接するボール間の寸法は、０．２５Ｌ、ボールの配置ピッチは、０．５Ｌである。ここで、Ｌの値は、例えば、１ｍｍと設定しても良い。
図１０に示された半導体パッケージ１００Ａを搭載するＰＣＢ基板２００ＡのランドＬＮＤ形成面において、０．５Ｌピッチで配置したランドＬ11、Ｌ12、…、Ｌ54、Ｌ55およびランドＬ11、Ｌ12、…、Ｌ54、Ｌ55に接続される配線Ｗ11、Ｗ12、…、Ｗ54、Ｗ55の平面パターン構成は、図１１に示すように表される。
基本技術に係る半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置した半導体装置３００Ａであって、図１１のＩＩＩ−ＩＩＩ線に対応した切断面における模式的断面構造は、図１２に示すように表される。半導体パッケージ１００ＡをＰＣＢ基板２００Ａ上に配置した半導体装置３００Ａでは、半導体パッケージ１００Ａが裏返されてＰＣＢ基板２００Ａ上に配置されるため、ボール（半田バンプ）Ｂ11、Ｂ12、…、Ｂ54、Ｂ55がランドＬ11、Ｌ12、…、Ｌ54、Ｌ55に対向して配置され、互いに接続される。
ボール（半田バンプ）Ｂ15、Ｂ25、…、Ｂ45、Ｂ55は、図１２に示すように、ランドＬ11、Ｌ12、…、Ｌ54、Ｌ55に対向して配置され、互いに接続される。
図１２に示すように、半田バンプ（ボール）Ｂ15、Ｂ25、…、Ｂ45、Ｂ55・ランドＬ11、Ｌ12、…、Ｌ54、Ｌ55間は、熱処理によって互いに融着される。また、半田バンプ（ボール）Ｂ15、Ｂ25、…、Ｂ45、Ｂ55・ランドＬ11、Ｌ12、…、Ｌ54、Ｌ55間の接続部分を保護するため、樹脂層３０が、半導体パッケージ１００Ａ・ＰＣＢ基板２００Ａ間に形成される。
[実施の形態]
実施の形態に係る半導体パッケージ１００であって、半田バンプが形成された側の面において、０．４Ｌピッチで配置したＢＧＡの平面パターン構成は、図１３に示すように表される。
半田バンプＢＭＰ形成面上には、保護層１４の平面視において、ボール（半田バンプ）Ｂ11、Ｂ12、…、Ｂ55、Ｂ56が格子状に配置される。格子は、正方格子、長方格子、三角格子、六角格子のいずれかであっても良い。なお、図１３の配置例は、正方格子の例に対応している。
図１３において、外周に配置されるボールの内、ボールＢ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54は削除されている。
各ボールの直径は、図１０に示す例では、０．２Ｌ、隣接するボール間の寸法は、０．２Ｌ、ボールの配置ピッチは、０．４Ｌである。ここで、Ｌの値は、例えば、１ｍｍと設定しても良い。
実施の形態に係る半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面において、０．４Ｌピッチで配置したランドＬ11、Ｌ12、…、Ｌ55、Ｌ56およびランドＬ11、Ｌ12、…、Ｌ55、Ｌ56に接続される配線Ｗ11、Ｗ12、…、Ｗ55、Ｗ56の平面パターン構成は、図１４に示すように表される。
ここで、外周に配置されるランドの内、ランドＬ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54は削除されている。すなわち、削除されたボールＢ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54に対応するランドＬ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54が削除されている。
図１４に示すように、削除されたランドＬ13、Ｌ14のスペースは、配線Ｗ25、Ｗ24、Ｗ23を配置するスペースとして利用され、削除されたランドＬ36のスペースは、配線Ｗ35、Ｗ45を配置するスペースとして利用され、削除されたランドＬ54、Ｌ53のスペースは、配線Ｗ44、Ｗ43、Ｗ42を配置するスペースとして利用されている。
半導体パッケージ１００の半田バンプＢＭＰ形成面上、角部と中央部に配置されるボールおよびそのボールに対向するランドは、半導体パッケージ１００とＰＣＢ基板２００との接続性を確保するために残しておくことが望ましい。
すなわち、図１３・図１４に示すように、半導体装置３００の角部に配置されるランドＬ11、Ｌ16、Ｌ51、Ｌ56およびそれに対応するボールＢ11、Ｂ16、Ｂ51、Ｂ56、中心部に配置されるランドＬ33、Ｌ34およびそれに対応するボールＢ33、Ｂ34は、半導体パッケージ１００とＰＣＢ基板２００との接続性を確保するために残しておくことが望ましい。
また、内部に配置されるボールおよびそれに対応するランドの配線を通す目的で、チップ周辺部に配置されるランドＬ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54は削除されている。また、それに対応するボールＢ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54も削除されている。また、削除されたランドＬ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54に対応するボールＢ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54は、ノンコンタクト（ＮＣ）の構成を備えていても良い。
実施の形態に係る半導体パッケージ１００をＰＣＢ基板２００上に配置した半導体装置３００であって、図１４のＩＩ−ＩＩ線に対応した切断面における模式的断面構造は、図図１６に示すように表される。図１６に示すように、ボールＢ53、Ｂ54は削除されており、ボールＢ53、Ｂ54に対応するランドＬ53、Ｌ54も、図１６に示す例では、削除されている。
また、変形例として、図１４のＩＩ−ＩＩ線に対応した切断面における模式的断面構造は、図１５に示すように表される。図１５に示す例では、ボールＢ53、Ｂ54は、再配線層ＭＲＤと非接続化されたＢＭＰ（ＮＣ）で示されている。ボールＢ53、Ｂ54に対応するランドＬ53、Ｌ54も、図１５に示す例では、削除されている。一方、ボールＢ53、Ｂ54に対応するランドＬ53、Ｌ54を絶縁基板３２上に残し、配線の一部として利用しても良い。
実施の形態に係る半導体パッケージ１００は、図１３〜図１６に示すように、半導体集積回路１０と、半導体集積回路１０上に配置される層間膜１２と、層間膜１２上に配置される再配線層ＭＲＤと、再配線層ＭＲＤ上に配置されるポスト電極ＭＰと、層間膜１２上に配置され、再配線層ＭＲＤおよびポスト電極ＭＰを被覆する保護層１４と、ポスト電極ＭＰ上に配置され、再配線層ＭＲＤと接続される複数のボールＢＭＰとを備える。
また、複数のボールＢＭＰに対向してＰＣＢ基板２００上に配置され、複数のボールＢＭＰと接続可能な複数のランドＬＮＤの内、内側のランドＬＮＤ（Ｌ22、Ｌ23、Ｌ24、Ｌ25、Ｌ32、Ｌ35、Ｌ42、Ｌ43、Ｌ44、Ｌ45）と接続される内部配線（Ｗ22、Ｗ23、Ｗ24、Ｗ25、Ｗ32、Ｗ35、Ｗ42、Ｗ43、Ｗ44、Ｗ45）の配線経路上に存在するボールＢＭＰ（Ｂ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54）は、再配線層ＭＲＤと非接続化されていても良い。
ここで、再配線層ＭＲＤと非接続化したボールＢＭＰ（Ｂ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54）と、再配線層ＭＲＤとの間には、図１５に示すように、保護層１４が介在され、この保護層１４によって、非接続化が実行されている。
また、図１６に示すように、複数のボールＢＭＰに対向してＰＣＢ基板２００上に配置され、複数のボールＢＭＰと接続可能な複数のランドＬＮＤの内、内側のランドＬＮＤ（Ｌ22、Ｌ23、Ｌ24、Ｌ25、Ｌ32、Ｌ35、Ｌ42、Ｌ43、Ｌ44、Ｌ45）と接続される内部配線（Ｗ22、Ｗ23、Ｗ24、Ｗ25、Ｗ32、Ｗ35、Ｗ42、Ｗ43、Ｗ44、Ｗ45）の配線経路上に存在するボールＢＭＰ（Ｂ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54）は、削除されていても良い。
実施の形態に係るＰＣＢ基板２００は、図１３〜図１６に示すように、絶縁基板３２と、絶縁基板３２上に、半導体パッケージ１００の複数のボールＢ11、Ｂ12、…、Ｂ55、Ｂ56に対向して配置され、複数のボールＢ11、Ｂ12、…、Ｂ55、Ｂ56とそれぞれ接続可能な複数のランドＬ11、Ｌ12、…、Ｌ55、Ｌ56と、絶縁基板３２上に配置され、複数のランドＬ11、Ｌ12、…、Ｌ55、Ｌ56にそれぞれ接続される配線Ｗ11、Ｗ12、…、Ｗ55、Ｗ56とを備える。
また、絶縁基板３２上において内側に配置されるランドＬＮＤ（Ｌ22、Ｌ23、Ｌ24、Ｌ25、Ｌ32、Ｌ35、Ｌ42、Ｌ43、Ｌ44、Ｌ45）と接続される内部配線（Ｗ22、Ｗ23、Ｗ24、Ｗ25、Ｗ32、Ｗ35、Ｗ42、Ｗ43、Ｗ44、Ｗ45）の配線経路上に存在するランドＬＮＤ（Ｌ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54）は、図１３〜図１６に示すように、削除されている。
また、ランドＬＮＤ（Ｌ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54）は、半導体パッケージ１００の再配線層ＭＲＤと非接続化して、ノンコンタクトのランドＬＮＤ（ＮＣ）としても良い。この場合には、ＬＮＤ（ＮＣ）（Ｌ13、Ｌ14、Ｌ31、Ｌ36、Ｌ53、Ｌ54）を絶縁基板３２上に残し、配線の一部としてこのＬＮＤ（ＮＣ）を利用しても良い。
ランドＬ11、Ｌ12、…、Ｌ55、Ｌ56は、絶縁基板３２の平面視において、格子状に配置される。格子は、正方格子、長方格子、三角格子、六角格子のいずれかである。
絶縁基板３２の角部に配置されるランドＬ11、Ｌ16、…、Ｌ51、Ｌ56および中心部に配置されるランドＬ33、Ｌ34は、半導体パッケージ１００との接続性を確保するために残しておくほうが望ましい。
実施の形態に係る半導体装置３００は、図１３〜図１６に示すように、半導体集積回路１０と、半導体集積回路１０上に配置される層間膜１２と、層間膜１２上に配置される再配線層ＭＲＤと、再配線層ＭＲＤ上に配置されるポスト電極ＭＰと、層間膜ＭＲＤ上に配置され、再配線層ＭＲＤおよびポスト電極ＭＰを被覆する保護層１４と、ポスト電極ＭＰ上に配置され、再配線層ＭＲＤと接続されるボールＢＭＰとを備える半導体パッケージ１００と、絶縁基板３２と、絶縁基板３２上に、ボールＢＭＰに対向して配置され、ボールＢＭＰと接続可能なランドＬＮＤと、絶縁基板３２上に配置され、ランドＬＮＤに接続される配線Ｗとを備えるＰＣＢ基板２００とを備える。
ここで、絶縁基板３２上において内側に配置されるランドＬＮＤ（Ｌ22、Ｌ23、Ｌ24、Ｌ25、Ｌ32、Ｌ35、Ｌ42、Ｌ43、Ｌ44、Ｌ45）と接続される内部配線（Ｗ22、Ｗ23、Ｗ24、Ｗ25、Ｗ32、Ｗ35、Ｗ42、Ｗ43、Ｗ44、Ｗ45）の配線経路上に存在するボールＢＭＰ（Ｂ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54）は、削除若しくは再配線層ＭＲＤと非接続化されていても良い。
ここで、再配線層ＭＲＤと非接続としたボールＢＭＰ（Ｂ13、Ｂ14、Ｂ31、Ｂ36、Ｂ53、Ｂ54）と、再配線層ＭＲＤとの間には、図１５に示すように、保護層１４が介在されることで、非接続化可能である。
また、半導体パッケージ１００の角部および中心部に配置されるボールは、ＰＣＢ基板との接続性を確保するために残しておくほうが望ましい。
半導体パッケージ１００は、ウエハ・レベル・チップ・サイズ・パッケージであっても良い。
図１５もしくは図１６に対応するボールの寸法ピッチの模式的説明は、図１７（ａ）に示すように表され、図１７（ａ）に対応するランドＬＮＤおよび配線Ｗ・ＷＳの寸法ピッチの模式的説明は、図１７（ｂ）に示すように表される。
図１７（ａ）において、破線で示される２個のＢＭＰ部分は、再配線層ＭＲＤとノンコンタクトとしたＢＭＰ（ＮＣ）若しくは削除されていることを示す。破線で示される２個のＢＭＰ部分は、例えば、図１３における削除されたボールＢ13・Ｂ14、若しくはＢ53・Ｂ54に対応している。
このように、破線で示される２個のＢＭＰ部分は、両側のＢＭＰ間で１．０Ｌのスペースがあり、その間に配線Ｗを３本通した場合、図１７（ｂ）に示すように、Ｌ／７のラインアンドスペースが得られる。一方、図１７（ｂ）の左側に比較例として示すように、ランドＬＮＤ間のスペース０．２Ｌに１本の細い配線ＷＳを通した場合、０．２Ｌ／３のラインアンドスペースが得られる。すなわち、配線幅は、約２．１倍となり、ＰＣＢ基板上の配線幅を微細化する必要がない。
実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置３００であって、図１４のＩＶ−ＩＶ線に対応した切断面における模式的断面構造は、図１８に示すように表される。ボールＢ36に対応するボールは、図１８に示すように、再配線層ＭＲＤとノンコンタクトとしたＢＭＰ（ＮＣ）を有する例が示されている。ボールＢ36に対応するランドＬ36は、削除されている。
実施の形態に係る半導体パッケージをＰＣＢ基板上に配置した半導体装置３００であって、図１４のＩＶ−ＩＶ線に対応した切断面における模式的断面構造は、図１９に示すように表される。ボールＢ36に対応するボールは、図１９に示すように、削除している。ボールＢ36に対応するランドＬ36も、削除されている。
実施の形態に係る半導体パッケージ１００をＰＣＢ基板２００上に配置した半導体装置３００であって、図１４のＩＶ−ＩＶ線に対応した切断面における模式的断面構造は、図１９に示すように表される。図１９に示すように、ボールＢ36は削除されており、ボールＢ36に対応するランドＬ36も、図１９に示す例では、削除されている。
また、変形例として、図１４のＩＩ−ＩＩ線に対応した切断面における模式的断面構造は、図１８に示すように表される。図１８に示す例では、ボールＢ36は、再配線層ＭＲＤと非接続化されたＢＭＰ（ＮＣ）で示されている。ボールＢ36に対応するランドＬ36も、図１８に示す例では、削除されている。一方、ボールＢ36に対応するランドＬ36を絶縁基板３２上に残し、配線の一部として利用しても良い。
図１８若しくは図１９に対応するボールの寸法ピッチの模式的説明は、図２０（ａ）に示すように表され、図２０（ａ）に対応するランドＬＮＤおよび配線Ｗの寸法ピッチの模式的説明は、図２０（ｂ）に示すように表される。
図２０（ａ）において、破線で示される１個のＢＭＰ部分は、再配線層ＭＲＤとノンコンタクトとしたＢＭＰ（ＮＣ）若しくは削除されていることを示す。破線で示される１個のＢＭＰ部分は、例えば、図１３における削除されたボールＢ31若しくはＢ36に対応している。
このように、破線で示される１個のＢＭＰ部分は、両側のＢＭＰ間で０．６Ｌのスペースがあり、その間に配線Ｗを２本通した場合、図２０（ｂ）に示すように、０．１２Ｌのラインアンドスペースが得られる。一方、図１７（ｂ）の左側に比較例として示すように、ランドＬＮＤ間のスペース０．２Ｌに１本の細い配線ＷＳを通した場合、０．２Ｌ／３のラインアンドスペースが得られる。すなわち、配線幅は、約１．８倍となり、ＰＣＢ基板上の配線幅を微細化する必要がない。
実施の形態に係る半導体パッケージ１００であって、半田バンプＢＭＰが形成された側の面において、直径Ｄ＝０．２５ＬのＢＭＰが、２Ｄ＝０．５Ｌピッチで１０×８個配置されたＢＧＡの平面パターン構成は、図２１に示すように表され、図２１に示された半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面を示す平面パターン構成は、図２２に示すように表される。
図２１に示すように、複数のバンプＢＭＰは、ラウンドＲ1・Ｒ2・Ｒ3・Ｒ4の４階層からなる軌跡上に配置されているため、内側に配置されるランドと接続される内部配線の配線経路上に存在するボールＢＭＰは、削除若しくは非接続化される必要がある。
ここで、一例として、絶縁基板３２上において内側に配置されるランドＬ44と接続される内部配線Ｗ44の配線経路上に存在するボールＢＭＰ（Ｂ51、Ｂ52、Ｂ53）は、削除若しくは再配線層ＭＲＤと非接続化されている。また、ボールＢＭＰ（Ｂ51、Ｂ52、Ｂ53）と対向するランドＬＮＤ（Ｌ51、Ｌ52、Ｌ53）も削除若しくは非接続化されている。
同様に、実施の形態に係る半導体パッケージ１００であって、半田バンプＢＭＰが形成された側の面において、直径Ｄ＝０．２ＬのＢＭＰが、２Ｄ＝０．４Ｌピッチで１０×８個配置されたＢＧＡを示す平面パターン構成は、図２３に示すように表され、図２３に示された半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面を示す平面パターン構成は、図２４に示すように表される。
ここで、一例として、絶縁基板３２上において内側に配置されるランドＬ74と接続される内部配線Ｗ74の配線経路上に存在するボールＢＭＰ（Ｂ83、Ｂ93、Ｂ103）は、削除若しくは再配線層ＭＲＤと非接続化されている。また、ボールＢＭＰ（Ｂ83、Ｂ93、Ｂ103）と対向するランドＬＮＤ（Ｌ83、Ｌ93、Ｌ103）も削除若しくは非接続化されている。
同様に、実施の形態に係る半導体パッケージ１００であって、半田バンプＢＭＰが形成された側の面において、直径Ｄ＝０．１５ＬのＢＭＰが、２Ｄ＝０．３Ｌピッチで１０×８個配置されたＢＧＡを示す平面パターン構成は、図２５に示すように表され、図２５に示された半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面を示す平面パターン構成は、図２６に示すように表される。
ここで、一例として、絶縁基板３２上において内側に配置されるランドＬ75と接続される内部配線Ｗ75の配線経路上に存在するボールＢＭＰ（Ｂ66、Ｂ67、Ｂ68）は、削除若しくは再配線層ＭＲＤと非接続化されている。また、ボールＢＭＰ（Ｂ66、Ｂ67、Ｂ68）と対向するランドＬＮＤ（Ｌ66、Ｌ67、Ｌ68）も削除若しくは非接続化されている。
また、いずれの配置においても、半導体パッケージ１００の角部および中心部に配置されるボールＢＭＰ（Ｂ11、Ｂ18、Ｂ101、Ｂ108、Ｂ54、Ｂ55、Ｂ64、Ｂ65）は、ＰＣＢ基板２００との接続性を確保するために残しておくほうが望ましい。半導体パッケージ１００は、ウエハ・レベル・チップ・サイズ・パッケージであっても良い。
（チップサイズの縮小化について）
比較例に係る半導体パッケージ１００Ａであって、直径Ｄ＝０．２５ＬのＢＭＰが、２Ｄ＝０．５Ｌピッチで５×５個配置されたＢＧＡを示す平面パターン構成は、図２７（ａ）に示すように表され、図２７（ａ）に示された半導体パッケージ１００Ａを搭載するＰＣＢ基板２００ＡのランドＬＮＤ形成面を示す平面パターン構成は、図２７（ｂ）に示すように表される。半導体パッケージ１００Ａは、ウエハ・レベル・チップ・サイズ・パッケージの場合、半導体集積回路１０のチップサイズは、半導体パッケージ１００Ａのサイズと同程度になる。このため、比較例に係る半導体パッケージ１００Ａに収納される半導体集積回路１０のチップサイズは、２．５Ｌ×２．５Ｌに等しい。
一方、実施の形態に係る半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面において、直径Ｄ＝０．２ＬのＬＮＤを２Ｄ＝０．４Ｌピッチで配置した平面パターン構成は、図２８に示すように表される。図２８に示されたＰＣＢ基板２００上に配置される半導体パッケージ１００に収納される半導体集積回路１０のチップサイズは、２．０Ｌ×２．４Ｌに等しい。
直径Ｄ＝０．２５ＬのＢＭＰのピッチが０．５Ｌの場合、２２ピン必要となるため、チップサイズは、最小でも２．５Ｌ×２．５Ｌのサイズとなり、配線ピッチは、０．２５Ｌに１本可能となる。一方、直径Ｄ＝０．２ＬのＢＭＰのピッチを０．４Ｌとした場合、図２８に示すように、チップサイズを縮小可能となり、かつ配線ピッチは、０．２５Ｌに１本という条件を満たすことができる。よって、ＰＣＢ基板コストに影響を出さずにチップ面積を削減可能となる。この時の最小チップサイズは、２．０Ｌ×２．４Ｌとなり、約２３％削減可能となる。
比較例に係る半導体パッケージ１００Ａを搭載するＰＣＢ基板２００ＡのランドＬＮＤ形成面において、直径Ｄ＝０．２ＬのＬＮＤを２Ｄ＝０．４Ｌピッチで配置したＬＮＤの平面パターン構成は、図２９に示すように表される。図２９に示されたＰＣＢ基板２００Ａ上に配置される半導体パッケージ１００Ａに収納される半導体集積回路１０のチップサイズは、２．０Ｌ×２．０Ｌに等しい。
実施の形態に係る半導体パッケージ１００を搭載するＰＣＢ基板２００のランドＬＮＤ形成面において、直径Ｄ＝０．１５ＬのＬＮＤを０．３Ｌピッチで配置したＬＮＤの平面パターン構成は、図３０に示すように表される。図３０に示されたＰＣＢ基板２００上に配置される半導体パッケージ１００に収納される半導体集積回路１０のチップサイズは、１．５Ｌ×１．８Ｌに等しい。
直径Ｄ＝０．２ＬのＢＭＰのピッチが０．４Ｌの場合、２２ピン必要となるため、チップサイズは、最小でも２．０Ｌ×２．０Ｌのサイズとなり、配線ピッチは、０．２Ｌに１本可能となる。一方、直径Ｄ＝０．１５ＬのＢＭＰのピッチを０．３Ｌとした場合、図３０に示すように、チップサイズを縮小可能となり、かつ配線ピッチは、０．２Ｌに１本という条件を満たすことができる。よって、ＰＣＢ基板コストに影響を出さずにチップ面積を削減可能となる。この時の最小チップサイズは、１．５Ｌ×１．８Ｌとなり、約３２％削減可能となる。
実施の形態に係る半導体パッケージ１００においては、ボールの配置ピッチルールを低減し、半導体集積回路１０のチップサイズを縮小化可能である。すなわち、ボールの配置ピッチルールを、Ｌを任意定数として、０．５Ｌから０．４Ｌに低減しても良い。また、ボールの配置ピッチルールを、Ｌを任意定数として、０．４Ｌから０．３Ｌに低減しても良い。
一方、実施の形態に係る半導体パッケージを搭載するＰＣＢ基板２００は、ＰＣＢ基板上の配線幅を微細化する必要がなく、実装が容易である。
さらに、半導体集積回路のチップサイズを縮小化可能であることから、半導体パッケージを小型化することができる。
実施の形態に係る半導体パッケージ、およびこの半導体パッケージを搭載するＰＣＢ基板、およびこのＰＣＢ基板上に半導体パッケージを搭載した半導体装置においては、ＰＣＢ基板上にＷＬ−ＣＳＰ／ＢＧＡ／ＬＧＡを実装時に、ＰＣＢ基板上に配線を通すためネックとなるランドに対応するボールを削除もしくはノンコンタクト（ＮＣ:Non-contact）とする。
実施の形態に係る半導体パッケージにより、削除したボールに対応するランド部分をＰＣＢ基板上の配線として使用できるため、ボールピッチおよびボールに対応したランドピッチを狭くすることができる。この結果、チップサイズを小さくすることができる。また、削除したボールに対応するランド部分も削除可能であり、この場合には、削除対応部分は、ＰＣＢ基板上の配線用スペースとして使用できる。
実施の形態に係る半導体パッケージにより、ノンコンタクトとしたボールに対応するランド部分をＰＣＢ基板上の配線として使用できるため、ボールピッチおよびボールに対応したランドピッチを狭くすることができる。この結果、チップサイズを小さくすることができる。
また、配線ピッチに関しては、従来と同等レベルのスペースを確保できるため、ＰＣＢ基板コストの上昇を抑制可能となり、全体としてのシステムコストダウンが可能になる。
以上、説明したように、本実施の形態によれば、チップサイズを小さくすることができ、かつＰＣＢ基板上の配線幅を微細化する必要がなく、実装が容易で小型化可能な半導体パッケージ、およびこの半導体パッケージを搭載するＰＣＢ基板、およびこのＰＣＢ基板上に半導体パッケージを搭載した半導体装置を提供することができる。
[その他の実施の形態]
上記のように、実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
このように、本発明はここでは記載していない様々な実施の形態などを含む。
本発明の半導体パッケージおよび半導体装置は、ＷＬ−ＣＳＰ型の半導体装置や、ＱＮＦパッケージ型の半導体装置などに適用可能である。
１０…半導体集積回路（ＬＳＩ）
１２…層間膜
１４…保護層（インターポーザー）
１６…モールド樹脂層
２６…ＬＳＩ保護層
３０…樹脂層
３２…絶縁基板
１００、１００Ａ…半導体パッケージ
２００、２００Ａ…ＰＣＢ基板
３００、３００Ａ…半導体装置
ＢＭＰ…ボール（半田バンプ）
ＭＰ…ポスト電極
ＭＲＤ…再配線層
ＬＮＤ…ランド

Claims (24)

  1. 半導体集積回路と、
    前記半導体集積回路上に配置される層間膜と、
    前記層間膜上に配置される再配線層と、
    前記再配線層上に配置されるポスト電極と、
    前記層間膜上に配置され、前記再配線層および前記ポスト電極を被覆する保護層と、
    前記ポスト電極上に配置され、前記再配線層と接続される複数のボールと
    を備え、
    前記複数のボールに対向してＰＣＢ基板上に配置され、前記複数のボールと接続可能な複数のランドの内、内側のランドと接続される内部配線の配線経路上に存在するボールを前記再配線層と非接続としたことを特徴とする半導体パッケージ。
  2. 前記再配線層と非接続とした前記ボールと、前記再配線層との間には、前記保護層が介在されることを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記ボールは、前記保護層の平面視において、格子状に配置されることを特徴とする請求項１または２に記載の半導体パッケージ。
  4. 前記格子は、正方格子、長方格子、三角格子、六角格子のいずれかであることを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記ボールの配置ピッチルールを低減し、前記半導体集積回路のチップサイズを縮小化可能であることを特徴とする請求項１〜４のいずれか１項に記載の半導体パッケージ。
  6. 前記ボールの配置ピッチルールを、Ｌを任意定数として、０．５Ｌから０．４Ｌに低減したことを特徴とする請求項５に記載の半導体パッケージ。
  7. 前記ボールの配置ピッチルールを、Ｌを任意定数として、０．４Ｌから０．３Ｌに低減したことを特徴とする請求項５に記載の半導体パッケージ。
  8. 前記半導体パッケージの角部および中心部に配置されるボールは、前記ＰＣＢ基板との接続性を確保するために残したことを特徴とする請求項１〜７のいずれか１項に記載の半導体パッケージ。
  9. 絶縁基板と、
    前記絶縁基板上に、半導体パッケージの複数のボールに対向して配置され、前記複数のボールとそれぞれ接続可能な複数のランドと、
    前記絶縁基板上に配置され、前記複数のランドにそれぞれ接続される配線と
    を備え、
    前記絶縁基板上において内側に配置されるランドと接続される内部配線の配線経路上に存在するランドを半導体パッケージの再配線層と非接続としたことを特徴とするＰＣＢ基板。
  10. 前記ランドは、前記絶縁基板の平面視において、格子状に配置されることを特徴とする請求項９に記載のＰＣＢ基板。
  11. 前記格子は、正方格子、長方格子、三角格子、六角格子のいずれかであることを特徴とする請求項１０に記載のＰＣＢ基板。
  12. 前記ランドの配置ピッチルールを低減し、前記ＰＣＢ基板上に配置される半導体集積回路のチップサイズを縮小化可能であることを特徴とする請求項９〜１１のいずれか１項に記載のＰＣＢ基板。
  13. 前記ランドの配置ピッチルールを、Ｌを任意定数として、０．５Ｌから０．４Ｌに低減したことを特徴とする請求項１２に記載のＰＣＢ基板。
  14. 前記ボールの配置ピッチルールを、Ｌを任意定数として、０．４Ｌから０．３Ｌに低減したことを特徴とする請求項１１に記載のＰＣＢ基板。
  15. 前記絶縁基板の角部および中心部に配置されるランドは、前記半導体パッケージとの接続性を確保するために残したことを特徴とする請求項９〜１４のいずれか１項に記載のＰＣＢ基板。
  16. 半導体集積回路と、前記半導体集積回路上に配置される層間膜と、前記層間膜上に配置される再配線層と、前記再配線層上に配置されるポスト電極と、前記層間膜上に配置され、前記再配線層および前記ポスト電極を被覆する保護層と、前記ポスト電極上に配置され、前記再配線層と接続されるボールとを備える半導体パッケージと、
    絶縁基板と、前記絶縁基板上に、前記ボールに対向して配置され、前記ボールと接続可能なランドと、前記絶縁基板上に配置され、前記ランドに接続される配線とを備えるＰＣＢ基板と
    を備え、前記絶縁基板上において内側に配置されるランドと接続される内部配線の配線経路上に存在するボールを前記再配線層と非接続としたことを特徴とする半導体装置。
  17. 前記再配線層と非接続とした前記ボールと、前記再配線層との間には、前記保護層が介在されることを特徴とする請求項１６に記載の半導体装置。
  18. 前記ボールは、前記保護層の平面視において、格子状に配置されることを特徴とする請求項１６または１７のいずれか１項に記載の半導体装置。
  19. 前記格子は、正方格子、長方格子、三角格子、六角格子のいずれかであることを特徴とする請求項１８に記載の半導体装置。
  20. 前記ボールの配置ピッチルールを低減し、前記半導体集積回路のチップサイズを縮小化可能であることを特徴とする請求項１６〜１９のいずれか１項に記載の半導体装置。
  21. 前記ボールの配置ピッチルールを、Ｌを任意定数として、０．５Ｌから０．４Ｌに低減したことを特徴とする請求項２０に記載の半導体装置。
  22. 前記ボールの配置ピッチルールを、Ｌを任意定数として、０．４Ｌから０．３Ｌに低減したことを特徴とする請求項２０に記載の半導体装置。
  23. 前記半導体パッケージの角部および中心部に配置されるボールは、前記ＰＣＢ基板との接続性を確保するために残したことを特徴とする請求項１６〜２２のいずれか１項に記載の半導体装置。
  24. 前記半導体パッケージは、ウエハ・レベル・チップ・サイズ・パッケージであることを特徴とする請求項１６〜２３のいずれか１項に記載の半導体装置。
JP2014103951A 2014-05-20 2014-05-20 半導体パッケージ、ｐｃｂ基板および半導体装置 Active JP6371583B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014103951A JP6371583B2 (ja) 2014-05-20 2014-05-20 半導体パッケージ、ｐｃｂ基板および半導体装置
US14/716,102 US9418957B2 (en) 2014-05-20 2015-05-19 Semiconductor package, printed circuit board substrate and semiconductor device
US15/222,162 US9698111B2 (en) 2014-05-20 2016-07-28 Semiconductor package, printed circuit board substrate and semiconductor device
US15/616,444 US10090263B2 (en) 2014-05-20 2017-06-07 Semiconductor package, printed circuit board substrate and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014103951A JP6371583B2 (ja) 2014-05-20 2014-05-20 半導体パッケージ、ｐｃｂ基板および半導体装置

Publications (2)

Publication Number Publication Date
JP2015220381A JP2015220381A (ja) 2015-12-07
JP6371583B2 true JP6371583B2 (ja) 2018-08-08

Family

ID=54556613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014103951A Active JP6371583B2 (ja) 2014-05-20 2014-05-20 半導体パッケージ、ｐｃｂ基板および半導体装置

Country Status (2)

Country Link
US (3) US9418957B2 (ja)
JP (1) JP6371583B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922920B1 (en) * 2016-09-19 2018-03-20 Nanya Technology Corporation Semiconductor package and method for fabricating the same
JP6772232B2 (ja) * 2018-10-03 2020-10-21 キヤノン株式会社 プリント回路板及び電子機器
JP2022011066A (ja) * 2020-06-29 2022-01-17 日本電気株式会社 量子デバイス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225143B1 (en) * 1998-06-03 2001-05-01 Lsi Logic Corporation Flip-chip integrated circuit routing to I/O devices
JP3386029B2 (ja) * 2000-02-09 2003-03-10 日本電気株式会社 フリップチップ型半導体装置及びその製造方法
TW515054B (en) * 2001-06-13 2002-12-21 Via Tech Inc Flip chip pad arrangement on chip for reduction of impedance
JP2004022651A (ja) * 2002-06-13 2004-01-22 Denso Corp 半導体装置
US6880544B2 (en) 2002-12-10 2005-04-19 Lang Manufacturing Company Rack oven
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
US6916995B2 (en) * 2003-02-25 2005-07-12 Broadcom Corporation Optimization of routing layers and board space requirements for ball grid array package implementations including single and multi-layer routing
JP4761524B2 (ja) * 2004-09-28 2011-08-31 キヤノン株式会社 プリント配線板及びプリント回路板
CN101057324B (zh) 2004-11-16 2011-11-09 罗姆股份有限公司 半导体装置及半导体装置的制造方法
US7180011B1 (en) * 2006-03-17 2007-02-20 Lsi Logic Corporation Device for minimizing differential pair length mismatch and impedance discontinuities in an integrated circuit package design
KR100796523B1 (ko) * 2006-08-17 2008-01-21 삼성전기주식회사 전자부품 내장형 다층 인쇄배선기판 및 그 제조방법
US7441222B2 (en) * 2006-09-29 2008-10-21 Nokia Corporation Differential pair connection arrangement, and method and computer program product for making same
JP2008124363A (ja) * 2006-11-15 2008-05-29 Nec Electronics Corp 半導体装置
JP2008141019A (ja) 2006-12-01 2008-06-19 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP5409996B2 (ja) * 2006-12-25 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 多層プリント配線板
JP5081578B2 (ja) 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
JP2014003174A (ja) * 2012-06-19 2014-01-09 Konica Minolta Inc Ｂｇａパッケージ
US8987884B2 (en) * 2012-08-08 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package assembly and methods for forming the same
JP2012256935A (ja) 2012-08-31 2012-12-27 Rohm Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
US10090263B2 (en) 2018-10-02
US9698111B2 (en) 2017-07-04
JP2015220381A (ja) 2015-12-07
US20170271284A1 (en) 2017-09-21
US9418957B2 (en) 2016-08-16
US20160336283A1 (en) 2016-11-17
US20150340335A1 (en) 2015-11-26

Similar Documents

Publication Publication Date Title
US10734367B2 (en) Semiconductor package and method of fabricating the same
US10546844B2 (en) Stack package and method of manufacturing the stack package
US8222082B2 (en) Semiconductor device and a method of manufacturing the same
EP2589076B1 (en) Bumpless build-up layer package design with an interposer
TWI749034B (zh) 異質球形圖案封裝
US20090114436A1 (en) Substrate structure
KR20160122022A (ko) 인터포저를 갖는 반도체 패키지 및 제조 방법
EP2775512A2 (en) Semiconductor devices
KR101933425B1 (ko) 반도체 패키지
KR102019349B1 (ko) 반도체 패키지
TWI652788B (zh) 晶片封裝結構及晶片封裝結構陣列
KR101942737B1 (ko) 반도체 패키지 연결 시스템
US11710713B2 (en) Semi-conductor package structure
JP6371583B2 (ja) 半導体パッケージ、ｐｃｂ基板および半導体装置
US20120228763A1 (en) Semiconductor device and manufacturing method thereof
US9859187B2 (en) Ball grid array package with protective circuitry layout and a substrate utilized in the package
KR20190056190A (ko) 열전달 플레이트를 포함하는 반도체 패키지 및 제조 방법
TWI493668B (zh) 接墊結構、線路載板及積體電路晶片
KR101963277B1 (ko) 팬-아웃 반도체 패키지
TWI418004B (zh) 晶片封裝結構以及晶片封裝製程
KR20190043888A (ko) 반도체 패키지
KR20160114852A (ko) 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
TW202105665A (zh) 半導體封裝結構
US20160027758A1 (en) Semiconductor device
JP2005142281A (ja) 半導体集積回路チップ及び半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250