TWI418004B - 晶片封裝結構以及晶片封裝製程 - Google Patents
晶片封裝結構以及晶片封裝製程 Download PDFInfo
- Publication number
- TWI418004B TWI418004B TW099147330A TW99147330A TWI418004B TW I418004 B TWI418004 B TW I418004B TW 099147330 A TW099147330 A TW 099147330A TW 99147330 A TW99147330 A TW 99147330A TW I418004 B TWI418004 B TW I418004B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- sub
- wafer
- metal layer
- metal
- Prior art date
Links
- 238000012858 packaging process Methods 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 230
- 229910052751 metal Inorganic materials 0.000 claims description 152
- 239000002184 metal Substances 0.000 claims description 152
- 239000000758 substrate Substances 0.000 claims description 71
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 24
- 239000011241 protective layer Substances 0.000 claims description 22
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 18
- 229910000679 solder Inorganic materials 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052797 bismuth Inorganic materials 0.000 description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000008393 encapsulating agent Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明是有關於一種晶片封裝，且特別是有關於一種晶片封裝結構以及晶片封裝製程。
隨著半導體技術的飛速發展，積體電路(integrated circuit,IC)在性能上不斷地增強，積體電路之結構日趨複雜，從而導致積體電路的製作，特別是積體電路的封裝需要不斷地發展更新。
晶片尺寸封裝(Chip Scale Package,CSP)是目前應用較為廣泛的一種高密度化封裝技術。圖1為習知光學積體電路之晶片封裝結構的剖面示意圖。請參閱圖1，習知晶片封裝結構100之矽基材110具有相對之第一表面101以及第二表面102。線路層120以及電性連接於線路層120的光學感測晶片元件130設置於矽基材110之第一表面101，並被透明保護層140所覆蓋。線路層120藉由導腳150及焊球160實現與外部元件的電性連接。矽基材110之第二表面102通常被封裝膠體170所包覆。
但是，習知晶片封裝結構100中，矽基材110僅是用於配置線路層120以及光學感測晶片元件130等，而無法與外部元件(例如印刷電路板)電性連接，所以矽基材110無法接地。
本發明提供一種晶片封裝結構，其可實現矽基材與外部元件之電性連接。
本發明另提供一種晶片封裝製程，其用於製作晶片封裝結構，以實現晶片封裝結構之矽基材與外部元件之電性連接。
為達上述優點至少其中之一，本發明提出一種晶片封裝結構，其包括矽基材、感測元件、金屬線路層、第一絕緣層以及導電金屬層。矽基材具有第一表面及與第一表面相對之第二表面。感測元件設置於矽基材之第一表面。金屬線路層也設置於矽基材之第一表面，並電性連接於感測元件。第一絕緣層覆蓋矽基材之第二表面，並具有第一通孔，以暴露出矽基材之部份第二表面。導電金屬層設置於第一絕緣層上，並包括複數第一導腳以及一個第二導腳。第一導腳電性連接於金屬線路層，第二導腳填入第一通孔中，以電性連接於矽基材並電性連接於第一導腳至少其中之一。
在本發明之一實施例中，上述之晶片封裝結構更包括保護層，以覆蓋金屬線路層及感測元件。
在本發明之一實施例中，上述之保護層由環氧樹脂所製成。
在本發明之一實施例中，上述之晶片封裝結構更包括保護基板，設置於保護層上。
在本發明之一實施例中，上述之保護基板為透明基板。
在本發明之一實施例中，上述之電性連接至第二導腳之第一導腳為接地導腳與電源導腳其中之一
在本發明之一實施例中，上述之晶片封裝結構更包括第二絕緣層以及複數焊球。其中，第二絕緣層覆蓋第一導腳以及第二導腳，並具有複數第二通孔，以暴露出各第一導腳之部份。複數焊球對應地設置於這些第二通孔中，以電性連接至第一導腳。
在本發明之一實施例中，上述之矽基材設置有複數矽穿孔(Through Silicon Via,TSV)，以使第一導腳透過這些矽穿孔電性連接金屬線路層。
在本發明之一實施例中，上述之導電金屬層由複數子金屬層所構成，而這些子金屬層包括堆疊的第一子金屬層與第二子金屬層。第一子金屬層不同於第二子金屬層，其中第一子金屬層介於第二子金屬層與第一絕緣層之間，用以分別黏著於第二子金屬層與第一絕緣層。
為達上述優點至少其中之一，本發明另提出一種晶片封裝製程，其包括以下步驟。首先，提供矽晶圓，此矽晶圓具有第一表面及與第一表面相對之第二表面。第一表面設置有金屬線路層及電性連接於金屬線路層之複數感測元件。然後，於矽晶圓中形成複數切割道(Notches)，以分隔出複數晶片單元，並暴露出金屬線路層，其中每一晶片單元包括一個感測元件。之後，形成第一絕緣層於矽晶圓之第二表面，並填入切割道中。接著，於第一絕緣層中形成分別位於切割道的複數開口，並於每一晶片單元之第一絕緣層中形成第一通孔，以暴露出矽晶圓之部份第二表面。再來，於第一絕緣層上形成導電金屬層。此導電金屬層包括複數第一導腳及複數第二導腳，這些第一導腳電性連接於金屬線路層，這些第二導腳分別填入第一通孔中，以電性連接於矽晶圓，並電性連接於第一導腳至少其中之一。之後，沿著這些切割道切割矽晶圓，以分離各晶片單元。
在本發明之一實施例中，上述之晶片封裝製程更包括於形成切割道之前於矽晶圓設置保護層，以覆蓋金屬線路層及感測元件。
在本發明之一實施例中，上述之晶片封裝製程更包括於保護層設置保護基板。
在本發明之一實施例中，上述之保護基板為透明基板。
在本發明之一實施例中，上述之晶片封裝製程更包括於設置保護基板之後進行晶圓薄化製程。此晶圓薄化製程例如是先研磨矽晶圓之第二表面以形成一研磨表面，然後再平坦化研磨表面。
在本發明之一實施例中，上述之形成切割道之方法包括進行微影蝕刻製程。
在本發明之一實施例中，上述之晶片封裝製程於形成開口時，暴露出金屬線路層，並於形成導電金屬層時，將導電金屬層填入開口中，以使第一導腳電性連接於金屬線路層。
在本發明之一實施例中，上述之導電金屬層由複數子金屬層所構成。形成此導電金屬層之方法包括以下步驟。首先，形成第一子金屬層，以覆蓋第一絕緣層，並填入開口與第一通孔中。然後，蝕刻第一子金屬層，以形成第一導腳及第二導腳。接著，形成第二子金屬層，堆疊於第一導腳及第二導腳。
在本發明之一實施例中，上述之導電金屬層由複數子金屬層所構成。形成此導電金屬層之方法包括以下步驟。首先，形成第一子金屬層，以覆蓋第一絕緣層，並填入開口與第一通孔中。然後，形成第二子金屬層，覆蓋第一子金屬層。接著，蝕刻第一子金屬層及第二子金屬層，以形成第一導腳以及第二導腳。
在本發明之一實施例中，上述之第一子金屬層的材質包括鋁或銅，且第二子金屬層的材質包括鎳或金。
在本發明之一實施例中，上述之晶片封裝製程更包括以下步驟。於第一絕緣層上形成第二絕緣層，以覆蓋第一導腳以及第二導腳。於第二絕緣層中形成複數第二通孔，以暴露出各第一導腳之部份。於第二通孔中對應地設置複數焊球，分別電性連接至第一導腳。
在本發明之一實施例中，上述之晶片封裝製程更包括於矽晶圓中形成複數矽穿孔，以使第一導腳透過這些矽穿孔電性連接金屬線路層。
本發明實施例之晶片封裝結構以及晶片封裝製程中，矽基材藉由設置於第一絕緣層之第一通孔中的第二導腳，可實現與外部元件(例如印刷電路板)的直接電性連接。因此，矽基材能夠直接接地，此有利於對矽基材進行訊號測試，而且有利於矽基材維持最低電位。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖2為本發明一實施例之晶片封裝結構的剖面示意圖，而圖3為本發明一實施例之晶片封裝結構的第一導腳與第二導腳的俯視示意圖。請先參閱圖2，本實施例之晶片封裝結構200包括矽基材210、感測元件220、金屬線路層230、第一絕緣層240以及導電金屬層250。矽基材210具有第一表面212及與第一表面212相對之第二表面214。感測元件220以及金屬線路層230設置於矽基材210之第一表面212。感測元件220例如為光學感測元件，但並不限定於此。金屬線路層230電性連接於感測元件220。第一絕緣層240覆蓋矽基材210之第二表面214，並具有第一通孔242，以暴露出矽基材210之部份第二表面214。第一絕緣層240例如是阻焊層(Solder Mask)，但並不限定於此。
請參閱圖2與圖3，導電金屬層250設置於第一絕緣層240。導電金屬層250包括複數第一導腳252以及一個第二導腳254。本實施例中，第一導腳252與金屬線路層230的電性連接。此外，第二導腳254填入第一絕緣層240之第一通孔242中，以電性連接於矽基材210。另外，第二導腳254還電性連接於第一導腳252至少其中之一。電性連接至第二導腳254的第一導腳252例如為接地導腳或電源導腳，如此，矽基材210便可藉由電性連接於第二導腳254的第一導腳252實現接地或與外部電源之電性連接。此外，由於矽基材210能夠直接接地，所以有利於對矽基材210進行訊號測試，而且有利於矽基材210維持最低電位。
本實施例中，導電金屬層250可由複數子金屬層所構成，舉例來說，導電金屬層250例如是由堆疊的第一子金屬層253與第二子金屬層255所構成。上述之第一子金屬層253不同於第二子金屬層255。第一子金屬層253的材質例如包括鋁或銅，而第二子金屬層255的材質例如包括鎳或金，但並不限於此。第一子金屬層253例如是介於第二子金屬層255與第一絕緣層240之間，且分別黏著於第二子金屬層255與第一絕緣層240。
本實施例之晶片封裝結構200例如更包括第二絕緣層280以及複數焊球290。第二絕緣層280位於第一絕緣層240上，並覆蓋導電金屬層250。第二絕緣層280例如是阻焊層，但並不限於此。第二絕緣層280具有複數第二通孔282，以暴露出各第一導腳252之部分。焊球290對應地設置於這些第二通孔
282中，以電性連接至對應的第一導腳252。
此外，晶片封裝結構200例如更包括保護層260，以覆蓋感測元件220以及金屬線路層230。保護層260例如是由環氧樹脂所製成，但並不限於此。另外，晶片封裝結構200可更包括設置於保護層260上的保護基板270。本實施例中，感測元件220例如是光學感測元件，因此保護基板270可選用透明基板(如玻璃基板)。
需要注意的是，第一導腳252與金屬線路層230也可採用其他方式進行電性連接。舉例來說，在另一實施例中，金屬線路層230可以透過設置於矽基材210中的矽穿孔而電性連接至第一導腳252。
下文將具體描述適用於製作上述之晶片封裝結構200之晶片封裝製程。
圖4A至圖4M為本發明一實施例之晶片封裝製程的流程示意圖。請先參閱圖4A，本實施例之晶片封裝製程例如是先提供矽晶圓210’，此矽晶圓210’具有相對之二表面(即第一表面212’與第二表面214’)。矽晶圓210’之第一表面212’設置有金屬線路層230’及電性連接於金屬線路層230’之複數感測元件220。此外，在一實施例中，可於矽晶圓210’之第一表面212’的一側設置保護層260’，以覆蓋並保護金屬線路層230’及感測元件220。保護層260’可為透明材料層，保護層260’的材質例如是包括環氧樹脂等。而且，還可於保護層260’設置保護基板270’。保護基板270’可為透明基板(如玻璃基板)。
於設置保護基板270’之後，可選擇性地進行晶圓薄化製程，以將矽晶圓210’縮減至適當的厚度。請配合參照圖4A與圖4B，晶圓薄化製程例如是先研磨圖4A之矽晶圓210’之第
二表面214’，以將矽晶圓210’的厚度縮減，而在圖4B中以標號210”來表示厚度縮減後的矽晶圓，而標號214”所表示的第二表面為研磨表面。然後，蝕刻矽晶圓210”之第二表面214”，以平坦化第二表面214”並釋放第二表面214”之應力。
然後，請參照圖4C至圖4E，於矽晶圓210”中形成複數切割道216，以分隔出複數晶片單元218，並暴露出部份金屬線路層230’。相鄰兩切割道216之間為一個晶片單元218，每一晶片單元218包括一個感測元件220。具體而言，形成切割道216的步驟例如是先如圖4C所示，於矽晶圓210”之第二表面214”形成圖案化光阻層30。第二表面214”之未被圖案化光阻層30所覆蓋的部份即為預定形成切割道的區域。接著，如圖4D所示，以圖案化光阻層30作為罩幕進行蝕刻製程，去除部分矽晶圓210”以形成貫通第一表面212’以及第二表面214”之切割道216，並使得部份金屬線路層230’被切割道216暴露出來。之後，如圖4E所示，移除圖4D中的圖案化光阻層30。
需要注意的是，切割道216的形成方法並不限於本實施例之微影蝕刻製程，切割道216的形成也可採用其他適宜之方法例如機械切割，雷射切割等。
之後，請參閱圖4F，形成第一絕緣層240’於矽晶圓210”之第二表面214”，並填入切割道216中。第一絕緣層240’例如是阻焊層，但並不限於此。
接著，請參閱圖4G與4H，於第一絕緣層240’中形成複數開口241以及複數第一通孔242。開口241與第一通孔242可採用蝕刻、機械加工或雷射加工等方法形成。具體而言，形成第一通孔242與開口241的步驟例如是如圖4G所示，先於
第一絕緣層240’中形成複數第一通孔242。其中，每一晶片單元218對應之第一絕緣層240’中形成有一個第一通孔242，以暴露出矽晶圓210”之部分第二表面214”。第一通孔242的形狀可為圓形或方形，但並不限定於此。之後，再如圖4H所示，於第一絕緣層240’中形成複數開口241，而開口241分別位於切割道216，並與切割道216一一對應。需要注意的是，本實施例中，於第一絕緣層240’中所形成的開口241需使金屬線路層230’暴露出來，以便於電性連接金屬線路層230’至外部。此外，於形成開口241時，可移除部分金屬線路層230’、保護層260’以及保護基板270’，使得開口241向下延伸至保護基板270’。
再來，請參閱圖4I至圖4J，於第一絕緣層240’上形成導電金屬層250’。本實施例中，導電金屬層250’由複數子金屬層(例如第一子金屬層253’以及第二子金屬層255’)所構成。更詳細地說，形成導電金屬層250’之方法包括以下步驟。首先，請參閱圖4I，形成第一子金屬層253’，覆蓋第一絕緣層240’，並填入開口241與第一通孔242中。然後，蝕刻第一子金屬層253’，以形成複數第一導腳252’及複數第二導腳254’。接著，請參閱圖4J，形成第二子金屬層255’，堆疊於第一導腳252’及第二導腳254’。圖4J之第一導腳252是由第一導腳252’與堆疊於第一導腳252’上的第二子金屬層255’所構成，而圖4J之第二導腳254是由第二導腳254’與堆疊於第二導腳254’上的第二子金屬層255’所構成。本實施例中，導電金屬層250’包括複數第一導腳252及複數第二導腳254。第一導腳252填入到開口241中，並電性連接於金屬線路層230’。第二導腳254分別填入第一通孔242中，以電性連接於矽晶圓210”。
在另一實施例中，形成導電金屬層250’之方法也可包括以下步驟。先形成第一子金屬層253’，覆蓋第一絕緣層240，並填入開口241與第一通孔242中。然後，形成第二子金屬層255’，覆蓋第一子金屬層253’。接著，蝕刻第一子金屬層253’及第二子金屬層255’，以形成複數第一導腳252以及複數第二導腳254。
請再參閱圖3，每一晶片單元218包括複數第一導腳252以及一個第二導腳254。在蝕刻形成第一導腳252與第二導腳254的過程中，還可以使得第二導腳254電性連接於第一導腳252至少其中之一，如此，第二導腳254便可藉由第一導腳252實現與外部的電性連接。本實施例中，第二導腳254電性連接於一個第一導腳252。電性連接至第二導腳254的第一導腳252例如為接地導腳或電源導腳。
請參閱圖4K，於形成第一導腳252與第二導腳254之後，可選擇性地於第一絕緣層240’上形成第二絕緣層280’。第二絕緣層280’填入開口241以及第一通孔242中，並覆蓋導電金屬層250’。然後，再於第二絕緣層280’中形成複數第二通孔282，以暴露出各第一導腳252之部份。接著，如圖4L所示，於第二通孔282中對應地設置複數焊球290，分別電性連接至第一導腳252。如此，第二絕緣層280可對導電金屬層250’進行保護，導電金屬層250’可藉由焊球290實現與外部元件的電性連接。
接著，請參閱圖4M，沿著切割道216切割矽晶圓210”，以分離各晶片單元218，其中各晶片單元218即為圖2所示之晶片封裝結構200。
需要注意的是，本實施例中，上述晶片封裝製程是將第一導腳252填入開口241中，以電性連接於金屬線路層230。但是，金屬線路層230電性連接於第一導腳252的方式並不限定於此，因此，晶片封裝製程的步驟據此會有所不同。例如，在另一實施例中，當利用設置於矽基材中的矽穿孔電性連接至第一導腳時，晶片封裝製程則需於矽晶圓中形成複數矽穿孔，以使第一導腳透過這些矽穿孔電性連接金屬線路層。
綜上所述，本發明之晶片封裝結構以及晶片封裝製程中，矽基材藉由設置於第一絕緣層之第一通孔中的第二導腳，可實現與外部元件(如印刷電路板)的直接電性連接。因此，矽基材能夠直接接地，此有利對矽基材進行訊號測試，而且有利於矽基材維持最低電位。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
30．．．圖案化光阻層
100．．．習知晶片封裝結構
110．．．矽基材
101．．．第一表面
102．．．第二表面
120．．．線路層
130．．．光學感測晶片元件
140．．．透明保護層
150．．．導腳
160．．．焊球
170．．．封裝膠體
200．．．晶片封裝結構
210．．．矽基材
210’、210”．．．矽晶圓
212、212’．．．第一表面
214、214’、214”．．．第二表面
216．．．切割道
218．．．晶片單元
220．．．感測元件
230、230’．．．金屬線路層
240、240’．．．第一絕緣層
241．．．開口
242．．．第一通孔
250、250’．．．導電金屬層
252、252’．．．第一導腳
253、253’．．．第一子金屬層
254、254’．．．第二導腳
255、255’．．．第二子金屬層
260、260’．．．保護層
270、270’．．．保護基板
280、280’．．．第二絕緣層
282．．．第二通孔
290．．．焊球
圖1為習知光學積體電路之晶片封裝結構的剖面示意圖。
圖2為本發明一實施例之晶片封裝結構的剖面示意圖。
圖3為本發明一實施例之晶片封裝結構的第一導腳與第二導腳的俯視示意圖
圖4A至圖4M為本發明一實施例之晶片封裝製程的流程示意圖。
200．．．晶片封裝結構
210．．．矽基材
212．．．第一表面
214．．．第二表面
220．．．感測元件
230．．．金屬線路層
240．．．第一絕緣層
242．．．第一通孔
250．．．導電金屬層
252．．．第一導腳
253．．．第一子金屬層
254．．．第二導腳
255．．．第二子金屬層
260．．．保護層
270．．．保護基板
280．．．第二絕緣層
282．．．第二通孔
290．．．焊球
Claims (21)
- 一種晶片封裝結構，包括：一矽基材，具有一第一表面及與該第一表面相對之一第二表面；一感測元件，設置於該矽基材之該第一表面；一金屬線路層，設置於該矽基材之該第一表面，並電性連接於該感測元件；一第一絕緣層，覆蓋該矽基材之該第二表面，該第一絕緣層具有一第一通孔，以暴露出該矽基材之部份該第二表面；以及一導電金屬層，設置於該第一絕緣層上，該導電金屬層包括：複數第一導腳，電性連接於該金屬線路層；以及一第二導腳，填入該第一通孔中，以電性連接於該矽基材，並電性連接於該些第一導腳至少其中之一。
- 如申請專利範圍第1項所述之晶片封裝結構，更包括一保護層，以覆蓋該金屬線路層及該感測元件。
- 如申請專利範圍第2項所述之晶片封裝結構，其中該保護層由環氧樹脂所製成。
- 如申請專利範圍第2項所述之晶片封裝結構，更包括一保護基板，設置於該保護層上。
- 如申請專利範圍第4項所述之晶片封裝結構，其中該保護基板為透明基板。
- 如申請專利範圍第1項所述之晶片封裝結構，其中電性連接至該第二導腳的該第一導腳，係一接地導腳與一電源導腳其中之一。
- 如申請專利範圍第1項所述之晶片封裝結構，更包括：一第二絕緣層，覆蓋該些第一導腳以及該第二導腳，其中該第二絕緣層具有複數第二通孔，以暴露出各該第一導腳之部份；以及複數焊球，對應地設置於該些第二通孔中，以電性連接至該些第一導腳。
- 如申請專利範圍第1項所述之晶片封裝結構，其中該矽基材設置有複數矽穿孔，以使該些第一導腳透過該些矽穿孔電性連接該金屬線路層。
- 如申請專利範圍第1項所述之晶片封裝結構，其中該導電金屬層係由複數子金屬層所構成，包括堆疊的一第一子金屬層與一第二子金屬層，而該第一子金屬層不同於該第二子金屬層，其中該第一子金屬層介於該第二子金屬層與該第一絕緣層之間，用以分別黏著於該第二子金屬層與該第一絕緣層。
- 一種晶片封裝製程，包括：提供一矽晶圓，該矽晶圓具有一第一表面及與該第一表面相對之一第二表面，該第一表面設置有一金屬線路層及電性連接於該金屬線路層之複數感測元件；於該矽晶圓中形成複數切割道，以分隔出複數晶片單元，並暴露出該金屬線路層，其中每一晶片單元包括該些感測元件其中之一；形成一第一絕緣層於該矽晶圓之該第二表面，並填入該些切割道中；於該第一絕緣層中形成分別位於該些切割道的複數開口，並於每一晶片單元之該第一絕緣層中形成一第一通孔，以暴露出該矽晶圓之部份該第二表面；於該第一絕緣層上形成一導電金屬層，該導電金屬層包括複數第一導腳及複數第二導腳，該些第一導腳電性連接於該金屬線路層，該些第二導腳分別填入該些第一通孔中，以電性連接於該矽晶圓，並電性連接於該些第一導腳至少其中之一；以及沿著該些切割道切割該矽晶圓，以分離該些晶片單元。
- 如申請專利範圍第10項所述之晶片封裝製程，其中於形成該些切割道之前，更包括於該矽晶圓設置一保護層，以覆蓋該金屬線路層及該些感測元件。
- 如申請專利範圍第11項所述之晶片封裝製程，更包括於該保護層設置一保護基板。
- 如申請專利範圍第12項所述之晶片封裝製程，其中該保護基板為透明基板。
- 如申請專利範圍第12項所述之晶片封裝製程，其中於設置該保護基板之後，更包括進行一晶圓薄化製程，該晶圓薄化製程包括：研磨該矽晶圓之該第二表面，以形成一研磨表面；以及平坦化該研磨表面。
- 如申請專利範圍第10項所述之晶片封裝製程，其中形成該些切割道之方法包括進行一微影蝕刻製程。
- 如申請專利範圍第10項所述之晶片封裝製程，其中於形成該些開口時，暴露出該金屬線路層，並於形成該導電金屬層時，將該導電金屬層填入該些開口中，以使該些第一導腳電性連接於該金屬線路層。
- 如申請專利範圍第16項所述之晶片封裝製程，其中該導電金屬層由複數子金屬層所構成，形成該導電金屬層之方法包括：形成一第一子金屬層，覆蓋該第一絕緣層，並填入該些開口與該些第一通孔中；蝕刻該第一子金屬層，以形成該些第一導腳及該些第二導腳；以及形成一第二子金屬層，堆疊於該些第一導腳及該些第二導腳。
- 如申請專利範圍第16項所述之晶片封裝製程，其中該導電金屬層係由複數子金屬層所構成，形成該導電金屬層之方法包括：形成一第一子金屬層，覆蓋該第一絕緣層，並填入該些開口與該些第一通孔中；形成一第二子金屬層，覆蓋該第一子金屬層；以及蝕刻該第一子金屬層及該第二子金屬層，以形成該些第一導腳以及該些第二導腳。
- 如申請專利範圍第18項所述之晶片封裝製程，其中該第一子金屬層的材質包括鋁或銅，該第二子金屬層的材質包括鎳或金。
- 如申請專利範圍第16項所述之晶片封裝製程，更包括：於第一絕緣層上形成一第二絕緣層，覆蓋該些第一導腳以及第二導腳；於該第二絕緣層中形成複數第二通孔，以暴露出各該第一導腳之部份；以及於該些第二通孔中對應地設置複數焊球，分別電性連接至該些第一導腳。
- 如申請專利範圍第10項所述之晶片封裝製程，更包括：於該矽晶圓中形成複數矽穿孔，以使該些第一導腳透過該些矽穿孔電性連接該金屬線路層。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099147330A TWI418004B (zh) | 2010-12-31 | 2010-12-31 | 晶片封裝結構以及晶片封裝製程 |
| US13/210,485 US8421173B2 (en) | 2010-12-31 | 2011-08-16 | Chip package structure and chip packaging process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW099147330A TWI418004B (zh) | 2010-12-31 | 2010-12-31 | 晶片封裝結構以及晶片封裝製程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201227896A TW201227896A (en) | 2012-07-01 |
| TWI418004B true TWI418004B (zh) | 2013-12-01 |
Family
ID=46380047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099147330A TWI418004B (zh) | 2010-12-31 | 2010-12-31 | 晶片封裝結構以及晶片封裝製程 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8421173B2 (zh) |
| TW (1) | TWI418004B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8609512B2 (en) * | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
| US9466666B2 (en) * | 2012-05-03 | 2016-10-11 | Analog Devices Global | Localized strain relief for an integrated circuit |
| US9786609B2 (en) | 2013-11-05 | 2017-10-10 | Analog Devices Global | Stress shield for integrated circuit package |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013268A1 (en) * | 2003-05-26 | 2007-01-18 | Ryuichi Kubo | Piezoelectric electronic component, and production method therefor, and communication equipment |
| US20070251339A1 (en) * | 2006-05-01 | 2007-11-01 | Sensarray Corporation | Process Condition Measuring Device with Shielding |
| US20090074352A1 (en) * | 2007-09-13 | 2009-03-19 | Ikuo Kohashi | Bidirectional optical transmission device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5270673A (en) | 1992-07-24 | 1993-12-14 | Hewlett-Packard Company | Surface mount microcircuit hybrid |
| US7615487B2 (en) | 2007-03-15 | 2009-11-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power delivery package having through wafer vias |
| US8229537B2 (en) * | 2010-03-17 | 2012-07-24 | General Electric Company | Motion artifact rejection microelectrode |
| EP2445019B1 (en) * | 2010-10-25 | 2018-01-24 | LG Innotek Co., Ltd. | Electrode configuration for a light emitting diode |
-
2010
- 2010-12-31 TW TW099147330A patent/TWI418004B/zh active
-
2011
- 2011-08-16 US US13/210,485 patent/US8421173B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013268A1 (en) * | 2003-05-26 | 2007-01-18 | Ryuichi Kubo | Piezoelectric electronic component, and production method therefor, and communication equipment |
| US20070251339A1 (en) * | 2006-05-01 | 2007-11-01 | Sensarray Corporation | Process Condition Measuring Device with Shielding |
| US20090074352A1 (en) * | 2007-09-13 | 2009-03-19 | Ikuo Kohashi | Bidirectional optical transmission device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120168945A1 (en) | 2012-07-05 |
| US8421173B2 (en) | 2013-04-16 |
| TW201227896A (en) | 2012-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI793960B (zh) | 封裝結構及其製造方法 | |
| KR101918608B1 (ko) | 반도체 패키지 | |
| TWI631676B (zh) | 電子封裝件及其製法 | |
| CN110838473B (zh) | 半导体封装及其制造方法 | |
| CN107403733A (zh) | 三层叠层封装结构及其形成方法 | |
| US11676906B2 (en) | Chip package and manufacturing method thereof | |
| TW201701432A (zh) | 具有高佈線密度補片的半導體封裝 | |
| TW201812888A (zh) | 製作半導體元件的方法 | |
| TWI716852B (zh) | 積體扇出型封裝及其製造方法 | |
| TW201707199A (zh) | 一種晶片尺寸等級的感測晶片封裝體及其製造方法 | |
| US11107680B2 (en) | Mask assembly and method for fabricating a chip package | |
| KR102082714B1 (ko) | 이미지 센싱 칩을 위한 패키징 방법 및 패키지 구조 | |
| TWI594382B (zh) | 電子封裝件及其製法 | |
| TW201911524A (zh) | 積體電路封裝 | |
| KR20170052466A (ko) | 캐비티를 갖는 폴리머-기반 반도체 구조체 | |
| KR100679684B1 (ko) | 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법 | |
| US10636757B2 (en) | Integrated circuit component package and method of fabricating the same | |
| US20220344225A1 (en) | Semiconductor package including test line structure | |
| US20240153769A1 (en) | Method for fabricating a chip package | |
| TWI418004B (zh) | 晶片封裝結構以及晶片封裝製程 | |
| TW201642428A (zh) | 矽中介層與其製作方法 | |
| TW201901874A (zh) | 半導體封裝 | |
| TW201842632A (zh) | 穿透封膠層形成導電路徑之封裝方法 | |
| JP2018530164A (ja) | イメージセンシングチップのためのパッケージング方法およびパッケージ構造 | |
| KR101128895B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 제조 방법 |