TW201707199A - 一種晶片尺寸等級的感測晶片封裝體及其製造方法 - Google Patents

一種晶片尺寸等級的感測晶片封裝體及其製造方法 Download PDF

Info

Publication number
TW201707199A
TW201707199A TW105105846A TW105105846A TW201707199A TW 201707199 A TW201707199 A TW 201707199A TW 105105846 A TW105105846 A TW 105105846A TW 105105846 A TW105105846 A TW 105105846A TW 201707199 A TW201707199 A TW 201707199A
Authority
TW
Taiwan
Prior art keywords
wafer
layer
wafer size
sensing
spacer layer
Prior art date
Application number
TW105105846A
Other languages
English (en)
Other versions
TWI642174B (zh
Inventor
何彥仕
劉凔宇
李柏漢
賴俊諺
Original Assignee
精材科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精材科技股份有限公司 filed Critical 精材科技股份有限公司
Publication of TW201707199A publication Critical patent/TW201707199A/zh
Application granted granted Critical
Publication of TWI642174B publication Critical patent/TWI642174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0067—Packages or encapsulation for controlling the passage of optical signals through the package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/117—Identification of persons
    • A61B5/1171—Identification of persons based on the shapes or appearances of their bodies or parts thereof
    • A61B5/1172—Identification of persons based on the shapes or appearances of their bodies or parts thereof using fingerprinting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05699—Material of the matrix
    • H01L2224/0579—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/05798—Fillers
    • H01L2224/05799—Base material
    • H01L2224/058—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本發明乃提出一種新的晶片尺寸等級的(chip scale)感測晶片封裝模組以及其製造方法，藉由在蓋板與感測晶片間導入一個由矽、氧化鋁、玻璃或陶瓷材料等所構成的厚間隔層，使蓋板與感測晶片間維持一更大的距離，增加光線通過掉落在蓋板表面的灰塵到達感測元件的距離，進而改善掉落在蓋板表面的灰塵所造成的異常影像(例如鬼影)，且矽、氧化鋁、玻璃或陶瓷材料等所構成的厚間隔層並無光敏感特性，不會像光阻般易裂化，故可增加感測晶片封裝體的光學效能及穩定性。

Description

一種晶片尺寸等級的感測晶片封裝體及其製造方法
本發明是關於一種感測晶片封裝體，且特別是有關於一種晶片尺寸等級的感測晶片封裝體及其製造方法。
具有感測功能之晶片封裝體的感測裝置在傳統的製作過程中容易受到汙染或破壞，造成感測裝置的效能降低，進而降低晶片封裝體的可靠度或品質。此外，為符合電子產品朝向微型化之發展趨勢，有關電子產品封裝構造中，用以承載半導體晶片的封裝基板如何降低厚度，亦為電子產品研發中一項重要的課題。有關封裝基板之製作過程中，其係於薄形晶片層上製作線路。若封裝基板為符合微型化之要求，而選用厚度過薄的封裝基板時，不但封裝基板之生產作業性不佳，封裝基板也易因厚度過薄，而於封裝製程受到環境因素影響會產生變形翹曲或損壞，造成產品不良等問題。
此外，為了使影像感測晶片封裝體具有良好的影像品質，影像感測晶片封裝體內的感測元件必須與表面的透光蓋板間隔一適當距離。為達到此目的，習知的封裝技術乃使用一光阻所構成的間隔層(dam or spacer)設置於感測元件與透光蓋板之間，以維持感測元件與透光蓋板之間的適當距離。然而光阻所構成的間隔層，由於受限於微影技術，其厚度頂多40μm，若有灰塵掉落在蓋板表面時間，通過灰塵的光線將會扭曲或干涉感側元件封裝體的影像，造成鬼影或反光，且光阻往往具有光敏感特性、易裂化的缺點，使用光阻所構成的間隔層將會降低感測晶片封裝體的光學效能與穩定性。
有鑒於此，為了改善如上所述的缺點，本發明乃提出一種新的晶片尺寸等級的(chip scale)感測晶片封裝模組以及其製造方法，藉由在蓋板與感測晶片間導入一個由矽、氧化鋁、玻璃或陶瓷材料等所構成的厚間隔層，使蓋板與感測晶片間維持一更大的距離，增加光線通過掉落在蓋板表面的灰塵到達感測元件的距離，進而改善掉落在蓋板表面的灰塵所造成的異常影像(例如鬼影)，且矽、氧化鋁、玻璃或陶瓷材料等所構成的厚間隔層並無光敏感特性，不會像光阻般易裂化，故可增加感測晶片封裝體的光學效能及穩定性。
本發明之一目的是提供一種晶片尺寸等級的感測晶片封裝體，包括:一感測晶片，具有相對的一第一上表面與一第一下表面，包括: 一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；複數第一貫通孔，位在該第一下表面且露出其所對應的其中之一該等導電墊表面；複數導電結構，設置於該第一下表面；及一重佈線層，位於該第一下表面以及該等第一貫通孔內，用以分別連接每一該等導電墊以及每一該等導電結構；一間隔層(spacer)，設置於該感測晶片上，且環繞該感測元件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應於該感測元件，且該開口的內壁與該感測元件保持一預定的距離d，且d＞0；以及一第一黏著層，位於該間隔層的該第二下表面與該感測晶片的該第一上表面之間。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體，包括:一感測晶片，具有相對的一第一上表面與一第一下表面及一第一、第二側壁，分別連接該第一上表面以及該第一下表面之相對兩側，該感測晶片包括: 一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處，且該第一、第二側壁分別裸露出其中一該等導電墊之側邊；複數導電結構，設置於該第一下表面；及一重佈線層，位在該第一下表面以及該第一、第二側壁，用以分別連接每一該等導電墊以及每一該等導電結構；一間隔層(spacer)，設置於該感測晶片上且環繞該感測元件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應於該感測元件，且該開口的內壁與該感測晶片間保持一預定的距離d，且d＞0；以及一第一黏著層，位於該間隔層的該第二下表面與該感測晶片的該第一上表面之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該間隔層的厚度大於該感測晶片的厚度。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，該第一黏著層的材料是選自光阻、聚亞醯胺(PI)和環氧樹脂所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，更包括一蓋板設置於該間隔層上，及一第二黏著層夾於該蓋板與間隔層的該第二上表面之間。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該蓋板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，該第二黏著層的材料是選自光阻、聚亞醯胺(PI)、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等凹穴以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊；形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通；形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件；形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中在切割該等晶片區以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體前，更包括先提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該該間隔層的該第二上表面。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等凹穴以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；研磨該間隔層的該第二上表面，直到貫通每一個該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件；提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層，使該蓋板晶圓結合至該間隔層的該第二表面；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊；形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通；形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔；形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一堆疊層，包括一間隔層、一固定於該間隔層上的蓋板晶圓及一夾於該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對的一第二上表面與一第二下表面、複數個貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則是固定於該間隔層的該第二上表面，每一該等開口分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等開口以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等開口分別環繞其所對應的其中一該等感測元件，其中每一該等開口的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊；形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通；形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔；形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該堆疊層的製造步驟包括:提供一間隔層，具有相對的一第二上表面與一第二下表面，且該第二上表面具有複數個凹穴，每一該等凹穴分別對應於其中一該等晶片區；提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面；以及研磨該第二下表面，直到每一該等凹穴被貫穿，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該第一黏著層的材料是選自光阻、聚亞醯胺(PI)和環氧樹脂所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該第二黏著層的材料是選自光阻、聚亞醯胺(PI)、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一貫通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等凹穴以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層於該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊；形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件；形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中在切割該等晶片區以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體前，更包括先提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等凹穴以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件；提供一蓋板晶圓，並在該蓋板晶圓表面塗佈一第二黏著層，藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層於該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊；形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔；形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供另一種晶片尺寸等級的感測晶片封裝體的製造方法，其步驟包括：提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處；提供一堆疊層，包括一間隔層、一固定於該間隔層上的蓋板晶圓及一夾於該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對的一第二上表面與一第二下表面、複數個貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則是固定於該間隔層的該第二上表面，且每一該等開口分別對應於每一該等晶片區的該感測元件；塗佈一第一黏著層於該等開口以外的該第二下表面；藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等開口分別環繞其所對應的其中一該等感測元件，其中每一該等開口的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0；薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面；形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔；形成一介電層於該第三下表面以及該等第四貫通孔；去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊；形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊；形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔；形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該堆疊層的製造步驟包括:提供一間隔層，具有相對的一第二上表面與一第二下表面，且該第二上表面具有複數個凹穴，每一該等凹穴分別對應於其中一該等晶片區；提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面；以及研磨該第二下表面，直到每一該等凹穴被貫穿，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該第一黏著層的材料是選自光阻、聚亞醯胺(PI)和環氧樹脂所構成之族群其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該第二黏著層的材料是選自光阻、聚亞醯胺(PI)、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
本發明之另一目的是提供一種如上所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
以下將詳細說明本發明實施例之製作與使用方式。然應注意的是，本發明提供許多可供應用的發明概念，其可以多種特定形式實施。文中所舉例討論之特定實施例僅為製造與使用本發明之特定方式，非用以限制本發明之範圍。 實施例 一
以下將配合圖式第1A圖~第1F圖及第1E’圖～第1F’圖，說明根據本發明的實施例一的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第1A圖及第1B圖，提供一如第1B圖所示的輪廓為矩形的感測元件晶圓100，其具有相對的一第一上表面100a、第一上表面100b，且感測元件晶圓100包括複數個晶片區120，每一晶片區120在鄰近第一上表面100a處形成有一感測元件110、複數個位在第一上表面100a上的絕緣層130內且仳鄰感測元件110的導電墊115及一位在感測元件110上方的絕緣層130表面的光學部件150(例如稜鏡片)。此外，可視需要，選擇性地在絕緣層130形成複數個裸露出導電墊115的開口135。接著，提供一如第1A圖所示的間隔層10，其厚度約為200μm，且具有相對的一第二上表面10a及一第二下表面10b，且第二下表面10b形成有複數個凹穴20，且每一個凹穴20分別對應於其中一個晶片區120。
其次，將光阻、聚亞醯胺(PI)或環氧樹脂所構成之第一黏著層165塗佈於間隔層165的凹穴20以外的第二下表面10b上，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的絕緣層130表面。其中，每一個凹穴20分別環繞其所對應的其中一個感測元件110，且每一個凹穴20的內壁20a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
接著，請參照第1C圖，對感測元件晶圓100的第一下表面100b進行薄化製程(例如，蝕刻製程、銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程)，以減少感測元件晶圓100的厚度(例如，小於大約100 μm)。
接著，請參照第1D圖，先透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數暴露出導電墊115的第一貫通孔190及複數位在切割道SC上的第二貫通孔200。接著，再透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第一貫通孔190及第二貫通孔200內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
然後，透過微影製程及蝕刻製程，去除第一貫通孔190底部的絕緣層210，而露出對應的導電墊115。然後，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至第一貫通孔190的側壁及底部，而未延伸至第二貫通孔200內。重佈線層220可透過絕緣層210與基底100電性隔離，且可經由第一貫通孔190直接電性接觸或間接電性連接露出的導電墊115。因此，第一貫通孔190內的重佈線層220也稱為矽通孔電極。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。此外，重佈線層220也可選擇為不對稱圖案，例如在第一貫通孔190內，鄰近切割道SC之晶片區外緣處之重佈線層220係位於第一貫通孔190內而不延伸至第一下表面100b上。
接著，請參照第1E圖，透過沉積製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重佈線層220。在一實施例中，鈍化保護層230之材料可包括環氧樹脂、綠漆、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。在本施例中，鈍化保護層230僅部分填充第一貫通孔190，使得一孔洞240形成於第一貫通孔190內的重佈線層220與鈍化保護層230之間。在一實施例中，孔洞240與鈍化保護層230之間的界面具有拱形輪廓。在其他實施例中，鈍化保護層230亦可填滿第一貫通孔190。
然後，透過微影製程及蝕刻製程，在感測元件晶圓100的第二表面100b上的鈍化保護層230內形成貫通孔，以露出圖案化的重佈線層220的一部分。然後，利用銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，自間隔層10的第二上表面10a往第二下表面10b方向，去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一裸露出感測元件110的開口30，且每一個開口30的內壁30a與其所環繞的感測元件110仍保持一預定的距離d，且d＞0。
接著，透過電鍍製程、網版印刷製程或其他適合的製程，在鈍化保護層230的貫通孔內填入導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。在一實施例中，導電結構250之材料可包括錫、鉛、銅、金、鎳其中之一或其組合。
接著，沿著切割道SC(等同於沿著第二貫通孔200)切割鈍化保護層230、絕緣層130、第一黏著層165及間隔層10，形成複數獨立的晶片尺寸等級的感測晶片封裝體A，且每一晶片尺寸等級的感測晶片封裝體A均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及一位在感測晶片100’上的間隔層10’。
其中，在段落
所提到的切割製程前，也可如第1E’圖所示般，先設置一蓋板晶圓50於間隔層10上，藉由蓋板晶圓50表面所塗佈的一層由光阻、聚亞醯胺(PI)、膠帶或環氧樹脂所構成的第二黏著層40，使蓋板晶圓50結合至間隔層10的第二上表面10b，然後再以段落
所提到的切割製程，形成複數獨立的晶片尺寸等級的感測晶片封裝體A’。其中，每一晶片尺寸等級的感測晶片封裝體A’均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’，以及一位在感測晶片100’上方的蓋板50’，其輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第1F圖及第1F’圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體A或A’接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體A或A’放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體A接合至電路板260。再者，在將晶片尺寸等級的感測晶片封裝體A或A’接合至電路板260上之前或之後，可透過表面黏著技術(surface mount technology，SMT)將所需的被動元件(例如，電感、電容、電阻或其他電子部件)形成於電路板260上。另外，亦可透過同一回焊製程將晶片尺寸等級的感測晶片封裝體A或A’及上述被動元件同時接合至電路板260上。 實施例二
以下將配合圖式第2A圖~第2F圖，說明根據本發明的實施例二的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第2A圖，先提供一如實施例一所述的感測元件晶圓100及一間隔層10。
其次，將光阻、聚亞醯胺(PI)或環氧樹脂所構成之第一黏著層165塗佈於間隔層165的凹穴20以外的第二下表面10b上，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的第一上表面100a。其中，每一個凹穴20分別環繞其所對應的其中一個感測元件110，且每一個凹穴20的內壁20a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
其次，請參照第2B圖，先利用銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，自間隔層10的第二上表面10a往第一上表面10a的方向，去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一開口30，且每一個開口30的內壁30a與其所環繞的感測元件110仍保持一預定的距離d，且d＞0。然後，再提供一蓋板晶圓50於間隔層10上，藉由蓋板晶圓50表面所塗佈的一層由光阻、聚亞醯胺(PI)、膠帶或環氧樹脂所構成的第二黏著層40，使蓋板晶圓50結合至間隔層10的第二上表面10b。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第2C圖，利用段落
所述的薄化製程，減少感測元件晶圓100的厚度(例如，小於大約100 μm)。然後，利用如段落
所述的製程，在每一晶片區120的第一下表面100b內同時形成複數暴露出導電墊115的第一貫通孔190及複數位在切割道SC上的第二貫通孔200。
接著，請參照第2D圖，利用如段落
～
所述的製程，在感測元件晶圓100的第一下表面100b上形成一絕緣層210以及一圖案化的重佈線層220。
接著，請參照第2E圖，利用如段落
～段落
所述的製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重佈線層220。然後，再形成與該重佈線層220電性連接的導電結構250。
接著，利用如段落
所述的製程，沿著切割道SC(等同於沿著第二貫通孔200)切割，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體B。每一晶片尺寸等級的感測晶片封裝體B均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及一位在感測晶片100’上的間隔層10以及蓋板50’，其輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，請參照第2F圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體B接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。 實施例三
以下將配合圖式第3A圖~第3F圖，說明根據本發明的實施例三的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第3A圖及第3B圖，先提供一如實施例一所述的感測元件晶圓100，接著，提供一如第3A圖所示的間隔層10，其厚度約為200μm，且具有相對的一第二上表面10a及一第二下表面10b，且第二上表面10a形成有複數個凹穴20，且每一個凹穴20分別對應於其中一個晶片區120。
其次，提供一表面塗佈有光阻、聚亞醯胺(PI)或環氧樹脂所構成之第二黏著層40的蓋板晶圓50，且藉由第二黏著層40使得蓋板晶圓50結合至間隔層10的第二上表面10a上。然後，先利用銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，自間隔層10的第二下表面10b往第二上表面10a的方向，去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一開口30。
接著，塗佈一光阻、聚亞醯胺(PI)或環氧樹脂所構成的第一黏著層165於間隔層10的開口30以外的第二下表面10b，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的絕緣層130表面。其中，每一個開口30分別環繞其所對應的其中一個感測元件110，且每一個開口30的內壁30a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
接著，請參照第3C圖，利用如段落
所述的薄化製程，減少感測元件晶圓100的厚度(例如，小於大約100 μm)。然後，利用如段落
所述的製程，在每一晶片區120的第一下表面100b內同時形成複數暴露出導電墊115的第一貫通孔190及複數位在切割道SC上的第二貫通孔200。
接著，請參照第3D圖，利用如段落
～
所述的製程，在感測元件晶圓100的第一下表面100b上形成一絕緣層210以及一圖案化的重佈線層220。
接著，請參照第3E圖，利用如段落
～段落
所述的製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重佈線層220。然後，形成與該重佈線層220電性連接的導電結構250。
接著，利用如段落
所述的製程，沿著切割道SC(等同於沿著第二貫通孔200)切割，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體B。每一晶片尺寸等級的感測晶片封裝體B均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及一位在感測晶片100’上的間隔層10以及蓋板50’，其輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
接著，請參照第3F圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體C接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。 實施例 四
以下將配合圖式第4A圖~第4F圖，說明根據本發明的實施例四的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第4A圖及第4B圖，提供一如實施例一所述的感測元件晶圓100及間隔層10。
其次，將光阻、聚亞醯胺(PI)或環氧樹脂所構成之第一黏著層165塗佈於間隔層165的凹穴20以外的第二下表面10b上，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的絕緣層130表面。其中，每一個凹穴20分別環繞其所對應的其中一個感測元件110，且每一個凹穴20的內壁20a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
接著，請參照第4C圖，利用段落
所述的薄化製程，減少感測元件晶圓100的厚度(例如，小於大約100 μm)。
然後，透過微影製程及蝕刻製程(例如，乾蝕刻製程、濕蝕刻製程、電漿蝕刻製程、反應性離子蝕刻製程或其他適合的製程)，在每一晶片區120的第一下表面100b內同時形成複數個暴露出導電墊115的第四貫通孔290。
接著，請參照第4D圖，透過沉積製程(例如，旋塗製程、物理氣相沈積製程、化學氣相沈積製程或其他適合的製程)，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第四貫通孔290內。在本實施例中，絕緣層210可包括環氧樹脂、無機材料(例如，氧化矽、氮化矽、氮氧化矽、金屬氧化物或前述之組合)、有機高分子材料(例如，聚醯亞胺樹脂、苯環丁烯、聚對二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他適合的絕緣材料。
然後，透過刻痕(notching)製程，去除位在各個第四貫通孔290的絕緣層210、鄰近各個第四貫通孔290的絕緣層130、部分導電墊115以及部分第一黏著層165，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a、一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊。
接著，請參照第4E圖，透過沉積製程(例如，旋塗製程、物理氣相沉積製程、化學氣相沉積製程、電鍍製程、無電鍍製程或其他適合的製程)、微影製程及蝕刻製程，在絕緣層210上形成圖案化的重佈線層220。重佈線層220順應性延伸至各個凹槽295的第一側壁295a、第二側壁295b及底部295c。重佈線層220可透過絕緣層210與基底100電性隔離，且可經由第一側壁295a與第二側壁295與露出之導電墊115側壁直接電性接觸或間接電性連接。在一實施例中，重佈線層220之材料可包括鋁、銅、金、鉑、鎳、錫、前述之組合、導電高分子材料、導電陶瓷材料(例如，氧化銦錫或氧化銦鋅)或其他適合的導電材料。
利用如段落
～段落
所述的製程，在感測元件晶圓100的第二表面100b上形成一鈍化保護層230，且填入第一貫通孔190及第二貫通孔200，以覆蓋重佈線層220，並且去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一裸露出感測元件110的開口30，且每一個開口30的內壁30a與其所環繞的感測元件110仍保持一預定的距離d，且d＞0。然後，形成與該重佈線層220電性連接的導電結構250。
接著，沿著切割道SC(等同於沿著第二貫通孔200)切割鈍化保護層230、重佈線層220及間隔層10。之後，剝除暫時性基板170，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體D，且每一晶片尺寸等級的感測晶片封裝體D均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’，其表面具有一感測元件110以及複數仳鄰感測元件110的導電墊115，以及一位在感測晶片100’上的蓋板晶圓50’，其輪廓同樣為矩形，且其大小與晶片尺寸等級的感測晶片100’相同。
其中，在段落
所提到的切割製程前，也可如第4E’圖所示般，先設置一蓋板晶圓50於間隔層10上，藉由蓋板晶圓50表面所塗佈的一層由光阻、聚亞醯胺(PI)、膠帶或環氧樹脂所構成的第二黏著層40，使蓋板晶圓50結合至間隔層10的第二上表面10b，然後再以段落
所提到的切割製程，形成複數獨立的晶片尺寸等級的感測晶片封裝體D’，且每一晶片尺寸等級的感測晶片封裝體D’均包括一輪廓為矩形的晶片尺寸等級的感測晶片100’以及一位在感測晶片100’上方的蓋板50’。
接著，請參照第4F圖及第4F’圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體D或D’接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。舉例來說，導電結構250可由焊料(solder)所構成，將晶片尺寸等級的感測晶片封裝體D或D’放置於電路板260上後，可進行回焊(reflow)製程，以透過焊球將晶片尺寸等級的感測晶片封裝體D或D’或接合至電路板260。 實施例 五
以下將配合圖式第5A圖~第5F圖，說明根據本發明的實施例五的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第5A圖，先提供一如實施例一所述的感測元件晶圓100及間隔層10。
其次，將光阻、聚亞醯胺(PI)或環氧樹脂所構成之第一黏著層165塗佈於間隔層165的凹穴20以外的第二下表面10b上，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的第一上表面100a。其中，每一個凹穴20分別環繞其所對應的其中一個感測元件110，且每一個凹穴20的內壁20a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
其次，請參照第5B圖，先利用銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，自間隔層10的第二上表面10a往第一上表面10a的方向，去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一開口30。然後，再提供一蓋板晶圓50於間隔層10上，藉由蓋板晶圓50表面所塗佈的一層由光阻、聚亞醯胺(PI)、膠帶或環氧樹脂所構成的第二黏著層40，使蓋板晶圓50結合至間隔層10的第二上表面10b。其中，蓋板晶圓50的材料除了玻璃以外，也可選用其他硬度大於或等於七的透明材料例如氮化鋁、藍寶石或陶瓷材料等。
接著，請參照第5C圖，利用如段落
所述的製程對感測晶圓100的第一下表面100b進行薄化製程，然後利用段落
所述的製程在每一晶片區120的第一下表面100b內同時形成複數暴露出導電墊115的第四貫通孔290。
接著，請參照第5D圖，利用段落
所述的製程，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第四貫通孔290內。
接著，請參照第5D圖，利用段落
所述的製程，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a、一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊。
接著，請參照第5E圖，利用段落
所述的製程，在絕緣層210上形成圖案化的重佈線層220與導電墊115側壁直接電性接觸或間接電性連接。然後，利用段落
所述的製程，在感測元件晶圓100的第二下表面100b上形成一鈍化保護層230以覆蓋重佈線層220，以及導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。
接著，利用段落
所述的製程，沿著切割道SC(等同於沿著第二貫通孔200)切割，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體E。
接著，請參照第5F圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體E接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。 實施例六
以下將配合圖式第6A圖~第6F圖，說明根據本發明的實施例六的晶片尺寸等級的感測晶片封裝體以及其製造方法。
請先參照第6A圖及第6B圖，先提供一如實施例一所述的感測元件晶圓100，接著，提供一如第6A圖所示的間隔層10，其厚度約為200μm，且具有相對的一第二上表面10a及一第二下表面10b，且第二上表面10a形成有複數個凹穴20，且每一個凹穴20分別對應於其中一個晶片區120。
其次，提供一表面塗佈有光阻、聚亞醯胺(PI)或環氧樹脂所構成之第二黏著層40的蓋板晶圓50，且藉由第二黏著層40使得蓋板晶圓50結合至間隔層10的第二上表面10a上。然後，先利用銑削(milling)製程、磨削(grinding)製程或研磨(polishing)製程，自間隔層10的第二下表面10b往第二上表面10a的方向，去除多餘的間隔層10，直到貫穿凹穴20的底部，形成一開口30。接著，塗佈一光阻、聚亞醯胺(PI)或環氧樹脂所構成的第一黏著層165於間隔層10的開口30以外的第二下表面10b，然後藉由第一黏著層165使得間隔層10的第二下表面10b結合至感測晶圓100的第一上表面100a。其中，每一個開口30分別環繞其所對應的其中一個感測元件110，且每一個開口30的內壁30a與其所環繞的感測元件110保持一預定的距離d，且d＞0。
接著，請參照第6C圖，利用如段落
所述的製程對感測晶圓100的第一下表面100b進行薄化製程，然後利用段落
所述的製程在每一晶片區120的第一下表面100b內同時形成複數暴露出導電墊115的第四貫通孔290。
接著，請參照第6D圖，利用段落
所述的製程，在感測元件晶圓100的第一下表面100b上形成一絕緣層210，並填入第四貫通孔290內。
接著，請參照第6D圖，利用段落
所述的製程，形成複數個凹槽(notch)295，其中每一該等凹槽295具有一第一側壁295a、一第二側壁295b及一底部295c，且該第一側壁295a、第二側壁295b分別裸露出導電墊115之側邊。
接著，請參照第6E圖，利用段落
所述的製程，在絕緣層210上形成圖案化的重佈線層220與導電墊115側壁直接電性接觸或間接電性連接。然後，利用段落
所述的製程，在感測元件晶圓100的第二下表面100b上形成一鈍化保護層230以覆蓋重佈線層220，以及導電結構250(例如，焊球、凸塊或導電柱)，以與露出的重佈線層220電性連接。
接著，利用段落
所述的製程，沿著切割道SC(等同於沿著第二貫通孔200)切割，進而形成複數獨立的晶片尺寸等級的感測晶片封裝體F。
接著，請參照第6F圖，提供一電路板260，其具有一正面260a及相對的一反面260b，然後將晶片尺寸等級的感測晶片封裝體F接合至電路板260的正面260a上，且透過其第二表面100b上的導電結構250而與電路板260電性連接。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可更動與組合上述各種實施例。
10．．．間隔層 10a．．．第二上表面 10b．．．第二下表面 20．．．凹穴 20a．．．內壁 30．．．開口 30a．．．內壁 40．．．第二黏著層 50．．．蓋板晶圓 50’．．．蓋板 100．．．感測元件晶圓 100’．．．晶片尺寸等級的感測晶片 100a．．．第一上表面 100b．．．第一下表面 110．．．感側元件 115．．．導電墊 120．．．晶片區 130．．．絕緣層 135．．．開口 165．．．第一黏著層 190．．．第一貫通孔 200．．．第二貫通孔 210．．．絕緣層 220．．．重佈線層 230．．．鈍化保護層 240．．．孔洞 250．．．導電結構 260．．．電路板 260a．．．正面 260b．．．背面 290．．．第四貫通孔 295．．．凹槽(notch) 295a．．．第一側壁 295b．．．第二側壁 295c．．．底部 A．．．晶片尺寸等級的感測晶片封裝體 B．．．晶片尺寸等級的感測晶片封裝體 C．．．晶片尺寸等級的感測晶片封裝體 D．．．晶片尺寸等級的感測晶片封裝體 E．．．晶片尺寸等級的感測晶片封裝體 F．．．晶片尺寸等級的感測晶片封裝體
第1A圖~第1F圖及第1E’圖~第1F’圖顯示根據本發明實施例一的晶片尺寸等級的感測晶片封裝體的剖面製程。 第2A圖~第2F圖顯示根據本發明實施例二的晶片尺寸等級的感測晶片封裝體的剖面製程。 第3A圖~第3F圖顯示根據本發明實施例三的晶片尺寸等級的感測晶片封裝體的剖面製程。 第4A圖~第4F圖及第4E’圖~第4F’圖顯示根據本發明實施例四的晶片尺寸等級的感測晶片封裝體的剖面製程。 第5A圖~第5F圖顯示根據本發明實施例五的晶片尺寸等級的感測晶片封裝體的剖面製程。 第6A圖~第6F圖的顯示根據本發明實施例六的晶片尺寸等級的感測晶片封裝體的剖面製程。
10‧‧‧間隔層
40‧‧‧第二黏著層
50’‧‧‧蓋板
100’‧‧‧晶片尺寸等級的感測晶片
110‧‧‧感側元件
130‧‧‧絕緣層
115‧‧‧導電墊
165‧‧‧第一黏著層
210‧‧‧絕緣層
220‧‧‧重佈線層
230‧‧‧鈍化保護層
250‧‧‧導電結構
260‧‧‧電路板
260a‧‧‧正面
260b‧‧‧背面
A’‧‧‧晶片尺寸等級的感測晶片封裝體

Claims (66)

  1. 一種晶片尺寸等級的感測晶片封裝體，包括: 一感測晶片，具有相對的一第一上表面與一第一下表面，包括: 一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 複數第一貫通孔，位在該第一下表面且露出其所對應的其中之一該等導電墊表面； 複數導電結構，設置於該第一下表面；及 一重佈線層，位於該第一下表面以及該等第一貫通孔內，用以分別連接每一該等導電墊以及每一該等導電結構； 一間隔層，設置於該感測晶片上，且環繞該感測元件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應於該感測元件，且該開口的內壁與該感測元件保持一預定的距離d，且d＞0；以及 一第一黏著層，位於該間隔層的該第二下表面與該感測晶片的該第一上表面之間。
  2. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，其中該間隔層的厚度大於該感測晶片的厚度。
  3. 如申請專利範圍第2項所述的晶片尺寸等級的感測晶片封裝體，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  4. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  5. 如申請專利範圍第1~4項中任一項所述的晶片尺寸等級的感測晶片封裝體，更包括一蓋板設置於該間隔層上，及一第二黏著層夾於該蓋板與該間隔層的該第二上表面之間。
  6. 如申請專利範圍第5項所述的晶片尺寸等級的感測晶片封裝體，其中該蓋板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  7. 如申請專利範圍第5項所述的晶片尺寸等級的感測晶片封裝體，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  8. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，該第一貫通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  9. 如申請專利範圍第1項所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
  10. 一種晶片尺寸等級的感測晶片封裝體，包括: 一感測晶片，具有相對的一第一上表面與一第一下表面及一第一、第二側壁，分別連接該第一上表面以及該第一下表面之相對兩側，該感測晶片包括: 一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處，且該第一、第二側壁分別裸露出其中一該等導電墊之側邊； 複數導電結構，設置於該第一下表面；及 一重佈線層，位在該第一下表面以及該第一、第二側壁，用以分別連接每一該等導電墊以及每一該等導電結構； 一間隔層，設置於該感測晶片上且環繞該感測元件，其中該間隔層具有相對的一第二上表面、一第二下表面及一貫穿該第二上表面與該第二下表面的開口，該開口對應於該感測元件，且該開口的內壁與該感測晶片間保持一預定的距離d，且d＞0；以及 一第一黏著層，位於該間隔層的該第二下表面與該感測晶片的該第一上表面之間。
  11. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體，其中該間隔層的厚度大於該感測晶片的厚度。
  12. 如申請專利範圍第11項所述的晶片尺寸等級的感測晶片封裝體，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  13. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  14. 如申請專利範圍第10~13項中任一項所述的晶片尺寸等級的感測晶片封裝體，更包括一蓋板設置於該間隔層上，及一第二黏著層夾於該蓋板與該間隔層的該第二上表面之間。
  15. 如申請專利範圍第14項所述的晶片尺寸等級的感測晶片封裝體，其中該蓋板之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  16. 如申請專利範圍第14項所述的晶片尺寸等級的感測晶片封裝體，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  17. 如申請專利範圍第10項所述的晶片尺寸等級的感測晶片封裝體，其中該導電結構包括焊球、焊接凸塊或導電柱。
  18. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊； 提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等凹穴以外的該第二下表面，且藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊； 形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通； 形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔； 研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件； 形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  19. 如申請專利範圍第18項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  20. 如申請專利範圍第19項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  21. 如申請專利範圍第18項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  22. 如申請專利範圍第18~21項中任一項所述的晶片尺寸等級的感測晶片封裝體的製造方法，在切割該等晶片區以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體前，更包括先提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該該間隔層的該第二上表面。
  23. 如申請專利範圍第22項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  24. 如申請專利範圍第22項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  25. 如申請專利範圍第18項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一貫通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  26. 如申請專利範圍第18項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  27. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等凹穴以外的該第二下表面，藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件； 提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層，使該蓋板晶圓結合至該間隔層的該第二表面； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊； 形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通； 形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔； 形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  28. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  29. 如申請專利範圍第28項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  30. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  31. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  32. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺(PI)、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  33. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一貫通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  34. 如申請專利範圍第27項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  35. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 提供一堆疊層，包括一間隔層、一固定於該間隔層上的蓋板晶圓及一夾於該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對的一第二上表面與一第二下表面、複數個貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則是固定於該間隔層的該第二上表面，每一該等開口分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等開口以外的該第二下表面； 藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等開口分別環繞其所對應的其中一該等感測元件，其中每一該等開口的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 在該第三下表面形成複數個第一貫通孔，且每一該等第一貫通孔分別暴露出每一該等導電墊； 形成一介電層於該第三下表面以及該等第一貫通孔所暴露的側壁及該等導電墊，且該介電層上形成有複數個暴露出該等導電墊的第二貫通孔，且每一該等第二貫通孔與該每一該等第一貫通孔貫通； 形成一重佈線層於該介電層上，並藉由該等第二貫通孔與每一該等導電墊電性連接； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第三貫通孔； 形成複數個導電結構於該第三貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  36. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該堆疊層的製造步驟包括: 提供一間隔層，具有相對的一第二上表面與一第二下表面，且該第二上表面具有複數個凹穴，每一該等凹穴分別對應於其中一該等晶片區； 提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面；以及 研磨該第二下表面，直到每一該等凹穴底部被貫穿，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件。
  37. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  38. 如申請專利範圍第37項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  39. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  40. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  41. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  42. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一貫通孔之截面積大小自鄰近該第一上表面處往鄰近該第一下表面處遞增。
  43. 如申請專利範圍第35項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  44. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等凹穴以外的該第二下表面； 藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔； 形成一介電層於該第三下表面以及該等第四貫通孔； 去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊； 形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔； 研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件； 形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  45. 如申請專利範圍第44項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  46. 如申請專利範圍第45項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  47. 如申請專利範圍第44項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  48. 如申請專利範圍第44~47項中任一項所述的晶片尺寸等級的感測晶片封裝體的製造方法，在切割該等晶片區以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體前，更包括先提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面。
  49. 如申請專利範圍第48項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  50. 如申請專利範圍第48項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  51. 如申請專利範圍第44項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  52. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 提供一間隔層，其具有相對的一第二上表面與一第二下表面，且該第二下表面包括有複數個凹穴，每一該等凹穴分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等凹穴以外的該第二下表面，藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等凹穴分別環繞其所對應的其中一該等感測元件，其中每一該等凹穴的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 研磨該間隔層的該第二上表面，直到貫通每一該等凹穴，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件； 提供一蓋板晶圓，並在該蓋板晶圓表面塗佈一第二黏著層，藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔； 形成一介電層於該第三下表面以及該等第四貫通孔； 去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊； 形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔； 形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  53. 如申請專利範圍第52項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  54. 如申請專利範圍第53項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  55. 如申請專利範圍第52項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  56. 如申請專利範圍第52項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  57. 如申請專利範圍第52項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  58. 如申請專利範圍第52項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
  59. 一種晶片尺寸等級的感測晶片封裝體的製造方法，包括： 提供一感測元件晶圓，具有相對的一第一上表面和一第一下表面，且該感測元件晶圓包括複數個晶片區，每一晶片區包括一感測元件位在鄰近該第一上表面處，及複數位在該第一上表面且仳鄰該感測元件的導電墊，位於鄰近該第一上表面處； 提供一堆疊層，包括一間隔層、一固定於該間隔層上的蓋板晶圓及一夾於該間隔層與該蓋板晶圓之間的第二黏著層，其中該間隔層具有相對的一第二上表面與一第二下表面、複數個貫通該第二上表面與該第二下表面的開口，而該蓋板晶圓則是固定於該間隔層的該第二上表面，且每一該等開口分別對應於每一該等晶片區的該感測元件； 塗佈一第一黏著層於該等開口以外的該第二下表面； 藉由該第一黏著層，使該間隔層的該第二下表面結合至該感測元件晶圓的該第一上表面，且每一該等開口分別環繞其所對應的其中一該等感測元件，其中每一該等開口的內壁與其所環繞的每一該等感測元件保持一預定的距離d，且d＞0； 薄化該感測元件晶圓的該第一下表面，形成一厚度較該第一下表面更薄的第三下表面； 形成複數個貫穿該第三下表面以及該第一上表面的第四貫通孔； 形成一介電層於該第三下表面以及該等第四貫通孔； 去除鄰近該第四貫通孔的該介電層、部分該第一黏著層及部分該等導電墊，形成複數個凹槽(notch)，其中每一該等凹槽具有一第一、第二側壁及一底部，且分別裸露出一該等導電墊側邊； 形成一重佈線層於該介電層上，並且覆蓋於該等凹槽內的該第一、第二側壁及該底部，以分別連接該第一、第二側壁上所裸出的該導電墊側邊； 形成一鈍化保護層於該重佈線層上，且該度鈍化保護層上形成有複數個暴露出該重佈線層的第五貫通孔； 形成複數個導電結構於該第五貫通孔內，且該每一該等導電結構分別與該重佈線層電性連接；以及 切割該等晶片區，以獲得複數個獨立的晶片尺寸等級的感測晶片封裝體。
  60. 如申請專利範圍第59項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該堆疊層的製造步驟包括: 提供一間隔層，具有相對的一第二上表面與一第二下表面，且該第二上表面具有複數個凹穴，每一該等凹穴分別對應於其中一該等晶片區； 提供一表面塗佈有一第二黏著層的蓋板晶圓，並藉由該第二黏著層使該蓋板晶圓結合至該間隔層的該第二上表面；以及 研磨該第二下表面，直到每一該等凹穴貫穿該第二上表面與該第二下表面，形成複數個開口，且每一該等開口內均有一被該間隔層環繞的感測元件。
  61. 如申請專利範圍第60項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該間隔層的材料是選自矽、氮化鋁、玻璃和陶瓷所構成之族群其中之一或其組合。
  62. 如申請專利範圍第61項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該間隔層的厚度大於該感測晶片的厚度。
  63. 如申請專利範圍第59項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第一黏著層的材料是選自光阻、聚亞醯胺和環氧樹脂所構成之族群其中之一或其組合。
  64. 如申請專利範圍第59項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該蓋板晶圓之材料包括玻璃、藍寶石、氮化鋁或陶瓷材料。
  65. 如申請專利範圍第59項所述的晶片尺寸等級的感測晶片封裝體的製造方法，該第二黏著層的材料是選自光阻、聚亞醯胺、膠帶和環氧樹脂所構成之族群的其中之一或其組合。
  66. 如申請專利範圍第59項所述的晶片尺寸等級的感測晶片封裝體的製造方法，其中該導電結構包括焊球、焊接凸塊或導電柱。
TW105105846A 2015-03-25 2016-02-26 一種晶片尺寸等級的感測晶片封裝體及其製造方法 TWI642174B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562138372P 2015-03-25 2015-03-25
US62/138,372 2015-03-25

Publications (2)

Publication Number Publication Date
TW201707199A true TW201707199A (zh) 2017-02-16
TWI642174B TWI642174B (zh) 2018-11-21

Family

ID=53523316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105846A TWI642174B (zh) 2015-03-25 2016-02-26 一種晶片尺寸等級的感測晶片封裝體及其製造方法

Country Status (4)

Country Link
US (1) US20160284751A1 (zh)
CN (2) CN204632759U (zh)
DE (1) DE202015102619U1 (zh)
TW (1) TWI642174B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662695B (zh) * 2017-12-28 2019-06-11 財團法人工業技術研究院 晶圓級晶片尺寸封裝結構
US11538842B2 (en) 2017-12-28 2022-12-27 Industrial Technology Research Institute Chip scale package structures
US12094921B2 (en) 2021-06-30 2024-09-17 Richwave Technology Corp. Semiconductor device including three-dimensional inductor structure and method of forming the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204632759U (zh) * 2015-03-25 2015-09-09 精材科技股份有限公司 一种芯片尺寸等级的感测芯片封装体
US10109663B2 (en) 2015-09-10 2018-10-23 Xintec Inc. Chip package and method for forming the same
JP6503518B2 (ja) * 2015-10-10 2019-04-17 チャイナ ウェイファー レベル シーエスピー カンパニー リミテッド イメージセンシングチップのパッケージ化方法及びパッケージ構造
CN107039286A (zh) * 2015-10-21 2017-08-11 精材科技股份有限公司 感测装置及其制造方法
TWI595606B (zh) * 2015-11-23 2017-08-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN208781840U (zh) * 2017-01-17 2019-04-23 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构
DE102017205268A1 (de) * 2017-03-29 2018-10-04 Robert Bosch Gmbh Verfahren zum Fertigen einer Kristallkörpereinheit für eine Sensorvorrichtung, Verfahren zum Herstellen einer Sensorvorrichtung, System und Verfahren zum Erfassen einer Messgröße sowie Sensorvorrichtung
CN107910344B (zh) * 2017-12-18 2021-02-23 苏州晶方半导体科技股份有限公司 一种光学指纹识别芯片的封装结构以及封装方法
US10817700B2 (en) 2017-12-18 2020-10-27 China Wafer Level Csp Co., Ltd. Optical fingerprint recognition chip package and packaging method
US11289522B2 (en) * 2019-04-03 2022-03-29 Semiconductor Components Industries, Llc Controllable gap height for an image sensor package
CN112909024B (zh) * 2021-02-03 2022-08-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法、显示装置
CN116298824B (zh) * 2023-05-10 2023-09-15 深圳和美精艺半导体科技股份有限公司 Ic封装基板的测试方法及系统

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2800910B1 (fr) * 1999-11-04 2003-08-22 St Microelectronics Sa Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
KR20030012138A (ko) * 2001-07-30 2003-02-12 삼성에스디아이 주식회사 유기전계발광표시장치 및 이의 봉지방법
US20050046003A1 (en) * 2003-08-26 2005-03-03 Chung-Che Tsai Stacked-chip semiconductor package and fabrication method thereof
US6870208B1 (en) * 2003-09-24 2005-03-22 Kingpak Technology Inc. Image sensor module
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7205532B2 (en) * 2004-08-24 2007-04-17 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Integrated ball grid array optical mouse sensor packaging
JP2006100763A (ja) * 2004-09-06 2006-04-13 Fuji Photo Film Co Ltd 固体撮像装置の製造方法及び接合装置
US7279782B2 (en) * 2005-01-05 2007-10-09 Advanced Chip Engineering Technology Inc. FBGA and COB package structure for image sensor
JP2007184680A (ja) * 2006-01-04 2007-07-19 Fujifilm Corp 固体撮像装置及びその製造方法
US9034729B2 (en) * 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US7423335B2 (en) * 2006-12-29 2008-09-09 Advanced Chip Engineering Technology Inc. Sensor module package structure and method of the same
TWI344680B (en) * 2007-04-02 2011-07-01 Siliconware Precision Industries Co Ltd Sensor-type semiconductor device and manufacturing method thereof
US8120128B2 (en) * 2007-10-12 2012-02-21 Panasonic Corporation Optical device
US8823179B2 (en) * 2008-05-21 2014-09-02 Chia-Lun Tsai Electronic device package and method for fabricating the same
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
CN204632759U (zh) * 2015-03-25 2015-09-09 精材科技股份有限公司 一种芯片尺寸等级的感测芯片封装体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662695B (zh) * 2017-12-28 2019-06-11 財團法人工業技術研究院 晶圓級晶片尺寸封裝結構
US10784297B2 (en) 2017-12-28 2020-09-22 Industrial Technology Research Institute Chip scale package structures
US11538842B2 (en) 2017-12-28 2022-12-27 Industrial Technology Research Institute Chip scale package structures
US12094921B2 (en) 2021-06-30 2024-09-17 Richwave Technology Corp. Semiconductor device including three-dimensional inductor structure and method of forming the same

Also Published As

Publication number Publication date
CN204632759U (zh) 2015-09-09
US20160284751A1 (en) 2016-09-29
CN106206625B (zh) 2023-11-17
TWI642174B (zh) 2018-11-21
DE202015102619U1 (de) 2015-06-23
CN106206625A (zh) 2016-12-07

Similar Documents

Publication Publication Date Title
TWI642174B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
US11171016B2 (en) Semiconductor package and manufacturing process thereof
TWI604570B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TWI597813B (zh) 晶片封裝體及其製造方法
KR101918608B1 (ko) 반도체 패키지
TWI717580B (zh) 封裝結構及其製造方法
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
TW577160B (en) Semiconductor device and manufacturing method thereof
TWI496270B (zh) 半導體封裝件及其製法
TW201822330A (zh) 晶片封裝結構
US20180151507A1 (en) Alignment Pattern for Package Singulation
TWI628723B (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法
TW201714259A (zh) 半導體封裝結構及其形成方法
US20050095750A1 (en) Wafer level transparent packaging
US11114407B2 (en) Integrated fan-out package and manufacturing method thereof
US20200321290A1 (en) Semiconductor package and manufacturing method thereof
US10140498B2 (en) Wafer-level packaging sensing device and method for forming the same
KR102351676B1 (ko) 반도체 패키지 및 그 제조 방법
US9711425B2 (en) Sensing module and method for forming the same
US11694967B2 (en) Package structure and method of fabricating the same
TW201906127A (zh) 半導體封裝及其製造方法
TW201507064A (zh) 半導體封裝件及其製法
TW201715662A (zh) 晶片封裝體及其製造方法
TW201742200A (zh) 晶片封裝體及其製造方法
TW201715672A (zh) 一種晶片尺寸等級的感測晶片封裝體及其製造方法