CN208781840U - 一种指纹识别芯片的封装结构 - Google Patents

一种指纹识别芯片的封装结构 Download PDF

Info

Publication number
CN208781840U
CN208781840U CN201820066546.0U CN201820066546U CN208781840U CN 208781840 U CN208781840 U CN 208781840U CN 201820066546 U CN201820066546 U CN 201820066546U CN 208781840 U CN208781840 U CN 208781840U
Authority
CN
China
Prior art keywords
fingerprint recognition
cover board
pad
recognition chip
encapsulating structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820066546.0U
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201710034991.9A external-priority patent/CN107046008A/zh
Priority claimed from CN201710083787.6A external-priority patent/CN106684052A/zh
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Application granted granted Critical
Publication of CN208781840U publication Critical patent/CN208781840U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Image Input (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本实用新型公开了一种指纹识别芯片的封装结构，该封装结构包括：指纹识别芯片，所述指纹识别芯片包括相对的第一表面以及第二表面，所述第一表面具有多个用于采集指纹信息的像素点；覆盖在所述第一表面的半导体盖板，所述半导体盖板具有多个通孔，所述通孔底部暴露所述像素点。本实用新型技术方案在指纹识别芯片的第一表面设置半导体盖板，该半导体盖板具有多个与指纹识别芯片的像素点一一对应的通孔，所述通孔用于露出所述像素点，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。

Description

一种指纹识别芯片的封装结构
本申请要求于2017年01月17日提交中国专利局、申请号为201710034991.9、发明名称为“一种指纹识别芯片的封装结构以及封装方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请要求于2017年01月17日提交中国专利局、申请号为201720053790.9、实用新型名称为“一种指纹识别芯片的封装结构”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请要求于2017年02月16日提交中国专利局、申请号为201720141464.3、实用新型名称为“指纹识别芯片封装结构”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
本申请要求于2017年02月16日提交中国专利局、申请号为201710083787.6、发明名称为“指纹识别芯片封装结构以及封装方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本实用新型涉及半导体制造技术领域，尤其涉及一种指纹识别芯片的封装结构。
背景技术
随着科学技术的不断进步，越来越多的电子设备广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。而随着电子设备功能的不断增加，电子设备存储的重要信息也越来越多，电子设备的身份验证技术成为目前电子设备研发的一个主要方向。
由于指纹具有唯一性和不变性，使得指纹识别技术具有安全性好、可靠性高以及使用简单等诸多优点。因此，指纹识别技术成为当下各种电子设备进行身份验证的主流技术。
目前，电容型的指纹识别芯片以及光学型的指纹识别芯片是现有电子设备常用的两类指纹识别芯片，其通过指纹识别区域的大量像素点(pixel)来采集使用者的指纹信息，每个像素点作为一个检测点。具体的，电容型的指纹识别芯片进行指纹识别时，指纹的脊线与谷线到指纹识别芯片的距离不同，使得二者与指纹识别芯片形成的检测电容不同,通过各个像素点采集手指不同区域的电容值，并转换为电信号，根据所有像素点转换的电信号可以获取指纹信息；光学型指纹识别芯片进行指纹识别时，光线照射至使用者的指纹面并经过指纹面反射至像素点，像素点将指纹的光信号转换为电信号，根据所有像素点转换的电信号可以获取指纹信息。
现有的指纹识别芯片中，分辨率一般要求在508dpi以上，这就要求至少具有88*88个像素点，甚至至少具有192*192个像素点。在一个仅供一个手指按压的指纹识别制备如此多的像素点，很容易导致相邻像素点之间的光信号出现串扰问题，降低指纹识别的准确性。
实用新型内容
为了解决上述问题，本实用新型提供了一种指纹识别芯片的封装结构以及封装方法，通过在指纹识别芯片的第一表面增加具有多通孔的半导体盖板，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。
为了实现上述目的，本实用新型提供如下技术方案：
一种指纹识别芯片的封装结构，所示封装结构包括：
指纹识别芯片，所述指纹识别芯片包括相对的第一表面以及第二表面，所述第一表面具有多个用于采集指纹信息的像素点；
覆盖在所述指纹识别芯片的第一表面的半导体盖板，所述半导体盖板具有多个通孔，每一通孔对应一个像素点，所述通孔的底部暴露所述像素点。
优选的，在上述封装结构中，所述指纹识别芯片的第一表面包括感应区以及包围所述感应区的非感应区；
其中，所述像素点设置在所述感应区；所述非感应区设置有与所述像素点电连接的第一焊盘，所述第一焊盘用于与外部电路电连接。
优选的，在上述封装结构中，还包括：与所述指纹识别芯片相互固定的背板；
其中，所述背板设置在所述指纹识别芯片的第二表面；所述背板包括第一金属布线层以及与所述第一金属布线层电连接的第二焊盘；所述第一焊盘与所述第二焊盘电连接。
优选的，在上述封装结构中，所述背板为PCB基板或玻璃基板或金属基板或半导体衬底或聚合物柔性基板。
优选的，在上述封装结构中，所述指纹识别芯片的第二表面设置有过孔，所述过孔用于露出所述第一焊盘；
所述过孔侧壁以及所述第二表面覆盖有绝缘层；所述绝缘层表面设置有第二金属布线层，所述第二金属布线层覆盖所述绝缘层以及所述过孔的底部，并与所述第一焊盘电连接；所述第二表面上设置有焊接凸起，所述焊接凸起与所述第二金属布线层电连接。
优选的，在上述封装结构中，所述指纹识别芯片的第二表面具有过孔，所述过孔用于露出所述第一焊盘；所述过孔侧壁设置有绝缘层；
其中，所述过孔内设置有导电插塞，所述导电插塞一端电连接所述第一焊盘，所述导电插塞的另一端高于所述指纹识别芯片的第二表面。
优选的，在上述封装结构中，所述半导体盖板覆盖所有所述像素点，且露出所有所述第一焊盘；
所述第一焊盘与所述第二焊盘通过金属线电连接。
优选的，在上述封装结构中，所述半导体盖板覆盖所有所述像素点，且露出所有所述第一焊盘；
所述第一焊盘与所述第二焊盘通过导电膜层电连接，所述导电膜层至少部分覆盖所述第一焊盘，且至少部分覆盖所述第二焊盘。
优选的，在上述封装结构中，所述半导体盖板包括与所述感应区正对的第一区以及与所述非感应区正对的第二区域；
所述第二区设置有用于露出所述第一焊盘的第一凹槽。
优选的，在上述封装结构中，在垂直于所述指纹识别芯片的方向上，所述第一表面为四边形，具有相对的第一侧边以及第二侧边；
所述感应区位于所述四边形内；
所述指纹识别芯片具有多个所述第一焊盘，多个所述第一焊盘分为两组，第一组所述第一焊盘设置在所述感应区与所述第一侧边之间，第二组所述第一焊盘设置在所述感应区与所述第二侧边之间；
对应第一组所述第一焊盘的所述第一凹槽与所述第一侧边具有间距，对应第二组所述第一焊盘的所述第一凹槽与所述第二侧边具有间距；
或，在第一方向上，对应第一组所述第一焊盘的所述第一凹槽露出所述第一侧边，对应第二组所述第一焊盘的所述第一凹槽露出所述第二侧边；
其中，所述第一方向垂直于所述第一侧边以及所述第二侧边。
优选的，在上述封装结构中，所述第一凹槽包括：位于所述半导体盖板背离所述指纹识别芯片一侧表面内的第二凹槽，所述第二凹槽深度小于所述半导体盖板的厚度；位于所述第二凹槽内的多个与所述第一焊盘一一对应的开孔，所述开孔用于露出所对应的第一焊盘。
优选的，在上述封装结构中，所述半导体盖板为单晶硅盖板、或多晶硅盖板、或非晶硅盖板、或锗化硅盖板、或碳化硅盖板。
优选的，在上述封装结构中，所述通孔的形状为圆形通孔或者方形通孔或者三角形通孔。
优选的，在上述封装结构中，所述指纹识别芯片与所述半导体盖板通过焊接工艺进行固定。
优选的，在上述封装结构中，所述指纹识别芯片与所述半导体盖板通过黏胶进行固定。
优选的，在上述封装结构中，所述指纹识别芯片为硅基底的指纹识别芯片；
所述半导体盖板与所述指纹识别芯片之间具有金属层；
所述半导体盖板与所述指纹识别芯片通过金-硅共晶、互熔结合固定。
优选的，在上述封装结构中，所述金属层包括层叠设置的钛层、铂层以及金层；
其中，采用溅射工艺依次在所述半导体盖板表面或者所述指纹识别芯片表面形成所述钛层、所述铂层以及所述金层。
优选的，在上述封装结构中，所述半导体盖板与所述指纹识别芯片之间具有层叠的光刻胶层和黏胶层；
所述半导体盖板通过所述黏胶层固定在所述指纹芯片上；
其中，所述光刻胶层包围所有所述像素点。
优选的，在上述封装结构中，所述半导体盖板的厚度范围是200μm-300μm，包括端点值。
优选的，在上述封装结构中，所述指纹识别芯片为光学型指纹识别芯片。
通过上述描述可知，本实用新型技术方案提供的指纹识别芯片的封装结构中，在指纹识别芯片的第一表面设置有一个半导体盖板，该半导体盖板具有多个与指纹识别芯片的像素点一一对应的通孔，所述通孔用于露出所述像素点，半导体盖板具有较低的介电常数，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。半导体盖板为非透明材料，设置通孔的区域透光，由于通孔与像素点一一对应，当采用光学指纹芯片时，对于一个像素点仅能通过对应的过孔采集预设区域的指纹信息，避免了不同像素点对应预设区域之间的相互串扰，进而避免了指纹图像的失真，进一步提高了指纹识别的准确性。
同时，由于半导体盖板具有较大的机械强度，因此，相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，本实用新型技术方案可以通过复用该半导体盖板作为封装结构的盖板，无需再单独设置盖板，降低了制作成本以及封装结构的厚度。
而且，相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，由于光刻胶的机械强度较小，进行指纹识别时候，手指按压会导致厚度发生形变，即便在第一表面设置较大厚度的光刻胶层，由于其机械强度较小，不能对指纹识别芯片的基底进行进一步的减薄处理。对于本实用新型技术方案，半导体盖板的厚度可以为100μm-400μm，进一步，可以采用200μm-300μm的半导体盖板的厚度。本实用新型技术方案可以采用厚度为300μm的半导体盖板，一方面，在避免串扰问题的同时，可以使得封装结构的盖板具有较大的机械强度，进行指纹识别时，半导体盖板不会由于受到手指的按压而导致厚度的形变，不影响到指纹识别的准确度；另一方面，还可以对指纹识别芯片的基底进行进一步的减薄处理，在保证封装结构机械强度以及避免串扰问题的同时，是的指纹识别芯片具有较薄的厚度。
在形成指纹识别芯片的封装结构时，一般是对具有多个指纹识别芯片的晶圆进行统一封装，然后通过切割形成多个单粒的封装结构。采用本实用新型技术方案的封装方法，在晶圆朝向像素点的一侧固定盖板，一方面，盖板用于形成各个封装结构的半导体盖板，用于避免串扰问题，另一方面，盖板还可以作为保护基板，以便于在晶圆背离像素点的一侧背板形成背面结构，背板无需单独设置保护基板，降低工序流程以及制作成本。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1a为本实用新型实施例提供的一种指纹识别芯片的封装结构的结构示意图；
图1b为本实用新型实施例提供的另一种指纹识别芯片的封装结构的结构示意图；
图1c为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图；
图1d为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图；
图1e为图1d的俯视图；
图1f为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图；
图1g为图1f的俯视图；
图1h为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图；
图1i为图1h的俯视图；
图2为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图3为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图4为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图5为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图6为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图7本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图；
图8-图10为本实用新型实施例提供的一种指纹识别芯片的封装方法的流程示意图；
图11a-图18为本实用新型实施例提供的一种形成晶圆背面结构方法的流程示意图；
图19-图23为本实用新型实施例提供的另一种形成晶圆背面结构方法的流程示意图；
图24-图27为本实用新型实施例提供的在半导体盖板上同时形成通孔以及第一凹槽的流程示意图。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参考图1a，图1a为本实用新型实施例提供的一种指纹识别芯片的封装结构的结构示意图，该封装结构包括：指纹识别芯片11以及覆盖在指纹识别芯片11的第一表面111的半导体盖板12。可以设置半导体盖板12的周缘固定在与第一表面111相对的区域。
指纹识别芯片11包括相对的第一表面111以及第二表面112，第一表面111具有多个用于采集指纹信息的像素点13。半导体盖板12具有多个通孔14。通孔14的底部暴露像素点13。通孔14的底部为通孔14靠近像素点13的开口。可以设置通孔14与像素点13一一对应，用于露出对应的像素点13。半导体盖板12具有较低的介电常数，能够降低邻像素点13之间的串扰问题。
在垂直于的第一表面111的方向上，通孔14在第一表面111的投影至少与对应的像素点13在第一表面111的投影部分交叠。为了保证指纹识别的准确性，可以设置通孔14在第一表面111的投影完全覆盖对应的像素点13在第一表面111的投影。最优的，可以设置通孔14在第一表面111的投影与对应的像素点13在第一表面111的投影完全重合。
如图1a所示，第一表面111包括感应区a以及包围感应区a的非感应区b。其中，像素点13设置在感应区a；非感应区b设置有与像素点13电连接的第一焊盘15，第一焊盘15用于与外部电路电连接。如果所述指纹识别芯片11为电容型的指纹识别芯片，进行指纹识别时，像素点13检测电容值，将电容值转换为电信号，外部电路根据该电信号可以获取指纹信息，进行身份识别，所述通孔用于露出所述像素点，半导体盖板具有较低的介电常数，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。如果所述指纹识别芯片11为光学型的指纹识别芯片，进行指纹识别时，像素点13通过对应的过孔14采集与所述过孔14相对的采集预设区域的指纹信息。由于每个像素点13均通过对应过孔14采集自身相对的采集区域的指纹信息，避免了不同像素点对应预设区域之间的相互串扰，进而避免了指纹图像的失真，进一步提高了指纹识别的准确性。
本实用新型实施例中，半导体盖板12为单晶硅盖板、或多晶硅盖板、或非晶硅盖板、或锗化硅盖板、或碳化硅盖板等半导体材料制备的盖板。一方面，半导体材料的半导体盖板12具有较低的介电常数，能够有效降低相邻像素点13的串扰问题，另一方面，半导体材料制备的半导体盖板12的莫氏硬度一般在10以上，硬度较高，机械强度大，手指按压时，不会产生厚度形变，不会影响指纹识别的准确性，且半导体盖板12可以复用为封装结构的盖板，无需单独设置盖板，降低了厚度以及制作成本。
可选的，半导体盖板12的厚度范围是200μm-300μm，包括端点值。本实用新型实施例提供的封装结构中，可以采用较大厚度的半导体盖板12，如300μm厚度的半导体盖板12。一方面，在避免串扰问题的同时，可以使得封装结构的盖板具有较大的机械强度，进行指纹识别时，半导体盖板12不会由于受到手指的按压而导致厚度的形变，保证了指纹识别的准确度；另一方面，还可以对指纹识别芯片11的基底进行进一步的减薄处理，在保证封装结构机械强度以及避免串扰问题的同时，使得指纹识别芯片11具有较薄的厚度。
可以设置通孔14的形状为圆形通孔或者方形通孔或者三角形通孔。具体的，可以设置通孔14的形状为顶部与底部相同的圆孔、或顶部与底部相同的方孔、或顶部与底部相同的三角孔、或是其他结构的顶部与底部相同的多边形。通孔14的底部为通孔14靠近像素点13的开口，通孔14的顶部为通孔14远离像素点13的开口。
也可以设置通孔14的形状为顶部与底部不相同的圆孔、或顶部与底部不相同的方孔、或顶部与底部不相同的三角孔、或是其他结构的顶部与底部不相同的多边形。此时，通孔14的顶部大于通孔14的底部。同样，通孔14的底部为通孔14靠近像素点13的开口，通孔14的顶部为通孔14远离像素点13的开口。
图1a所示实施方式中，指纹识别芯片11与半导体盖板12通过黏胶16进行固定。
还可以设置指纹识别芯片11与半导体盖板12通过焊接工艺进行固定。此时，指纹识别芯片11与半导体盖板12相对的表面分别设置有用于焊接固定的固定焊盘，将二者表面的固定焊盘通过焊接工艺进行结合固定，以使得半导体盖板12固定在指纹识别芯片11上。
还可以设置所述半导体盖板12与所述指纹识别芯片11之间具有金属层；所述半导体盖板12与所述指纹识别芯片11通过金-硅共晶、互熔结合固定。可以通过下述两种方式实现二者固定。
一种方式是设置指纹识别芯片11为硅基底的指纹识别芯片，并设置半导体盖板12朝向指纹识别芯片11的表面周缘具有金属层。金属层与硅基底相对的区域通过金-硅共晶、互熔结合固定，进而使得半导体盖板12固定在指纹识别芯片11上。此时，金属层包括层叠设置的钛层、铂层以及金层；其中，采用溅射工艺依次在半导体盖板12表面形成钛层、铂层以及金层。
另一种方式是设置半导体盖板12为硅盖板，并设置第一表面111对应半导体盖板12周缘的区域具有金属层。金属层与硅盖板的周缘通过金-硅共晶、互熔结合固定，进而使得半导体盖板12固定在指纹识别芯片11上。此时，金属层包括层叠设置的钛层、铂层以及金层。其中，采用溅射工艺依次在第一表面111形成钛层、铂层以及金层。
如果单独采用黏胶16固定指纹识别芯片11与半导体盖板12，需要较大厚度的黏胶层，会导致黏胶16溢出污染封装结构的其他部件，为了避免该问题，可以同时采用光刻胶以及黏胶固定指纹识别芯片11与半导体盖板12。此时，封装结构可以如图1b或是图1c所示。此时，指纹识别芯片11与半导体盖板12之间具有层叠的致黏胶16和光刻胶层161，所述半导体盖板12通过所述黏胶层固16定在所述指纹芯片11上；其中，所述光刻胶层161包围所有所述像素点。
参考图1b，图1b为本实用新型实施例提供的另一种指纹识别芯片的封装结构的结构示意图。该实施方式中，半导体盖板12朝向指纹识别芯片11的表面设置有光刻胶层161；光刻胶层161表面具有黏胶层16；半导体盖板12通过黏胶层16固定在指纹芯片11上。其中，光刻胶层161在指纹识别芯片11上的垂直投影包围所有像素点13。
参考图1c，图1c为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图。该实施方式中，指纹识别芯片11的第一表面111设置有包围所有像素点13的光刻胶层161；光刻胶层161表面具有黏胶层16；半导体盖板12通过黏胶层16固定在指纹芯片11上。
所述半导体盖板12包括与所述感应区a正对的第一区以及与所述非感应区b正对的第二区域。所述第二区设置有用于露出所述第一焊盘的第一凹槽，以便于和外部电路实现电路互联，此时，所述封装结构可以如图1d-图1i所示。图1d-图1i所示方式中仅是以图1c所示方式固定半导体盖板12和指纹识别芯片11，半导体盖板12和指纹识别芯片11的固定方式也可以采用图1a所示方式或是图1b所示方式。
参考图1d和图1e，图1d为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图，图1e为图1d的俯视图。该实施方式中，在垂直于所述指纹识别芯片11的方向上，所述第一表面111为四边形，具有相对的第一侧边1000以及第二侧边1001；所述感应区a位于所述四边形内。需要说明的是，感应区a和非感应区b仅是为了便于描述结构名称的相对位置，二者之间可以具有或是不具有可见的分界线。各组第一焊盘15可以拍成一列或是多列。
所述指纹识别芯片具有多个所述第一焊盘15，多个所述第一焊盘15分为两组，第一组所述第一焊盘15设置在所述感应区a与所述第一侧边1000之间，第二组所述第一焊盘15设置在所述感应区a与所述第二侧边1001之间。
需要说明的是，本实用新型实施例所述封装结构中，像素点13以及通孔14的形状可以根据需求设定，不局限于图示方式。如像素点13的俯视图形状可以为圆形或是方形，所述通孔14的俯视图形状可以为圆孔或是方框，像素点13和通孔14形状可以相同或是不同。
在图1d和图1e所示方式中，在第一方向上，对应第一组所述第一焊盘15的所述第一凹槽A1与所述第一侧边1000具有间距，对应第二组所述第一焊盘15的所述第一凹槽A1与所述第二侧边1001具有间距；其中，所述第一方向垂直于所述第一侧边1000以及所述第二侧边1001。
参考图1f和图1g，图1f为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图，图1g为图1f的俯视图。该实施方式中，对应第一组所述第一焊盘15的所述第一凹槽A1露出所述第一侧边1000，对应第二组所述第一焊盘15的所述第一凹槽A1露出所述第二侧边1001。
参考图1h和图1i，图1h为本实用新型实施例提供的又一种指纹识别芯片的封装结构的结构示意图，图1i为图1h的俯视图。该实施方式中，第一凹槽A1包括：位于所述半导体盖板12背离所述指纹识别芯片11一侧表面内的第二凹槽A2，所述第二凹槽A2深度小于所述半导体盖板12的厚度；位于所述第二凹槽A2内的多个与所述第一焊盘15一一对应的开孔A3，所述开孔A3用于露出所对应的第一焊盘15。该方式中，第二凹槽A2外侧边缘可以和半导体盖板12的对应侧边重合，或是位于该侧边内。
参考图2，图2为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构在图1所示封装结构的基础上，进一步包括：与指纹识别芯片11相互固定的背板22。其中，背板22设置在指纹识别芯片11的第二表面112；背板22包括第一金属布线层；以及与第一金属布线层电连接的第二焊盘21。第一焊盘15与第二焊盘电连接21。第一金属布线层与外部电路电连接。图2中未示出第一金属布线层，示出了与第一金属布线层电连接的第二焊盘21。
在本实用新型实施例中，半导体盖板12覆盖所有像素点13。根据第一焊盘15与第二焊盘21的电连接方式，设置半导体盖板12覆盖所有第一焊盘15或是露出所有第一焊盘15。
可选的，背板22包括：PCB基板、玻璃基板、金属基板、盖板半导体衬底以及聚合物柔性基板。
在图2所示实施方式中，指纹识别芯片11与背板22通过胶层23粘结固定。
在其他实施方式中，指纹识别芯片11与背板22还可以通过焊接固定，此时指纹识别芯片11的表面与背板22的表面均具有溅射工艺形成的固定焊盘，通过焊接工艺将指纹识别芯片11的固定焊盘与背板22的固定焊盘焊接固定。
在其他实施方式中，指纹识别芯片11与背板22也可以通过金-硅共晶、互熔结合固定，金-硅共晶、互熔结合固定原理与指纹识别芯片11与半导体盖板12的金-硅共晶、互熔结合固定原理相同，可以参考上述描述，在此不再赘述。
为了便于第一金属布线层与外部电路电连接，该封装结构还包括，设置在背板22上的第三焊盘26，该第三焊盘26用于与外部电路电连接。具体的，可以通过采用柔性线路板(FPC)或是焊接金属线将第三焊盘26与外部电路电连接。
在图2所示实施方式中，第二表面112设置有过孔24，过孔24用于露出位于第一表面111的第一焊盘15。过孔24的侧壁设置有绝缘层，图2中未示出该绝缘层。过孔24内设置有导电插塞25，导电插塞25一端电连接第一焊盘15，另一端高于第二表面112，以便于与第二焊盘21电连接。具体的，导电插塞25的另一端具有焊料，可以与第二焊盘21焊接。该实施方式中可以设置半导体盖板12与指纹识别芯片11的相对面积相同。此时，半导体盖板12覆盖所有像素点13以及所有第一焊盘15。
在垂直于第一表面111的方向上，第二焊盘21与第一焊盘15正对设置，第二焊盘21与第一焊盘15相对的表面可以相同，或是不同。
本实用新型实施例中，封装结构还可以如图3所示，图3为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构与图2不同在于半导体盖板12覆盖所有像素点13，且露出所有第一焊盘15。该实施方式中相对于图2所示实施方式，可以采用相对较小尺寸的半导体盖板12。
本实用新型实施例中，封装结构还可以如图4所示，图4为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构与图3所示方式不同在于，第一焊盘15与第二焊盘21通过金属线31电连接。可以通过焊接工艺将金属线31分别与第一焊盘15以及第二焊盘21进行焊接固定。此时，为了便于采用金属线31电连接第一焊盘15与第二焊盘21，设置半导体盖板12覆盖所有像素点13，且露出所有第一焊盘15。
本实用新型实施例中，封装结构还可以如图5所示，图5为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构与图4所示方式不同在于，第一焊盘15与第二焊盘21通过导电胶32电连接。导电胶32至少部分覆盖第一焊盘15，且至少部分覆盖第二焊盘21。此时，为了便于采用导电胶32电连接第一焊盘15与第二焊盘21，设置半导体盖板12覆盖所有像素点13，且露出所有第一焊盘15。
本实用新型实施例中，封装结构还可以如图6所示，图6为本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构与图4所示方式不同在于，第一焊盘15与第二焊盘21通过导电膜层33电连接。导电膜层33至少部分覆盖第一焊盘15，且至少部分覆盖第二焊盘21。此时，可以通过蒸镀工艺形成该导电膜层33。此时，为了便于采用电膜层33电连接第一焊盘15与第二焊盘21，设置半导体盖板12覆盖所有像素点13，且露出所有第一焊盘15。
需要说明的是，本实用新型实施例中，指纹识别芯片11的结构不局限上述各个实施例图示结构，为了便于封装和/或便于电连接，可以设置第一表面111具有凸台结构，设置感应区a位于凸台结构表面，非感应区b位于凸台结构四周的凹槽区。
本实用新型实例提供的封装结构还可以采用TSV(Through-Silicon-Via)工艺进行封装，此时，芯片的结构如图7所示，图7本实用新型实施例提供的又一种指纹识别芯片的封装结构示意图。
在图7所示实施方式中，与上述封装结构不同在于指纹识别芯片11背面结构不同，进而导致背板22与指纹识别芯片11连接方式不同。图7中，第二表面112设置用于露出第一焊盘15的过孔74。具体的，为了便于形成过孔74，第二表面112设置有第三凹槽77，在第三凹槽77内设置有过孔74，过孔74露出第一焊盘15。过孔74的侧壁以及第二表面112设置有绝缘层76。绝缘层76表面还设置有第二金属布线层71，第二金属布线层71覆盖绝缘层76以及过孔74的底部，通过过孔74与第一焊盘15电连接。过孔74的底部为过孔74朝向第一焊盘15的开口。半导体盖板12覆盖所有像素点13，可以露出所有第一焊盘15或是覆盖所有第一焊盘15。
为了便于指纹识别芯片11与背板22的第一金属布线层电连接，第二表面表面上设置有焊接凸起73，焊接凸起73与第二金属布线层71电连接。焊接凸起73和第二焊盘21电连接。可选的，第二金属布线层71表面设置有阻焊层72，阻焊层72设置有开口，用于设置焊接凸起73。
可选的，背板22与指纹识别芯片11之间具有胶层75，以将背板22固定在指纹识别芯片11上。在其他实施方式中，背板22与指纹识别芯片11还可以采用金-硅共晶、互熔结合固定，或是采用焊接工艺进行固定，具体实现方式与上述半导体盖板12与指纹识别芯片11采用金-硅共晶、互熔结合固定方式相同，可以参照上述描述，在此不再赘述。
本实用新型实施例中所述指纹识别芯片11可以优选采用光学型指纹识别芯片。这样，半导体盖板12上的通孔14可以控制入射各个像素点13的光线入射角度，避免像素点13的串扰问题。
通过上述描述可知，本实用新型实施例提供的封装结构中，在指纹识别芯片11的第一表面111设置半导体盖板12，该半导体盖板12具有多个与指纹识别芯片11的像素点13一一对应的通孔14，通孔14用于露出像素点13，可以降低相邻像素点13之间的串扰问题，提高了指纹识别的准确性。
同时，由于半导体盖板12具有较大的机械强度，因此，相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，本实用新型技术方案可以复用该半导体盖板12作为封装结构的盖板，无需再单独设置盖板，降低了制作成本以及封装结构的厚度。
而且，对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，由于光刻胶的机械强度较小，进行指纹识别时候，手指按压光刻胶层会导致光刻胶层的厚度发生形变，且即便在第一表面设置较大厚度的光刻胶层，由于其机械强度较小，不能对指纹识别芯片11的基底进行进一步的减薄处理。本实用新型实施例中的封装结构中，一方面，在避免串扰问题的同时，可以使得封装结构的盖板具有较大的机械强度，进行指纹识别时，半导体盖板12不会由于受到手指的按压而导致厚度的形变，不会影响到指纹识别的准确度；另一方面，还可以对指纹识别芯片11的基底进行进一步的减薄处理，在保证封装结构机械强度以及避免串扰问题的同时，使得指纹识别芯片11具有较薄的厚度。
基于上述封装结构实施例，本实用新型另一实施例还提供给了一种指纹识别芯片的封装方法，该封装方法如图8-图10所示，图8-图10为本实用新型实施例提供的一种指纹识别芯片的封装方法的流程示意图，该封装方法包括：
步骤S11：如图8以及图9所示，提供一晶圆100。
其中，图9为图8所示晶圆在PP’方向的切面图，晶圆100具有相对的第一表面111以及第二表面112。晶圆100包括多个阵列排布的指纹识别芯片11。每个相邻指纹识别芯片11具有多个用于采集指纹信息的像素点13。像素点13位于第一表面111。相邻指纹识别芯片11之间具有切割沟道120，以便于在后续切割工艺中进行切割处理。
第一表面111包括感应区a以及包围感应区a的非感应区b。像素点13设置在感应区a。在非感应区b设置有第一焊盘15。第一焊盘15与像素点13电连接。第一焊盘15用于与外部电路电连接。
需要说明的是，相邻两个指纹识别芯片11之间的切割沟道120仅为两个指纹识别芯片11之间预留的用于切割的留白区域，切割沟道120与两侧的指纹识别芯片11之间不具有实际的边界线。
步骤S12：如图10所示，在晶圆100的第一表面111上覆盖盖板200。
盖板200朝向像素点13设置。可以设置盖板200朝向晶圆100的表面与像素点13无间隙接触。可以设置在垂直于盖板200的方向上，盖板200与晶圆100正对设置上，即二者相对的表面相同。在后续步骤中，经过切割，盖板200分割为多个半导体盖板12。
在后续步骤中进行切割后，半导体盖板12覆盖对应指纹识别芯片11的所有像素点13，根据第一焊盘15与第二焊盘21的电连接方式，设置半导体盖板12露出或是覆盖对应的指纹识别芯片11的所有第一焊盘。
该步骤中，通过黏胶16在晶圆100的表面固定盖板200。切割后，封装结构如图1a所示。通过黏胶16在晶圆100的表面固定盖板200时，在晶圆100朝向盖板200的第一表面111形成预设图案的黏胶层，黏胶层具有多个与指纹识别芯片11一一对应的开口。指纹识别芯片11的所有像素点13位于对应开口内。
或者，在盖板200朝向晶圆的表面形成预设图案的黏胶层，黏胶层具有多个与指纹识别芯片11一一对应的开口。任一开口在晶圆100的垂直投影覆盖对应指纹识别芯片11的所有像素点13。
可选的，可以通过丝网印刷形成黏胶16。根据第一焊盘15与第二焊盘21的电连接方式，设置黏胶层上的开口覆盖对应指纹识别芯片11的所有第一焊盘15或是露出对应指纹识别芯片11的所有第一焊盘15。
该步骤中，还可以通过焊接工艺在晶圆100的表面固定盖板200。通过焊接工艺在晶圆100的表面固定盖板200时，晶圆100以及盖板200均具有固定焊盘，焊接晶圆100与盖板200相对的固定焊盘，在晶圆100的表面固定盖板200。
该步骤中，还可以设置所述半导体盖板12与所述指纹识别芯片11之间具有金属层；所述半导体盖板12与所述指纹识别芯片11通过金-硅共晶、互熔结合固定。可以通过下述两种方式实现二者固定。
一种方式是在盖板200朝向每个指纹识别芯片11的区域周缘形成金属层；在设定的温度和压强下，使得金-硅共晶、互熔，以使得金属层与指纹识别芯片11结合固定，将盖板200固定在晶圆100的表面。切割后。每个指纹识别芯片11与对应的半导体盖板12通过金-硅共晶、互熔工艺相互固定。此时，晶圆100为硅衬底，以实现金-硅共晶、互熔结合固定。通过溅射工艺依次在盖板200朝向每个指纹识别芯片11的区域表面形成钛层、铂层以及金层。
另一种方式是在每个指纹识别芯片11的第一表面111对应半导体盖板12周缘的区域形成金属层；在设定的温度和压强下，使得金-硅共晶、互熔，以使得金属层与盖板200结合固定，将盖板200固定在晶圆100表面。同样，切割后。每个指纹识别芯片11与对应的半导体盖板12通过金-硅共晶、互熔工艺相互固定。此时，盖板200为硅片，以实现金-硅共晶、互熔结合固定。通过溅射工艺依次在各个指纹识别芯片11的第一表面111形成钛层、铂层以及金层。
该步骤中，还可以在盖板200对应晶圆100的表面形成预设图形结构的光刻胶层；光刻胶层具有多个与指纹识别芯片11一一对应的开口，开口在晶圆100上的垂直投影覆盖对应指纹识别芯片11的所有像素点13；在光刻胶层顶表面涂覆黏胶，通过黏胶将盖板200固定在晶圆100上。切割后，封装结构如图1b所示。
该步骤中，还可以在晶圆100对应盖板200的表面形成预设图形结构的光刻胶层；光刻胶层具有多个与指纹识别芯片11一一对应的开口，开口包围对应指纹识别芯片11的所有像素点13；在光刻胶层顶表面涂覆黏胶，通过黏胶将盖板200固定在晶圆100上。切割后，封装结构如图1c所示。
本实用新型实施例中，可以通过丝网印刷形成预设图形结构的光刻胶层，并通过曝光显影工艺固化光刻胶层。可以通过丝网印刷或是旋涂工艺在预设图形结构的光刻胶层的顶表面形成黏胶。
当晶圆100上固定盖板200后，由于盖板200具有较强的机械强度，可以对晶圆200背离盖板200的表面进行减薄，以使得切割后的指纹识别芯片11具有较薄的厚度。也就是说，可以对所有指纹识别芯片11的第二表面112进行减薄处理，降低指纹识别芯片11的厚度。如可以采用机械研磨工艺对晶圆100背离第一盖板200一侧的表面进行减薄。对晶圆100进行减薄处理可以在形成晶圆100的背面结构时进行，可以根据工序流程设计，在此对减薄处理具体时序不做具体限定。
可选的，在晶圆100的第一表面111上覆盖盖板200包括：在晶圆100的第一表面111覆盖盖板200之后，且在切割工艺之前，在盖板200上形成与像素点13一一对应的通孔14。
为了便于形成多个与像素点13一一对应的通孔14，也可以在将盖板200覆盖在晶圆100的第一表面111之前，在盖板200上形成与像素点13一一对应的通孔14。此时，为了避免在晶圆100背离盖板200的一侧形成晶圆100的背面结构时对像素点13造成污损，可以在通孔14内填充光刻胶或是在盖板200背离晶圆100的一侧设置有遮挡板。如果在通孔14内填充光刻胶，形成背面结构后，将光刻胶去除后进行后续的切割工艺。如果在盖板200背离晶圆100的一侧设置有遮挡板，形成封装结构的背面结构后，进行切割工艺后，将遮挡板去除后。
在形成多个与像素点13一一对应的通孔14时，可以通过激光打孔工艺或深硅刻蚀工艺形成通孔14。
步骤S13：通过切割工艺分割晶圆100以及盖板200，形成多个指纹识别芯片的封装结构。
在进行切割时，沿着切割沟道120的方向进行切割，形成多个指纹识别芯片11的封装结构。其中，进行切割工艺后，盖板200分割为多个与指纹识别芯片11一一相对固定的半导体盖板12；每个半导体盖板12具有多个通孔14，相对固定的半导体盖板12与指纹识别芯片11中，通孔14与像素点13一一相对设置，通孔14的底部暴露像素点13。
对于传统封装方法，一般采用光刻胶层作为低介电常数的介质层以降低相邻像素点之间的串扰，故传统封装工艺在晶圆表面形成光刻胶层以后，需要在光刻胶层上预固定机械强度较大以及平整性较好的保护基板，便于在晶圆另一侧形成背板，以便于第一焊盘与外部电路连接，而后去除保护基板。
本实用新型实施例提供的封装方法中，在晶圆100上述固定盖板200后，在进行切割工艺之后，可以复用盖板200为保护基板，将固定有盖板200的晶圆100倒置，使得晶圆100朝上，在晶圆100背离盖板200一侧形成背板，背板切割后形成封装结构的背板，以便于使得第一焊盘15与外部电路电连接。可见，本实用新型实施例提供的切割方法可以复用盖板200的为保护基板，工艺简单，制作成本低。
在进行切割工艺之后，封装方法还包括：提供背板，背板包括第一金属布线层以及与第一金属布线层电连接的第二焊盘；将指纹识别芯片固定于背板上，指纹识别芯片的第二表面贴合于背板上；第一焊盘与第二焊盘电连接。
当用于形成如图7所示的封装结构时，在将盖板200覆盖在晶圆100的第一表面111之后，且在进行切割工艺之前，还包括形成晶圆100背面结构，形成晶圆100背面结构的方法如图11a图-18所示，图11a-图18为本实用新型实施例提供的一种形成晶圆背面结构方法的流程示意图，该方法包括：
步骤S20：如图11a所示，在通孔14顶部设置遮挡板400或是在通孔14内填充光刻胶。图11a中以在通孔14顶部设置遮挡板400为例进行图示说明。
为了避免形成背面结构时污染像素点13，通孔14顶部设置有遮挡板400。其他方式中，也可以通过在通孔14内填充有光刻胶避免形成背面结构时污染像素点13。此时，为了便于在晶圆100上固定盖板200，可以将晶圆100导致。
同样，可以根据电连接方式，设置半导体盖板12覆盖对应的指纹识别芯片11的所有像素点13，且露出或是覆盖对应的指纹识别芯片11的所有第一焊盘15。
步骤S21：如图11b和图12所示，在第二表面形成过孔74，过孔74用于露出第一焊盘15。
首先，如图11b所示，在晶圆100上固定盖板200后，将晶圆100倒置，使得盖板200位于晶圆100下方，对晶圆100背离像素点13的一侧表面进行减薄处理，以降低指纹识别芯片11的厚度以及便于形成过孔74。再通过第一次光刻工序，在晶圆100背离盖板200的表面形成第三凹槽77，第三凹槽77的深度小于晶圆100的厚度，以便于形成过孔74。第三凹槽77与非感应区相对设置。第一次刻蚀工序后，第三凹槽77位于指纹识别芯片11的第二面112的两侧。图11b中仅示出了相邻两个指纹识别芯片11，二者之间具有切割沟道120。
然后，如图12所示，通过第二次光刻工序，在第三凹槽77内形成过孔74，过孔74与指纹识别芯片11的第一焊盘15相对设置，以露出位于第一表面111的第一焊盘15。
步骤S22：如图13所示，形成覆盖晶圆100的第二表面112以及过孔74侧壁的绝缘层76。
绝缘层76具有开口，其开口对应过孔74的底部，以露出第一焊盘15。
步骤S23：如图14所示，在绝缘层76表面形成第二金属布线层71，第二金属布线层71覆盖过孔74的侧壁以及底部，与第一焊盘15电连接。
步骤S24：如图15-图16所示，形成与第二金属布线层71电连接的焊接凸起73。
首先，如图15所示，在第二金属布线层71表面形成阻焊层72，阻焊层72表面形成开口K，开口K用于设置焊接凸起73。
然后，如图16所示，在阻焊层72的开口K的位置设置焊接凸起73，焊接凸起73与第二金属布线层71电连接。
再如图17所示，将遮挡板400移除，以便于进行切割。沿着切割沟道120切割后，形成多个如图18所示的封装结构。在晶圆的第二表面固定背板以后，形成的封装结构如图7所示。
当用于形成如图2所示的封装结构时，形成背面结构的方法还可以如图19-图23所示，图19-图23为本实用新型实施例提供的另一种形成晶圆背面结构方法的流程示意图，该方法包括：
步骤S30：如图11a所示，在盖板200的通孔14顶部设置遮挡板400或是在通孔14内填充光刻胶。
与上述步骤S20相同，可参考上述步骤S20，在此不再赘述。
步骤S31：如图19所示，在指纹识别芯片11的第二表面112形成与第一焊盘15一一对应的过孔24，过孔24用于露出第一焊盘15。
步骤S32：如图20所示，形成覆盖晶圆100的第二表面112以及过孔500侧壁的绝缘层，图20中，未示出该绝缘层。在过孔24中形成导电插塞25，导电插塞25一端电连接第一焊盘15，导电插塞25的另一端高于指纹识别芯片11的第二表面112。
具体的，导电插塞25的具有焊料，用于与第二焊盘电连接。也就是说，导电插塞25背离第一焊盘15的一端具有焊料，图21中未示出焊料。
然后，如图21所示，将遮挡板400移除，以便于进行切割。沿着切割沟道120切割后，形成多个如图22所示的封装结构。在晶圆的第二表面固定背板22以后，形成的封装结构如图2所示。
在图22所示实施方式中，切割后的半导体盖板12覆盖对应指纹识别芯片11的所有像素点13以及所有第一焊盘15。
在其他实施方式中，可以设置指纹识别芯片11与对应半导体盖板12的固定结合位置，使得切割后的半导体盖板12覆盖对应指纹识别芯片11的所有像素点13，且露出对应指纹识别芯片11的所有第一焊盘15，如图23所示。在晶圆的第二表面固定背板22以后，形成的封装结构如图3所示。
图2和图3实施方式中，固定背板22时，导电插塞25背离像素点13的另一端的焊料与第二焊盘21焊接固定。
通过胶层23固定在晶圆100背离盖板200的一侧表面。还可以通过焊接、或是金-硅共晶、互熔固定背板300与晶圆100，实现原理与半导体盖板12与指纹识别芯片11的固定原理相同，可参见上述描述，在此不再赘述。
在晶圆100上固定盖板200时，切割够到120对应区域，晶圆100与盖板200可以相互接触固定，或是相互之间保留间隙。
在本实用新型实施例所述封装方法中，所述半导体盖板12包括与所述感应区正对的第一区以及与所述非感应区正对的第二区域；所述第二区设置有用于露出所述第一焊盘15的第一凹槽A1，以便于和外部电路实现电路互联，形成的封装结构可以如图1d-图1i所示。可以在形成所述通孔14的同时形成所述第一凹槽A1，以简化制作工艺，降低制作成本。
如上述，在垂直于所述指纹识别芯片11的方向上，所述第一表面为四边形，具有相对的第一侧边以及第二侧边；所述感应区位于所述四边形内；所述指纹识别芯片具有多个所述第一焊盘15，多个所述第一焊盘15分为两组，第一组所述第一焊盘15设置在所述感应区与所述第一侧边之间，第二组所述第一焊盘15设置在所述感应区与所述第二侧边之间。
如图24所示，当形成如图1d所示封装结构时，在形成所述通孔14的同时形成所述第一凹槽A1，此时，在第一方向上，对应第一组所述第一焊盘15的所述第一凹槽A1与所述第一侧边具有间距，对应第二组所述第一焊盘15的所述第一凹槽与所述第二侧边具有间距。
如图25所示，当形成如图1f所示封装结构时，同样是形成所述通孔14的同时形成所述第一凹槽A1，此时，在第一方向上，对应第一组所述第一焊盘15的所述第一凹槽A1露出所述第一侧边，对应第二组所述第一焊盘15的所述第一凹槽A1露出所述第二侧边。
如图26和图27所示，当形成如图1h所示封装结构时，同样是形成所述通孔14的同时形成所述第一凹槽A1，此时，所述第一凹槽A1包括：位于所述半导体盖板12背离所述指纹识别芯片11一侧表面内的第二凹槽A2，所述第二凹槽A2深度小于所述半导体盖板12的厚度；位于所述第二凹槽A2内的多个与所述第一焊盘15一一对应的开孔A3，所述开孔A3用于露出所对应的第一焊盘15。该方式中，需要进行两次刻蚀，分两步形成所述通孔14，以便于同时形成第一凹槽A1以及通孔14。
当形成如图4-图6所示的封装结构时，无需形成背面结构，在晶圆100固定盖板200后，对晶圆100背离盖板200的另一侧进行减薄处理后，进行切割工艺，形成多个封装结构，每个封装结构具有相对固定的指纹识别芯片11以及半导体盖板。然后，指纹识别芯片11背离半导体盖板12的一侧固定背板22。此时，将指纹识别芯片11固定于背板22上包括：通过金属线(如图4所示)、或导电胶(如图5所示)、或导电膜层(如图6所示)将第一焊盘15以及第二焊盘21电连接。
本实用新型实施例提供的封装方法，用于制备上述实施例中的封装结构，制作工艺简单，成本低，可以形成防止串扰的指纹识别芯片的封装结构。
而且在形成指纹识别芯片的封装结构时，一般是对具有多个指纹识别芯片的晶圆进行统一封装，然后通过切割形成多个单粒结构。采用本实用新型技术方案的封装方法，在晶圆朝向像素点的一侧固定盖板，一方面，盖板用于形成各个封装结构的半导体盖板，用于避免串扰问题，另一方面，盖板还可以作为保护基板，以便于在晶圆背离像素点的一侧形成背面结构，便于与背板电连接，无需单独设置保护基板，降低工序流程以及制作成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的封装方法而言，由于其与实施例公开的封装结构相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (20)

1.一种指纹识别芯片的封装结构，其特征在于，包括：
指纹识别芯片，所述指纹识别芯片包括相对的第一表面以及第二表面，所述第一表面具有多个用于采集指纹信息的像素点；
覆盖在所述指纹识别芯片的第一表面的半导体盖板，所述半导体盖板具有多个通孔，所述通孔的底部暴露所述像素点。
2.根据权利要求1所述的封装结构，其特征在于，所述指纹识别芯片的第一表面包括感应区以及包围所述感应区的非感应区；
其中，所述像素点设置在所述感应区；所述非感应区设置有与所述像素点电连接的第一焊盘，所述第一焊盘用于与外部电路电连接。
3.根据权利要求2所述的封装结构，其特征在于，还包括：与所述指纹识别芯片相互固定的背板；
其中，所述背板设置在所述指纹识别芯片的第二表面；所述背板包括第一金属布线层以及与所述第一金属布线层电连接的第二焊盘；所述第一焊盘与所述第二焊盘电连接。
4.根据权利要求3所述的封装结构，其特征在于，所述背板为PCB基板或玻璃基板或金属基板或半导体衬底或聚合物柔性基板。
5.根据权利要求2所述的封装结构，其特征在于，所述指纹识别芯片的第二表面设置有过孔，所述过孔用于露出所述第一焊盘；
所述过孔侧壁以及所述第二表面覆盖有绝缘层；所述绝缘层表面设置有第二金属布线层，所述第二金属布线层覆盖所述绝缘层以及所述过孔的底部，并与所述第一焊盘电连接；所述第二表面上设置有焊接凸起，所述焊接凸起与所述第二金属布线层电连接。
6.根据权利要求2所述的封装结构，其特征在于，
所述指纹识别芯片的第二表面具有过孔，所述过孔用于露出所述第一焊盘；所述过孔侧壁设置有绝缘层；
其中，所述过孔内设置有导电插塞，所述导电插塞一端电连接所述第一焊盘，所述导电插塞的另一端高于所述指纹识别芯片的第二表面。
7.根据权利要求3所述的封装结构，其特征在于，所述半导体盖板覆盖所有所述像素点，且露出所有所述第一焊盘；
所述第一焊盘与所述第二焊盘通过金属线电连接。
8.根据权利要求3所述的封装结构，其特征在于，所述半导体盖板覆盖所有所述像素点，且露出所有所述第一焊盘；
所述第一焊盘与所述第二焊盘通过导电膜层电连接，所述导电膜层至少部分覆盖所述第一焊盘，且至少部分覆盖所述第二焊盘。
9.根据权利要求2所述的封装结构，其特征在于，所述半导体盖板包括与所述感应区正对的第一区以及与所述非感应区正对的第二区域；
所述第二区设置有用于露出所述第一焊盘的第一凹槽。
10.根据权利要求9所述的封装结构，其特征在于，在垂直于所述指纹识别芯片的方向上，所述第一表面为四边形，具有相对的第一侧边以及第二侧边；
所述感应区位于所述四边形内；
所述指纹识别芯片具有多个所述第一焊盘，多个所述第一焊盘分为两组，第一组所述第一焊盘设置在所述感应区与所述第一侧边之间，第二组所述第一焊盘设置在所述感应区与所述第二侧边之间；
在第一方向上，对应第一组所述第一焊盘的所述第一凹槽与所述第一侧边具有间距，对应第二组所述第一焊盘的所述第一凹槽与所述第二侧边具有间距；或，在第一方向上，对应第一组所述第一焊盘的所述第一凹槽露出所述第一侧边，对应第二组所述第一焊盘的所述第一凹槽露出所述第二侧边；
其中，所述第一方向垂直于所述第一侧边以及所述第二侧边。
11.根据权利要求9所述的封装结构，其特征在于，所述第一凹槽包括：位于所述半导体盖板背离所述指纹识别芯片一侧表面内的第二凹槽，所述第二凹槽深度小于所述半导体盖板的厚度；位于所述第二凹槽内的多个与所述第一焊盘一一对应的开孔，所述开孔用于露出所对应的第一焊盘。
12.根据权利要求1所述的封装结构，其特征在于，所述半导体盖板为单晶硅盖板、或多晶硅盖板、或非晶硅盖板、或锗化硅盖板、或碳化硅盖板。
13.根据权利要求1所述的封装结构，其特征在于，所述通孔的形状为圆形通孔或者方形通孔或者三角形通孔。
14.根据权利要求1所述的封装结构，其特征在于，所述指纹识别芯片与所述半导体盖板通过焊接工艺进行固定。
15.根据权利要求1所述的封装结构，其特征在于，所述指纹识别芯片与所述半导体盖板通过黏胶进行固定。
16.根据权利要求1所述的封装结构，其特征在于，所述指纹识别芯片为硅基底的指纹识别芯片；
所述半导体盖板与所述指纹识别芯片之间具有金属层；
所述半导体盖板与所述指纹识别芯片通过金-硅共晶、互熔结合固定。
17.根据权利要求16所述的封装结构，其特征在于，所述金属层包括层叠设置的钛层、铂层以及金层；
其中，采用溅射工艺依次在所述半导体盖板表面或者所述指纹识别芯片表面形成所述钛层、所述铂层以及所述金层。
18.根据权利要求1所述的封装结构，其特征在于，所述半导体盖板与所述指纹识别芯片之间具有层叠的光刻胶层和黏胶层；
所述半导体盖板通过所述黏胶层固定在所述指纹识别芯片上；
其中，所述光刻胶层包围所有所述像素点。
19.根据权利要求1所述的封装结构，其特征在于，所述半导体盖板的厚度范围是200μm-300μm，包括端点值。
20.根据权利要求1所述的封装结构，其特征在于，所述指纹识别芯片为光学型指纹识别芯片。
CN201820066546.0U 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构 Active CN208781840U (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
CN2017100349919 2017-01-17
CN2017200537909 2017-01-17
CN201710034991.9A CN107046008A (zh) 2017-01-17 2017-01-17 一种指纹识别芯片的封装结构以及封装方法
CN201720053790 2017-01-17
CN201710083787.6A CN106684052A (zh) 2017-02-16 2017-02-16 指纹识别芯片封装结构以及封装方法
CN2017100837876 2017-02-16
CN201720141464 2017-02-16
CN2017201414643 2017-02-16

Publications (1)

Publication Number Publication Date
CN208781840U true CN208781840U (zh) 2019-04-23

Family

ID=62071598

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201820066546.0U Active CN208781840U (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构
CN201810038852.8A Pending CN108022904A (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构以及封装方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201810038852.8A Pending CN108022904A (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构以及封装方法

Country Status (2)

Country Link
CN (2) CN208781840U (zh)
WO (1) WO2018133768A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022904A (zh) * 2017-01-17 2018-05-11 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构以及封装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807446A (zh) * 2018-08-02 2018-11-13 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构以及封装方法
CN110210337A (zh) * 2019-05-17 2019-09-06 上海思立微电子科技有限公司 生物特征识别模组、制备方法及电子设备
CN111247524B (zh) * 2019-06-05 2023-08-22 深圳市汇顶科技股份有限公司 光学指纹装置、制作方法和电子设备
CN110970454B (zh) * 2019-11-28 2022-03-15 苏州晶方半导体科技股份有限公司 生物特征识别芯片的封装结构
CN111192931A (zh) * 2020-03-19 2020-05-22 苏州晶方半导体科技股份有限公司 指纹识别芯片的封装结构和方法
CN113066729B (zh) * 2021-03-23 2023-12-12 浙江集迈科微电子有限公司 转接板堆叠方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8213757B2 (en) * 2007-12-06 2012-07-03 Telefonaktiebolaget L M Ericsson (Publ) Combined display and antenna arrangement
US8530266B1 (en) * 2012-07-18 2013-09-10 Omnivision Technologies, Inc. Image sensor having metal grid with a triangular cross-section
CN104078479B (zh) * 2014-07-21 2017-03-15 格科微电子（上海）有限公司 图像传感器的晶圆级封装方法和图像传感器封装结构
CN104297830B (zh) * 2014-10-28 2016-08-31 北京思比科微电子技术股份有限公司 光学指纹传感器芯片光栅及其制作方法
CN204230221U (zh) * 2014-10-28 2015-03-25 北京思比科微电子技术股份有限公司 光学指纹传感器芯片封装玻璃光栅
CN105990377B (zh) * 2015-01-29 2019-01-29 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
CN204463158U (zh) * 2015-01-29 2015-07-08 张明方 蜂窝结构的指纹掌纹图像采集器及终端设备
US10147757B2 (en) * 2015-02-02 2018-12-04 Synaptics Incorporated Image sensor structures for fingerprint sensing
CN204632759U (zh) * 2015-03-25 2015-09-09 精材科技股份有限公司 一种芯片尺寸等级的感测芯片封装体
CN104850840A (zh) * 2015-05-19 2015-08-19 苏州晶方半导体科技股份有限公司 芯片封装方法和芯片封装结构
CN205810785U (zh) * 2016-05-30 2016-12-14 苏州晶方半导体科技股份有限公司 封装结构
CN106295534B (zh) * 2016-08-02 2023-09-08 苏州科阳光电科技有限公司 指纹盖板模组及其制作方法
CN106096594B (zh) * 2016-08-02 2022-10-21 苏州科阳半导体有限公司 一种指纹盖板模组及其制作方法
CN106252346A (zh) * 2016-09-20 2016-12-21 苏州科阳光电科技有限公司 指纹传感器模组及其制作方法
CN106503635B (zh) * 2016-10-11 2019-06-28 Oppo广东移动通信有限公司 用于光学指纹识别的盖板、输入组件及电子装置
CN208781840U (zh) * 2017-01-17 2019-04-23 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构
CN107046008A (zh) * 2017-01-17 2017-08-15 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构以及封装方法
CN106684052A (zh) * 2017-02-16 2017-05-17 苏州晶方半导体科技股份有限公司 指纹识别芯片封装结构以及封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022904A (zh) * 2017-01-17 2018-05-11 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构以及封装方法

Also Published As

Publication number Publication date
CN108022904A (zh) 2018-05-11
WO2018133768A1 (zh) 2018-07-26

Similar Documents

Publication Publication Date Title
CN208781840U (zh) 一种指纹识别芯片的封装结构
CN107046008A (zh) 一种指纹识别芯片的封装结构以及封装方法
TWI246761B (en) Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
CN108321215A (zh) 光学指纹识别芯片的封装结构及其制作方法
TW200847418A (en) CMOS image sensor chip scale package with die receiving opening and method of the same
TW201143006A (en) Package structure and package process
CN107424938A (zh) 封装结构及其制造方法
CN109492622A (zh) 用于屏下光学指纹的识别组件及电子设备
CN108807446A (zh) 一种光学指纹芯片的封装结构以及封装方法
CN106684052A (zh) 指纹识别芯片封装结构以及封装方法
TW202117944A (zh) 影像感測器封裝件及其製造方法
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
KR20040106714A (ko) 적층 칩 패키지
JP5064158B2 (ja) 半導体装置とその製造方法
TW200822315A (en) Sensor type semiconductor package and fabrication method thereof
CN107958882A (zh) 芯片的封装结构及其制作方法
TW475244B (en) Stacked type module packaging structure and the generation method thereof
CN106206460B (zh) 晶片封装体及其制造方法
CN103296043A (zh) 图像传感器封装方法及结构、图像传感器模组及形成方法
CN103779245B (zh) 芯片封装方法及封装结构
CN211088270U (zh) 芯片封装结构和光学传感器
CN209086962U (zh) 用于屏下光学指纹的识别组件及电子设备
TW201633468A (zh) 封裝模組及其基板結構
CN102398886B (zh) 具微机电元件的封装结构及其制法
US10817700B2 (en) Optical fingerprint recognition chip package and packaging method

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant