CN106684052A - 指纹识别芯片封装结构以及封装方法 - Google Patents

指纹识别芯片封装结构以及封装方法 Download PDF

Info

Publication number
CN106684052A
CN106684052A CN201710083787.6A CN201710083787A CN106684052A CN 106684052 A CN106684052 A CN 106684052A CN 201710083787 A CN201710083787 A CN 201710083787A CN 106684052 A CN106684052 A CN 106684052A
Authority
CN
China
Prior art keywords
fingerprint recognition
recognition chip
cover plate
pad
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710083787.6A
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201710083787.6A priority Critical patent/CN106684052A/zh
Publication of CN106684052A publication Critical patent/CN106684052A/zh
Priority to PCT/CN2018/072799 priority patent/WO2018133768A1/zh
Priority to CN201820066546.0U priority patent/CN208781840U/zh
Priority to CN201810038852.8A priority patent/CN108022904A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)

Abstract

本发明提供一种指纹识别芯片封装结构以及封装方法，包括：指纹识别芯片，包括相对的正面以及背面，所述指纹识别芯片的正面具有指纹识别区以及位于指纹识别区外围的多个焊垫，所述焊垫与所述指纹识别区电耦合，所述指纹识别区由多个阵列排布的像素点组成，所述像素点用于采集指纹信息；硅盖板，压合于所述指纹识别芯片的正面，所述硅盖板上对应指纹识别区具有多个通孔，所述通孔与所述像素点一一对应，且所述通孔的底部暴露所述像素点；所述硅盖板暴露所述焊垫。硅盖板具有较低的介电常数，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。

Description

指纹识别芯片封装结构以及封装方法
技术领域
本发明涉及半导体芯片封装技术领域，尤其涉及指纹识别芯片的封装结构以及封装方法。
背景技术
随着科学技术的不断进步，越来越多的电子设备广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。而随着电子设备功能的不断增加，电子设备存储的重要信息也越来越多，电子设备的身份验证技术成为目前电子设备研发的一个主要方向。
由于指纹具有唯一性和不变性，使得指纹识别技术具有安全性好、可靠性高以及使用简单等诸多优点。因此，指纹识别技术成为当下各种电子设备进行身份验证的主流技术。
目前，电容型的指纹识别芯片是现有电子设备常用的指纹识别芯片之一，其通过指纹识别区域的大量像素点(pixel)来采集使用者的指纹信息，每个像素点作为一个检测点。具体的，进行指纹识别时，指纹的脊线与谷线到指纹识别芯片的距离不同，使得二者与指纹识别芯片形成的检测电容不同。通过各个像素点采集手指不同区域的电容值，并转换为电信号，根据所有像素点转换的电信号可以获取指纹信息。
现有的指纹识别芯片中，分辨率一般要求在508dpi以上，这就要求至少具有88*88个像素点，甚至至少具有192*192个像素点。在一个仅供一个手指按压的指纹识别制备如此多的像素点，很容易导致相邻像素点之间的电信号出现串扰问题，降低指纹识别的准确性。
发明内容
本发明解决的问题是通过提供一种指纹识别芯片的封装结构以及封装方法，在指纹识别芯片的正面增加硅盖板，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。
本发明提供一种指纹识别芯片封装结构，包括：指纹识别芯片，包括相对的正面以及背面，所述指纹识别芯片的正面具有指纹识别区以及位于指纹识别区外围的多个焊垫，所述焊垫与所述指纹识别区电耦合，所述指纹识别区由多个阵列排布的像素点组成，所述像素点用于采集指纹信息；硅盖板，压合于所述指纹识别芯片的正面，所述硅盖板上对应指纹识别区具有多个通孔，所述通孔与所述像素点一一对应，且所述通孔的底部暴露所述像素点；所述硅盖板暴露所述焊垫。
优选的，在所述硅盖板上对应焊垫的位置设置凹槽，所述凹槽的底部暴露所述像素点。
优选的，所述焊垫沿着所述指纹识别芯片的至少一个侧边排列，该侧边具有一个或者多个所述凹槽。
优选的，所述凹槽延伸至该侧边的边缘，使得硅盖板暴露该侧边边缘。
优选的，所述凹槽包括第一凹槽以及位于所述第一凹槽底部的开孔，每一开孔对应一个焊垫，且所述开孔底部暴露所述焊垫，所述第一凹槽的深度小于所述硅盖板的厚度。
优选的，所述指纹识别芯片封装结构还包括：背板，具有彼此相对的正面以及背面，背板上设置有电路层；所述指纹识别芯片的背面固定在所述背板的正面，所述背板的正面上设置有与所述电路层电耦合的焊盘，所述焊垫与所述焊盘电耦合，一个焊垫对应一个焊盘。
优选的，所述封装结构还包括塑封层，所述焊垫与所述焊盘通过金属线电连接，所述塑封层包覆所述金属线。
优选的，所述焊垫与所述焊盘通过金属布线层电连接。
优选的，所述指纹识别芯片通过贴片工艺固定在所述背板上。
优选的，所述背板为印刷电路板或柔性线路板。
优选的，所述硅盖板的材质为单晶硅。
优选的，所述硅盖板的厚度范围是100μm-400μm，包括端点值。
本发明还提供一种指纹识别芯片封装方法，包括：提供晶圆，包括多个网格状排布的指纹识别芯片，所述指纹识别芯片包括相对的正面以及背面，所述指纹识别芯片的正面具有指纹识别区以及位于指纹识别区外围的多个焊垫，所述焊垫与所述指纹识别区电耦合，所述指纹识别区由多个阵列排布的像素点组成，所述像素点用于采集指纹信息；提供盖板；将所述盖板与所述晶圆对位压合，所述盖板压合于所述指纹识别芯片的正面，所述盖板与所述晶圆的形状尺寸相同；在所述盖板上形成通孔并使得所述盖板暴露焊垫；通过切割工艺切割所述晶圆以及盖板，形成多个指纹识别芯片封装体；进行切割工艺后，所述盖板被分割为多个与所述指纹识别芯片一一相对固定的硅盖板；所述硅盖板具有多个通孔，所述通孔与所述像素点一一对应，且所述通孔的底部暴露所述像素点；且，所述硅盖板暴露所述焊垫。
优选的，在所述硅盖板上对应焊垫的位置形成凹槽，所述凹槽的底部暴露所述像素点。
优选的，利用深硅刻蚀工艺同步形成所述通孔以及所述凹槽。
优选的，所述焊垫沿着所述指纹识别区的至少一个侧边排列，在该侧边形成一个或者多个所述凹槽。
优选的，所述凹槽延伸至该侧边的边缘，使得硅盖板暴露该侧边边缘。
优选的，形成所述凹槽的工艺包括：在所述盖板上对应焊垫的位置形成至少一个第一凹槽，第一凹槽的深度小于所述盖板的厚度；在所述第一凹槽底部形成开孔，每一开孔对应一个焊垫，且所述开孔底部暴露所述焊垫。
优选的，在切割形成指纹识别芯片封装体之后，还包括如下步骤：提供背板，具有彼此相对的正面以及背面，背板上设置有电路层；将所述指纹识别芯片的背面固定在所述背板的正面；所述背板的正面上设置有与所述电路层电耦合的焊盘，将所述焊垫与所述焊盘通过金属线电耦合，一个焊垫对应一个焊盘。
优选的，通过打线工艺在所述焊垫与所述焊盘之间形成用于电连接两者的金属线；采用塑封工艺形成塑封层，所述塑封层包覆所述金属线。
优选的，通过RDL工艺形成金属布线层，所述金属布线层将所述焊垫与所述焊盘电连接。
优选的，所述指纹识别芯片通过贴片工艺固定在所述背板上。
优选的，所述背板为印刷电路板或柔性线路板。
优选的，所述硅盖板的材质为单晶硅。
优选的，所述硅盖板的厚度范围是100μm-400μm，包括端点值。
通过上述描述可知，本发明技术方案提供的指纹识别芯片的封装结构以及封装方法中，在指纹识别芯片的正面设置有一个硅盖板，该硅盖板具有多个与指纹识别芯片的像素点一一对应的通孔，所述通孔用于露出所述像素点，硅盖板具有较低的介电常数，可以降低相邻像素点之间的串扰问题，提高了指纹识别的准确性。
同时，由于硅盖板具有较大的机械强度，因此，相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，本发明技术方案可以通过复用该硅盖板作为封装结构的盖板，无需再单独设置盖板，降低了制作成本以及封装结构的厚度。
而且，相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，由于光刻胶的机械强度较小，进行指纹识别时候，手指按压会导致厚度发生形变，即便在第一表面设置较大厚度的光刻胶层，由于其机械强度较小，不能对指纹识别芯片的基底进行进一步的减薄处理。对于本发明技术方案，进一步，可以采用100μm-400μm的硅盖板的厚度。本发明技术方案可以采用厚度为300μm的硅盖板，一方面，在避免串扰问题的同时，可以使得封装结构的盖板具有较大的机械强度，进行指纹识别时，硅盖板不会由于受到手指的按压而导致厚度的形变，不影响到指纹识别的准确度；另一方面，还可以对指纹识别芯片的基底进行进一步的减薄处理，在保证封装结构机械强度以及避免串扰问题的同时，使得指纹识别芯片具有较薄的厚度。
在形成指纹识别芯片的封装结构时，一般是对具有多个指纹识别芯片的晶圆进行统一封装，然后通过切割形成多个单粒的封装结构。采用本发明技术方案的封装方法，在晶圆朝向像素点的一侧固定盖板，一方面，盖板用于形成各个封装结构的硅盖板，用于避免串扰问题，另一方面，盖板还可以作为保护基板，以便于在晶圆背离像素点的一侧背板形成背面结构，背板无需单独设置保护基板，降低工序流程以及制作成本。
附图说明
图1为本发明优选实施例提供的指纹识别芯片封装结构切面示意图；
图1(a)为图1中指纹识别芯片封装结构的俯视示意图；
图2为本发明另一实施例提供的指纹识别芯片封装结构切面示意图；
图2(a)为图2中指纹识别芯片封装结构的俯视示意图；
图3为本发明又一实施例指纹识别芯片封装结构切面示意图；
图4为图2中的指纹识别芯片封装结构与背板连接的切面示意图；
图5为图2中的指纹识别芯片封装结构与背板连接的切面示意图；
图6-图9为本发明实施例提供的一种指纹识别芯片的封装方法的流程示意图；
图10(a)以及图10(b)为本发明另一实施例中形成另一种凹槽结构的方法流程示意图。
具体实施方式
以下将结合附图对本发明的具体实施方式进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
需要说明的是，提供这些附图的目的是为了有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
请参考图1，为本发明优选实施例提供的指纹识别芯片封装结构，包括：指纹识别芯片11，指纹识别芯片11具有相对的正面111以及背面112；以及，覆盖在指纹识别芯片11正面111上的硅盖板12。
指纹识别芯片11的正面111具有指纹识别区a以及包围指纹识别区a的非感应区b，多个焊垫15设置于非感应区b内，焊垫15与指纹识别区a电耦合，指纹识别区a由多个阵列排布的像素点13组成，像素点13用于采集指纹信息。焊垫15用于与外部电路电连接。进行指纹识别时，外部电路经由焊垫15获取指纹识别芯片11检测到的指纹信息。
需要说明的是，本发明实施例中，指纹识别芯片11的结构不局限实施例图示结构。本发明适用于指纹识别区a与焊垫15位于同一表面的指纹识别芯片。
硅盖板12压合于指纹识别芯片11的正面111，硅盖板12上对应指纹识别区a具有多个通孔14，通孔14与像素点13一一对应，且通孔14的底部暴露像素点13；硅盖板12具有较低的介电常数，能够解决相邻像素点13之间的信号串扰问题。
硅盖板12上对应非感应区b还设置有凹槽16，凹槽16对应焊垫15的位置，凹槽16底部暴露焊垫15。
请参考图1(a)，为图1中指纹识别芯片11封装结构的俯视结构示意图，硅盖板12覆盖于指纹识别芯片11的正面111上，且硅盖板12与指纹识别芯片11的尺寸一致。硅盖板12上设置有通孔14以及凹槽16。
采用深硅刻蚀工艺形成通孔14，通孔14的形状尺寸与像素点13的形状尺寸一致。通孔14底部暴露像素点13。
可选的，在形成通孔14的同时形成凹槽16，凹槽16的底部暴露焊垫15。
于本实施例中，凹槽16的深度与通孔14的深度相同。
指纹识别芯片11具有第一侧边1101、第二侧边1102、第三侧边1103以及第四侧边1104，四个侧边依次首尾相接形成四边形，于本实施例中，多个焊垫15排成两列，分别沿着侧边1101以及侧边1103排列。在硅盖板上对应第一侧边1101以及第三侧边1103分别形成一个凹槽16，相应侧边所有焊垫均位于凹槽16中，当然，于本发明的其他实施例中，可以根据该列多个焊垫的稀疏排布情况设置多个凹槽。
凹槽16设置于指纹识别芯片11上相应侧边的内侧且凹槽底部16未暴露指纹识别芯片11的相应的侧边。
凹槽16的结构有多种。本发明不限定为说明书列举的实施例的凹槽结构，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
请参考图2以及图2(a)，于本实施例中，凹槽16延伸至指纹识别芯片11相应侧边的边缘，凹槽16的底部暴露指纹识别芯片11相应侧边的边缘。
请参考图3,于本实施例中，凹槽16具有第一凹槽1601以及位于第一凹槽1601底部的开孔1602，每一开孔1602对应一个焊垫15，且开孔1602的底部暴露焊垫15。
本发明实施例中，硅盖板12为单晶硅盖板、或多晶硅盖板、或非晶硅盖板、或锗化硅盖板、或碳化硅盖板等半导体材料制备的盖板。一方面，半导体材料的硅盖板12具有较低的介电常数，能够有效降低相邻像素点13的串扰问题，另一方面，半导体材料制备的硅盖板12的莫氏硬度一般在10以上，硬度较高，机械强度大，手指按压时，不会产生厚度形变，不会影响指纹识别的准确性，且硅盖板12可以复用为指纹识别芯片封装结构的盖板，无需单独设置盖板，降低了指纹识别芯片的厚度以及制作成本。
可选的，硅盖板12的厚度范围是100μm-400μm，包括端点值。本发明实施例提供的封装结构中，可以采用较大厚度的硅盖板，如300μm厚度的硅盖板。
相对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，一方面，本发明采用的硅盖板12在避免串扰问题的同时，可以使得封装结构的盖板具有较大的机械强度，进行指纹识别时，硅盖板12不会由于受到手指的按压而导致厚度的形变，保证了指纹识别的准确度；另一方面，还可以对指纹识别芯片11的基底进行进一步的减薄处理，在保证封装结构机械强度以及避免串扰问题的同时，使得指纹识别芯片11具有较薄的厚度。对于采用具有通孔的光刻胶层用以避免串扰的现有技术方案，由于光刻胶的机械强度较小，进行指纹识别时候，手指按压光刻胶层会导致光刻胶层的厚度发生形变，且即便在第一表面设置较大厚度的光刻胶层，由于其机械强度较小，不能对指纹识别芯片11的基底进行进一步的减薄处理。
图1所示实施方式中，指纹识别芯片11与硅盖板12通过黏胶进行压合固定。
还可以设置指纹识别芯片11与硅盖板12通过焊接工艺进行固定。此时，指纹识别芯片11与硅盖板12相对的表面分别设置有用于焊接固定的固定焊盘，将二者表面的固定焊盘通过焊接工艺进行结合固定，以使得硅盖板12固定在指纹识别芯片11上。
还可以设置硅盖板12朝向指纹识别芯片11的表面周缘具有金属层。金属层与指纹识别芯片11的硅基底相对的区域通过金-硅共晶、互熔结合固定，进而使得硅盖板12固定在指纹识别芯片11上。此时，金属层包括层叠设置的钛层、铂层以及金层；其中，采用溅射工艺依次在硅盖板12表面形成钛层、铂层以及金层。于本发明的另一实施例中，也可以将金属层设置在指纹识别芯片11的正面111上。
参考图4，图4为本发明实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构在图2所示封装结构的基础上，进一步包括：与指纹识别芯片11相互固定的背板22。背板22上设置有电路层(图4中未绘示)以及与电路层电耦合的多个焊盘21。背板具有彼此相对的正面以及背面。焊盘21设置于背板22的正面上。指纹识别芯片11的背面固定在背面22的正面上。
可选的，背板22为PCB基板、玻璃基板、金属基板、盖板半导体衬底以及聚合物柔性基板中的一种。
在图4所示实施方式中，指纹识别芯片11与背板22通过胶层23粘结固定。
在其他实施方式中，指纹识别芯片11与背板22还可以通过焊接固定，此时指纹识别芯片11的表面与背板22的表面均具有溅射工艺形成的固定焊盘，通过焊接工艺将指纹识别芯片11的固定焊盘与背板22的固定焊盘焊接固定。
在其他实施方式中，指纹识别芯片11与背板22也可以通过金-硅共晶、互熔结合固定，金-硅共晶、互熔结合固定原理与指纹识别芯片11与硅盖板12的金-硅共晶、互熔结合固定原理相同，可以参考上述描述，在此不再赘述。
可选的，背板22上的设置有连接端子26，用于与其他电路电连接。
可选的，背板22上电耦合有其他功能芯片。
通过打线工艺形成金属线31并将金属线31的两端分别电连接焊垫15以及焊盘21。
图5为本发明实施例提供的又一种指纹识别芯片的封装结构示意图，该封装结构与图4所示方式不同在于，焊垫15与焊盘21通过金属布线层33电耦合。金属布线层33至少覆盖焊垫15的一部分，且至少覆盖焊盘21的一部分。此时，可以通过溅镀工艺形成该金属布线层33。
基于上述封装结构实施例，本发明还提供给了一种指纹识别芯片的封装方法，该封装方法如图6-图8所示，为本发明实施例提供的指纹识别芯片的封装方法的流程示意图，该封装方法包括：
步骤S11：如图6以及图7所示，提供晶圆100。
其中，图7为图6所示晶圆100在PP’方向的切面图，晶圆100具有彼此相对的正面111以及背面112。晶圆100包括多个网格状排布的指纹识别芯片11。每个相邻指纹识别芯片11具有多个用于采集指纹信息的像素点13。像素点13阵列排布且位于正面111。相邻指纹识别芯片11之间具有切割沟道120，以便于在后续切割工艺中进行切割处理。
每一指纹识别芯片11包括设置于正面111上的指纹识别区a以及包围指纹识别区a的非感应区b。像素点13设置在指纹识别区a。在非感应区b设置有焊垫15。焊垫15与指纹识别区a电耦合。焊垫15用于与外部电路电连接。进行指纹识别时，外部电路经由焊垫15获取指纹识别芯片11检测到的指纹信息。
需要说明的是，相邻两个指纹识别芯片11之间的切割沟道120仅为两个指纹识别芯片11之间预留的用于切割的留白区域，切割沟道120与两侧的指纹识别芯片11之间不具有实际的边界线。
步骤S12：如图8所示，提供盖板200，将盖板200与晶圆100对位压合，盖板200覆盖于晶圆100的正面111上。
可以设置盖板200朝向晶圆100的表面与像素点13无间隙接触。
可以设置在垂直于盖板200的方向上，盖板200与晶圆100正对设置上，即二者相对的表面相同。在后续步骤中，经过切割，盖板200分割为多个硅盖板12。
在后续步骤中进行切割后，硅盖板12覆盖对应指纹识别芯片11的指纹识别区a，根据焊垫15与焊盘21的电连接方式，设置硅盖板12露出对应的指纹识别芯片11的所有焊垫15。
该步骤中，通过黏胶在晶圆100的正面111上固定盖板200。切割后，封装结构如图1所示。通过黏胶在晶圆100的正面111上固定盖板200时，在盖板200朝向晶圆100的表面形成预设图案的黏胶层，黏胶层具有多个与指纹识别芯片11一一对应的开口。指纹识别芯片11的指纹识别区a位于对应开口内。
可选的，可以通过丝网印刷形成黏胶层。根据焊垫15与焊盘21的电连接方式，设置黏胶层上的开口露出对应指纹识别芯片11的所有焊垫15。
该步骤中，还可以通过焊接工艺将晶圆100与盖板200对位压合。在晶圆100以及盖板200彼此相接的表面上分别形成用于焊接固定的固定焊盘，将二者表面的固定焊盘通过焊接工艺进行结合固定，以使得盖板200固定在晶圆100上。
该步骤中，还可以在盖板200朝向每个指纹识别芯片11的区域周缘形成金属层；在设定的温度和压强下，使得金-硅共晶、互熔，以使得金属层与指纹识别芯片11结合固定，将盖板200固定在晶圆100上。切割后。每个指纹识别芯片11与对应的硅盖板12通过金-硅共晶、互熔工艺相互固定。此时，晶圆100为硅衬底，以实现金-硅共晶、互熔结合固定。通过溅射工艺依次在盖板200朝向每个指纹识别芯片11的区域表面形成钛层、铂层以及金层。于本发明的另一实施例中，也可以将金属层设置在指纹识别芯片11的正面111上。
当晶圆100与盖板200对位压合后，由于盖板200具有较强的机械强度，可以对晶圆200的背面112进行减薄，以使得切割后的指纹识别芯片11具有较薄的厚度。也就是说，可以对所有指纹识别芯片11的背面112进行减薄处理，降低指纹识别芯片11的厚度。如可以采用机械研磨工艺对晶圆100背离盖板200一侧的表面进行减薄。
步骤S13：如图9所示，在盖板200上形成通孔14以及凹槽16。
在形成多个与像素点13一一对应的通孔14时，可以通过激光打孔工艺或深硅刻蚀工艺形成通孔14。
于本实施例中，采用刻蚀工艺在形成通孔14的同时形成凹槽16，凹槽16的底部暴露焊垫15。凹槽16的深度与通孔14的深度相同。
每一指纹识别芯片11具有第一侧边1101、第二侧边1102、第三侧边1103以及第四侧边1104，四个侧边依次首尾相接形成四边形，多个焊垫15排成两列，分别沿着侧边1101以及侧边1103排列。在硅盖板上对应第一侧边1101以及第三侧边1103分别形成一个凹槽16，相应侧边所有焊垫均位于凹槽16中。
凹槽16延伸至指纹识别芯片11相应侧边的边缘，凹槽16的底部暴露指纹识别芯片11相应侧边的边缘。
步骤S13：如图2以及图2(a)所示，利用切割工艺切割盖板200以及晶圆100形成如图2以及图2(a)所示的指纹识别芯片封装结构。
凹槽16的结构有多种。本发明不限定为说明书列举的实施例的凹槽结构，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。
请参考图3，于本实施例中，凹槽16具有第一凹槽1601以及位于第一凹槽1601底部的开孔1602，每一开孔1602对应一个焊垫15，且开孔1602的底部暴露焊垫15。
图10(a)以及图10(b)为形成图3所示的凹槽结构的流程示意图。
请参考图10(a),在盖板200上对应焊垫15的位置形成第一凹槽1601，并且在盖板200上对应像素点13的位置形成第一通孔1401。可以采用刻蚀工艺同步形成第一凹槽1601以及第一通孔1401。第一凹槽1601与第一通孔1401具有相同的深度，两者的深度小于盖板200的厚度。
请参考图10(b),进一步采用刻蚀工艺在盖板200上第一凹槽1601的底部形成开孔1602，每一开孔1602对应一个焊垫15，且开孔1602的底部暴露焊垫15。
同步对第一通孔1401进行刻蚀，形成暴露像素点13的通孔14。
进行切割工艺，形成多个封装结构，每个封装结构具有相对固定的指纹识别芯片11以及硅盖板12。然后，指纹识别芯片11背离硅盖板12的一侧固定背板22。此时，将指纹识别芯片11固定于背板22上包括：通过金属线(如图3所示)、或金属布线层(如图4所示)将焊垫15以及焊盘21电连接。
通过金属线31(如图3所示)将焊垫15以及焊盘21电连接包含如下工艺：1)在相应的焊垫15与焊盘21之间通过打线工艺形成将两者电连接的金属线31；2)通过塑封工艺形成包覆金属线31的塑封层(图3中未绘示)，用于保护并固定金属线且防止相邻金属线接触而短路。
通过金属布线层33(如图4所示)将焊垫15以及焊盘21电连接包含如下工艺：1)采用RDL供应形成金属布线层33将相应的焊垫15与焊盘21电连接；2)形成覆盖金属布线层33的绝缘保护层(图4中未所示)
本发明实施例提供的封装方法，用于制备上述实施例中的封装结构，制作工艺简单，成本低，可以形成防止串扰的指纹识别芯片的封装结构。
而且在形成指纹识别芯片的封装结构时，一般是对具有多个指纹识别芯片的晶圆进行统一封装，然后通过切割形成多个单粒结构。采用本发明技术方案的封装方法，在晶圆朝向像素点的一侧固定盖板，一方面，盖板用于形成各个封装结构的半导体盖板，用于避免串扰问题，另一方面，盖板还可以作为保护基板，降低工序流程以及制作成本。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (25)

1.一种指纹识别芯片封装结构，其特征在于，包括：
指纹识别芯片，包括相对的正面以及背面，所述指纹识别芯片的正面具有指纹识别区以及位于指纹识别区外围的多个焊垫，所述焊垫与所述指纹识别区电耦合，所述指纹识别区由多个阵列排布的像素点组成，所述像素点用于采集指纹信息；
硅盖板，压合于所述指纹识别芯片的正面，所述硅盖板上对应指纹识别区具有多个通孔，所述通孔与所述像素点一一对应，且所述通孔的底部暴露所述像素点；
所述硅盖板暴露所述焊垫。
2.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，在所述硅盖板上对应焊垫的位置设置凹槽，所述凹槽的底部暴露所述像素点。
3.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，所述焊垫沿着所述指纹识别芯片的至少一个侧边排列，该侧边具有一个或者多个所述凹槽。
4.根据权利要求3所述的指纹识别芯片封装结构，其特征在于，所述凹槽延伸至该侧边的边缘，使得硅盖板暴露该侧边边缘。
5.根据权利要求3所述的指纹识别芯片封装结构，其特征在于，所述凹槽包括第一凹槽以及位于所述第一凹槽底部的开孔，每一开孔对应一个焊垫，且所述开孔底部暴露所述焊垫，所述第一凹槽的深度小于所述硅盖板的厚度。
6.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，还包括：
背板，具有彼此相对的正面以及背面，背板上设置有电路层；
所述指纹识别芯片的背面固定在所述背板的正面，所述背板的正面上设置有与所述电路层电耦合的焊盘，所述焊垫与所述焊盘电耦合，一个焊垫对应一个焊盘。
7.根据权利要求6所述的指纹识别芯片封装结构，其特征在于，所述封装结构还包括塑封层，所述焊垫与所述焊盘通过金属线电连接，所述塑封层包覆所述金属线。
8.根据权利要求6所述的指纹识别芯片封装结构，其特征在于，所述焊垫与所述焊盘通过金属布线层电连接。
9.根据权利要求6所述的指纹识别芯片封装结构，其特征在于，所述指纹识别芯片通过贴片工艺固定在所述背板上。
10.根据权利要求6所述的指纹识别芯片封装结构，其特征在于，所述背板为印刷电路板或柔性线路板。
11.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，所述硅盖板的材质为单晶硅。
12.根据权利要求1所述的指纹识别芯片封装结构，其特征在于，所述硅盖板的厚度范围是100μm-400μm，包括端点值。
13.一种指纹识别芯片封装方法，其特征在于，包括：
提供晶圆，包括多个网格状排布的指纹识别芯片，所述指纹识别芯片包括相对的正面以及背面，所述指纹识别芯片的正面具有指纹识别区以及位于指纹识别区外围的多个焊垫，所述焊垫与所述指纹识别区电耦合，所述指纹识别区由多个阵列排布的像素点组成，所述像素点用于采集指纹信息；
提供盖板；
将所述盖板与所述晶圆对位压合，所述盖板压合于所述指纹识别芯片的正面，所述盖板与所述晶圆的形状尺寸相同；
在所述盖板上形成通孔并使得所述盖板暴露焊垫；
通过切割工艺切割所述晶圆以及盖板，形成多个指纹识别芯片封装体；
进行切割工艺后，所述盖板被分割为多个与所述指纹识别芯片一一相对固定的硅盖板；
所述硅盖板具有多个通孔，所述通孔与所述像素点一一对应，且所述通孔的底部暴露所述像素点；
且，所述硅盖板暴露所述焊垫。
14.根据权利要求13所述的指纹识别芯片封装方法，其特征在于，在所述硅盖板上对应焊垫的位置形成凹槽，所述凹槽的底部暴露所述像素点。
15.根据权利要求14所述的指纹识别芯片封装方法，其特征在于，利用深硅刻蚀工艺同步形成所述通孔以及所述凹槽。
16.根据权利要求14所述的指纹识别芯片封装方法，其特征在于，所述焊垫沿着所述指纹识别区的至少一个侧边排列，在该侧边形成一个或者多个所述凹槽。
17.根据权利要求16所述的指纹识别芯片封装方法，其特征在于，所述凹槽延伸至该侧边的边缘，使得硅盖板暴露该侧边边缘。
18.根据权利要求16所述的指纹识别芯片封装方法，其特征在于，形成所述凹槽的工艺包括：
在所述盖板上对应焊垫的位置形成至少一个第一凹槽，第一凹槽的深度小于所述盖板的厚度；
在所述第一凹槽底部形成开孔，每一开孔对应一个焊垫，且所述开孔底部暴露所述焊垫。
19.根据权利要求13所述的指纹识别芯片封装方法，其特征在于，在切割形成指纹识别芯片封装体之后，还包括如下步骤：
提供背板，具有彼此相对的正面以及背面，背板上设置有电路层；
将所述指纹识别芯片的背面固定在所述背板的正面；
所述背板的正面上设置有与所述电路层电耦合的焊盘，将所述焊垫与所述焊盘通过金属线电耦合，一个焊垫对应一个焊盘。
20.根据权利要求19所述的指纹识别芯片封装方法，其特征在于，通过打线工艺在所述焊垫与所述焊盘之间形成用于电连接两者的金属线；采用塑封工艺形成塑封层，所述塑封层包覆所述金属线。
21.根据权利要求19所述的指纹识别芯片封装方法，其特征在于，通过RDL工艺形成金属布线层，所述金属布线层将所述焊垫与所述焊盘电连接。
22.根据权利要求19所述的指纹识别芯片封装方法，其特征在于，所述指纹识别芯片通过贴片工艺固定在所述背板上。
23.根据权利要求19所述的指纹识别芯片封装方法，其特征在于，所述背板为印刷电路板或柔性线路板。
24.根据权利要求13所述的指纹识别芯片封装方法，其特征在于，所述硅盖板的材质为单晶硅。
25.根据权利要求13所述的指纹识别芯片封装方法，其特征在于，所述硅盖板的厚度范围是100μm-400μm，包括端点值。
CN201710083787.6A 2017-01-17 2017-02-16 指纹识别芯片封装结构以及封装方法 Pending CN106684052A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710083787.6A CN106684052A (zh) 2017-02-16 2017-02-16 指纹识别芯片封装结构以及封装方法
PCT/CN2018/072799 WO2018133768A1 (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构以及封装方法
CN201820066546.0U CN208781840U (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构
CN201810038852.8A CN108022904A (zh) 2017-01-17 2018-01-16 一种指纹识别芯片的封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710083787.6A CN106684052A (zh) 2017-02-16 2017-02-16 指纹识别芯片封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN106684052A true CN106684052A (zh) 2017-05-17

Family

ID=58860959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710083787.6A Pending CN106684052A (zh) 2017-01-17 2017-02-16 指纹识别芯片封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN106684052A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910344A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种光学指纹识别芯片的封装结构以及封装方法
CN107919332A (zh) * 2017-12-20 2018-04-17 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构以及封装方法
CN108010931A (zh) * 2017-12-28 2018-05-08 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构以及封装方法
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法
WO2018133768A1 (zh) * 2017-01-17 2018-07-26 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构以及封装方法
WO2019119245A1 (zh) * 2017-12-18 2019-06-27 深圳市为通博科技有限责任公司 光学通路调制器及制造方法、图像识别传感器和电子设备
US10817700B2 (en) 2017-12-18 2020-10-27 China Wafer Level Csp Co., Ltd. Optical fingerprint recognition chip package and packaging method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018133768A1 (zh) * 2017-01-17 2018-07-26 苏州晶方半导体科技股份有限公司 一种指纹识别芯片的封装结构以及封装方法
CN107910344A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种光学指纹识别芯片的封装结构以及封装方法
WO2019119245A1 (zh) * 2017-12-18 2019-06-27 深圳市为通博科技有限责任公司 光学通路调制器及制造方法、图像识别传感器和电子设备
CN110199292A (zh) * 2017-12-18 2019-09-03 深圳市为通博科技有限责任公司 光学通路调制器及制造方法、图像识别传感器和电子设备
US10817700B2 (en) 2017-12-18 2020-10-27 China Wafer Level Csp Co., Ltd. Optical fingerprint recognition chip package and packaging method
CN107910344B (zh) * 2017-12-18 2021-02-23 苏州晶方半导体科技股份有限公司 一种光学指纹识别芯片的封装结构以及封装方法
CN110199292B (zh) * 2017-12-18 2023-10-27 深圳市为通博科技有限责任公司 光学通路调制器及制造方法、图像识别传感器和电子设备
CN107919332A (zh) * 2017-12-20 2018-04-17 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构以及封装方法
CN108010931A (zh) * 2017-12-28 2018-05-08 苏州晶方半导体科技股份有限公司 一种光学指纹芯片的封装结构以及封装方法
CN108321215A (zh) * 2018-03-07 2018-07-24 苏州晶方半导体科技股份有限公司 光学指纹识别芯片的封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN106684052A (zh) 指纹识别芯片封装结构以及封装方法
JP7289956B2 (ja) 指紋感知モジュール及びその方法
US5041395A (en) Method of encapsulating an integrated circuit using a punched metal grid attached to a perforated dielectric strip
KR100886717B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US7823322B2 (en) Silicon chip having inclined contact pads and electronic module comprising such a chip
US7245021B2 (en) Micropede stacked die component assembly
US4795895A (en) Multi-layered electronic card carrying integrated circuit pellet and having two-pad layered structure for electrical connection thereto
CN106233462B (zh) 半导体器件以及半导体器件的制造方法
CN107046008A (zh) 一种指纹识别芯片的封装结构以及封装方法
EP2061080A1 (en) Semiconductor device, lead frame product used in the semiconductor device, and method for manufacturing the semiconductor device
JP2003282791A (ja) 接触型センサ内蔵半導体装置及びその製造方法
US20050167834A1 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
KR20100017263A (ko) 전자식 인터페이스 장치 및 그 제조 방법과 시스템
JPH07509104A (ja) 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用
CN108321215A (zh) 光学指纹识别芯片的封装结构及其制作方法
CN108022904A (zh) 一种指纹识别芯片的封装结构以及封装方法
US20100102440A1 (en) High density three dimensional semiconductor die package
EP3104410B1 (en) Multi-chip module, on-board computer, sensor interface substrate, and multi-chip module manufacturing method
KR100487175B1 (ko) 전자구성요소를포함하는모듈과코일을가지는데이터캐리어와,그제조방법
JPH06244360A (ja) 半導体装置
JP2002134660A (ja) 半導体装置およびその製造方法
CN111863774A (zh) 包括载体上和/或中的标识符的封装
CN108039355B (zh) 一种光学指纹芯片的封装结构以及封装方法
CN104769712B (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
JP2008198972A (ja) 電子部品パッケージの製造方法ならびに電子部品パッケージの製造に用いられるウェハおよび基礎構造物

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170517