JP2002134660A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002134660A
JP2002134660A JP2000326603A JP2000326603A JP2002134660A JP 2002134660 A JP2002134660 A JP 2002134660A JP 2000326603 A JP2000326603 A JP 2000326603A JP 2000326603 A JP2000326603 A JP 2000326603A JP 2002134660 A JP2002134660 A JP 2002134660A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
wiring
sealing
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000326603A
Other languages
English (en)
Inventor
Masanori Nano
匡紀 南尾
Hiroaki Fujimoto
博昭 藤本
Ryuichi Sawara
隆一 佐原
Toshiyuki Fukuda
敏行 福田
Toru Nomura
徹 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000326603A priority Critical patent/JP2002134660A/ja
Priority to US09/983,524 priority patent/US20020052056A1/en
Publication of JP2002134660A publication Critical patent/JP2002134660A/ja
Priority to US10/152,725 priority patent/US6680220B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 一括成形によりＢＧＡ型の半導体装置を製造
する場合、マーキング効率が著しく低下し、組立工程で
の生産性向上に悪影響を及ぼす恐れがあった。 【解決手段】 ＢＧＡ型の半導体装置において、半導体
チップ４が搭載された配線基板３の上面を封止した封止
樹脂６の上面には品番等のマーク部材１０がその上面内
に埋め込まれているので、視覚認識性の高い明瞭なマー
クが形成されている。そしてマーク部材１０は転写によ
り形成されたものであり、レーザーマーキングに比べて
生産性よくマークされているものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体チップが搭載
された基板の上面が封止樹脂で封止され、基板底面にボ
ール電極が付設されたボールグリッドアレイ（ＢＧＡ）
タイプの半導体装置およびその製造方法に関するもので
あり、特に１枚の配線基板の上面に複数の半導体チップ
を搭載し、その基板上面の全面を封止樹脂で封止する一
括成形を用いたＢＧＡ型の半導体装置およびその製造方
法において、１枚の基板状態で個々の半導体装置単位に
高効率でマーキングできる半導体装置およびその製造方
法に関するものである。
【０００２】
【従来の技術】エリアアレイタイプの半導体装置とし
て、半導体チップが搭載された基板の上面が封止樹脂で
封止され、基板底面にボール電極が付設されたＢＧＡタ
イプの半導体装置がある。
【０００３】以下、従来の半導体装置について図面を参
照しながら説明する。図１２，図１３，図１４は従来の
半導体装置として、ＢＧＡ型の半導体装置を示す図であ
り、図１２は平面図、図１３は底面図、図１４は図１２
のＡ−Ａ１箇所の断面図である。
【０００４】図１２，図１３および図１４に示すように
従来のＢＧＡ型の半導体装置は、上面に配線電極１を有
し、底面にその配線電極１と基板内部で電気的に接続し
た外部パッド電極（図示せず）と、その外部パッド電極
上にボール電極２を有した絶縁性樹脂よりなる配線基板
３と、配線基板３の上面のボンディング位置に搭載され
た半導体チップ４と、半導体チップ４と配線基板３の配
線電極１とを電気的に接続した金属細線５と、配線基板
３の上面を封止した絶縁性の封止樹脂６とより構成され
たものである。従来の半導体装置において外形形状とし
ては、各側面は垂直な面を有し、全体として矩形状をな
しているものである。なおこの外形形状は製造過程上の
形状である。そして品種名、品番、型番、メーカー名、
記号等のマーク７はレーザーマーキングにより封止樹脂
６の上面に刻印されているものである。
【０００５】また従来の半導体装置において、配線基板
３に付設されたボール電極２は半田ボールであり、実装
基板への二次実装の際の高接続信頼性のために付設され
ている。またその配置においては配線基板３の底面に対
して格子状に配置されているものである。
【０００６】次に従来の半導体装置の製造方法について
説明する。図１５〜図１８は従来の半導体装置の製造方
法を示す図であり、図１５（ａ）は平面図、図１５
（ｂ）は底面図であり、図１６，図１７，図１８は平面
図である。
【０００７】まず図１５（ａ），（ｂ）に示すように、
絶縁性樹脂より構成され、搭載する半導体チップ単位で
上面に複数の配線電極１を備え、底面にその配線電極と
基板内部で電気的に接続した外部パッド電極８を備えた
半導体チップ搭載用の配線基板３を用意する。外部パッ
ド電極８は後工程でボール電極が付設される部分であ
る。またここで用意する配線基板３は、１枚の基板に複
数の半導体チップを搭載し、その後で個々の半導体装置
に分割するための大型の基板を用意するものである。図
１５中、破線で示した領域が個々の半導体装置に分割さ
れる際の区切りラインである。また図１５（ａ）におい
て、各配線電極１で包囲された中央領域が半導体チップ
を搭載するボンディング位置を構成するものである。
【０００８】次に図１６（ａ）に示すように、図１５に
示したような配線基板３を用意し、図１６（ｂ）に示す
ように、配線基板３の上面の各ボンデイング位置に対し
て各々、半導体チップ４を接着剤により接着固定して搭
載する。
【０００９】次に図１７（ａ）に示すように、配線基板
３上に搭載した半導体チップ４の電極パッド（図示せ
ず）と配線基板３の上面に設けられた配線電極１とを金
属細線５により電気的に接続する。
【００１０】次に図１７（ｂ）に示すように、配線基板
３の上面全面を封止樹脂６により封止する。この封止樹
脂６による上面封止はトランスファーモールドにより行
う。そして個々の半導体チップ単位の封止樹脂６の上面
に対しては、レーザーマーカーにより品種名、品番、型
番、メーカー名、記号等のマーク７を刻印する。
【００１１】そして図１８に示すように、上面が封止樹
脂６で全面封止された配線基板３に対して、回転ブレー
ドにより各半導体チップ単位に切断することにより、個
片化された半導体装置９を得るものである。ここで得ら
れた半導体装置の構造としては図１２，図１３，図１４
に示した構造と同一である。
【００１２】またここで回転ブレードによる切断の際
は、配線基板３に設けた分割用の区切りラインに沿って
切断することにより、精度よく個片状の半導体装置９を
得ることができる。通常、この回転ブレードによる分割
は、半導体製造工程で用いられるダイシング設備によっ
て行うものである。また個片に分割切断する際、基板の
底面側から切断する場合と、基板上面の封止樹脂６側か
ら切断する場合とがある。
【００１３】個片化した各半導体装置に対しては、後工
程として配線基板３の底面の外部パッド電極に半田ボー
ルを付設してボール電極を形成し、外部端子を構成す
る。
【００１４】以上のように従来は、複数個の半導体チッ
プを搭載可能な大型の配線基板を用いて、その基板に半
導体チップを搭載、電気的な接続、樹脂封止、マーキン
グを行い、最終に一括切断で個片に分離するという工程
によりＢＧＡ型の半導体装置を製造していた。
【００１５】
【発明が解決しようとする課題】しかしながら前記従来
の半導体装置およびその製造方法では、特に配線基板の
上面を封止樹脂で封止した後のマーキング処理において
は、個々の半導体チップごとの封止樹脂面に対してレー
ザーマーカーでマーキングしているため、マーキング効
率が著しく低下し、組立工程での生産性向上に悪影響を
及ぼす恐れがあった。また封止樹脂面へのレーザーマー
クでは視覚認識性が低い場合があり、明瞭なマーク処理
が要望されていた。
【００１６】本発明は前記した従来の課題を解決するも
ので、特に１枚の配線基板の上面に複数の半導体チップ
を搭載し、その基板上面の全面を封止樹脂で封止する一
括成形を用いたＢＧＡ型の半導体装置およびその製造方
法において、１枚の基板状態で個々の半導体装置単位に
高効率で視覚認識性の高いマークを形成できる半導体装
置およびその製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】前記従来の課題を解決す
るために本発明の半導体装置は、上面に配線電極と底面
に前記配線電極と電気的に接続した外部電極を有した配
線基板と、前記配線基板にその底面が接着されて搭載さ
れた半導体チップと、前記半導体チップの電極と前記配
線基板の配線電極とを接続した金属細線と、前記配線基
板の上面を封止した封止樹脂とよりなり、前記封止樹脂
の上面にはマーク部材が前記封止樹脂の上面内に埋め込
まれている半導体装置である。
【００１８】具体的には、外部電極にはボール電極が形
成されている半導体装置である。
【００１９】前記構成の通り本発明の半導体装置は、封
止樹脂の上面にマーク部材が埋め込み形成されているの
で、視覚認識性の高いマークを形成しているものであ
り、明瞭なマークを有したＢＧＡ型の半導体装置を実現
できるものである。
【００２０】また本発明の半導体装置の製造方法は、少
なくとも上面に配線電極と底面に前記配線電極と電気的
に接続した外部電極を有した配線基板を用意する工程
と、前記配線基板の上面に対して、複数の半導体チップ
を接着する工程と、前記半導体チップの電極と前記配線
基板の配線電極とを各々金属細線により電気的に接続す
る工程と、前記配線基板を封止金型内に設置し、前記配
線基板の上面領域と封止金型との間にマーク部材が形成
された転写シートを介して配線基板の上面を封止樹脂で
封止する工程と、樹脂封止後、転写シートを除去して前
記封止樹脂の上面にマーク部材を転写により埋め込む工
程と、各半導体チップ単位に前記配線基板を分割して半
導体装置を得る工程とよりなる半導体装置の製造方法で
ある。
【００２１】具体的には、各半導体チップ単位に配線基
板を分割して半導体装置を得る工程は、回転ブレードに
より各半導体チップ単位に配線基板を分割して個片化し
た半導体装置に切断する工程である半導体装置の製造方
法である。
【００２２】また、半導体装置に個片化する前に配線基
板の底面の外部電極にボール電極を付設する工程を有す
る半導体装置の製造方法である。
【００２３】また、用意する配線基板は、１枚の基板上
に複数の半導体チップが搭載でき、個々の半導体装置に
分割することができる配線基板である半導体装置の製造
方法である。
【００２４】また、配線基板を封止金型内に設置し、前
記配線基板の上面領域と封止金型との間にマーク部材が
形成された転写シートを介して配線基板の上面を封止樹
脂で封止する工程は、転写シートのマーク部材の面を前
記配線基板に対向させ、かつ転写シートを封止金型面に
密着させた状態で行う半導体装置の製造方法である。
【００２５】また、転写シートとして、シート上に顔
料、染料等のインク、または視覚識別可能な材料による
マーク部材であって、前記シート材から分離可能なマー
ク部材が形成された転写シートを用いる半導体装置の製
造方法である。
【００２６】前記構成の通り本発明の半導体装置の製造
方法は、複数個の半導体チップを搭載可能な大型の基板
を用いて、最終的に一括切断で個片の半導体装置に分離
するという工程を用いた場合でも、マーク部材を形成し
た転写シートを用いて樹脂封止することにより、生産性
を低下させることなく高効率でマーキングが可能であ
り、視覚認識性の高いマークを有したＢＧＡ型の半導体
装置を効率よく製造できる。
【００２７】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００２８】まず本発明の半導体装置の一実施形態につ
いて説明する。
【００２９】本実施形態の半導体装置は基本構成とし
て、その上面に複数の半導体チップが搭載され、その上
面の全面が封止樹脂で一括封止された配線基板に対し
て、個々の半導体装置単位に切断して形成されたマーク
付の半導体装置である。
【００３０】図１，図２および図３は本実施形態の半導
体装置を示す図であり、図１は平面図、図２は底面図、
図３は図１のＢ−Ｂ１箇所の断面図である。
【００３１】図１，図２および図３に示すように、本実
施形態の半導体装置は、上面に配線電極１を有し、底面
にその配線電極１と基板内部で電気的に接続した外部パ
ッド電極（図示せず）と、その外部パッド電極上にボー
ル電極２を有した絶縁性樹脂等よりなる配線基板３と、
配線基板３の上面のボンディング位置に搭載された半導
体チップ４と、半導体チップ４と配線基板３の配線電極
１とを電気的に接続した金属細線５と、配線基板３の上
面を封止したエポキシ樹脂等の絶縁性の封止樹脂６とよ
り構成されたものである。そして本実施形態の半導体装
置は、配線基板３の上面を封止した封止樹脂６の上面に
は品種名、品番、型番、メーカー名、記号等のマーク部
材１０がその上面内に埋め込まれているＢＧＡ型の半導
体装置である。このマーク部材１０は、顔料、染料等の
インク、または視覚識別可能な材料による文字、記号よ
り構成されたものである。
【００３２】本実施形態の半導体装置は、封止樹脂６上
面にマーク部材１０が埋め込み形成されているので、視
覚認識性の高いマークを形成しているものであり、明瞭
なマークを有したＢＧＡ型の半導体装置である。そして
封止樹脂６の上面に埋め込まれたマーク部材１０は転写
により形成されたものである。そしてマーク部材１０は
転写により形成されているので、レーザーマーキングに
比べて生産性よくマークされているものである。
【００３３】また本実施形態の半導体装置において、配
線基板３に付設されたボール電極２は半田ボールであ
り、実装基板への二次実装の際の高接続信頼性のために
付設されている。またその配置においては配線基板３の
底面に対して格子状に配置されているものである。
【００３４】次に本発明の半導体装置の製造方法の一実
施形態について説明する。図４〜図１１は本実施形態の
半導体装置の製造方法を示す図であり、図４（ａ）は平
面図、図４（ｂ）は断面図、図４（ｃ）は底面図であ
る。また図５〜図９において、（ａ）は平面図、（ｂ）
は断面図である。図１０，図１１は封止／マーキング工
程の断面図である。
【００３５】まず図４を参照して本実施形態で用いる配
線基板について説明する。図４に示すように、絶縁性樹
脂より構成され、上面に複数の配線電極１を備え、底面
にその配線電極と基板内部で電気的に接続した外部パッ
ド電極８を備えた半導体チップ搭載用の配線基板３を用
意する。外部パッド電極８は後工程でボール電極が付設
される部分である。またここで用意する配線基板３は、
１枚の基板に複数の半導体チップを搭載し、その後で個
々の半導体装置に分割することができる大型の基板を用
意するものである。図４中、破線で示した領域が個々の
半導体装置に分割される際の区切りラインである。また
図４（ａ）において、各配線電極１で包囲された中央領
域が半導体チップを搭載するボンディング位置を構成す
るものである。
【００３６】本実施形態の半導体装置の製造方法として
は、まず図５に示すように、図４で示したような配線基
板３を用意する。
【００３７】そして図６に示すように、配線基板３の上
面の各ボンデイング位置に対して各々、半導体チップ４
をその上面側を上にして接着剤により接着固定して搭載
する。また半導体チップ４の基板搭載については、基板
に対してフリップチップ実装でもよい。
【００３８】次に図７に示すように、配線基板３上に搭
載した半導体チップ４の電極パッド（図示せず）と配線
基板３の上面に設けられた配線電極１とを金属細線５に
より電気的に接続する。なお本実施形態では前述の通
り、半導体チップ４をその主面を上にして基板に搭載し
た構造により、金属細線５による電気的接続手段を示し
ているが、半導体チップをフェースダウンにより基板に
対してフリップチップ実装した場合はバンプによる接続
手段となるため金属細線の使用はない。
【００３９】次に図８に示すように、配線基板３の上面
領域の全面を封止樹脂６により封止する。この封止樹脂
６による上面封止はトランスファーモールドにより行う
もので、配線基板３の搬送部分等のマージン領域を除い
た実質的な全面を封止するものである。そしてこの封止
工程では封止と同時にマーキングも行うものであり、配
線基板３の上面領域と樹脂封止用の封止金型との間にマ
ーク部材が形成された転写シートを介して配線基板の上
面を封止樹脂６で封止することにより、封止樹脂６の上
面にマーク部材１０を埋め込むことができる。そして樹
脂封止後、転写シートを除去することにより、封止樹脂
６の上面にマーク部材を転写形成できる。なお、樹脂封
止後の転写シートの除去は、封止樹脂面からシートのみ
を剥がすなどして除去する。
【００４０】そして図９に示すように、上面が封止樹脂
６で全面封止され、マーク部材１０が転写形成で封止樹
脂６の上面に埋め込まれた配線基板３に対して、回転ブ
レードにより分割用の区切りラインに沿って各半導体チ
ップ単位に切断することにより、個片化された半導体装
置１１を得るものである。なお、封止樹脂６の面上の半
導体装置ごとの区切りラインについては、区切り目印、
例えばけがき線や凹凸を封止樹脂６上に予め形成してお
いてもよいし、赤外線で区切り領域を認識してもよい。
【００４１】ここで得られた半導体装置１１の構造とし
ては図１，図２，図３に示した構造と同一であり、配線
基板３の上面を封止した封止樹脂の上面には品種名、品
番、型番、メーカー名、記号等のマーク部材１０がその
上面内に埋め込まれているＢＧＡ型の半導体装置であ
る。
【００４２】また回転ブレードによる切断の際は、配線
基板３に設けた分割用の区切りラインに沿って切断する
ことにより、精度よく個片状の半導体装置１１を得るこ
とができる。通常、この回転ブレードによる分割は、半
導体製造工程で用いられるダイシング設備によって行う
ものである。また個片に分割切断する際、基板の底面側
から切断する場合と、基板上面の封止樹脂６側から切断
する場合とがあるが、本実施形態では配線基板３の底面
側から切断している。これにより配線基板を安定に保持
した状態で切断できる。
【００４３】個片化した各半導体装置に対しては、後工
程として配線基板３の底面の外部パッド電極に半田ボー
ルを付設してボール電極２を形成し、外部端子を構成す
る。または配線基板３を切断して個片化した半導体装置
を形成する前に、配線基板全体に対して、配線基板の底
面の外部パッド電極上にボール電極を１枚の基板単位で
形成することにより効率よくボール電極を形成できる。
【００４４】次に配線基板の上面の封止工程でのマーク
部材の転写形成について詳細に説明する。
【００４５】図１０の封止金型の状態を示す断面図に示
すように、半導体チップ４が搭載され、配線電極１と半
導体チップ４とが金属細線５で接続された配線基板３を
封止用の下金型１２上に対して、半導体チップ４を上に
して設置する。そして顔料、染料等のインク、または視
覚識別可能な材料による文字等のマーク部材１０が形成
された転写シート１３を封止用の上金型１４の各キャビ
ティ面に密着させ、上金型１４，下金型１２を閉じて配
線基板３の上面領域を封止樹脂で一括封止するものであ
る。この時、転写シート１３のマーク部材１０が形成さ
れた面を配線基板３と対向させる。また転写シート１３
は延張した状態、すなわち張力を与えた状態で樹脂封止
することにより、シートの熱収縮時のシワ発生を抑制す
ることができ、封止樹脂の上面を平坦にできる。
【００４６】また図１１に示すように図１０に示した場
合とは逆に、配線基板３を反転させて半導体チップ４の
面を下にして、下金型１２の各キャビティ面にマーク部
材１０が形成された転写シート１３を密着させて封止し
てもよい。つまり配線基板３の半導体チップ搭載面と対
向する金型側に転写シート１３を介在させて樹脂封止す
るものである。
【００４７】図１０，図１１に示したように、配線基板
３の各半導体チップ４の上面領域に対して、金型のキャ
ビティ面にマーク部材１０を形成した転写シート１３を
密着させて封止することにより、樹脂封止後は封止樹脂
の面にマーク部材１０を埋め込んでマークを形成するこ
とができる。封止後は転写シートを剥がすことにより、
マーク部材のみが封止樹脂６の中に残存するので、転写
形成されるものである。なお、マーク部材１０を形成し
た転写シートは金型面に密着させるが必要に応じて仮接
着により密着させてもよい。また転写シートを用いて樹
脂封止するため、気密封止も可能となり、樹脂もれ、樹
脂バリ等の発生も抑えられる。
【００４８】転写シートとしては、ポリエチレンテレフ
タレートを主成分としてシート材を用い、樹脂封止での
耐熱性、耐熱収縮性を有したものであればよく、封止後
のシート剥離でマーク部材がシート自体から分離して封
止樹脂に転写されるよう、マーク部材との接着性を考慮
する。またマーク部材１０としては顔料、染料等のイン
ク、または視覚識別可能な材料であり、耐熱性、耐熱収
縮性を有したものを採用する。またマーク部材１０の色
については封止樹脂とのコントラスト、配色を考慮して
明瞭な色を選択し、本実施形態では白色を採用してい
る。
【００４９】以上のように本実施形態の半導体装置の製
造方法は、複数個の半導体チップを搭載可能な大型の基
板を用いて、最終的に一括切断で個片の半導体装置に分
離するという工程を用いた場合でも、マーク部材を形成
した転写シートを用いて樹脂封止することにより、生産
性を低下させることなく高効率でマーキングが可能であ
り、視覚認識性の高いマークを有したＢＧＡ型の半導体
装置を効率よく製造できるものである。
【００５０】
【発明の効果】以上、実施形態で説明した通り、本発明
の半導体装置は、封止樹脂の上面にマーク部材が埋め込
み形成されているので、視覚認識性の高いマークを形成
しているものであり、明瞭なマークを有したＢＧＡ型の
半導体装置を実現できるものである。
【００５１】また本発明の半導体装置の製造方法は、複
数個の半導体チップを搭載可能な大型の基板を用いて、
最終的に一括ブレード切断で個片の半導体装置に分離す
るという工程を用いた場合でも、マーク部材を形成した
転写シートを用いて樹脂封止することにより、生産性を
低下させることなく高効率でマーキングが可能であり、
視覚認識性の高いマークを有したＢＧＡ型の半導体装置
を効率よく製造できるものである。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す平面図
【図２】本発明の一実施形態の半導体装置を示す底面図
【図３】本発明の一実施形態の半導体装置を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法を
示す図
【図５】本発明の一実施形態の半導体装置の製造方法を
示す図
【図６】本発明の一実施形態の半導体装置の製造方法を
示す図
【図７】本発明の一実施形態の半導体装置の製造方法を
示す図
【図８】本発明の一実施形態の半導体装置の製造方法を
示す図
【図９】本発明の一実施形態の半導体装置の製造方法を
示す図
【図１０】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１１】本発明の一実施形態の半導体装置の製造方法
を示す断面図
【図１２】従来の半導体装置を示す平面図
【図１３】従来の半導体装置を示す底面図
【図１４】従来の半導体装置を示す断面図
【図１５】従来の半導体装置の製造方法を示す図
【図１６】従来の半導体装置の製造方法を示す平面図
【図１７】従来の半導体装置の製造方法を示す平面図
【図１８】従来の半導体装置の製造方法を示す平面図
【符号の説明】
１ 配線電極 ２ ボール電極 ３ 配線基板 ４ 半導体チップ ５ 金属細線 ６ 封止樹脂 ７ マーク ８ 外部パッド電極 ９ 半導体装置 １０ マーク部材 １１ 半導体装置 １２ 下金型 １３ 転写シート １４ 上金型
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐原 隆一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 福田 敏行 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 野村 徹 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M109 AA01 BA04 CA21 GA06 5F044 AA02 JJ03 RR18 5F061 AA01 BA04 CA21 CB13 GA01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 上面に配線電極と底面に前記配線電極と
    電気的に接続した外部電極を有した配線基板と、 前記配線基板にその底面が接着されて搭載された半導体
    チップと、 前記半導体チップの電極と前記配線基板の配線電極とを
    接続した金属細線と、 前記配線基板の上面を封止した封止樹脂とよりなり、 前記封止樹脂の上面にはマーク部材が前記封止樹脂の上
    面内に埋め込まれていることを特徴とする半導体装置。
  2. 【請求項２】 外部電極にはボール電極が形成されてい
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 少なくとも上面に配線電極と底面に前記
    配線電極と電気的に接続した外部電極を有した配線基板
    を用意する工程と、 前記配線基板の上面に対して、複数の半導体チップを接
    着する工程と、 前記半導体チップの電極と前記配線基板の配線電極とを
    各々金属細線により電気的に接続する工程と、 前記配線基板を封止金型内に設置し、前記配線基板の上
    面領域と封止金型との間にマーク部材が形成された転写
    シートを介して配線基板の上面を封止樹脂で封止する工
    程と、 樹脂封止後、転写シートを除去して前記封止樹脂の上面
    にマーク部材を転写により埋め込む工程と、 各半導体チップ単位に前記配線基板を分割して半導体装
    置を得る工程とよりなることを特徴とする半導体装置の
    製造方法。
  4. 【請求項４】 各半導体チップ単位に配線基板を分割し
    て半導体装置を得る工程は、回転ブレードにより各半導
    体チップ単位に配線基板を分割して個片化した半導体装
    置に切断する工程であることを特徴とする請求項３に記
    載の半導体装置の製造方法。
  5. 【請求項５】 半導体装置に個片化する前に配線基板の
    底面の外部電極にボール電極を付設する工程を有するこ
    とを特徴とする請求項３に記載の半導体装置の製造方
    法。
  6. 【請求項６】 用意する配線基板は、１枚の基板上に複
    数の半導体チップが搭載でき、個々の半導体装置に分割
    することができる配線基板であることを特徴とする請求
    項３に記載の半導体装置の製造方法。
  7. 【請求項７】 配線基板を封止金型内に設置し、前記配
    線基板の上面領域と封止金型との間にマーク部材が形成
    された転写シートを介して配線基板の上面を封止樹脂で
    封止する工程は、転写シートのマーク部材の面を前記配
    線基板に対向させ、かつ転写シートを封止金型面に密着
    させた状態で行うことを特徴とする請求項３に記載の半
    導体装置の製造方法。
  8. 【請求項８】 転写シートとして、シート上に顔料、染
    料等のインク、または視覚識別可能な材料によるマーク
    部材であって、前記シート材から分離可能なマーク部材
    が形成された転写シートを用いることを特徴とする請求
    項３に記載の半導体装置の製造方法。
JP2000326603A 2000-10-26 2000-10-26 半導体装置およびその製造方法 Pending JP2002134660A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000326603A JP2002134660A (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法
US09/983,524 US20020052056A1 (en) 2000-10-26 2001-10-24 Semiconductor device and method for fabricating the same
US10/152,725 US6680220B2 (en) 2000-10-26 2002-05-23 Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000326603A JP2002134660A (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002134660A true JP2002134660A (ja) 2002-05-10

Family

ID=18803763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000326603A Pending JP2002134660A (ja) 2000-10-26 2000-10-26 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US20020052056A1 (ja)
JP (1) JP2002134660A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394676B2 (en) 2009-01-06 2013-03-12 Rohm Co., Ltd. Marking method for semiconductor device and semiconductor device provided with markings

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG106050A1 (en) * 2000-03-13 2004-09-30 Megic Corp Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby
US6884663B2 (en) * 2002-01-07 2005-04-26 Delphon Industries, Llc Method for reconstructing an integrated circuit package using lapping
US7015592B2 (en) * 2004-03-19 2006-03-21 Intel Corporation Marking on underfill
US20060076694A1 (en) * 2004-10-13 2006-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package with concavity-containing encapsulation body to prevent device delamination and increase thermal-transferring efficiency
US20070011883A1 (en) * 2005-07-06 2007-01-18 Chang Ming Y Mark having identifying device
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
KR100849181B1 (ko) * 2007-04-12 2008-07-30 삼성전자주식회사 반도체 패키지, 이의 제조방법, 및 이를 제조하기 위한반도체 패키지 몰딩장치 및 몰딩방법
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
US7837419B2 (en) * 2007-11-14 2010-11-23 International Business Machines Corporation Methods involving marking molds
US20110012035A1 (en) * 2009-07-15 2011-01-20 Texas Instruments Incorporated Method for Precision Symbolization Using Digital Micromirror Device Technology
US8900927B2 (en) 2010-08-16 2014-12-02 International Business Machines Corporation Multichip electronic packages and methods of manufacture
JP2012043953A (ja) * 2010-08-18 2012-03-01 Renesas Electronics Corp 電子部品および電子部品の製造方法
US20140346686A1 (en) * 2011-09-02 2014-11-27 Fu Peng Methods for forming color images on memory devices and memory devices formed thereby
US9589900B2 (en) * 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9666522B2 (en) 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US20160141187A1 (en) * 2014-11-14 2016-05-19 Infineon Technologies Ag Method of manufacturing an integrated circuit with imprint, integrated circuit with imprint, device for forming an integrated circuit with imprint and verification system for an integrated circuit with imprint
WO2016181706A1 (ja) * 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール
CN106257665A (zh) * 2015-06-16 2016-12-28 意法半导体(马耳他)有限公司 制作电子元件的方法及相应的电子元件
KR20220027333A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521685A (ja) * 1991-07-10 1993-01-29 Hitachi Ltd 半導体装置及びその実装方法並びにその収納方法
JP3406817B2 (ja) * 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
JPH11297725A (ja) 1998-04-07 1999-10-29 Navitas Co Ltd Ｉｃタグの製造方法
JP2000025074A (ja) 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8394676B2 (en) 2009-01-06 2013-03-12 Rohm Co., Ltd. Marking method for semiconductor device and semiconductor device provided with markings

Also Published As

Publication number Publication date
US6680220B2 (en) 2004-01-20
US20020137254A1 (en) 2002-09-26
US20020052056A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
JP2002134660A (ja) 半導体装置およびその製造方法
CN105374839B (zh) 引线接合传感器封装及方法
US7723832B2 (en) Semiconductor device including semiconductor elements mounted on base plate
US20090236739A1 (en) Semiconductor package having substrate id code and its fabricating method
JP2001352009A (ja) 半導体装置およびその製造方法
CN101477955B (zh) 小片重新配置的封装结构及封装方法
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
CN105575825A (zh) 芯片封装方法及封装组件
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
US20140377886A1 (en) Method of manufacturing semiconductor device including grinding semiconductor wafer
CN101477956B (zh) 小片重新配置的封装结构及封装方法
JP3711341B2 (ja) 半導体装置
US6368893B1 (en) Method of fabricating semiconductor device
JP4497304B2 (ja) 半導体装置及びその製造方法
US7972904B2 (en) Wafer level packaging method
JP2002305266A (ja) 半導体装置の製造方法
US6551855B1 (en) Substrate strip and manufacturing method thereof
JP3639509B2 (ja) 半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3909036B2 (ja) 半導体装置の製造方法
JP2002329813A (ja) 半導体装置の製造方法
JP5121807B2 (ja) 半導体装置の製造方法
CN102637652B (zh) 半导体封装、应用其的整合式半导体封装与其制造方法
KR100694425B1 (ko) 반도체패키지 제조 방법
TW526602B (en) Substrate orientation mark of BGA package and the forming method thereof