JP2012043953A - 電子部品および電子部品の製造方法 - Google Patents
電子部品および電子部品の製造方法 Download PDFInfo
- Publication number
- JP2012043953A JP2012043953A JP2010183363A JP2010183363A JP2012043953A JP 2012043953 A JP2012043953 A JP 2012043953A JP 2010183363 A JP2010183363 A JP 2010183363A JP 2010183363 A JP2010183363 A JP 2010183363A JP 2012043953 A JP2012043953 A JP 2012043953A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- colored particles
- pattern
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 239000011347 resin Substances 0.000 claims abstract description 81
- 239000002245 particle Substances 0.000 claims description 163
- 238000007789 sealing Methods 0.000 claims description 104
- 239000000463 material Substances 0.000 claims description 45
- 239000003566 sealing material Substances 0.000 claims description 42
- 239000004065 semiconductor Substances 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 39
- 235000019646 color tone Nutrition 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 29
- 230000008569 process Effects 0.000 claims description 23
- 239000000155 melt Substances 0.000 claims description 19
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000007711 solidification Methods 0.000 claims description 9
- 230000008023 solidification Effects 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000009826 distribution Methods 0.000 description 11
- 239000008187 granular material Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000004040 coloring Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 239000006229 carbon black Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 239000000049 pigment Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 238000005422 blasting Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004898 kneading Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000975 dye Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010330 laser marking Methods 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000012768 molten material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000012463 white pigment Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Image Analysis (AREA)
Abstract
【課題】本発明では、十分な精度で認証処理を行うことができる認証用パタンを露出面に形成している電子部品を提供することを課題とする。
【解決手段】上記課題を解決するために、露出面に認証用パタンを形成している電子部品であって、当該認証用パタンは、樹脂を含むベース部4と、ベース部4内で識別可能な色調を有する有色粒5と、を含み、有色粒5がベース部5内において分散したドット模様を形成している電子部品を提供する。
【選択図】図1
【解決手段】上記課題を解決するために、露出面に認証用パタンを形成している電子部品であって、当該認証用パタンは、樹脂を含むベース部4と、ベース部4内で識別可能な色調を有する有色粒5と、を含み、有色粒5がベース部5内において分散したドット模様を形成している電子部品を提供する。
【選択図】図1
Description
本発明は、電子部品および電子部品の製造方法に関する。
半導体装置などの電子部品の個体認証やトレーサビリティ技術として、例えば、特許文献1(特開2007−242973)に記載のように、自然発生する模様を認証情報として利用する技術がある。
特許文献1には、半導体回路が封止樹脂で封止されている構造の半導体装置であって、個体ごとに相違するまだら模様が表面にある半導体装置が記載されている。また、このような半導体装置の製造方法として、以下のような製造方法が記載されている。すなわち、封止材料としてポットに2種類のタブレット(第1の色調を有する第1のタブレットおよび第2の色調を有する第2のタブレット)を交互に収容し、これらを分割金型のキャビティに圧入する。この圧入の際、第1のタブレットの溶融物および第2のタブレットの溶融物が混合され、流動紋を自然発生し、分割金型のキャビティに流入される。その後、この溶融物を凝固させることで、第1のタブレットにより構成される第1の色調を有する第1の封止部と、第2のタブレットにより構成される第2の色調を有する第2の封止部とにより、封止面にまだら模様が形成されることが記載されている。このようにして形成されたまだら模様は不規則であるため、偽造困難、個体毎に相違しているので個々の特定が可能としている。
なお、樹脂材料は、加熱により溶融しても高粘度なので、第1のタブレットの溶融物および第2のタブレットの溶融物は混合されるものの、均質に溶け合うことはないと記載されている。また、第1の色調と第2の色調とを相違させる手段としては、各々のタブレットに含有させるカーボンブラックの含有量を相違させたり、または各々のタブレットに異なる顔料や色素を混入したりする手段が記載されている。
特許文献1に記載の技術の場合、以下のような問題がある。
まだら模様の一部を構成している第1の封止部は、第1の色調を有する色材が所定の密度で第1の封止部中に分散することで、所定の色調を呈している。また、まだら模様の他の部分を構成している第2の封止部は、第2の色調を有する色材が所定の密度で第2の封止部中に分散することで、所定の色調を呈している。
ここで、特許文献1に記載の技術のように、第1のタブレットおよび第2のタブレットを同時にポット内に収容し、同時に金型に圧入してまだら模様を形成する場合、第1の封止部と第2の封止部との境界付近においては、第1のタブレットに含まれる色材と第2のタブレットに含まれる色材とが混じり合った状態になると考えられる。かかる場合、第1の封止部と第2の封止部との境界特定が困難になる。このようなまだら模様を認証用パタンとして使用すると、まだら模様を正確に識別する精度が劣るため、結果、認証の精度が低くなる恐れがある。
本発明によれば、露出面に認証用パタンを形成している電子部品であって、前記認証用パタンは、樹脂を含むベース部と、前記ベース部内で識別可能な色調を有する有色粒と、を含み、前記有色粒が前記ベース部内において分散したドット模様を形成している電子部品が提供される。
本発明の電子部品は、ベース部内に分散した有色粒により構成されるドット模様を認証用パタンとして用いる。このため、ベース部と有色粒との境界特定が困難になるなどの問題が発生することがない。結果、認証の精度を向上させることができる。
また、本発明によれば、認証用パタンとなるドット模様のドットを構成する有色粒を含んだ樹脂を電子部品上に流入させて、固化させることで、前記有色粒を固定する電子部品の製造方法が提供される。
また、本発明によれば、樹脂を含むベース部と、前記ベース部内で識別可能な色調を有する有色粒と、を含み、前記有色粒が前記ベース部内において分散したドット模様を形成している認証用パタンを形成された電子部品を準備する工程と、前記認証用パタンを撮像する工程と、前記認証用パタンを撮像した静止画データを格納する工程と、を有する電子部品の製造方法が提供される
本発明の電子部品の製造方法によれば、上述のような本発明の電子部品を製造することができる。
本発明によれば、十分な精度で認証を行うことが可能な認証用パタンを露出面に形成している電子部品が実現される。
本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。
<実施形態1>
図1を用いて、本実施形態の電子部品の構成について説明する。図1(A)は、本実施形態の電子部品を模式的に示した平面図であり、図1(B)は、本実施形態の電子部品を模式的に示した断面図である。
図1を用いて、本実施形態の電子部品の構成について説明する。図1(A)は、本実施形態の電子部品を模式的に示した平面図であり、図1(B)は、本実施形態の電子部品を模式的に示した断面図である。
まず、本実施形態の電子部品の概要について説明する。
本実施形態の電子部品は、基板1上に搭載された半導体チップ2を、封止材料で封止した構造を有する半導体装置である。本図に示す例では、半導体チップ2は基板1にフリップチップで実装されているが、ボンディングワイヤを用いて実装されていてもよい。封止材料で構成された封止部3には、樹脂を含むベース部4と、ベース部4内において分散する有色粒5とが含まれる。以下、本実施形態の封止部3を構成する材料を単に「封止材料」という。有色粒5の分散状態は、半導体チップ2を封止する際、すなわち、溶融状態の封止材料を基板1上の所定の位置に注入する際に自然に形成される。有色粒5は、ベース部4内において識別可能な色調を有し、封止部3の上面(図1(A)参照)においてドット模様を形成している。なお、図示しないが、封止部3の側面においてドット模様を形成していてもよい。
このような本実施形態の電子部品は、封止材料で構成された封止部3の上面および側面における露出面(封止面)に認証用パタンが形成されている。すなわち、封止部3の上面および側面における露出面(封止面)に形成されたドット模様を、認証用パタンとして用いる。なお、露出面のすべてを認証用パタンとして用いてもよいし、または、露出面の一部(例えば上面のみ、一つの側面のみ、上面または側面の中の一部領域のみ)を認証用パタンとして用いてもよい。
次に、本実施形態の電子部品を構成する各構成要素について説明する。
基板1および半導体チップ2はあらゆる構成とすることができ、特段制限されるものではない。よって、ここでの説明は省略する。
ベース部4は、一般的に半導体チップを封止する際に使用されている材料(以下、「一般的封止材料」という)で構成することができる。例えば、ベース部4には、(1)ベース樹脂(エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、その他の高分子樹脂など)、(2)フィラー(シリカなど)、(3)色材(カーボンブラックなど)、(4)各種添加物(反応速度の制御剤、イオントラップ剤、リードフレーム/チップとの密着性向上成分など)、が含まれていてもよい。なお、上述した(1)乃至(4)の材料を含むベース部4はあくまで一例であり、その他の材料を含んでもよいし、または、(1)乃至(4)の中のいずれかを含まなくてもよい。また、(1)乃至(4)の材料それぞれの上記例示(カッコ書き内)はあくまで一例であり、従来技術に準じてあらゆる材料を使用することができる。なお、一般的封止材料と、本実施形態の封止部3を構成する封止材料とは、以下で説明する有色粒5を含有するか否かにおいて相違する。
有色粒5は、ベース部4内においてランダムに分散しており、ベース部4内で識別可能な色調を有する。すなわち、ベース部4内に分散した有色粒5により、ドット模様が形成されており、当該ドット模様が認証用パタンとして用いられる。
ここで、有色粒5により形成されるドット模様すなわち認証用パタンは、認証処理を考慮すると、有色粒5の分散状態をカメラで撮影可能とするのが望ましい。ここでのカメラ撮影は等倍撮影であってもよいし、所定の倍率での撮影であってもよい。しかし、汎用性を考慮すると、より低倍率でカメラ撮影可能に構成するのが望ましい。かかる観点から、有色粒5の粒径は、1μm以上、好ましくは10μm以上のものを含むことが望ましい。周辺部とのコントラスト差が大きなドットの有無に関しては、10μm以上とすることで肉眼での判定が可能となり、認証の際の制約や障害を著しく小さくできる。認証作業に専用の機器を必要としないことは、市場流通後の認証頻度を大きくする効果があり、偽造品が市場に流通していた場合の検出感度を大きく改善することが出来る。この粒径より小さくなると、有色粒5の分散状態をドット模様として識別し難くなり、高倍率でのカメラ撮影が要求されることとなる。
また、有色粒5の粒径は、100μm以下、好ましくは60μm以下であるのが望ましい。有色粒5のランダムな分散状態は、半導体チップ2を封止材料で封止する際に自然に形成されるものであるが、有色粒5の粒径がこれより大きくなると、有色粒5のランダムな分散状態が得られにくくなる恐れがある。
なお、有色粒5の粒径は、すべて略同一であってもよいし、異なる粒径のものが混在していてもよい。異なる粒径のものが混在している場合、封止部3の封止面(露出面)に形成されるドット模様のドットの大きさが様々となりやすくなり、結果、ドット模様のバリエーションが増える。すなわり、認証用パタンのバリエーション数が増え、多数の電子部品に対して認証用パタンを形成する実施態様においても適用することが可能となる。
前述の粒径サイズに対して、認証用パタンが形成される領域の大きさを2mm2以上、好ましくは4mm2以上とすることで、数百万個の生産数量であっても個体識別が可能となる。また、認証用パタンが形成される領域の大きさを400mm2以下とすることで、認証関連工程の負荷を下げると同時に、小型の部品でも適用することが出来る。
次に、認証用パタンが形成される領域内において有色粒5(ドット)が存在する割合(以下、「存在割合」という)は、0.05個/mm2以上、好ましくは0.5個/mm2以上であるのが望ましい。この割合より小さくなり過ぎると、ドット模様から取得できる情報量が少なくなるため、多数の個体を識別するための認証用パタンとして使用することが困難となる。なお、ドット模様から取得できる情報とは、各ドット模様(各電子部品に形成されたドット模様)を識別するための情報、すなわち認証のための情報であり、例えば、ドットの数、複数のドットの位置関係(例:2つのドットの位置関係を示すベクトルが複数集まった情報)、各ドットの観察される大きさや形状、有色粒5に複数の色調を有する有色粒が含まれる場合にはドットの色、などが考えられる。なお、ここでの列記はあくまで一例であり、認証のためにドット模様(認証用パタン)から取得する情報はこれに限定されるものではない。
一方で、上記存在割合が高すぎると、特に低倍率の観察時に個体間の差を見極めにくくなるため、3個/mm2以下が好ましく、特に1個/mm2以下とすることで肉眼によっても、個体の特定を一定以上の精度で行うことが可能となり好適である。また、ベース樹脂がシリカなどのフィラーを含む場合、ベース樹脂中への有色粒の添加量(重量比)をフィラーより少なくすることでも過剰な添加量を防止でき同様の効果を得ることが出来る。また、有色粒5とベース樹脂の色調とのコントラスト差を、シリカとベース樹脂の色調より大きくすることで、シリカを含んだ樹脂であっても、シリカの影響を受けにくい高い視認性を得ることができる。
ここで、存在割合を制御する手段としては、例えば、封止材料中における有色粒5の含有量を調整する手段が考えられる。その他の手段としては、有色粒の粒径分布によって制御する手段も考えられる。粒径を小径にするほど、あるいは小径の粒比率を増やすほど存在割合は増加すると考えられる。なお、同一の製品内では、存在割合は個体間特性差の観点から一定の差異内であることが望ましいが、単一の個体内における領域間では存在割合に一定のばらつきがあっても良い。例えば、封止部3の表面を面積4mm2の複数の区画に分割したとき、単一の個体内に区画間で200%以上の存在割合の差があると、着色点の位置や大きさだけでなく、着色点の数による識別が可能となり、認証時に、データの検索効率が大幅に向上する。
次に、封止部3の封止面(露出面)中において、有色粒5が占める面積の割合(以下、「着色率」という)は、30%以下、好ましくは10%以下、さらに好ましくは4%以下、とするのが望ましい。封止面中において有色粒5が占める面積が大きくなると、有色粒5の分散状態に起因し、封止面内において局所的に特性(例えば、赤外線加熱時の吸熱特性等)のばらつきが発生する恐れがある。具体的には、有色粒5がより密集している領域と、有色粒5があまり存在しない領域とが発生してしまい、これらの領域間で特性(例えば、赤外線加熱時の吸熱特性等)に差異が生じる恐れがある。そこで、着色率は、上記数値範囲にするのが望ましい。なお、着色率は、有色粒5の粒径および存在割合を調整することで制御することができる。
次に、有色粒5の色調は、ベース部4内で識別可能であれば特段制限されず、ベース部4が有する色調に応じてあらゆる色調を選択することができる。しかし、ベース部4が有する色調とのコントラスト差がより大きくなるような色調を選択するのが望ましい。このようにすれば、ベース部4内に分散している有色粒5の識別性が向上する。例えば、ベース部4が黒色を呈している場合には、有色粒5は白色であってもよい。なお、有色粒5の可視光反射率は、ベース部4の可視光反射率より大きくするのが望ましい。このようにすれば、ベース部4内における有色粒5を高い精度で認識することができる。認証用パタン(封止部3の露出面)の上に捺印(ロット番号など)がなされる場合には、これの色をも考慮して、有色粒5の色調を決定するのが望ましい。その他、有色粒5の中には、異なる色調の有色粒が2つ以上含まれていてもよい。
上述のような有色粒5は、樹脂を含む粒状物(以下、単に「粒状物」という)であってもよいし、または、顔料そのものであってもよい。粒状物は、色材を含んでもよいし、または、樹脂そのものが所望の色調を有している場合には色材を含まなくてもよい。色材を含む粒状物は、樹脂および色材を混練して形成されたものであってもよいし、または、樹脂または無機物を用いて形成された粒状物の表面の一部または全部を、色材を含む層で被覆したものであってもよい。ここでの色材は、所望の色調、封止工程等における加熱に耐えうる耐熱性等の所望の要求性能を満たすものであれば特段制限されず、顔料、染料(蛍光染料を含む)などあらゆる種類の色材を用いることができる。
なお、粒状物は、ベース部4に含まれるベース樹脂(エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、その他の高分子樹脂など)と同じ樹脂を含んでもよい。このようにすれば、粒状物(有色粒5)とベース部4との比重が近くなり、封止処理時に粒状物(有色粒5)がベース部4内に分散しやすくなる。また、粒状物の形状は、球状の他、円柱などの柱状や繊維状であってもよい。球状以外の形状の場合、最大径を粒径とみなす。このようにすれば、封止部3の封止面(露出面)に形成されるドットの形状が様々となり、結果、ドット模様から取得可能な認証のための情報量が増える。
ここで、本実施形態の電子部品の作用効果について説明する。
(1)本実施形態の電子部品は、基板1上に搭載された半導体チップ2を封止材料で封止した構造を有し、半導体チップ2を封止する際に封止面(露出面)に形成されたドット模様を、認証用パタンとして使用する。
この認証用パタンからは、認証用パタン内におけるドットの状態、すなわち、ドットの数、複数のドットの位置関係(例:2つのドットの位置関係を示すベクトルが複数集まった情報)、有色粒5に複数の色調を有する有色粒が含まれる場合にはドットの色、有色粒5の形状が円柱状などの場合にはドットの形状などの情報を取得することができ、これらの情報の1つ以上を認証情報として使用することができる。このようなドットの状態は、半導体チップ2を封止する際に有色粒5がベース部4内に自然に分散していくことで形成されるものであるため、個体毎に相違する。このため、ドット模様を認証用パタンとして使用することができる。また、人為的にこのようなドットの状態を偽造するのは困難であるため、偽造防止の面でも優れる。
この認証用パタンからは、認証用パタン内におけるドットの状態、すなわち、ドットの数、複数のドットの位置関係(例:2つのドットの位置関係を示すベクトルが複数集まった情報)、有色粒5に複数の色調を有する有色粒が含まれる場合にはドットの色、有色粒5の形状が円柱状などの場合にはドットの形状などの情報を取得することができ、これらの情報の1つ以上を認証情報として使用することができる。このようなドットの状態は、半導体チップ2を封止する際に有色粒5がベース部4内に自然に分散していくことで形成されるものであるため、個体毎に相違する。このため、ドット模様を認証用パタンとして使用することができる。また、人為的にこのようなドットの状態を偽造するのは困難であるため、偽造防止の面でも優れる。
(2)また、本実施形態の電子部品は、例えば所定の撮像条件で認証用パタンをカメラ撮影した際に、ベース部4内に分散した有色粒5をドット模様として識別可能に構成することができる。かかる場合、ベース部4と有色粒5との境界は明確であるため、特許文献1に記載の技術のようにまだら模様の境界特定が困難になるなどの問題が発生することがない。すなわち、認証用パタンを正確に識別しやすい。結果、認証の精度を向上させることができる。
(3)また、特許文献1に記載の技術のように封止面に第1の封止部と第2の封止部とからなるまだら模様を形成した場合、このまだら模様に起因して、個体間に特性(例えば、赤外線加熱時の吸熱特性等)の差異が生じてしまう恐れがある。
具体的には、第1の封止部と第2の封止部との色調差に起因して、第1の封止部が占める領域と、第2の封止部が占める領域と、これらが混在する領域と、の間で吸熱特性が相違する恐れがある。かかる場合、これらの領域の分散状態が異なる個体間で、基板実装リフロ時の温度がばらつき、接合不良の原因となってしまう恐れがある。また同一製品であっても、第1の封止部と第2の封止部とのCTE差と分布差により、個体間に反り形状の違いが生じる恐れがある。
これに対し、本実施形態の電子部品によれば、有色粒5の粒径および存在割合を適当に調節することで、認証用パタンとして使用可能な状態を確保したまま、封止部3の封止面(露出面)において有色粒5が占める割合(着色率)を十分に小さくすることができる。また、有色粒5がベース部4内において連続した領域を形成する確率は低く、有色粒5はベース部4内において独立して存在する個々の微細な粒を形成する。このため、ベース部4内における有色粒5の位置や、所定領域における存在割合のバラツキは、半導体装置の取り扱い上の有意な差を発生させない。
例えば、半導体装置の基板実装工程での加熱においても半導体装置の吸熱は大部分の面積を占めるベース部4が支配的であり、有色粒5による局所的な影響も領域が小さいために熱伝導により短時間に平準化される。また、封止面全体としてみた場合に、個体間での有色粒の存在割合の差は小さいため、半導体装置個体間で吸収熱量はほぼ同じとなる。
すなわち、本実施形態の電子部品によれば、特許文献1に記載の技術において生じる恐れがある上記問題を回避することができる。
具体的には、第1の封止部と第2の封止部との色調差に起因して、第1の封止部が占める領域と、第2の封止部が占める領域と、これらが混在する領域と、の間で吸熱特性が相違する恐れがある。かかる場合、これらの領域の分散状態が異なる個体間で、基板実装リフロ時の温度がばらつき、接合不良の原因となってしまう恐れがある。また同一製品であっても、第1の封止部と第2の封止部とのCTE差と分布差により、個体間に反り形状の違いが生じる恐れがある。
これに対し、本実施形態の電子部品によれば、有色粒5の粒径および存在割合を適当に調節することで、認証用パタンとして使用可能な状態を確保したまま、封止部3の封止面(露出面)において有色粒5が占める割合(着色率)を十分に小さくすることができる。また、有色粒5がベース部4内において連続した領域を形成する確率は低く、有色粒5はベース部4内において独立して存在する個々の微細な粒を形成する。このため、ベース部4内における有色粒5の位置や、所定領域における存在割合のバラツキは、半導体装置の取り扱い上の有意な差を発生させない。
例えば、半導体装置の基板実装工程での加熱においても半導体装置の吸熱は大部分の面積を占めるベース部4が支配的であり、有色粒5による局所的な影響も領域が小さいために熱伝導により短時間に平準化される。また、封止面全体としてみた場合に、個体間での有色粒の存在割合の差は小さいため、半導体装置個体間で吸収熱量はほぼ同じとなる。
すなわち、本実施形態の電子部品によれば、特許文献1に記載の技術において生じる恐れがある上記問題を回避することができる。
(4)また、特許文献1に記載の技術の場合、発色の異なる複数の樹脂を用い、これのキャビティ注入時に自然発生する流動紋を認証に用いているため、キャビティ注入時の条件が同一となる個体間では形成されるパタンには再現性を備えた部分が含まれてしまう恐れがある。
仮にポット−ゲート間距離やゲート位置、形状がキャビティ毎にそれぞれ異なる封止金型を準備することで、同一ショット(封止樹脂射出単位)内であってもキャビティ毎に全く異なるパタンが得られたとしても、以降のショットにおける同一キャビティ同士の比較において樹脂の流動に大きな違いはないため以前のショットで形成されたものと類似した(共通性を備えた)パタンが形成されてしまう。言い換えれば形成された認証パタンは、ゆらぎによるパタンと、人為的に制御可能なパタンが共存している状態となる。
ここで、ゆらぎを利用した認証情報(以下、「ゆらぎID」という)では、二次元バーコードのように人為的に付与したID(以下、「人為ID」という)と異なり、同一のIDが偶発的に生成されてしまうリスクがある。特許文献1のように再現性を備えたパタンを用いるとこのリスクを大きくしてしまう。
また、このリスクを小さくするために、より厳密なパタン取得を行い、IDの情報量を増やすことは、特に莫大な数量の識別を行う必要もある電子部品の認証システムにおいては無視できない負荷増となる。
さらに、再現性を含んだパタンから得られる個体認証情報(以降IDと記す)は、個体の識別に不要な(利用できない)情報も含むこととなり、この点も認証システムの負荷を増大させる。例えばパタンマッチングのために取得パタンから特徴点を3点ピックアップしたとして、うち1点は実は特定の母集団(同一キャビティ製造個体)においては共通点であった場合、実際には認証には利用出来ない。それにもかかわらずこの情報がID情報に含まれてしまい、認証精度を損なうか、あるいはそれでも識別可能なように取得特徴点を増加させるなどして個々のデータ規模を大きくしてしまう。
これに対し、本実施形態の電子部品によれば、認証用パタンは粒(有色粒)によって形成されているので、認証用パタン内における有色粒の個々の位置や大きさは人為的には制御困難であり、分布にも再現性は無い。
流動紋のように複数の粒の疎密などによって形成された領域を認証単位とする場合は先行技術のように樹脂ポット内のタブレット配置や、前述のように金型の形状によって再現性を含んでしまうが、個々の粒の認証領域内の分布に関してはこれらによる影響を受けにくく、事実上制御ができないため認証パタンから再現性を含んだ部分を排除することが出来る。
仮にポット−ゲート間距離やゲート位置、形状がキャビティ毎にそれぞれ異なる封止金型を準備することで、同一ショット(封止樹脂射出単位)内であってもキャビティ毎に全く異なるパタンが得られたとしても、以降のショットにおける同一キャビティ同士の比較において樹脂の流動に大きな違いはないため以前のショットで形成されたものと類似した(共通性を備えた)パタンが形成されてしまう。言い換えれば形成された認証パタンは、ゆらぎによるパタンと、人為的に制御可能なパタンが共存している状態となる。
ここで、ゆらぎを利用した認証情報(以下、「ゆらぎID」という)では、二次元バーコードのように人為的に付与したID(以下、「人為ID」という)と異なり、同一のIDが偶発的に生成されてしまうリスクがある。特許文献1のように再現性を備えたパタンを用いるとこのリスクを大きくしてしまう。
また、このリスクを小さくするために、より厳密なパタン取得を行い、IDの情報量を増やすことは、特に莫大な数量の識別を行う必要もある電子部品の認証システムにおいては無視できない負荷増となる。
さらに、再現性を含んだパタンから得られる個体認証情報(以降IDと記す)は、個体の識別に不要な(利用できない)情報も含むこととなり、この点も認証システムの負荷を増大させる。例えばパタンマッチングのために取得パタンから特徴点を3点ピックアップしたとして、うち1点は実は特定の母集団(同一キャビティ製造個体)においては共通点であった場合、実際には認証には利用出来ない。それにもかかわらずこの情報がID情報に含まれてしまい、認証精度を損なうか、あるいはそれでも識別可能なように取得特徴点を増加させるなどして個々のデータ規模を大きくしてしまう。
これに対し、本実施形態の電子部品によれば、認証用パタンは粒(有色粒)によって形成されているので、認証用パタン内における有色粒の個々の位置や大きさは人為的には制御困難であり、分布にも再現性は無い。
流動紋のように複数の粒の疎密などによって形成された領域を認証単位とする場合は先行技術のように樹脂ポット内のタブレット配置や、前述のように金型の形状によって再現性を含んでしまうが、個々の粒の認証領域内の分布に関してはこれらによる影響を受けにくく、事実上制御ができないため認証パタンから再現性を含んだ部分を排除することが出来る。
(5)なお、有色粒5の赤外線吸収率は、ベース部4に比して小さいことが望ましい。このように構成すれば、IR加熱の場合に、有色粒5の分布による影響を抑制することが出来る。
(6)また、認証用パタンは、封止後(ベース樹脂硬化後)の封止面(露出面)の一部または全部を研磨、切削、ブラスト、エッチング、レーザなどで、表面層を除去することで形成したものであってもよい。封止状態のままだと、金型との接触点のみしか有色粒5が露出しないが、封止後の封止面(露出面)を、少なくとも有色粒5の最大粒径の1/10程度、さらに好ましくは1/5以上の厚さ分だけ除去することで、有色粒5が封止面から露出する確率を大きくすることができる。この手段を用いる場合、封止材料中における有色粒5の含有量を減らしても、十分な量の認証情報を持った認証用パタンを得ることができる。有色粒5が分散する深さ内であれば除去する深さの上限はないが、必要以上に除去すると反り返り挙動の変化などが発生してしまうため、除去深さの上限は、有色粒5の最大粒径の100倍以下、好ましくは10倍以下とするのがよい。
(7)また、認証用パタンが封止後の封止面(露出面)を研磨等して得られたものである場合、露出面における有色粒の断面形状の径および形状が様々となり、結果、認証情報を増加させることが出来る。
(8)さらに、認証用パタンが封止後の封止面(露出面)を研磨等して得られたものである場合、有色粒5の露出の曲率半径Rは、有色粒5の非露出部のRより大きくなる。表面露出部の認証パタンの平坦度が増す事でより高い認証精度を得ることが出来る。
(9)なお、本実施形態の電子部品は、封止面(露出面)の「一部」を認証用パタンとして用いる場合、封止面(露出面)内に存在する認証用パタンを特定するための情報(以下、「位置合わせマーク」という)が封止面(露出面)に付されていてもよい。位置合わせマークの具体例は特段制限されないが、例えば、所定領域を囲む枠であってもよいし、所定領域を特定するためのマーク(L字、十字などのマーク)であってもよい。このような位置合わせマークを付すことで、効率的に認証用パタンを特定することが可能となり、結果、少ない設備、少ないストレージ負荷で効率良く認証用パタンの取得や認証作業を行うことが出来る。なお、位置合わせマークは、樹脂封止時に金型に凹凸を設ける、レーザ捺印、印刷などの手段で形成してもよい。位置合わせマークは、認証用パタンが位置する領域と同じ領域内に形成され、かつ、認証用パタンの表面より高く形成されていてもよい。このように構成した場合、認証用パタンおよび位置合わせマークが形成された領域を凹部とすることで、位置合わせマークを認証用パタンの保護部とすることができる。
(10)また、本実施形態の電子部品は、封止面(露出面)に捺印があってもよい。捺印領域をマスクした状態で、または、捺印領域を含めても認証は可能である。さらに、捺印を、上記位置合わせマークとして使用することもできる。本実施形態は、このように半導体装置表面に捺印がある場合において、捺印領域の視認性が、引用文献1に記載の技術と比べて優れている点も特徴である
(11)なお、本実施形態は、BGA(Ball Grid Array)の封止面にドット模様を形成し、認証用パタンとして用いる態様に限定されず、QFP(Quad Flat Package)などの封止面においてドット模様を形成し、認証用パタンとして用いることもできる。その他、ドット模様を形成する対象は、配線基板のソルダーレジスト層でも良く、チップ表面の保護膜でも良い。自然の揺らぎを利用したパタンであれば、同一製造レシピでも無限に近い数の識別情報を形成することが可能であり、特別な工程を要さない。
(12)また、本実施形態は、電子部品の露出面に認証用パタン(ドット模様)を形成しているので、光学認識のための作業性に優れる。また、目に付きやすい箇所にあるため、偽造が行われた場合であっても偽造の事実を検出しやすい。
(13)さらに、本実施形態では、電子部品内において所定の役割を果たす一部(例:半導体チップを封止する役割を有する封止部)に形成されたドット模様を認証用パタンとして用いるので、電子部品の機能を失うことなく、認証用パタンを破壊することが困難である。すなわち、認証用パタンを破壊した場合、電子部品の一部の機能が失われる可能性がある。このため、認証用パタンを破壊する行為を抑制する効果が期待され、セキュリティ性が向上する。特にチップ、配線等の機能部に認証用パタンを構成する樹脂が直接接しており、あるいは、機能部を認証用パタンを構成する樹脂が2方向以上から挟む形とした場合、機能部の機能を維持しつつ、認証パタンの破壊や差し替えが困難となる。
(14)また、チップ、基板、封止樹脂などの識別情報を組み合わせることで、半導体組み立てから出荷まで一貫したトレーサビリティ、あるいは各構成部材の組合せ情報を含んだトレーサビリティ情報を構築することができる。
(15)さらに、封止面に形成されるドット模様を認証用パタンとして用いているため、封止工程で用いる材料を変更するだけで認証用パタンが形成され、低コスト、かつ、工数増加を最小に抑えることができる。
(16)また、認証者にはそれが再現された制御可能なパタンか自然のゆらぎによるものかを切り分けることは難しく、不規則形状の特徴部が似ていればそれが再現パタンであっても同一品と判定するリスクがある。システムの場合も同様であり、類似したパタン(例えば同一キャビティ同士)と再現性を含まないパタン(別キャビティ同士)が混在する場合、前者−後者との差異を規準にすると前者同士で別個体にもかかわらず同一と誤認されるリスクが高くなる。前者−前者の差異を規準にすると認証効率が低下する。粒分布であれば個体間の差異の大きさのバラツキは小さく、この種の誤認リスクや効率低下を最小にできる。
(17)また、認証用パタンが、分布した個々の粒であるため、規則性も再現性も含まない。認証パタンが例えば特許文献1のように封止キャビティや樹脂配列による再現性を含む場合、その他の部分にパターン上の差異があっても、再現されたパターン上の特徴をもって、同一と誤認するリスクが高くなってしまうが、再現性を排除することで、このリスクを抑制できる。
(18)とくに樹脂層に10μm以上100μm以下の粒径の有色粒を含み、かつ、この有色粒5からなるドットパタンが樹脂層の認証面において、0.05個/mm2以上3個/mm2以下の密度で観察される領域が形成されるように、有色粒5の添加量などを調整することが好適である。
認証対象領域の面積を比較的小さく抑えた場合であっても、有色粒5の粒径及びそれによって生成されるドットパタンも小さくすることで、生成されるランダムなパタンのバリエーション数は充分に確保できるが、一方で、認証負荷やデータ量の観点からは観察分解能(画素数)は一定以下であることが望ましく、1画素あたりの面積を極端に小さくするのは好ましくない。この時、ドットパタン密度が高いほど、1画素に複数のドットパタンが含まれる確率が高くなり、含まれるドットパタンの数によってアナログ的な判定が求められることとなり、認証精度の低下原因となる。このため上記有色粒5の径においては、この有色粒5からなるドットパタンが樹脂層の認証面において、0.05個/mm2以上3個/mm2以下の密度で観察される領域が形成されるように有色粒5の添加量などを調整することで、パタンの多様性(ランダムなパタンのバリエーション数)と認証精度を好適に両立出来る。
認証対象領域の面積を比較的小さく抑えた場合であっても、有色粒5の粒径及びそれによって生成されるドットパタンも小さくすることで、生成されるランダムなパタンのバリエーション数は充分に確保できるが、一方で、認証負荷やデータ量の観点からは観察分解能(画素数)は一定以下であることが望ましく、1画素あたりの面積を極端に小さくするのは好ましくない。この時、ドットパタン密度が高いほど、1画素に複数のドットパタンが含まれる確率が高くなり、含まれるドットパタンの数によってアナログ的な判定が求められることとなり、認証精度の低下原因となる。このため上記有色粒5の径においては、この有色粒5からなるドットパタンが樹脂層の認証面において、0.05個/mm2以上3個/mm2以下の密度で観察される領域が形成されるように有色粒5の添加量などを調整することで、パタンの多様性(ランダムなパタンのバリエーション数)と認証精度を好適に両立出来る。
次に、本実施形態の電子部品の製造方法の一例について、図2のフローチャートを用いて説明する。なお、ここで説明する製造方法はあくまで一例であり、本実施形態の電子部品はこの製造方法により製造されたものに限定されない。
図2に示すように、本実施形態の電子部品の製造方法は、基板載置工程S10と、封止材料加熱工程S20と、固化工程S30と、を有する。なお、さらに、露出面形成工程S40を有してもよい。
基板載置工程S10では、複数の半導体チップ2が搭載された基板1を封止金型に載置する。当該工程は、従来技術に準じて実現できる。
封止材料加熱工程S20は、基板載置工程S10の後に行われ、ポット内に投入された、封止樹脂と有色粒5とを含む封止材料を加熱する。ここでの封止樹脂の種類は特段制限されず、一般的封止材料のベース樹脂として用いられる例えばエポキシ樹脂などとすることができる。封止材料には、その他、フィラー(シリカなど)、色材(カーボンブラックなど)、各種添加物(反応速度の制御剤、イオントラップ剤、リードフレーム/チップとの密着性向上剤など)、が含まれていてもよい。
なお、封止材料加熱工程S20における加熱は、封止樹脂が溶融し、かつ、有色粒5は溶融しない条件で行われる。このような条件は、例えば、加熱温度の調節や、有色粒5の設計により実現できる。封止樹脂が溶融し、かつ、有色粒5は溶融しない条件を満たす有色粒5の設計とは、例えば、有色粒5に含まれる樹脂として封止温度(230℃程度)より高融点の材料を選択する、あるいは、ベース樹脂と同種の樹脂であってもベース樹脂よりも硬化反応を進めた熱硬化性樹脂を含む有色粒5とする設計が考えられる。
固化工程S30は、封止材料加熱工程S20の後に行われ、加熱後の溶融物を、半導体チップ2が搭載された基板1を載置した封止金型に圧入し、固化する。これにより、半導体チップ2が封止されるとともに、封止部3の封止面(露出面)にドット模様が形成される。
露出面形成工程S40は、固化工程S30の後に行われ、溶融物が固化した固化物(封止部3)の露出面を除去し、固化物(封止部3)により構成される第2の露出面を形成する。露出面を除去する手段は特段制限されず、例えば、研磨、切削、ブラスト、エッチングなどの手段を用いることができる。当該工程を経ることで、露出面の除去により得られた第2の露出面を、認証用パタンとして用いることができる。かかる場合、封止部3の封止面(露出面)内における有色粒5の存在確率が高くなるとともに、封止面(露出面)内における有色粒5の面形状の径および形状が様々となる。すなわち、認証用パタン内における有色粒5の存在確率が高くなるとともに、認証用パタン内における有色粒5の面形状の径および形状が様々となる。結果、認証用パタンから取得可能な認証情報を増加させることが出来る。
なお、露出面形成工程S40の後に、第2の露出面を選択的に除去し、第2の露出面に凹凸を形成する工程を、さらに有してもよい。当該工程は、第2の露出面の所定の位置に、レーザをスキャンする等の手段で実現することができる。当該工程は、固化工程S30の後に行うこともできる。かかる場合は、露出面形成工程S40は実施されないのが望ましい。
その後、基板1を、半導体チップ2単位に個片化する。
このように、本実施形態の電子部品の製造方法によれば、上述のような優れた作用効果を有する電子部品を製造することができる。
次に、本実施形態の電子部品の製造方法の一例をより詳細に説明する。
まず、封止材料を準備する工程について説明する。
有色粒5として、エポキシ樹脂に白系の顔料(例えば、Ti、Sr、Zn、Pb、Cdなどの酸化物などの化合物)を混練し、エポキシ樹脂を硬化反応させることで得られた粒状物を準備する。上記顔料は酸化物などの化合物であるため比較的安定であり、また樹脂中に封止されているため、絶縁性を得ると共に電界内にあってもイオンマイグレーションなどを抑制できる。上記粒状物を構成する樹脂は、エポキシ樹脂に限定されず、例えば、アクリルやポリイミド等の樹脂であってもよく、シリカなどの無機材料の表面を有色の層で被覆したものでもよい。有色粒5の形状は特段制限されないが、略球形としてもよい。このようにすれば、封止時の流動性を確保することができる。例えば、気中や液中で硬化させることで異なる大きさを含む形で造球し、所定のメッシュサイズのふるいにかけることなどで、所望の大きさと形状を得ることができる。造球後に破壊して形状の多様性を得ても良い。
次いで、上記有色粒5を所望の体積比(例えば5%程度)で含む封止材料(タブレット状)を形成する。封止材料には、有色粒5の他、ベース樹脂としてエポキシ系封止樹脂(硬化反応完了前のエポキシ成分、シリカ(SiO2)フィラー、カーボンブラック、その他添加剤などが含まれる。封止材料(タブレット状)の形成は従来技術に準じて実現することができ、例えば、上記材料を混練した後、粉末化、打錠(タブレット状に成形)することで実現できる。仮に混練時に比重や粒径の違いによって有色粒5に分布の偏りが発生したとしても、混練後に粉末化(個々の粉末内に有色粒5は固定されている)の上で打錠しているため、完成された樹脂タブレット内では有色粒5は巨視的にはほぼ均一に分布している。
次に、上記封止材料を用いて半導体チップ2を封止する工程について説明する。
まず、基板1(BGA基板)上に複数の半導体チップ2を搭載し、基板1と半導体チップ2の電極間をワイヤなどで接続した後、この半導体チップ2が搭載された基板1を封止金型に載置する。次いで、封止金型の樹脂ポットに上記タブレット状の封止材料を投入し、加熱することで樹脂成分(ベース樹脂)が粘性をもった溶融物となる。その後、ポットに圧力をかけることで、半導体チップ2上の領域に金型によって形成されたキャビティ内に溶融物が流入する。溶融物は一定の粘度を備えており、また、流入時の流れによる攪拌が加わることで、溶融物中に含まれる有色粒5はランダムに分散した状態で分布する。このため、同一基板1上の半導体チップ2であっても、半導体チップ2上に形成される封止材料中の有色粒5の分布は、半導体チップ2毎(個体毎)に異なる。その後、熱処理を行うことでベース樹脂のエポキシ成分の硬化反応を進行させ、封止材料は固化する。すなわち、有色粒5は、完全に固定される。
このとき、一部の有色粒5は金型と接触した状態で固定されており、金型から取り出された後には、封止材料で構成された封止部3の表面から一部が露出した状態となる。あるいは、有色粒5に、ベース樹脂層が薄く覆った状態となる。かかる状態の場合、透かして有色粒5を視認できる場合がある。
なお、製品個体毎に封入条件を変化させる必要はなく、同一条件で封止作業を連続的に行っても、元のタブレット内の有色粒5のわずかな分布の違いや、その後の封止型内での流れの乱れなどの自然のゆらぎの作用により、個体毎にランダムな有色粒5の分布が得られる。異なる識別情報を付与するために異なる条件で製造する必要はないことは、同一製品を大量に製造する半導体装置製造においては、非常に大きな利点となる。
上述のようにして、樹脂を含むベース部4と、ベース部4内で識別可能な色調を有する有色粒5とを含み、有色粒5がベース部4内において分散したドット模様を形成している認証用パタンを形成された電子部品を準備した後、露出面の一部または全部である認証用パタンを所定の倍率で撮像する。例えば、CCDや、CMOSセンサや、レンズなどの光学系を備えたカメラなどからなる画像取得部により、認証用パタンを撮像する。なお、この撮像は、基板が個片化される前に行ってもよい。かかる場合、個々の半導体製品領域(後工程で個片化される領域)毎に撮像しても良いし、複数個を一度(例えば基板一枚毎)に撮影し、その後取得された撮像データを処理することで、個体毎に分割しても良い。後者であれば基板内の位置情報も同時に取得されるため、トレーサビリティ上好適である。
その後、取得した撮像データあるいはそのデータから生成したコードを電子部品の識別情報としてサーバに保存する。また、これら識別情報に、その製品情報(品名やロットナンバーあるいは工程履歴情報)を関連付けて、サーバに保存してもよい。
なお、認証用パタンの撮像およびサーバへの保存は、電子部品の製造工程の一部として、電子部品の製造業者が行ってもよい。または、電子部品の製造業者とは異なる認証業者が、認証用パタンが形成された電子部品を取得し、認証用パタンの撮像およびサーバへの保存を行ってもよい。
その後、撮像データ(またはコード)を認証者に提供し、認証者は画像データと認証対象個体のパタンを比較する、あるいは、判定対象個体から得られた撮像データをサーバに保存された撮像データと比較する、などの方法により、市場に流通した後の電子部品であっても、個々の個体が真正品であるか(個体認証)、あるいは対象個体が、どのような製造履歴で製造されたか(トレーサビリティ)、などを特定することができる。
<実施形態2>
本実施形態の電子部品は、実施形態1の電子部品において、封止部3の露出面に凹凸を形成している点で異なる。
本実施形態の電子部品は、実施形態1の電子部品において、封止部3の露出面に凹凸を形成している点で異なる。
図3に、本実施形態の電子部品の一例を模式的に示した斜視図を示す。図に示す電子部品は、所定のピッチで平行線を描くように凹凸が形成されている。このように構成することで、実施形態1で説明した作用効果に加えて、認証用パタンとして使用できるドット模様を増やすことができるとともに、偽造がより困難となる。
図4に、本実施形態の電子部品の他の一例を示す。図4(A)は、本実施形態の電子部品の一例を模式的に示した平面図であり、図4(B)は、本実施形態の電子部品の一例を模式的に示した断面図である。図4に示す例は、図3に示す例と比べて、凹凸の形状が異なる。
なお、図3および図4に示す凹凸はあくまで一例であり、本実施形態の電子部品が有する凹凸はその他の形状であってもよい。
ここで、図5乃至図8を用いて、上述のような凹凸を形成する手段、および、各手段を用いて形成された凹凸の構成について説明する。図5乃至図8は、本実施形態の電子部品の一例の一部を模式的に示した断面図である。
図5は、凹部を形成する前の電子部品の様子を示した図である。なお、Aの符号で示す有色粒5は、図の状態の電子部品の表面を観察(図中、上から下方向に観察)した場合に、観察される有色粒5を示してある。
図6は、スライス加工などの機械的形成手段を用いて、図5の状態の電子部品に凹部を形成したものの様子を示した図である。当該図の電子部品の場合、図5の状態においては観察されなかった有色粒5が、観察可能となっている。すなわち、凹部を形成することで、電子部品の表面においてドット模様を構成するドットの数が増えている。
図7は、ドライエッチング、ウエットエッチング、または、ブラストなどの手段を用いて、図5の状態の電子部品に凹部を形成したものの様子を示した図である。当該手段の場合、有色粒5の選択率が低くなる条件を選択することで、図に示すように、有色粒5が凹部内の突起物として残る状態を形成することができる。当該図の電子部品においても、図5の状態においては観察されなかった有色粒5が、観察可能となっている。すなわち、凹部を形成することで、電子部品の表面においてドット模様を構成するドットの数が増えている。
図8は、レーザで平行にスキャンして、図5の状態の電子部品に凹部を形成したものの様子を示した図である。なお、図は、スキャン方向に垂直な断面図である。レーザの照射面積は比較的小さいので、レーザ照射を複数回行うことで、所望の凹部を形成してもよい。なお、かかる手段の場合も、選択率を調節することで、図に示すように、有色粒5が凹部内の突起物として残る状態を形成することができる。また、スキャン速度や回数を変えることで、凹部の深さを調節することも可能である。当該図の電子部品においても、図5の状態においては観察されなかった有色粒5が、観察可能となっている。すなわち、凹部を形成することで、電子部品の表面においてドット模様を構成するドットの数が増えている。
上記図6乃至図8に示す電子部品の場合、ドット模様を観察する角度、例えばドット模様を撮像する角度を変化させることで、異なる撮像情報(認証パターン)を得ることができ、高い認証性や偽造障壁を求められる用途において好適である。
なお、凹部内は、透明樹脂を埋め込んでもよい。このようにすれば、凹部内に埋め込んだ透明樹脂により、認証用パタンを保護することができる。また、凹部内に埋め込んだ透明樹脂を所定の凸状に形成し、認証用パターンを観察するためのレンズとして機能させてもよい。このようにすれば認証用パターンの視認性が向上し、好ましい。
<実施形態3>
実施形態1の電子部品は、半導体チップ2を封止するために使用される封止材料で構成される封止部3など、電子部品が備える既存の構成要素の一部を利用して認証用パタン(ドット模様)を形成していたが、本実施形態の電子部品は、電子部品の任意の位置に認証用パタン(ドット模様)を後付けする点で異なる。
実施形態1の電子部品は、半導体チップ2を封止するために使用される封止材料で構成される封止部3など、電子部品が備える既存の構成要素の一部を利用して認証用パタン(ドット模様)を形成していたが、本実施形態の電子部品は、電子部品の任意の位置に認証用パタン(ドット模様)を後付けする点で異なる。
まず、本実施形態の電子部品の製造方法について、図9のフローチャートを用いて説明する。
図9に示すように、本実施形態の電子部品の製造方法は、電子部品準備工程S10と、パタン材料加熱工程S20と、固化工程S30と、を有する。さらに、露出面形成工程S40を有してもよい。
電子部品準備工程S10では、電子部品を準備する。電子部品の種類は特段制限されず、あらゆる電子部品が該当する。
パタン材料加熱工程S20では、認証用パタンのベースとなるベース樹脂と、有色粒5と、を含むパタン材料を加熱する。有色粒5は、実施形態1で説明した有色粒5と同じ構成である。この有色粒5は、パタン材料中において識別可能な色調を有している。なお、パタン材料は、例えば、実施形態1で説明した封止材料と同じ構成であってもよい。当該工程における加熱は、ベース樹脂が溶融し、かつ、有色粒5は溶融しない条件で行われる。このような条件については、実施形態1の封止材料加熱工程S20において説明したものと同様のものを利用することができる。
固化工程S30は、パタン材料加熱工程S20の後に行われ、加熱後の溶融物を電子部品上に流入し、固化させる。例えば、ディスペンスノズルなどで、所定量の溶融物を、電子部品上の所定の位置に流入し、その後、固化させる。なお、溶融物を流入する電子部品上の位置は設計的事項である。例えば、電子部品準備工程S10で準備した電子部品には、露出面に凹部が形成されており、当該凹部内に溶融物を流入してもよい。
露出面形成工程S40は、固化工程S30の後に行われ、溶融物が固化した固化物の露出面を除去し、固化物により構成される第2の露出面を形成する。当該工程は、実施形態1において説明した露出面形成工程S40と同様であるので、ここでの説明は省略する。
なお、露出面形成工程S40の後に、第2の露出面を選択的に除去し、第2の露出面に凹凸を形成する工程を、さらに有してもよい。当該工程は、第2の露出面の所定の位置に、レーザをスキャンする等の手段で実現することができる。当該工程は、固化工程S30の後に行うこともできる。かかる場合は、露出面形成工程S40は実施されないのが望ましい。
このような本実施形態の電子部品の製造方法によれば、あらゆる電子部品に対して、実施形態1で説明した作用効果を有する認証用パタン(ドット模様)を付すことが可能となる。
ここで、参考までに、図10乃至図12を用いて、本実施形態の適用例を説明する。
図12は、基板のSR層を一部開口し、この開口にパタン材料を流入して認証用パタンを形成したものである。図中、上側に示すものが平面模式図であり、下側に示すものが、平面模式図において点線で示した箇所の断面模式図である。この開口は、基板製造工程で形成したものである。なお、この開口にパタン材料を流入するタイミングは特段制限されず、いわゆる基板製造工程でも半導体製造工程であっても構わない。なお、チップ搭載前からパタン形成しておくことで、基板とチップの個体同士のひも付けに利用することができる。
パタン材料を流入する手段は特段制限されず、例えば、ノズルからの供給、印刷、印刷後スキージングなどの手段を利用することができる。なお、封止材料への要求特性に比べ、パタン材料への要求特性が極端に緩和されるので、熱可塑性樹脂や、黒以外のベース樹脂を用いることも可能である。なお、図中の配線が無い構成とすることも可能である。図に示す構成の場合、パタン材料で構成された構造物が、配線保護層としても機能していることでタンパ性(機能も同時に壊れる)が向上する。また、ソルダーレジストより機械的強度が高いベース樹脂とすることで、認証樹脂を除去しようとした場合に、SR層も同時破壊される効果を得ることができる。
図10は、FCBGA(Flip Chip Ball Grid Array)を模式的に示したものである。本実施形態によれば、FCBGAの任意の箇所、例えば、図中斜線ハッチングで示すような箇所(基板上、放熱板状など)に、固化工程S30で溶融物を流入し、固化させ、認証用パタン(ドット模様)を形成することができる。
また、図11に示すように、半導体チップを封止した封止部の上や、リードの上に、固化工程S30で溶融物を流入し、固化させ、認証用パタン(ドット模様)を形成してもよい。その他、図11に示すように、電子部品上の所定位置(図11の場合、封止部の露出面)に凹部を形成し、固化工程S30で、この凹部内に溶融物を流入し、固化させ、認証用パタン(ドット模様)を形成してもよい。このようにすれば、認証用パタンを構成する領域が明確になる。また、認証用パタンの保存安定性が向上する。すなわち、電子部品の平坦面に溶融物を流入して固化することで認証用パタンを形成する場合、この固化物が凸部を構成することとなり、剥がれなどの問題が生じ得るが、凹部内に認証用パタンを形成した場合、このような問題が生じにくい。
<実施形態4>
認証用パタンは自然のゆらぎによってランダムな粒の分散を得られる方法であればよく、硬化前の封止樹脂表面または封止樹脂表面と接する金型上に有色粒5を落下させておき、その後、この金型内に封止材料を流入・固化させることで電子部品上に形成されたドット模様でもよい。この場合、着色粒が表面に高密度に分布するため、電子部品全体の特性(反り挙動)の変化を最小と出来る。
認証用パタンは自然のゆらぎによってランダムな粒の分散を得られる方法であればよく、硬化前の封止樹脂表面または封止樹脂表面と接する金型上に有色粒5を落下させておき、その後、この金型内に封止材料を流入・固化させることで電子部品上に形成されたドット模様でもよい。この場合、着色粒が表面に高密度に分布するため、電子部品全体の特性(反り挙動)の変化を最小と出来る。
なお、上述した実施形態では、以下の発明に関する説明もなされている。
樹脂を含むベース部と、
前記ベース部内で識別可能な色調を有し、粒径が10μm以上100μm以下である有色粒と、を含み、
前記ベース部は表面の少なくとも一部に前記有色粒が分散して形成されたドット模様を備え、前記ドット模様の密度は0.05個/mm2以上3個/mm2以下である電子部品。
前記ベース部内で識別可能な色調を有し、粒径が10μm以上100μm以下である有色粒と、を含み、
前記ベース部は表面の少なくとも一部に前記有色粒が分散して形成されたドット模様を備え、前記ドット模様の密度は0.05個/mm2以上3個/mm2以下である電子部品。
1 基板
2 半導体チップ
3 封止部
4 ベース部
5 有色粒
2 半導体チップ
3 封止部
4 ベース部
5 有色粒
Claims (20)
- 露出面に認証用パタンを形成している電子部品であって、
前記認証用パタンは、
樹脂を含むベース部と、前記ベース部内で識別可能な色調を有する有色粒と、を含み、前記有色粒が前記ベース部内において分散したドット模様を形成している電子部品。 - 請求項1に記載の電子部品において、
前記有色粒の粒径は、1μm以上100μm以下である電子部品。 - 請求項1または2に記載の電子部品において、
前記認証用パタン内において、前記有色粒は、0.05個/mm2以上3個/mm2以下存在する電子部品。 - 請求項1から3のいずれか1項に記載の電子部品において、
前記電子部品は、前記ベース部を構成する前記樹脂と前記有色粒とを含む封止材料で、半導体チップが封止されている構造の半導体装置であって、
前記認証用パタンは、前記封止材料で構成された封止面に形成されている電子部品。 - 請求項4に記載の電子部品において、
前記封止材料により形成された面には、位置合わせマークが付されている電子部品。 - 請求項1から3のいずれか1項に記載の電子部品において、
前記電子部品には凹部が形成されており、前記凹部の内部に、前記認証用パタンが形成されている電子部品。 - 請求項1から6のいずれか1項に記載の電子部品において、
前記有色粒には、異なる色調の有色粒が2つ以上含まれている電子部品。 - 請求項1から7のいずれか1項に記載の電子部品において、
前記認証用パタンには、凹凸が形成されている電子部品。 - 請求項1から8のいずれか1項に記載の電子部品において、
前記有色粒の可視光反射率は、前記ベース部の可視光反射率より大きい電子部品。 - 請求項1から9のいずれか1項に記載の電子部品において、
前記認証用パタンの表面は研磨されている電子部品。 - 認証用パタンとなるドット模様のドットを構成する有色粒を含んだ樹脂を電子部品上に流入させて、固化させることで、前記有色粒を固定する電子部品の製造方法。
- 請求項11に記載の電子部品の製造方法において、
電子部品を準備する電子部品準備工程と、
前記認証用パタンのベースとなるベース樹脂と、有色粒と、を含むパタン材料を加熱するパタン材料加熱工程と、
前記パタン材料加熱工程の後に行われ、前記加熱後の溶融物を前記電子部品上に流入し、固化させる固化工程と、を有し、
前記パタン材料加熱工程における前記加熱は、前記ベース樹脂が溶融し、かつ、前記有色粒は溶融しない条件で行われ、
前記有色粒は、前記パタン材料中において識別可能な色調を有する電子部品の製造方法。 - 請求項12に記載の電子部品の製造方法において、
前記電子部品準備工程で準備した前記電子部品には、露出面に凹部が形成されており、
前記固化工程では、前記凹部内に前記溶融物を流入する、電子部品の製造方法。 - 請求項12または13に記載の電子部品の製造方法において、
前記有色粒は樹脂を含み、
前記ベース樹脂と、前記有色粒に含まれる前記樹脂とは、同一の樹脂である電子部品の製造方法。 - 請求項11に記載の電子部品の製造方法において、
半導体チップが搭載された基板を封止金型に載置する基板載置工程と、
前記基板載置工程の後に行われ、ポット内に投入された、封止樹脂と、有色粒と、を含む封止材料を加熱する封止材料加熱工程と、
前記封止材料加熱工程の後に行われ、前記加熱後の溶融物を前記封止金型に圧入し、固化する固化工程と、を有し、
前記封止材料加熱工程における前記加熱は、前記封止樹脂が溶融し、かつ、前記有色粒は溶融しない条件で行われ、
前記有色粒は、前記封止材料中において識別可能な色調を有する電子部品の製造方法。 - 請求項15に記載の電子部品の製造方法において、
前記有色粒は樹脂を含み、
前記封止樹脂と、前記着色樹脂粒に含まれる前記樹脂とは、同一の樹脂である電子部品の製造方法。 - 請求項12から16のいずれか1項に記載の電子部品の製造方法において、
前記固化工程の後に行われ、前記溶融物が固化した固化物の露出面を除去し、前記固化物により構成される第2の露出面を形成する露出面形成工程を、さらに有する電子部品の製造方法。 - 請求項12から16のいずれか1項に記載の電子部品の製造方法において、
前記固化工程の後に行われ、前記溶融物が固化した固化物の露出面を選択的に除去し、前記露出面に凹凸を形成する工程を、さらに有する電子部品の製造方法。 - 請求項17に記載の電子部品の製造方法において、
前記露出面形成工程の後に行われ、前記第2の露出面を選択的に除去し、前記第2の露出面に凹凸を形成する工程を、さらに有する電子部品の製造方法。 - 樹脂を含むベース部と、前記ベース部内で識別可能な色調を有する有色粒と、を含み、前記有色粒が前記ベース部内において分散したドット模様を形成している認証用パタンを形成された電子部品を準備する工程と、
前記認証用パタンを撮像する工程と、
前記認証用パタンを撮像した静止画データを格納する工程と、
を有する電子部品の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010183363A JP2012043953A (ja) | 2010-08-18 | 2010-08-18 | 電子部品および電子部品の製造方法 |
US13/137,247 US8357935B2 (en) | 2010-08-18 | 2011-08-01 | Electronic component having an authentication pattern |
CN2011102403164A CN102376690A (zh) | 2010-08-18 | 2011-08-18 | 电子组件和制造电子组件的方法 |
US13/737,788 US20130122662A1 (en) | 2010-08-18 | 2013-01-09 | Electronic component and method of manufacturing electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010183363A JP2012043953A (ja) | 2010-08-18 | 2010-08-18 | 電子部品および電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012043953A true JP2012043953A (ja) | 2012-03-01 |
Family
ID=45593407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010183363A Pending JP2012043953A (ja) | 2010-08-18 | 2010-08-18 | 電子部品および電子部品の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8357935B2 (ja) |
JP (1) | JP2012043953A (ja) |
CN (1) | CN102376690A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013191282A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | 照合方法、照合システム、装置、照合装置及びプログラム |
WO2013191281A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | 照合方法、照合システム、照合装置、及びそのプログラム |
WO2014142099A1 (ja) * | 2013-03-12 | 2014-09-18 | 日本電気株式会社 | 識別方法、識別システム、識別装置及びプログラム |
WO2014163015A1 (ja) * | 2013-04-04 | 2014-10-09 | 日本電気株式会社 | 識別方法、識別システム、照合装置及びプログラム |
WO2014163014A1 (ja) * | 2013-04-04 | 2014-10-09 | 日本電気株式会社 | 識別システム、識別方法、照合装置及びプログラム |
JP2017076295A (ja) * | 2015-10-16 | 2017-04-20 | 富士フイルム株式会社 | 拡張現実提供システム及び方法、情報処理装置、並びにプログラム |
US20190279377A1 (en) * | 2014-09-01 | 2019-09-12 | Nec Corporation | Determination method, determination system, determination device, and program |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11189573B2 (en) * | 2016-03-31 | 2021-11-30 | Intel Corporation | Semiconductor package with electromagnetic interference shielding using metal layers and vias |
JP6802672B2 (ja) * | 2016-08-31 | 2020-12-16 | 太陽誘電株式会社 | 受動電子部品 |
US10522526B2 (en) | 2017-07-28 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | LTHC as charging barrier in InFO package formation |
US10535812B2 (en) * | 2017-09-04 | 2020-01-14 | Rohm Co., Ltd. | Semiconductor device |
EP3671832A1 (en) * | 2018-12-17 | 2020-06-24 | Nexperia B.V. | Semiconductor chip scale package |
US11139268B2 (en) * | 2019-08-06 | 2021-10-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor package structure and method of manufacturing the same |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1044650A (ja) * | 1996-08-05 | 1998-02-17 | Otax Kk | データキャリア |
JPH11102932A (ja) * | 1997-07-30 | 1999-04-13 | Seiko Epson Corp | Ic実装構造、液晶装置及び電子機器 |
JP2000222615A (ja) * | 1998-11-27 | 2000-08-11 | Nittetsu Mining Co Ltd | 真偽判別方法、真偽判別対象物および真偽判別装置 |
JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
JP4541519B2 (ja) * | 2000-09-28 | 2010-09-08 | 共同印刷株式会社 | 偽造防止用印刷物及びその製造方法 |
TW528874B (en) * | 2000-10-26 | 2003-04-21 | Nec Electronics Corp | Non-destructive inspection method |
JP2002134660A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3711341B2 (ja) * | 2001-04-27 | 2005-11-02 | 沖電気工業株式会社 | 半導体装置 |
US7022588B2 (en) * | 2001-10-09 | 2006-04-04 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic component and electronic component obtained by means of said method |
US7063924B2 (en) * | 2002-12-20 | 2006-06-20 | Eastman Kodak Company | Security device with patterned metallic reflection |
JP4467318B2 (ja) * | 2004-01-28 | 2010-05-26 | Necエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
WO2007055010A1 (ja) * | 2005-11-10 | 2007-05-18 | Renesas Technology Corp. | 半導体装置の製造方法および半導体装置 |
JP4824437B2 (ja) | 2006-03-09 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、および、半導体装置の認証方法 |
US20090045360A1 (en) * | 2007-08-13 | 2009-02-19 | Xerox Corporation | Quantum dot-based luminescent marking material |
JP2009170476A (ja) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
US8187897B2 (en) * | 2008-08-19 | 2012-05-29 | International Business Machines Corporation | Fabricating product chips and die with a feature pattern that contains information relating to the product chip |
-
2010
- 2010-08-18 JP JP2010183363A patent/JP2012043953A/ja active Pending
-
2011
- 2011-08-01 US US13/137,247 patent/US8357935B2/en not_active Expired - Fee Related
- 2011-08-18 CN CN2011102403164A patent/CN102376690A/zh active Pending
-
2013
- 2013-01-09 US US13/737,788 patent/US20130122662A1/en not_active Abandoned
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013191281A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | 照合方法、照合システム、照合装置、及びそのプログラム |
US11233975B2 (en) | 2012-06-22 | 2022-01-25 | Nec Corporation | Verification method, verification system, verification apparatus, and program therefor |
WO2013191282A1 (ja) * | 2012-06-22 | 2013-12-27 | 日本電気株式会社 | 照合方法、照合システム、装置、照合装置及びプログラム |
JPWO2013191281A1 (ja) * | 2012-06-22 | 2016-05-26 | 日本電気株式会社 | 照合方法、照合システム、照合装置、及びそのプログラム |
JPWO2013191282A1 (ja) * | 2012-06-22 | 2016-05-26 | 日本電気株式会社 | 照合方法、照合システム、装置、照合装置及びプログラム |
US20200169698A1 (en) * | 2012-06-22 | 2020-05-28 | Nec Corporation | Verification method, verification system, verification apparatus, and program therefor |
US10666905B2 (en) | 2012-06-22 | 2020-05-26 | Nec Corporation | Verification method, verification system, verification apparatus, and program therefor |
US10497134B2 (en) | 2012-06-22 | 2019-12-03 | Nec Corporation | Verification method, verification system, apparatus, verification apparatus, and program |
US10235593B2 (en) | 2013-03-12 | 2019-03-19 | Nec Corporation | Identification method, identification system, identification apparatus, and program |
WO2014142099A1 (ja) * | 2013-03-12 | 2014-09-18 | 日本電気株式会社 | 識別方法、識別システム、識別装置及びプログラム |
JPWO2014142099A1 (ja) * | 2013-03-12 | 2017-02-16 | 日本電気株式会社 | 識別方法、識別システム、識別装置及びプログラム |
WO2014163014A1 (ja) * | 2013-04-04 | 2014-10-09 | 日本電気株式会社 | 識別システム、識別方法、照合装置及びプログラム |
JP6455679B2 (ja) * | 2013-04-04 | 2019-01-23 | 日本電気株式会社 | 識別システム、識別方法、照合装置及びプログラム |
US10083370B2 (en) | 2013-04-04 | 2018-09-25 | Nec Corporation | Identification system, identification method, matching device, and program |
US9760771B2 (en) | 2013-04-04 | 2017-09-12 | Nec Corporation | Identification method, identification system, matching device, and program |
WO2014163015A1 (ja) * | 2013-04-04 | 2014-10-09 | 日本電気株式会社 | 識別方法、識別システム、照合装置及びプログラム |
US20190279377A1 (en) * | 2014-09-01 | 2019-09-12 | Nec Corporation | Determination method, determination system, determination device, and program |
US11302016B2 (en) * | 2014-09-01 | 2022-04-12 | Nec Corporation | Determination method, determination system, determination device, and program |
JP2017076295A (ja) * | 2015-10-16 | 2017-04-20 | 富士フイルム株式会社 | 拡張現実提供システム及び方法、情報処理装置、並びにプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20130122662A1 (en) | 2013-05-16 |
US8357935B2 (en) | 2013-01-22 |
US20120043648A1 (en) | 2012-02-23 |
CN102376690A (zh) | 2012-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012043953A (ja) | 電子部品および電子部品の製造方法 | |
CN107112067B (zh) | 各向异性导电性膜 | |
US9006006B2 (en) | Manufacturing method for light-emitting device comprising multi-step cured silicon resin | |
CN100533712C (zh) | 光电元件芯片及其制造方法 | |
EP3353717B1 (en) | Three-dimensional authentication and identification methods, devices, and systems | |
US10177012B2 (en) | Wiring substrate and electronic component device | |
CN107078418B (zh) | 各向异性导电膜、其制造方法、及连接结构体 | |
CN108475558A (zh) | 各向异性导电膜、其制造方法和连接结构体 | |
JP2012044417A (ja) | 認証装置、認証方法およびプログラム | |
JP5715747B2 (ja) | 回路装置およびその製造方法 | |
CN107431026A (zh) | 用于制造电子模块、特别是变速器控制模块的方法 | |
CN106152053A (zh) | 具有多层透镜的发光结构及其制造方法 | |
CN107342278A (zh) | 封装结构 | |
TW201234674A (en) | Method for producing a plurality of semiconductor components | |
CN207977314U (zh) | 芯片级封装 | |
Tiedje et al. | Will low-cost 3D additive manufactured packaging replace the fan-out wafer level packages? | |
KR20190086129A (ko) | 엘이디 모듈 및 그 제조방법 | |
CN101853794B (zh) | 电子元器件接合方法和凸点形成方法及其装置 | |
CN108960006B (zh) | 指纹识别模块及其制作方法 | |
KR100942635B1 (ko) | 마킹 인식율 향상 및 제품 특성 변화를 방지하기 위한도포제 코팅 레이저 마킹 방법 | |
CN104465545A (zh) | 半导体封装件及其制造方法 | |
US11056624B2 (en) | Method of manufacturing package and method of manufacturing light-emitting device | |
CN108943564A (zh) | 一种注塑方法及摄像模组 | |
JP6923820B2 (ja) | パッケージの製造方法および発光装置の製造方法 | |
JP2024006058A (ja) | 配線基板及びその製造方法、配線基板の識別方法 |