CN101853794B - 电子元器件接合方法和凸点形成方法及其装置 - Google Patents

电子元器件接合方法和凸点形成方法及其装置 Download PDF

Info

Publication number
CN101853794B
CN101853794B CN201010157047.0A CN201010157047A CN101853794B CN 101853794 B CN101853794 B CN 101853794B CN 201010157047 A CN201010157047 A CN 201010157047A CN 101853794 B CN101853794 B CN 101853794B
Authority
CN
China
Prior art keywords
electroconductive particle
electrode
amount
fluid
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010157047.0A
Other languages
English (en)
Other versions
CN101853794A (zh
Inventor
塚原法人
小山雅义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101853794A publication Critical patent/CN101853794A/zh
Application granted granted Critical
Publication of CN101853794B publication Critical patent/CN101853794B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

将流体(4)提供到电路基板(1)上后，对摄像机(22)的拍摄数据进行图像处理，以测量提供的流体(4)中包含的导电性粒子(3)的量，基于测量出的数值，将接合工序中的电路基板(1)的第一电极(2)与电子元器件(5)的第二电极(6)的间隙的值控制为适当值。藉此，即使接合材料的提供量有偏差，也能够进行接合和在电极上形成凸点，而无不良焊料开路、短路。

Description

电子元器件接合方法和凸点形成方法及其装置
技术领域
本发明涉及将电子元器件安装到电路基板上、和在电极上形成凸点的方法。
背景技术
如图9(e)所示将电子元器件5安装到电路基板1上时，已知有图9(a)～图9(e)所示的焊料自聚集方法。在此情况下，形成于电路基板1上的电极2的间距、与形成于电子元器件5上的电极6的间距相同。
在图9(a)中，在电路基板1上提供包含焊料粉3的流体4。流体4的提供利用撒布器、丝网印刷、转印等一般的粘性材料的提供方法来进行。
在图9(b)中，将提供了流体4的电路基板1置放于加热平台9上，并且用电子元器件吸附工具7吸附保持电子元器件5，将电子元器件5的电极6对流体4进行按压并保持，使得确保电极2与电极6的间隙H。
在此状态下，用加热器8对电子元器件吸附工具7进行加热，用加热器10对加热平台9进行加热，以实现预定的温度分布，通过这样，如图9(c)所示，焊料粉3熔融，且在电极2与电极6的间隙H及其周边，熔融焊料12及流体4的树脂成分形成对流A。
藉此，由于由液体的表面张力引起的粒子向电极的聚集化的现象，熔融焊料12自聚集在电极2与电极6之间。
在图9(d)中，通过将电路基板1及电子元器件5冷却到焊料粉3的熔点以下，自聚集在电极2与电极6之间的熔融焊料12凝固，将电极2与电极6进行焊料金属接合20。11表示流体4中的固化后的树脂成分，实现保护焊料接合后的元器件5与电路基板1的接合部、以及确保接合强度的底部填料的作用。
在图9(a)～图9(d)中，虽然对将电子元器件5安装到电路基板1上的工序进行了说明，但若利用该“焊料自聚集方式”，则如图10(b)所示，也能够在电路基板1的电极2上形成凸点31。在此情况下，与图9(a)同样地将流体4提供到电路基板1上后，通过如图10(a)所示在加热工具7a与电极2之间确保固定的间隙H、和保持，并进行加热，则焊料自聚集在电路基板1的电极2，形成焊料凸点3。此外，通过在形成焊料凸点31后，将流体4的树脂成分洗净并去除，变为图10(b)所示的状态。
专利文献1：日本国专利特开2006-100775号公报
发明内容
在利用现有的电子元器件接合方法、将电子元器件5安装到电路基板1上时，存在由于焊料粉3的量而发生不良焊料短路或不良接合开路、不能进行稳定的批量生产的问题。
图11B表示不良焊料开路B的例子。图12B表示不良焊料短路C的例子。在提供的流体4内的焊料粉3的量像图11A的示意图所示那样较少时，发生不良焊料开路。在提供的流体4内的焊料粉3的量像图12A的示意图所示那样较多时，发生不良焊料短路。
在电路基板1的电极2上形成凸点31的情况也一样，存在发生由焊料量过多引起的电极间的不良凸点短路和由焊料量过少引起的凸点体积小等不良凸点形状、不能进行稳定的批量生产的问题。
本发明是用于解决所述现有问题，其目的在于，提供与焊料粉3等导电性粒子的提供量的偏差无关、能够稳定地实施电路基板与电子元器件的接合而无不良焊料短路和开路等不良质量的电子元器件接合方法及其装置、以及能够稳定地实施将凸点形成到电极上而无不良质量的凸点形成方法及其装置。
本发明的电子元器件接合方法的特征在于，在使包含导电性粒子的流体介于基板与电子元器件之间、并且保持在所述基板的第一电极与所述电子元器件的第二电极之间的间隙的状态下进行了加热，该被加热的所述流体流动，从而熔融的所述导电性粒子自聚集在所述第一电极与所述第二电极之间，其后冷却到所述导电性粒子的凝固温度以下，从而将所述电子元器件安装到所述基板上，在进行上述处理时包括：拍摄提供给所述基板或所述电子元器件的流体、并利用图像识别来测量导电性粒子的量的工序；基于测量出的实际的导电性粒子的量来决定所述间隙的值并进行控制的工序；以及基于所述测量出的实际的导电性粒子的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的工序。
本发明的电子元器件接合装置的特征在于，在使包含导电性粒子的流体介于基板与电子元器件之间、并且保持在所述基板的第一电极与所述电子元器件的第二电极之间的间隙的状态下进行了加热，该被加热的流体流动，从而熔融的所述导电性粒子自聚集在所述第一电极与所述第二电极之间，其后冷却到所述导电性粒子的凝固温度以下，从而将所述电子元器件安装到所述基板上，所述电子元器件接合装置设置了：拍摄提供给所述基板或所述电子元器件的流体、并利用图像识别来测量导电性粒子的量的摄像机；以及基于所述测量出的实际的导电性粒子的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的处理装置。
本发明的凸点形成方法的特征在于，在使包含导电性粒子的流体介于基板与平板状的工具之间、并且保持在所述基板的电极与所述工具之间的间隙的状态下进行了加热，该被加热的所述流体流动，从而熔融的所述导电性粒子自聚集在所述电极与所述工具之间，其后使所述工具从所述基板离开并冷却到所述导电性粒子的硬化温度以下，从而在所述电极上形成凸点，在进行上述处理时包括：拍摄提供给所述基板的流体、并利用图像识别来测量导电性粒子的量的工序；以及基于所述测量出的实际的导电性粒子的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的工序。
本发明的凸点形成装置的特征在于，在使包含导电性粒子的流体介于基板与平板状的工具之间、并且保持在所述基板的电极与所述工具之间的间隙的状态下进行了加热，该被加热的所述流体流动，从而熔融的所述导电性粒子自聚集在所述电极与所述工具之间，其后使所述工具从所述基板离开并冷却到所述导电性粒子的硬化温度以下，从而在所述电极上形成凸点，所述凸点形成装置设置了：拍摄提供给所述基板的流体、并利用图像识别来测量导电性粒子的量的摄像机；以及基于所述测量出的实际的导电性粒子的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的处理装置。
根据该结构，在批量生产中，即使在接合材料的提供量产生略微的偏差时，也能够根据提供的接合材料的量，在接合工序或凸点形成工序中反馈最优的所述间隙的值，从而能够稳定地实施电路基板与电子元器件的接合、和将凸点形成到电极上，而无不良短路及开路等不良质量。
附图说明
图1A是本发明实施方式的电子元器件接合装置的结构图。
图1B是表示该实施方式的电子元器件接合装置的拍摄状态的说明图。
图2是该实施方式的处理装置的结构图。
图3A是该实施方式的将流体涂敷于电路基板的状态的剖视图。
图3B是该实施方式的将流体涂敷于电路基板的状态的俯视图。
图3C是该实施方式的焊料粉图像数据的说明图。
图3D是该实施方式的图像处理的说明图。
图4是另一实施方式的图像处理的说明图。
图5A是使间隙为固定来进行了接合的比较例的主要部分截面。
图5B是对提供到电路基板上的流体中包含的焊料粉的量、利用图像识别进行色提取的说明图。
图5C是焊料粉3的量与分割区域E1的电极的短路发生率的特性图、以及焊料粉3的量与开路发生率的特性图。
图6A是使分割区域E1的焊料粉的量为0.3mm2而进行接合时的焊料粉图像数据的说明图。
图6B是电路基板的电极和电子元器件的电极的间隙H、与短路发生率的特性图。
图7是将分割区域E1的焊料粉量和间隙H作为因数而绘制了不发生不良开路、不良短路的间隙H与焊料粉的量的相关关系的图。
图8是该实施方式的处理装置的结构图。
图9是现有的电子元器件接合方法的工序图。
图10是现有的凸点形成方法的工序图。
图11A是提供的流体内的焊料粉的量较少时的截面的示意图。
图11B是表示不良焊料开路的例子的截面的示意图。
图12A是提供的流体内的焊料粉的量较多时的截面的示意图。
图12B是表示不良焊料短路的例子的截面的示意图。
具体实施方式
以下，基于具体的实施方式，说明本发明的电子元器件接合方法和凸点形成方法。
图1A表示执行本发明的电子元器件接合方法的电子元器件接合装置。
以微机作为主要部分而构成的处理装置20，如图2所示，由步骤S1～步骤S4来构成。
在步骤S1中，利用提供装置21，将流体4如图3A、3B所示那样向电路基板1上提供，形成覆盖电极2的形状。该例中，在电路基板1上以预定间隔设置了9个电极2。提供装置21是撒布器、印刷等一般粘性材料的提供单元。在流体4中，含有作为有助于接合的导电性粒子的焊料粉3。
作为流体4中包含的导电性粒子，在该实施方式中虽然说明焊料粉3的情况，但作为导电性粒子，同样也能使用涂敷了焊料的Ag、Cu、Au等导电性粒子。
另外，作为流体4的树脂成分，只要是在室温至导电性粒子的熔融温度的范围内具有可流动的程度的粘度的树脂即可，另外，还包含通过加热下降到可流动的粘度的树脂。作为代表性的例子，能够使用：环氧树脂、酚醛树脂、硅树脂、邻苯二甲酸二烯丙基酯树脂、呋喃树脂、三聚氰胺树脂等热固化性树脂；聚酯弹性体、氟树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂等热可塑树脂；或光(紫外线)固化树脂等；或将它们组合后的材料。
在步骤S2中，对步骤S1中堆在电路基板1上的流体4，利用摄像机22如图1B所示那样进行拍摄，获取拍摄信息，并计算流体4中存在的焊料粉3的量。
具体而言，用摄像机22对提供到电路基板1上的流体4进行图像识别，对流体4中分布的焊料粉3根据亮度的不同进行色提取，作为仅识别焊料粉3的焊料粉图像数据15。图3C表示焊料粉图像数据15的示意图。
接着，处理装置20对该焊料粉图像数据15进行处理如下。
处理装置20将形成于电路基板1上的电极2，如图3D所示那样，对每个电极2等间距地分割为9个分割区域E1～E9，对每个分割区域算出焊料粉图像数据15的面积。关于焊料粉图像数据15的面积计算，通过对提取出的焊料粉图像数据15所占的像素数进行计数的方法来进行。
然后，计算对每个分割区域E1～E9测量出的焊料粉3的量的平均值，将该平均值与预先决定所规定的目标量进行比较，计算过量及不足的量。使焊料粉3的量的平均值在规定的范围内时作为适当量，将对应于适当的焊料量的目标间隙H0从数据库23中读出，在步骤S3中，操纵升降装置24，使电子元器件吸附工具7升降，并控制间隙H，使得所述间隙H接近该目标间隙H0，在步骤S4中，实施将电子元器件5与电路基板1接合的所述接合动作。在此，电子元器件5为半导体芯片。
在焊料粉3的量的平均值超过规定的范围而过多时，根据其过多的程度，将目标间隙H0从数据库23中读出，在步骤S3中，控制升降装置24，使得所述间隙H接近该目标间隙H0，同时实施步骤S4的所述接合动作。该焊料粉3的量的平均值超过规定的范围而过量时的目标间隙H0，大于焊料粉3的量的平均值适当时的目标间隙H0。
在焊料粉3的量的平均值不足规定的范围时，根据其不足的程度，将所述目标间隙H0从数据库23中读出，在步骤S3中，控制升降装置24，使得所述间隙H接近该目标间隙H0，同时实施步骤S4的所述接合动作。该焊料粉3的量的平均值不足规定的范围时的目标间隙H0，小于焊料粉3的量的平均值适当时的目标间隙H0。
其结果，不是像现有例那样、不管提供到电路基板1上的流体4的量的偏差而总是使间隙H为固定来进行批量生产，而是由于每次将间隙H变更为最优值而进行接合，所以能够以稳定的质量进行生产。
说明使间隙H为固定来进行批量生产的比较例、以及如上所述将间隙H变更为最优值而进行批量生产的实施例。关于间隙H的其它接合条件，比较例和实施例都相同。
在此，如图5A所示，在电路基板1上，将间距P＝200μm、电极边长尺寸L＝100μm、电极高度为18μm的电极2，形成为484个引脚的区域配置形状。在电子元器件5的与电路基板1相对的位置，通过与电路基板1的电极2相同的间距、电极尺寸、电极配置，形成了高度为15μm的电极6。对于流体4，使用了含有50wt％的平均粒径为20μm的焊料粉3、22wt％的环氧树脂、22wt％的固化剂、5wt％的活性剂、1wt％的固化催化剂的组成比的材料。
通过撒布法将流体4提供到电路基板1上之后，如图5B所示，对提供到电路基板1上的流体4中包含的焊料粉3的量，利用图像识别进行色提取，对每个电极2的每个分割区域，进行面积换算而算出焊料粉3的量。
比较例
在比较例中，使电路基板1的电极2与电子元器件5的电极6的间隙H为固定(＝20μm)而进行接合处理，对这时的图5B所示的分割区域E1的接合结果进行了确认。其确认结果为图5C。图5C是以焊料粉3的量为横轴进行绘制、且在纵轴绘制了分割区域E1的电极的不良短路率和开路率的图。
根据图5C的结果可知，若是固定的间隙H(＝20μm)的接合，则在焊料粉3的量少至0.045mm2以下的范围中，发生不良焊料开路，在焊料粉3的量多至0.27mm2以上的范围中，发生不良焊料短路。
流体4的提供量的最优值，若电极2与电极6的间隙H＝20μm，则通过对接合所需的焊料、树脂的体积量的计算，算出为2.0mg，但在实际的生产工序中，即使将2.0mg作为目标值来提供，也由于2mg±0.1mg的管理是极限，其结果，分割区域E1中存在的焊料粉3的量分散在0.04mm2至0.29mm2之间，所以如图5C那样，对照与发生不良焊料短路、开路的焊料粉3的量的关系可知，将间隙H为固定的20μm来进行批量生产时，不能避免接合不良。
实施例
接着，在与图5A的情况相同的电路基板1、电子元器件5、流体4的结构下，如图6A所示，使分割区域E1的焊料粉3的量固定为0.3mm2，使所述间隙H变动而实施了接合。
其结果，如图6B所示，若间隙H＝26μm以下，则相对于接合所需的焊料量，焊料过多，从而发生了不良短路。换个角度来看可知，对于提供的焊料粉3的量，存在不引起不良接合的间隙H的范围，从而通过控制间隙H而进行接合，能够防止不良接合。虽然着眼在了不良短路，但对于不良开路也可以说对于提供的焊料粉3的量，存在防止不良的间隙H的范围。
图7表示了对该相关情况进行检验的结果。
图7是将分割区域E1的焊料粉3的量和间隙H作为因数而进行点阵接合实验、从而绘制了不发生不良开路和不良短路的间隙H与焊料粉3的量的相关关系的图。使流体4的提供量为2.0mg±0.1mg。
其结果确认了，在作为流体4的目标值提供了2mg时的焊料粉3的量的偏差范围内(0.04mm2至0.29mm2)，根据焊料粉3的量，在10～30μm之间对间隙H适当地进行变动、控制，从而能进行无不良短路、不良开路的良好的接合。
在上述实施方式中，虽然对形成于电路基板1上的各个电极2的每一个电极，根据焊料粉图像数据15算出了面积，但也可以不是对形成于电路基板1上的各个电极2的每一个电极，而是如图4所示那样分割为包含多个电极2的分割区域E01～E03等。在图4的事例中，虽然示出了将形成于电路基板1上的电极2的区域分割为3个的情况，但要根据接合的对象物的接合区域的大小、电极间距、尺寸等，来设定分割的区域的范围。
另外，关于焊料粉图像数据15的面积计算，也能够对提取出的焊料粉图像数据15进行三维图像处理而算出焊料体积。
另外，在各实施方式中，虽然举例说明了将多个分割区域的每一个区域的焊料粉3的量的测量值的平均值、反馈给所述间隙H的控制的情况，但也能够计算多个分割区域的每一个区域的焊料粉3的量的测量值的最小值和最大值，基于该最大值和最小值来判定所述提供的焊料粉3的过量与不足，据此将对应于适当的焊料量的目标间隙H0从数据库23中读出，在步骤S3中控制升降装置24，使得所述间隙H接近该目标间隙H0，同时实施步骤S4的所述接合动作。
另外，在各实施方式中，虽然举例说明了将多个分割区域的每一个区域的焊料粉3的量的测量值的平均值、反馈给所述间隙H的控制的情况，但也可以通过以下方式来实施：即，根据接合的对象物，事前预先求取不良与所述分割区域中的焊料粉3的量的相关关系，预先规定对于焊料粉3的量的过量与不足的判定是有效的分割区域，基于该有效的一个分割区域的焊料粉3的量、该有效的多个分割区域的平均值、该有效的多个分割区域的最大值、或该有效的多个分割区域的最小值等，反馈给所述间隙H的控制。即，在此情况下，分割为每个电极2的区域，或者分割为包含电极2的多个区域，并基于多个区域内的预先设定的特定的区域的焊料粉3的量来判定所述提供的焊料粉3的过量与不足，其中也包含拍摄提供给电路基板1的流体4、并利用图像识别来测量焊料粉的量的步骤S2。
在上述各实施方式中，虽然将流体4提供给电路基板1而将电子元器件5与电路基板1接合，但在将流体4提供给电子元器件5而将电子元器件5与电路基板1接合时，也同样能够实施。
在上述各实施方式中，虽然电子元器件5为半导体芯片，但电子元器件5例如也可以是外围配置了电极的半导体元件。另外，电子元器件5并不限于半导体元件，也可以是其它有源元器件、无源元器件、刚性类型的基板、柔性类型的基板。
在上述各实施方式中，虽然对将电子元器件5安装到电路基板1上的工序进行了说明，但在电路基板1的电极2上形成凸点31的凸点形成中，通过对电极2与加热工具7a与电极2的间隙H同样地根据焊料粉3的量的过量与不足进行控制，从而能够以稳定的质量形成无不良短路、不良堆起的良好的凸点。
关于此情况的处理装置20，是仅将表示电子元器件接合装置的处理装置的结构的图2中的步骤S4，从接合处理变更为凸点形成处理的步骤S4A，其它结构与电子元器件接合装置的处理装置相同。关于凸点形成处理，是形成间隙H并加热至焊料粉3的熔融温度以上，然后增大间隙H，使加热工具7a离开电路基板1，冷却至焊料粉3的凝固温度以下。图8示出了凸点形成装置的处理装置20的结构。
另外，不只是在电路基板1的电极2上形成凸点31时能够实施，在电子元器件的基板的电极上形成凸点31时也同样能够实施。此情况下的电子元器件并不限于半导体元件，也可以是其它有源元器件、无源元器件、刚性类型的基板、柔性类型的基板。
即，本发明的凸点形成方法以及凸点形成装置，能够构成如下。
首先，执行凸点形成方法的凸点形成装置，是在使包含焊料粉的流体介于基板与平板状的工具之间、并且保持在基板的电极与所述工具之间的间隙的状态下进行了加热，该被加热的所述流体流动，从而熔融的所述焊料粉自聚集在所述电极与所述工具之间，其后使所述工具从所述基板离开并冷却到所述焊料粉的硬化温度以下，从而在所述电极上形成凸点，所述凸点形成装置的结构中设置了：拍摄提供给所述基板的流体、并利用图像识别来测量焊料粉的量的摄像机；以及基于所述测量出的实际的焊料粉的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的处理装置。
本发明的凸点形成方法的特征在于，在使包含焊料粉的流体介于基板与平板状的工具之间、并且保持在所述基板的电极与所述工具之间的间隙的状态下进行了加热，该被加热的所述流体流动，从而熔融的所述焊料粉自聚集在所述电极与所述工具之间，其后使所述工具从所述基板离开并冷却到所述焊料粉的硬化温度以下，从而在所述电极上形成凸点，，在进行上述处理时包括：拍摄提供给所述基板的流体、并利用图像识别来测量焊料粉的量的工序；以及基于所述测量出的实际的焊料粉的量来决定适当的目标间隙的值、并进行控制使得所述间隙接近所述目标间隙的工序。
在本发明的凸点形成方法中，关于拍摄提供给所述基板的流体、并利用图像识别来测量焊料粉的量的工序，是通过在利用图像识别对焊料粉进行识别和色提取后、对像素数进行计数并换算为面积来实施。
在本发明的凸点形成方法中，关于拍摄提供给所述基板的流体、并利用图像识别来测量焊料粉的量的工序，通过分割为每个所述电极的区域或者分割为包含所述电极的多个区域、并基于每个所述区域的焊料粉的量来判定所述提供的焊料粉的过量与不足来实施。
在本发明的凸点形成方法中，所谓基于每个所述区域的焊料粉的量、来判定所述提供的焊料粉的过量与不足，通过基于对每个所述区域测量出的焊料粉的量的平均值、而判定所述提供的焊料粉的过量与不足来实施。
在本发明的凸点形成方法中，所谓基于每个所述区域的焊料粉的量、来判定所述提供的焊料粉的过量与不足，通过基于对每个所述区域测量出的焊料粉的量的最大值和最小值、而判定所述提供的焊料粉的过量与不足来实施。
在本发明的凸点形成方法中，关于拍摄提供给所述基板的流体、并利用图像识别来测量焊料粉的量的工序，通过分割为每个所述电极的区域或者分割为包含所述电极的多个区域、并基于多个所述区域内的预先设定的特定的区域的焊料粉的量、而判定所述提供的焊料粉的过量与不足来实施。
在凸点形成方法以及凸点形成装置中，虽然说明了流体4中包含的作为导电性粒子的焊料粉3的情况，但作为导电性例子，同样能够使用涂敷了焊料的Ag、Cu、Au等导电性粒子等。
在凸点形成方法以及凸点形成装置中，作为流体4的树脂成分，只要是在室温至导电性粒子的熔融温度的范围内具有可流动的程度的粘度的树脂即可，另外，还包含通过加热下降到可流动的粘度的树脂。作为代表性的例子，能够使用：环氧树脂、酚醛树脂、硅树脂、邻苯二甲酸二烯丙基酯树脂、呋喃树脂、三聚氰胺树脂等热固化性树脂；聚酯弹性体、氟树脂、聚酰亚胺树脂、聚酰胺树脂、芳族聚酰胺树脂等热可塑树脂；或光(紫外线)固化树脂等；或将它们组合后的材料。而且，作为凸点形成方法以及凸点形成装置的情况的流体4，除了上述树脂以外，还能使用高沸点溶剂、油等。
本发明，能够有助于提高用于例如日益小型且轻量化的电子设备的、微小且具有微细的电极间距的半导体与形成了微细的布线图案的印刷布线板的电极间接合的连接质量。

Claims (14)

1.一种电子元器件接合方法，其特征在于，在使包含导电性粒子（3）的流体（4）介于基板（1）与电子元器件（5）之间、并且保持在所述基板（1）的第一电极（2）与所述电子元器件（5）的第二电极（6）之间的间隙（H）的状态下进行了加热，该被加热的所述流体(4)流动，从而熔融的所述导电性粒子（3）自聚集在所述第一电极(2)与所述第二电极（6）之间，然后冷却到所述导电性粒子（3）的凝固温度以下，从而将所述电子元器件（5）安装于所述基板（1），在进行上述处理时，包括：
拍摄提供给所述基板（1）或所述电子元器件（5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2）；
基于所述测量出的实际的导电性粒子（3）的量来决定适当的目标间隙（H0）的值、并进行控制以使得所述间隙（H）接近所述目标间隙（H0）的工序（S3）；以及
实施将所述电子元器件（5）与所述基板（1）接合的接合动作的工序（S4）。
2.如权利要求1所述的电子元器件接合方法，其特征在于，
拍摄提供给所述基板（1）或所述电子元器件（5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2），在该工序（S2）中，
通过利用图像识别对导电性粒子（3）进行识别和色提取后、对像素数进行计数并换算为面积来实施。
3.如权利要求1所述的电子元器件接合方法，其特征在于，
拍摄提供给所述基板（1）或所述电子元器件（5）的流体（4）、并利用图像识别来测量焊料粉的量的工序（S2），在该工序（S2）中，
分割为每个所述第一电极（2）或所述第二电极（6）的区域，或者分割为包含所述第一电极（2）或所述第二电极（6）的多个区域，
基于每个所述区域的导电性粒子（3）的量，来判定所述提供的导电性粒子（3）的过量与不足。
4.如权利要求3所述的电子元器件接合方法，其特征在于，
所谓基于每个所述区域的导电性粒子（3）的量、来判定所述提供的导电性粒子（3）的过量与不足，是指
基于对每个所述区域测量出的导电性粒子（3）的量的平均值、来判定所述提供的导电性粒子（3）的过量与不足。
5.如权利要求3所述的电子元器件接合方法，其特征在于，
所谓基于每个所述区域的导电性粒子（3）的量、来判定所述提供的导电性粒子（3）的过量与不足，是指
基于对每个所述区域测量出的导电性粒子（3）的量的最大值和最小值、来判定所述提供的导电性粒子（3）的过量与不足。
6.如权利要求1所述的电子元器件接合方法，其特征在于，
拍摄提供给所述基板（1）或所述电子元器件（5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2），在该工序（S2）中，
分割为每个所述第一电极（2）或所述第二电极（6）的区域，或者分割为包含所述第一电极（2）或所述第二电极（6）的多个区域，
基于多个所述区域内的预先设定的特定的区域的导电性粒子（3）的量，来判定所述提供的导电性粒子（3）的过量与不足。
7.一种电子元器件接合装置，其特征在于，在使包含导电性粒子（3）的流体（4）介于基板（1）与电子元器件（5）之间、并且保持在所述基板（1）的第一电极（2）与所述电子元器件（5）的第二电极（6）之间的间隙（H）的状态下进行了加热，该被加热的所述流体(4)流动，从而熔融的所述导电性粒子（3）自聚集在所述第一电极(2)与所述第二电极（6）之间，然后冷却到所述导电性粒子（3）的凝固温度以下，从而将所述电子元器件（5）安装于所述基板（1），所述电子元器件接合装置设置了：
拍摄提供给所述基板（1）或所述电子元器件（5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的摄像机（22）；以及
基于所述测量出的实际的导电性粒子（3）的量来决定适当的目标间隙（H0）的值、并进行控制使得所述间隙（H）接近所述目标间隙（H0）的处理装置（20）。
8.一种凸点形成方法，其特征在于，
在使包含导电性粒子（3）的流体（4）介于基板（1或5）与平板状的工具（7）之间、并且保持在所述基板（1或5）的电极（2或6）与所述工具（7）之间的间隙（H）的状态下进行了加热，该被加热的所述流体(4)流动，从而熔融的所述导电性粒子（3）自聚集在所述电极(2或6)与所述工具（7）之间，其后使所述工具（7）离开所述基板（1或5）并且冷却到所述导电性粒子（3）的硬化温度以下，从而在所述电极（2或6）上形成凸点（21），在进行上述处理时，包括：
拍摄提供给所述基板（1或5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2）；以及
基于所述测量出的实际的导电性粒子（3）的量来决定适当的目标间隙（H0）的值、并进行控制使得所述间隙（H）接近所述目标间隙（H0）的工序（S3）。
9.如权利要求8所述的凸点形成方法，其特征在于，
拍摄提供给所述基板（1或5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2），在该工序（S2）中，
通过利用图像识别对导电性粒子（3）进行识别和色提取后、对像素数进行计数并换算为面积来实施。
10.如权利要求8所述的凸点形成方法，其特征在于，
拍摄提供给所述基板（1或5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2），在该工序（S2）中，
分割为每个所述电极（2或6）的区域，或者分割为包含所述电极（2或6）的多个区域，
基于每个所述区域的导电性粒子（3）的量，来判定所述提供的导电性粒子（3）的过量与不足。
11.如权利要求10所述的凸点形成方法，其特征在于，
所谓基于每个所述区域的导电性粒子（3）的量、来判定所述提供的导电性粒子（3）的过量与不足，是指
基于对每个所述区域测量出的导电性粒子（3）的量的平均值、来判定所述提供的导电性粒子（3）的过量与不足。
12.如权利要求10所述的凸点形成方法，其特征在于，
所谓基于每个所述区域的导电性粒子的量、来判定所述提供的导电性粒子（3）的过量与不足，是指
基于对每个所述区域测量出的导电性粒子（3）的量的最大值和最小值、来判定所述提供的导电性粒子（3）的过量与不足。
13.如权利要求8所述的凸点形成方法，其特征在于，
拍摄提供给所述基板（1或5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的工序（S2），在该工序（S2）中，
分割为每个所述电极（2或6）的区域，或者分割为包含所述电极（2或6）的多个区域，
基于多个所述区域内的预先设定的特定的区域的导电性粒子（3）的量，来判定所述提供的导电性粒子（3）的过量与不足。
14.一种凸点形成装置，其特征在于，在使包含导电性粒子（3）的流体（4）介于基板（1或5）与平板状的工具（7a）之间、并且保持在所述基板（1）的电极（2或6）与所述工具（7a）之间的间隙（H）的状态下进行了加热，该被加热的所述流体(4)流动，从而熔融的所述导电性粒子（3）自聚集在所述电极(2或6)与所述工具（7a）之间，然后使所述工具（7a）离开所述基板（1或5）并冷却到所述导电性粒子（3）的硬化温度以下，从而在所述电极（2或5）上形成凸点（21），所述凸点形成装置设置了：
拍摄提供给所述基板（1或5）的流体（4）、并利用图像识别来测量导电性粒子（3）的量的摄像机（22）；以及
基于所述测量出的实际的导电性粒子（3）的量来决定适当的目标间隙（H0）的值、并进行控制使得所述间隙（H）接近所述目标间隙（H0）的处理装置（20）。
CN201010157047.0A 2009-03-24 2010-03-23 电子元器件接合方法和凸点形成方法及其装置 Expired - Fee Related CN101853794B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009071064A JP5106457B2 (ja) 2009-03-24 2009-03-24 電子部品接合方法とバンプ形成方法およびその装置
JP2009-071064 2009-03-24

Publications (2)

Publication Number Publication Date
CN101853794A CN101853794A (zh) 2010-10-06
CN101853794B true CN101853794B (zh) 2014-04-16

Family

ID=42805190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010157047.0A Expired - Fee Related CN101853794B (zh) 2009-03-24 2010-03-23 电子元器件接合方法和凸点形成方法及其装置

Country Status (2)

Country Link
JP (1) JP5106457B2 (zh)
CN (1) CN101853794B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7352378B2 (ja) 2019-05-23 2023-09-28 株式会社東芝 製造制御装置、製造制御方法及びプログラム
JP7477446B2 (ja) 2020-12-28 2024-05-01 古河産機システムズ株式会社 横型回転機械のシャフトアセンブリ用の治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100775A (ja) * 2004-09-03 2006-04-13 Matsushita Electric Ind Co Ltd バンプ形成方法及びはんだバンプ
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
CN101160650A (zh) * 2005-04-14 2008-04-09 松下电器产业株式会社 电子电路装置及其制造方法
WO2008054011A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant
WO2008149678A1 (ja) * 2007-06-06 2008-12-11 Sony Chemical & Information Device Corporation 電子部品の接続方法及び接合体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4408905B2 (ja) * 2004-09-03 2010-02-03 パナソニック株式会社 バンプ付き基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100775A (ja) * 2004-09-03 2006-04-13 Matsushita Electric Ind Co Ltd バンプ形成方法及びはんだバンプ
CN101160650A (zh) * 2005-04-14 2008-04-09 松下电器产业株式会社 电子电路装置及其制造方法
WO2007108290A1 (ja) * 2006-03-16 2007-09-27 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
WO2008054011A1 (fr) * 2006-10-31 2008-05-08 Sumitomo Bakelite Co., Ltd. Équipement électronique semi-conducteur et dispositif à semi-conducteur l'utilisant
WO2008149678A1 (ja) * 2007-06-06 2008-12-11 Sony Chemical & Information Device Corporation 電子部品の接続方法及び接合体

Also Published As

Publication number Publication date
CN101853794A (zh) 2010-10-06
JP5106457B2 (ja) 2012-12-26
JP2010225821A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
CN107112067B (zh) 各向异性导电性膜
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
CN107148653B (zh) 导电糊剂、连接结构体及连接结构体的制造方法
CN103748977A (zh) 部件安装印刷电路基板及其制造方法
CN107735909A (zh) 各向异性导电膜和连接结构体
CN107431294A (zh) 各向异性导电性膜及连接构造体
CN108475558A (zh) 各向异性导电膜、其制造方法和连接结构体
CN101238763B (zh) 导电图案的形成方法及布线基板
CN101848605B (zh) 电子元器件接合方法及电子元器件
CN101853794B (zh) 电子元器件接合方法和凸点形成方法及其装置
TWI736072B (zh) 封裝結構與其形成方法
CN103098191B (zh) 电子元器件安装体、电子元器件及基板
WO2008015853A1 (en) Semiconductor device, and process and apparatus for manufacturing of electronic circuit
CN104037155A (zh) 模块及该模块的制造方法、以及具有该模块的电子装置
DE112008000743B4 (de) Leistungsmodul und Wechselrichter für Fahrzeuge
KR102251441B1 (ko) 접속 구조체
JP2019033060A (ja) フィラー含有フィルム
CN109994433A (zh) 半导体装置封装
CN114502685B (zh) 连接体的制备方法、各向异性导电接合材料及连接体
WO2023189416A1 (ja) 導電フィルム、接続構造体及びその製造方法
CN113056844B (zh) 各向异性导电膜、连接构造体、连接构造体的制造方法
JP6099303B2 (ja) 電子部品の接合条件決定方法
JP2020123635A (ja) 半導体装置
WO2021157490A1 (ja) 接続体の製造方法及び接続体
JP6746942B2 (ja) 異方導電性フィルム及び接続構造体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140416

Termination date: 20180323

CF01 Termination of patent right due to non-payment of annual fee