CN102376690A - 电子组件和制造电子组件的方法 - Google Patents

电子组件和制造电子组件的方法 Download PDF

Info

Publication number
CN102376690A
CN102376690A CN2011102403164A CN201110240316A CN102376690A CN 102376690 A CN102376690 A CN 102376690A CN 2011102403164 A CN2011102403164 A CN 2011102403164A CN 201110240316 A CN201110240316 A CN 201110240316A CN 102376690 A CN102376690 A CN 102376690A
Authority
CN
China
Prior art keywords
electronic building
building brick
coloured particle
pattern
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102403164A
Other languages
English (en)
Inventor
松丸康浩
小川健太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102376690A publication Critical patent/CN102376690A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Image Analysis (AREA)

Abstract

本发明涉及电子组件和制造电子组件的方法。为了解决技术问题，提供了一种电子组件，该电子组件具有在暴露表面上方形成的认证图案，其中，认证图案包括包含树脂的基体部分和具有能够在基体部分中识别的色调的有色颗粒，并且有色颗粒分散在基体部分中以形成点状图案。

Description

电子组件和制造电子组件的方法
本专利申请基于日本专利申请No.2010-183363，其内容以引用的方式并入本文。
技术领域
本发明涉及电子组件和制造电子组件的方法。
背景技术
作为诸如半导体器件的电子组件的个体认证或可追溯技术，存在如(例如)日本未经审查的专利公开No.2007-242973中描述的技术，其中，自然出现的图案被用作认证信息。
日本未经审查的专利公开No.2007-242973描述了一种半导体器件，其结构为：半导体电路被密封树脂密封并且在表面上设置独特的杂色图案。另外，描述下述制造方法作为制造这种半导体器件的方法。也就是说，描述了两种料片(tablet)(具有第一色调(hue)的第一料片和具有第二色调的第二料片)交替容纳在容器(pot)中作为密封材料，并且被推入分割模具的腔体中；在被推入腔体中的同时，第一料片的熔融物和第二料片的熔融物混合使得自然地出现流动的图案，并且流入分割模具的腔体中；此后，熔融物被固化，使得由第一料片构成并具有第一色调的第一密封部分和由第二料片构成并具有第二色调的第二密封部分在密封表面上形成杂色图案。由于按以上方式形成的杂色图案是不规则的，因此杂色图案是难以伪造的并且是唯一的，因此能够分别地识别半导体器件。
同时，描述了由于树脂材料即使在加热从而熔融时具有高粘度，因此第一料片的熔融物和第二料片的熔融物混合，但是没有均匀地熔融并混合。另外，作为用于区分第一色调和第二色调的方法，描述的方法是在各料片中包括不同含量的炭黑或者将不同的颜料或染料混合到各料片中。
发明内容
日本未经审查的专利公开No.2007-242973中描述的技术具有以下问题。
在由杂色图案的一部分构成的第一密封部分中，具有第一色调的有色材料以预定密度分散，使得第一密封部分呈现预定色调。另外，在由杂色图案的其它部分构成的第二密封部分中，具有第二色调的有色材料以预定密度分散，使得第二密封部分呈现预定色调。
在此，当如日本未经审查的专利公开No.2007-242973中描述的技术那样，第一料片和第二料片同时容纳在容器中并且同时被推入模具中以形成杂色图案时，认为在第一密封部分和第二密封部分之间的边界附近，包括在第一料片中的有色材料和包括在第二料片中的有色材料混合在一起。在这种情况下，变得难以识别第一密封部分和第二密封部分之间的边界。当这样的杂色图案用作认证图案时，由于精确识别杂色图案的精确度差，结果，担心的是，认证的精确度将变低。
在第一实施例中，提供了一种电子组件，所述电子组件具有形成在暴露表面上的认证图案，其中，认证图案具有包含树脂的基体部分和具有能够在基体部分中识别的色调的有色颗粒，并且有色颗粒分散在所述基体部分中以形成点状图案。
在本发明的电子组件中，由分散在基体部分中的有色颗粒构成的点状图案用作认证图案。因此，不存在变得难以识别基体部分和有色颗粒之间的边界的情况。结果，能够提高认证的精确度。
在第二实施例中，提供了一种制造电子组件的方法，其中，包括构成用作认证图案的点图案中的点的有色颗粒的树脂在所述电子组件上流动并固化，从而固定有色颗粒。
在第三实施例中，提供了一种制造电子组件的方法，所述方法包括下述处理：提供电子组件，该电子组件具有包含树脂的基体部分和具有能够在基体部分中识别的色调的有色颗粒，其中有色颗粒分散在基体部分中以形成点状图案；拍摄认证图案；以及保存拍摄的认证图案的静态图像数据。
根据本发明的制造电子组件的方法，能够制造如上所述的本发明的电子组件。
根据本发明，实现了一种电子组件，该电子组件具有位于暴露的表面上的能够被以足够的精度认证的认证图案。
附图说明
根据以下结合附图对某些优选实施例的描述，本发明的以上和其它目的、优点和特征将更清楚，在附图中：
图1A和图1B是示意性示出根据实施例的电子组件的示例的视图。
图2是示出制造根据实施例的电子组件的方法的示例的流程图。
图3是示意性示出根据实施例的电子组件的示例的视图。
图4是示意性示出根据实施例的电子组件的示例的视图。
图5是示意性示出根据实施例的电子组件的一部分的示例的视图。
图6是示意性示出根据实施例的电子组件的一部分的示例的视图。
图7是示意性示出根据实施例的电子组件的一部分的示例的视图。
图8是示意性示出根据实施例的电子组件的一部分的示例的视图。
图9是示出制造根据实施例的电子组件的方法的示例的流程图。
图10是示意性示出根据实施例的电子组件的示例的视图。
图11是示意性示出根据实施例的电子组件的示例的视图。
图12是示意性示出根据实施例的电子组件的示例的视图。
具体实施方式
现在，将参照示例性实施例描述本发明。本领域的技术人员将认识到，能够使用本发明的教导完成许多替代实施例并且本发明不限于为了说明目的而示出的实施例。
将参照附图详细描述本发明的实施例。全部以下结构视图示意性示出本发明的实施例，并且除非另外描述，根据本发明的结构的尺寸不由附图上的组件的比例来指定。另外，类似的组件被赋予类似的附图标记并且将不再重复其描述。
<实施例1>
将使用图1A和图1B描述根据本实施例的电子组件的结构。图1A是示意性示出实施例的电子组件的平面图，并且图1B是示意性示出实施例的电子组件的剖视图。
首先，将描述对于根据实施例的电子组件的介绍。
本实施例的电子组件是具有下述结构的半导体器件：安装在基板1上的半导体芯片2由密封材料密封。在本附图中所示的示例中，半导体芯片2通过倒装芯片法安装在基板1上，但是可以使用键合引线进行安装。由密封材料构成的密封部分3包括包含树脂的基体部分4和分散在基体部分4中的有色颗粒5。下文中，本实施例的构成密封部分3的材料将被简称为“密封材料”。当密封半导体芯片时，即，当处于熔融状态的密封材料被注入基板1上的预定位置时，自然地形成有色颗粒5的分散状态。有色颗粒5的色调能够在基体部分4中被识别出来，并且在密封部分3的顶表面(参照图1A)上形成点状图案。同时，尽管未示出，但是有色颗粒5可以在密封部分3的侧表面上形成点状图案。
根据实施例的电子组件具有形成在由密封材料构成的密封部分3的顶表面和侧表面上的暴露表面(密封表面)上的认证图案。也就是说，密封部分3的顶表面和侧表面上的暴露表面(密封表面)上形成的点状图案用作认证图案。同时，所有的暴露表面都可以用作认证图案，或者暴露表面的一部分(例如，仅顶表面、仅一个侧表面、或仅顶表面或侧表面的一部分)可以用作认证图案。
接着，将描述构成实施例的电子组件的各组件。
基板1和半导体芯片2可以具有任何构造，因此没有特别的限制。因此，在此将不描述基板1和半导体芯片2。
基体部分4能够由一般在密封半导体芯片时使用的材料(下文中被称为“一般密封材料”)构成。例如，基体部分4可以包括(1)基体树脂(环氧树脂、丙烯酸类树脂、聚酰亚胺树脂或其它聚合物树脂)、(2)填充物(二氧化硅等)、(3)有色材料(炭黑等)和(4)各种添加剂(反应速度控制剂、离子捕获剂、用于改进引线框架和芯片之间的粘附性的组分等)。在此，包括以上材料(1)至(4)的基体部分4只是示例，并且基体部分4可以包括其它材料或者可以不包括材料(1)至(4)中的一些。另外，材料(1)至(4)的以上示例(括号中的)只是示例，因此，能够根据现有技术使用任何材料。同时，一般密封材料和构成实施例的密封部分3的密封材料的区别在于包括了有色颗粒5，这将在以下进行描述。
有色颗粒5任意分散在基体部分4中并且具有能够在基体部分4中识别出的色调。也就是说，分散在基体部分4中的有色颗粒5形成点状图案，并且点状图案用作认证图案。
在此，关于由有色颗粒5形成的点状图案，即认证图案，对于认证处理期望的是，能够用照相机拍摄有色颗粒5的分散状态。在此，可以相同的放大倍数或预定的放大倍数执行通过照相机的拍摄。然而，考虑到通用性，期望能够用照相机以较低的放大倍数拍摄的构造。为此，有色颗粒5的直径期望等于或大于1μm，优选地等于或大于10μm。当有色颗粒5的直径等于或大于10μm时，能够可视地确定是否存在具有与周围部分大的对比度差的点，这能够显著减少对于认证的限制或阻碍。由于不需要用于认证处理的专用装置，因此具有在产品投放市场后增加认证频率的效果，由此能够显著提高当在市场中存在假冒产品时的检测灵敏度。当颗粒的直径小于上述值时，变得难以识别点状图案中的有色颗粒5的分散状态，并且因此需要用照相机以高放大倍数进行拍摄。
另外，有色颗粒5的直径期望等于或小于100μm，优选地等于或小于60μm。当半导体芯片2由密封材料密封时，自然地形成有色颗粒5的随机分散状态，但是，当有色颗粒5的直径大于上述值时，担心的是，变得难以获得有色颗粒5的随机分散状态。
同时，有色颗粒5的直径可以基本上相同，或者可以不同。当具有不同直径的有色颗粒5共存于基体部分4中时，密封部分3的密封表面(暴露表面)上形成的点图案中的点变得可能具有各种尺寸，因此，点状图案的变化增加。也就是说，认证图案的变化的数量增加，由此变得能够将本发明应用于在多个电子组件上形成认证图案的实施例。
关于颗粒的以上直径，通过将其上形成认证图案的区域的尺寸设置成等于或大于2mm2，并且优选地等于或大于4mm2，变得能够分别地识别数百万产品。另外，通过将其上形成认证图案的区域的尺寸设置成等于或小于400mm2，能够减小认证相关处理中的负荷，同时，可以将本发明应用于小尺寸的产品。
此外，其中形成认证图案的区域中存在的有色颗粒5(点)的比例期望等于或高于0.05颗粒/mm2，并且优选地等于或高于0.5颗粒/mm2。当比例变得比上述值小得多时，能够从点状图案获得的信息量变小，因此变得难以使用有色颗粒5作为用于识别多个产品的认证图案。在此，能够从点状图案获得的信息是指用于识别各点状图案(各电子组件上形成的点状图案)的信息，即，用于认证的信息，所述信息可以被视为例如点的数量、多个点的位置关系(例如：多个指示两个点之间的位置关系的矢量的信息)、从各点观察到的尺寸或形状、当有色颗粒5包括具有多个色调的有色颗粒时的点的颜色等。同时，在此描述的一系列信息只是示例，并且从用于认证的点状图案(认证图案)获得的信息不限于此。
同时，当存在比例太高时，变得难以检测个体产品之间的差异，尤其是当以低放大倍数观察有色颗粒时，并且因此，通过将存在比例设置成等于或低于3颗粒/mm2，特别地设置成等于或低于1颗粒/mm2，能够以一定的精确度或更高的精确度可视地识别各产品。另外，当基体树脂包含诸如二氧化硅的填充物时，即使通过使添加到基体树脂的有色颗粒的量(重量比)小于填充物的量，也能够获得相同的效果，从而防止添加的量过量。另外，通过使有色颗粒5和基体树脂之间的色调对比度差大于二氧化硅和基体树脂之间的色调对比度差，能够获得高可见性，即使在包含二氧化硅的树脂中，这种高可见度也几乎不受二氧化硅的影响。
在此，例如，作为控制存在比例的手段，可以考虑调节密封材料中的有色颗粒5的含量的手段。作为另一手段，还可以考虑使用有色颗粒的粒径分布来执行控制的手段。认为随着颗粒的直径减小或具有小的直径的颗粒的比例增加，存在比例增加。同时，从各产品之间的特性的差异的观点，期望存在比例在同一产品中处于特定的差异范围内，但是在同一个体产品中的不同区域之间，存在比例可以在一定程度上变化。例如，当密封部分3的表面被分成面积为4mm2的多个部分时，如果在同一个体产品中的不同部分之间，存在比例的差等于或高于20％，则能够不仅使用有色点的位置或尺寸还可以使用有色点的数量来进行识别，因此在认证过程中显著提高了数据检测效率。
接着，在密封部分3中的密封表面(暴露表面)上的有色颗粒所占的面积比例(下文中被称作“着色比”)期望等于或低于30％，优选地等于或低于10％，并且进一步优选地等于或低于4％。当密封表面中的有色颗粒5所占的面积增加时，担心的是，特性(例如，在红外加热期间的吸热特性)将在密封表面上局部地变化。具体来讲，当有色颗粒5密集地聚集在一些区域中而在其它区域中几乎不存在有色颗粒5时，担心的是，在这些区域之间会出现特性(例如，红外加热期间的吸热特性)的差异。因此，希望着色比被设置为以上的数值范围内。在此，能够通过调节有色颗粒5的直径和存在比例来控制着色比。
此外，有色颗粒5的色调没有特别的限制，只要有色颗粒5能够在基体部分4中被识别出即可，并且能够根据基体部分的色调选择任何色调。然而，希望选择与基体部分4的色调的对比度差较大的色调。如此，分散在基体部分4中的有色颗粒5的识别性质得以改进。例如，当基体部分4是黑色时，有色颗粒5可以是白色。在此，希望有色颗粒5的可见光的反射率大于基体部分4的可见光的反射率。这样，能够高精确度地识别基体部分4中的有色颗粒5。当在认证图案(密封部分3中的暴露表面)上标记批号等时，希望考虑批号等的颜色来确定有色颗粒5的色调。另外，有色颗粒5可以包括具有不同色调的两种或更多种有色颗粒。
如上所述的有色颗粒5可以是包括树脂的颗粒状物质(下文中被简称为“颗粒物质”)或者可以是颜料。颗粒物质可以包括有色材料，或者当树脂具有想要的色调时可以不包括有色材料。包括有色材料的颗粒物质可以是通过混合树脂和有色材料而形成的物质，或者可以是使用树脂或无机物质形成的并且其表面的一部分或全部涂覆有包括有色材料的层的颗粒物质。这里，有色材料没有特别的限制，只要有色材料具有期望的所需性能，诸如想要的色调或足以经受密封处理中的加热的高的耐热性，并且能够使用任何种类的有色材料，诸如颜料或染料(包括荧光染料)。
同时，颗粒物质可以包括与基体部分4中包括的基体树脂一样的树脂(环氧树脂、丙烯酸类树脂、聚酰亚胺树脂或其它聚合物树脂)。这样，颗粒物质(有色颗粒5)和基体部分4具有类似的特定比重，因此颗粒物质(有色颗粒5)容易分散在基体部分4中。另外，颗粒物质的形状可以不仅是球形而且可以是诸如圆柱形的柱形或者是纤维状的。在除了球形之外的任何形状的情况下，最大直径被视为颗粒直径。这样，密封部分3中的密封表面(暴露表面)上形成的点的形状变得多样，因此，能够从点的形状获得的认证信息的量增加。
在此，将描述根据实施例的电子组件的作用和效果。
(1)本实施例的电子组件的结构为：安装在基板1上的半导体芯片2由密封材料密封，并且当半导体芯片2被密封时形成在密封表面(暴露表面)上的点的形状被用作认证图案。
根据认证图案，能够获得成认证图案中的点的状态，即点的数量、多个点的位置关系(例如，多个指示两个点之间的位置关系的矢量的信息)、当有色颗粒5包括具有多个色调的有色颗粒时的点的颜色或当有色颗粒5的形状为圆柱形等时的点的形状的信息，并且能够使用以上一条或多条信息作为认证信息。由于在半导体芯片2被密封的同时有色颗粒5自然地分散在基体部分4中时形成点的状态，因此对于各个产品来说，状态都是不同的。因此，能够使用点的形状作为认证图案。另外，由于难以人为伪造这样的点的状态，因此在防止伪造方面，该认证图案是极佳的。
(2)另外，在实施例的电子组件中，能够将基体部分4中分散的有色颗粒5构造为例如当在预定拍摄条件下用照相机拍摄认证图案时，在点状图案中能够识别有色颗粒。在这样的情况下，由于基体部分4和有色颗粒5之间的边界清晰，因此不存在如日本未经审查的专利公开No.2007-242973中描述的技术中那样的难以识别具有杂色图案的边界的情况。也就是说，容易精确地识别认证图案。结果，能够提高认证的精确度。
(3)另外，当如日本未经审查的专利公开No.2007-242973中描述的技术中那样在密封表面上形成由第一密封部分和第二密封部分组成的杂色图案时，担心的是，杂色图案将造成在各产品之间存在特性(例如，红外加热过程中的吸热特性)的差异。
具体来讲，担心的是，由于第一密封部分和第二密封部分之间的色调的差异，导致在第一密封部分所占的区域、第二密封部分所占的区域和其中第一密封部分和第二密封部分共存的区域之间，吸热特性将不同。在这种情况下，担心的是，在以上区域中具有不同分散状态的产品之间，在基板的安装回流的过程中，温度将有所不同。另外，即使在同一产品中，由于第一密封部分和第二密封部分之间的CTE和分布的差异，导致担心的是，在各个产品之间会出现翘曲形状的差异。
相反地，根据实施例的电子组件，通过适当调节有色颗粒5的直径和存在比例，能够充分减小密封部分3中密封表面(暴露表面)上由有色颗粒5占的比例(着色比)，同时有色颗粒5被固定于有色颗粒5能够用作认证图案的状态。另外，有色颗粒5在基体部分4中形成连续区域的机会低，并且替代地，有色颗粒5形成细小的单独颗粒，这些颗粒单独地存在于基体部分4中。因此，有色颗粒5的预定区域中的存在比例或在基体部分4中的位置变化不会在处理半导体器件中导致任何大的差别。
例如，即使在半导体器件的基板安装处理中的加热期间，半导体器件的吸热主要出现在占绝大部分面积的基体部分4中，有色颗粒5的局部影响因为区域较小而通过热传导在短时间内被平均化。另外，当考虑整个密封表面时，由于在各个产品之间有色颗粒的存在比例的差异小，因此在各个半导体器件之间，吸收的热量几乎相同。
即，根据实施例的电子组件，能够避免在日本未经审查的专利公开No.2007-242973中描述的技术中可能出现的问题。
(4)另外，由于日本未经审查的专利公开No.2007-242973中描述的技术使用具有不同颜色的多种树脂并且使用在将树脂注入到腔体中时自然形成的流动图案用于认证，因此担心的是，注入到腔体时的条件相同的各个产品可能包括在形成的图案中具有再现性的部分。
虽然通过制备其中容器-门之间的距离或者门的位置和形状对于各腔体来说不同的密封模具，即使以相同的注入(shot)(密封树脂的排出单位)中也能够从各腔体获得完全不同的图案，但是与随后注入(shot)中从同一腔体获得的图案相比，树脂的流动的差别并不大，因此形成的图案与前一注入(shot)中形成的图案类似(具有共性)。换言之，形成的认证图案既包括由于波动形成的图案又包括能够人为控制的图案。
在此，与诸如二维条形码的人工提供的ID(下文中被称为“人工ID”)不同，使用波动的认证信息(下文中被称为“波动ID”)的风险在于，可能意外地产生类似的ID。当如日本未经审查的专利公开No.2007-242973中描述的那样使用具有再现性的图案时，这种风险变大。
另外，当为了降低这种风险而以更严格的方式获得图案并且增加ID信息量时，负荷的增加不容忽视，尤其是在需要执行非常大量的认证的电子组件的认证系统中。
此外，从包括再现性的图案获得的各个产品认证信息(下文中被称为“ID”)可能包括各个产品的认证不需要的(能够不使用)的信息，这也增加了认证系统的负荷。例如，当从获得的图案中挑出三个特征点用于图案匹配并且其中一个点基本上是特定源组(从同一腔体制造的各产品)中的公共点时，这一点实际上不能用于认证。尽管存在以上事实，但该信息被包括在ID信息中，使得认证精确度降低，或者特征点的数量需要增加以使得即使在这种情况下也能够进行认证，这导致单个数据的大小增加。
相反地，根据实施例的电子组件，使用颗粒(有色颗粒)形成认证图案，因此难以人工控制认证图案中各有色颗粒的位置或大小，并且分布中不存在再现性。
当使用诸如流动形状的多个颗粒的密度等形成的区域用作认证手段时，由于如以上现有技术中描述的树脂容器中料片的放置方式或者模具的形状，导致认证手段包括再现性，但是认证区域中各个颗粒的分布很少受以上因素影响并且基本上不能控制，因此能够从认证图案中排除具有再现性的部分。
(5)同时，希望有色颗粒的红外线吸收率小于基体部分4的红外线吸收率。通过采用这种构造，能够在红外加热期间抑制有色颗粒5的分布的影响。
(6)另外，可以通过在密封之后(在固化基体树脂之后)对密封表面(暴露表面)的一部分或全部执行抛光、切割、喷砂、蚀刻、使用激光的处理等以去除表面层来形成认证图案。在密封状态下，仅在没有接触模具的点暴露有色颗粒5；然而，通过在密封之后将密封表面(暴露表面)至少去除有色颗粒5最大直径的十分之一并且优选地五分之一或更厚的厚度，能够增加从密封表面暴露有色颗粒5的几率。在使用该手段的情况下，即使在密封材料中减少有色颗粒5的含量时，也能够获得具有足量认证信息的认证图案。去除的深度没有上限，只要该深度不大于有色颗粒5分散的深度即可，但是如果去除的量超过需要量，则导致反曲行为的变化，因此去除的深度的上限优选地等于或小于有色颗粒5的最大直径的100倍，并且优选地等于或小于10倍。
(7)另外，当通过在密封之后抛光密封表面(暴露表面)来获得认证图案时，在暴露表面上，有色颗粒的截面形状的直径和形状变得多样，因此，能够增加认证信息。
(8)此外，当通过在密封之后抛光密封表面(暴露表面)来获得认证图案时，暴露的有色颗粒5的曲率半径变得大于未暴露的有色颗粒5的曲率半径。通过增加表面上暴露的认证图案的平坦度，能够获得更高的认证精确度。
(9)同时，当密封表面(暴露表面)的“一部分”用作认证图案时，实施例的电子组件可以具有附于密封表面(暴露表面)的用于指定密封表面(暴露表面)中存在的认证图案(下文中称为“对准标记”)的信息。对准标记的具体示例没有具体的限制，并且可以是例如围绕预定区域的框或用于指定预定区域的标记(诸如字母“L”或“十字”标记的标记)。附着这种对准标记，能够有效指定认证图案，因此，能够利用较少的设施和很少的存储负荷有效率地获得认证图案或者执行认证处理。同时，可以通过诸如激光标记或打印的手段形成对准标记，这些标记在密封树脂时提供了相对于模具的突起和凹陷。对准标记可以形成在与认证图案所处的区域相同的区域中，并且可以形成为高于认证图案的表面。在这种构造中，通过使其中形成认证图案和对准标记的区域形成为形成凹陷部分，能够使用对准标记作为认证图案的保护部分。
(10)另外，实施例的电子组件可以在密封表面(暴露表面)上具有标记。能够在标记的区域被遮盖的状态下或者即使当包括标记的区域时进行认证。此外，还能够使用标记作为对准标记。本实施例的特征还在于，当在半导体器件的表面上存在标记时，与日本未经审查的专利公开No.2007-242973中描述的技术相比，标记的区域的可视性极佳。
(11)同时，本实施例不限于其中点状图案形成在具有球栅阵列(BGA)的密封表面上的实施例，并且能够是其中点状图案形成在具有四方扁平封装(QFP)等的密封表面上并且用作认证图案的实施例。另外，点状图案可以形成在布线基板中的阻焊层上或者芯片表面的保护膜上。在使用自然波动的图案的情况下，即使在同一制造规划中，也能够形成几乎无限数目的认证信息，并且不需要专门的处理。
(12)另外，由于本实施例在电子组件的暴露表面上具有认证图案(点状图案)，因此，光学认证的可操作性极佳。另外，由于认证图案存在于容易看到的地方，因此当产品被伪造时，容易检测到伪造。
(13)此外，在本实施例中，由于形成在起预定作用的电子组件的一部分(例如，用于密封半导体芯片的密封部分)上的点状图案用作认证信息，因此难以在不丧失电子组件功能的情况下损坏认证图案。也就是说，当认证图案损坏时，可能丧失电子组件的一部分的功能。因此，期望的效果是抑制损坏认证图案的行为，进而提高安全性。具体来讲，当构成认证图案的树脂直接接触诸如芯片或布线的功能部分或者功能部分被构成认证图案的树脂从两个或更多方向挤压时，难以损坏或更换认证图案同时保持功能部分的功能。
(14)另外，通过组合认证信息，诸如芯片、基板或密封树脂，能够构建从半导体的组装到运输的全面可追溯性或者包括各组成构件的组合信息的可追溯信息。
(15)此外，由于形成在密封表面上的点状图案用作认证图案，因此能够简单地通过改变密封处理中使用的材料来形成认证图案，这能够降低成本并且将处理次数减少到最少。
(16)另外，由于认证者难以检测认证图案是可控的再现图案还是利用自然波动形成的图案，因此存在的风险是：具有再现图案的产品在图案包括不规则形状的近似特征部分时可能被确定为同一产品。对于系统来说能够同样如此，并且当近似图案(例如，从同一腔体形成的产品中的图案)和不具有再现性的图案(从不同腔体形成的产品中的图案)共存时，如果前者和后者之间的差异被用作标准，则属于前者情况的单独的各产品可能被误识别为同一产品的风险增加。当前者和后者之间的差异用作标准时，认证效率降低。当差异是颗粒的分布时，各产品之间的差异变化小，因此能够最小化这种类型的误识别风险或效率降低。
(17)另外，由于认证图案是分散的单个颗粒，因此不存在规则形和再现性。在如日本未经审查的专利公开No.2007-242973中那样由于密封腔体或树脂排列而导致认证图案包括例如再现性的情况下，存在着即使其它部分的图案中存在差异时由于再现图案的特征而导致产品被识别为同一产品的增加的风险，但是能够通过排除再现性来抑制这种风险。
(18)具体来讲，优选地，在树脂层中包括颗粒直径为10μm至100μm的有色颗粒，并且优选地调节添加的有色颗粒5的量，以在树脂层的认证表面上形成区域，在这些区域中观察到由有色颗粒5构成的点图案的密度为0.05颗粒/mm2至3颗粒/mm2。
即使当将认证区域的面积抑制为相对较小时，也能够充分地确保通过减小有色颗粒5的颗粒直径产生的随机图案和由有色颗粒5产生的点图案的变化数量；然而，另一方面，从认证负荷或数据量的观点，希望观察分辨率(像素的数量)为特定水平或更低，极端地减小每个像素的面积并不是优选的。此时，随着点图案的密度增加，在一个像素中包括多个点图案的几率增加，因此需要使用包括的点图案的数量的模拟确定，这可能导致认证精确度降低。因此，关于有色颗粒5的直径，能够优选地通过调节添加的有色颗粒5的量以在树脂层的认证表面上形成下述区域来同时满足图案的多样性(随机图案中变化的数量)和认证的精确度，在所述区域中观察到由有色颗粒5构成的点图案的密度为0.05颗粒/mm2至3颗粒/mm2。
接着，将使用图2的流程图描述制造实施例的电子组件的方法示例。同时，在此描述的制造方法只是示例，实施例的电子组件不限于通过以上制造方法制造的组件。
如图2中所示，制造根据实施例的电子组件的方法包括基板安装处理S10、密封材料加热处理S20和固化处理S30。在此，该方法还可以包括暴露表面形成处理S40。
在基板安装处理S10中，其上安装有多个半导体芯片2的基板1安装在密封模具中。这个处理能够根据现有技术来实现。
在基板安装处理S10之后执行密封材料加热处理S20，在密封材料加热处理S20中，加热注入到容器中的包括密封树脂和有色颗粒5的密封材料。在此，密封树脂的类型没有特别的限制，并且能够使用用作一般密封材料的基体树脂的树脂，诸如环氧树脂。密封材料还可以包括填充物(二氧化硅等)、有色材料(炭黑)和各种添加剂(反应速度控制剂、离子捕获剂、用于改进引线框架和芯片之间的粘附性的组分等)。
同时，在密封树脂熔融而有色颗粒5没有熔融的条件下执行密封材料加热处理S20。能够通过调节加热温度或设计有色颗粒5来实现这种条件。作为满足密封树脂熔融而有色颗粒5没有熔融的条件的有色颗粒5的设计，可以考虑下述设计：选择熔点高于密封温度(大约230℃)的材料作为有色颗粒5中包括的树脂，或者即使当树脂与作为基体树脂的树脂属于同一类型时，使用包括比基体树脂更固化的热固性树脂。
在密封材料加热处理S20之后，执行固化处理S30，在固化处理S30中，被加热并因此熔融的物质在压力作用下流动，并且在其中安装有其上安装了半导体芯片的基板1的密封模具中固化。由此，半导体芯片2被密封，同时，在密封部分3的密封表面(暴露表面)上形成点状图案。
在固化处理S30之后，执行暴露表面形成处理S40，在暴露表面形成处理S40中，去除熔融物质的固化物质(密封部分3)的暴露表面，并且形成由固化物质(密封部分3)构成的第二暴露表面。去除暴露表面的手段没有特别的限制，并且能够使用诸如抛光、切割、喷砂或蚀刻的手段。通过进行该处理，能够使用通过去除暴露表面获得的第二暴露表面作为认证表面。在这种情况下，在密封部分3的密封表面(暴露表面)中存在有色颗粒5的几率增加，并且密封表面(暴露表面)中的有色颗粒5的形状或表面形状的直径变得多样。也就是说，在认证图案中存在有色颗粒5的几率增加，并且认证图案中的形状或表面形状的直径变得多样。结果，能够增加能够从认证图案获得的信息量。
同时，该方法还可以包括在暴露表面形成处理S40之后选择性去除第二暴露表面并且在第二暴露表面上形成突起和凹陷的处理。能够通过在第二暴露表面上的预定位置扫描激光的手段等实现该处理。还能够在固化处理S30之后执行该处理。在这种情况下，期望的是，不执行暴露表面形成处理S40。
此后，基板1被划分为每个基板具有一个半导体芯片2。
这样，根据制造本实施例的电子组件的方法，能够制造具有如上所述的极佳作用和效果的电子组件。
接着，将详细描述制造本实施例的电子组件的方法示例。
首先，将描述制备密封材料的处理。
作为有色颗粒5，制备通过在环氧树脂中混合白色颜料(例如，Ti、Sr、Zn、Pb、Cd等的氧化物等的化合物)然后使环氧树脂执行固化反应而获得的颗粒物质。由于颜料是氧化物等的化合物，因此颜料相对稳定，并且由于颜料被密封在树脂中，因此能够获得绝缘性质并且即使在电场中也能够抑制离子迁移等。构成颗粒物质的树脂不限于环氧树脂，并且可以是例如诸如丙烯酸类的树脂或聚酰亚胺的树脂，或者是表面涂覆有有色层的诸如二氧化硅的无机材料。有色颗粒5的形状没有特别的限制，并且可以是基本上球形的。这样，当密封有色颗粒时，能够确保流动性。例如，通过在空气中或者液体中固化将有色颗粒5形成为具有不同尺寸的球形，然后使其经过具有预定网目尺寸的筛子，从而获得预定尺寸和形状。可以通过在使有色颗粒形成为球形形状之后破坏有色颗粒来获得各种形状。
接着，形成包括所需体积比(例如，大约5％)的有色颗粒5的密封材料(料片形状)。除了有色颗粒5之外，密封材料包括作为基体树脂的基于环氧化物的密封树脂(在完成固化反应之前的环氧组分)、二氧化硅(SiO2)填充物、炭黑、其它添加剂等。例如，能够根据相关技术，例如通过混合材料然后使材料成为粉末或料片(形成为料片形状)来实现密封材料(料片形状)的形成。即使有色颗粒5的分布在混合过程中由于特定比重或颗粒直径而导致发生偏置，由于材料被制成粉末(有色颗粒5固定在每个粉末中)并且然后在混合之后制成料片，因此有色颗粒5宏观上几乎均匀地分布在整个树脂料片中。
接着，将描述使用密封材料密封半导体芯片2的处理。
首先，将多个半导体芯片2安装在基板1(BGA基板)上，基板1的电极和半导体芯片2通过布线等连接，然后将其上安装了半导体芯片2的基板1安装在密封模具中。接着，注入料片形的密封材料，然后在密封模具中的树脂容器中加热，使得树脂组分(基体树脂)变成具有粘度的熔融物质。此后，向容器施加压力，使得熔融物质流入在半导体芯片2的区域处由模具形成的腔体中。由于熔融物质具有一定的粘度并且在熔融物质流入时通过流动而被搅拌，因此熔融物质中包括的有色颗粒5随机分散。因此，对于每个半导体芯片2(各产品中的每一个)来说，即使半导体芯片2存在于同一基板2上，形成在半导体芯片2上的密封材料中的有色颗粒5的分布有所不同。
此后，执行热处理，以在基体树脂中继续环氧组分的固化反应，由此固化密封材料。也就是说，有色颗粒5被完全固定。
此时，一部分有色颗粒5被固定在有色颗粒5与模具接触的状态中，因此在从模具中取出物质之后变为暴露于由密封材料构成的密封部分3的表面上。替代地，有色颗粒5被薄薄地涂覆有基体树脂层。在这种状态下，存在能够通过其看到有色颗粒5的情况。
同时，不需要对于每个产品改变密封条件，并且即使当在相同条件下连续地执行密封工作时，通过诸如原始料片中的有色颗粒5的分布中的略微差异或者此后密封模具中流动的混乱的自然波动的作用，也能够在每个产品中获得有色颗粒5的随机分布。上述不需要为了提供不同的认证信息而改变制造条件的事实在制造大量相同产品的半导体器件的制造中是非常有利的。
在制备了电子组件之后，以预定放大倍数拍摄部分或全部暴露表面中存在的认证图案，其中电子组件中形成有认证图案，该认证图案包括包含树脂的基体部分4和具有能够在基体部分4中识别出的色调的有色颗粒5，并且在认证图案中，有色颗粒5分散在基体部分3中，以形成点状图案。例如，使用由装配了诸如CCD、CMOS传感器或透镜的光学系统的照相机构成的图像获得部分拍摄认证图案。同时，可以在对基板进行划分之前进行拍摄。在这种情况下，可以对每个半导体产品中的区域(在后面的处理中将划分的区域)或者同时对多个产品(例如，一个基板)进行拍摄，然后将获得的拍摄数据分离为用于每个产品的数据。在后一种情况下，同时获得基板中的位置信息，因此这对于可追溯性是优选的。
此后，获得的拍摄数据或从数据产生的代码被保存在服务器中作为电子组件的认证信息。另外，产品信息(产品名称、批号或处理历史信息)可以匹配到认证信息，然后被保存在服务器中。
同时，可以由电子组件的制造商执行拍摄认证图案并将其保存在服务器中作为制造电子组件的处理的一部分。替代地，不是电子组件的制造商的认证者可以获得其中形成有认证图案的电子组件，然后执行拍照并将其保存在认证图案的服务器中。
此后，通过诸如向认证者提供拍摄数据(或代码)使得认证者将拍照数据与待认证的各个产品的图案进行比较或者通过将从待确定的各个产品获得的拍摄数据与服务器中保存的拍摄数据进行比较的方法，能够指定各个产品是否是正品(各个产品的认证)或者能够指定待确定的各个产品是如何制造的(可追溯性)，即使对于已经商业上分销的电子组件，也是这样的。
<实施例2>
本实施例的电子组件与在实施例1的电子组件的不同之处在于在密封部分3的暴露表面上形成突起和凹陷不同。
图3是示意性示出本实施例的电子组件的示例的透视图。图中所示的电子组件具有以突起和凹陷以预定间距形成平行线的方式形成的突起和凹陷。通过具有这种构造，除了如实施例1中描述的作用和效果之外，能够增加能够用作认证图案的点状图案，并且变得难以伪造。
图4示出实施例的电子组件的另一个示例。图4A是示意性示出实施例的电子组件的示例的平面图，并且图4B是示意性示出实施例的电子组件的示例的截面剖视图。图4中所示的示例与图3中所示的示例相比，突起和凹陷的形状有所不同。
同时，图3和图4中所示的突起和凹陷只是示例，因此包括在实施例的电子组件中的突起和凹陷可以具有其它形状。
在此，使用图5至图8描述形成突起和凹陷的手段和使用各手段形成的突起和凹陷的构造。图5至图8是示意性示出实施例的电子组件的示例的一部分的截面剖视图。
图5是示出在形成凹陷部分之前的电子组件的外观的视图。在此，由附图标记A指示的有色颗粒5表示当观察(在图中从上到下的方向上观察)处于图中状态的电子组件的表面时观察到的有色颗粒5。
图6是示出使用诸如切片工艺的机械形成手段在图5状态中的电子组件上形成凹陷部分的外观的视图。在本图中的电子组件的情况下，能够观察到图5状态下不能观察到的有色颗粒5。也就是说，通过形成凹陷部分增加了构成电子组件的表面上的点状图案的点的数量。
图7是示出使用诸如干法蚀刻、湿法蚀刻或喷砂的手段在图5状态中的电子组件上形成凹陷部分的外观的视图。当使用上述手段时，能够通过选择降低选择的有色颗粒5的比例的条件来形成如图中所示的其中有色颗粒5作为突起保留在凹陷部分中的状态。即使在本图中的电子组件中，也能够观察到在图5的状态下不能观察到的有色颗粒5。也就是说，通过形成凹陷部分，增加了构成电子组件的表面上的点状图案的点的数量。
图8是示出通过以平行方式扫描激光来在图5的状态中的电子组件上形成凹陷部分的外观的视图。在此，图是垂直于扫描方向的截面视图。由于激光照射的面积相对较小，因此可以通过多次执行激光照射来形成想要的凹陷部分。同时，当使用上述手段时，能够通过调节选择率来形成如图中所示的有色颗粒5作为突起保留在凹陷部分中的状态。另外，还能够通过改变扫描的速度或次数来调节凹陷部分的深度。即使在本图中的电子组件中，也能够观察到在图5的状态下不能观察到的有色颗粒5。也就是说，通过形成凹陷部分，增加了构成电子组件表面上的点状图案的点的数量。
在图6至图8中所示的电子组件的情况下，能够通过改变观察点状图案的角度，例如拍摄点状图案的角度来获得不同的拍摄信息(认证图案)，因此优选地使用需要高认证特性或伪造障碍的认证图案。
同时，可以用透明树脂填充凹陷部分。这样，能够使用填充凹陷部分的透明树脂保护认证图案。另外，填充凹陷部分的透明树脂可以形成为预定突起形状，以用作用于观察认证图案的透镜。这样，认证图案的可视性得以改进，这是优选的。
<实施例3>
虽然实施例1的电子组件使用在电子组件中提供的现有组件的一部分，诸如由用于密封半导体芯片2的密封材料构成的密封部分3来形成认证图案(点状图案)，但是本实施例的电子组件与其的不同之处在于，认证图案(点状图案)附于电子组件中的任意位置之后。
首先，将使用图9中的流程图描述制造本实施例的电子组件的方法。
如图9中所示，制造根据本实施例的电子组件的方法包括电子组件制备处理S10、图案材料加热处理S20和固化处理S30。此外，该方法还可以包括暴露表面形成处理S40。
在电子组件制备处理S10中，制备电子组件。电子组件的类型没有特别的限制，并且可以制备任何类型的电子组件。
在图案材料加热处理S20中，加热包括将用作认证图案的基体的基体树脂和有色颗粒5的图案材料。有色颗粒5与实施例1中描述的有色颗粒5具有相同的构造。有色颗粒5具有能够在图案材料中识别出的色调。同时，图案材料可以例如与实施例1中描述的密封材料具有相同的构造。在基体树脂熔融而有色颗粒5没有熔融的条件下执行本处理中的加热。关于这种条件，能够使用与用于实施例1的密封材料加热处理S20中描述的条件相同的条件。
在图案材料加热处理S20之后，执行固化处理S30，其中被加热并因此熔融的物质在电子组件上流动并固化。例如，预定量的熔融物质在使用例如分配喷嘴时流动，然后固化在电子组件上的预定位置。在此，电子组件上熔融物质流入的位置是设计问题。例如，在电子组件制备处理S10中制备的电子组件具有在暴露表面上形成的凹陷部分，并且熔融物质可以流入凹陷部分中。
在固化处理S30之后，执行暴露表面形成处理S40，其中去除熔融物质的固化物质的暴露表面，并且形成由固化物质构成的第二暴露表面。由于本处理与实施例1中描述的暴露表面形成处理S40相同，因此本文中将不再描述该处理。
同时，该方法还可以包括在暴露表面形成处理S40之后选择性去除第二暴露表面并且在第二暴露表面上形成突起和凹陷的处理。能够通过其中在第二暴露表面上的预定位置扫描激光的手段等实现该处理。还能够在固化处理S30之后执行该处理。在这种情况下，希望不执行暴露表面形成处理S40。
根据制造本实施例的电子组件的方法，能够将具有如实施例1所述的作用和效果的认证图案(点状图案)附于所有电子组件。
在此，作为参考，将使用图10至图12描述本实施例的应用。
图12示出基板中的SR层的一部分开口并且图案材料流入开口中，从而形成认证图案。在图中，顶部的图是示意性平面图，底部的图是由示意性平面图中的虚线指示的位置的示意性截面视图。在基板制造处理中形成开口。同时，图案材料在开口中流动的时序没有特别的限制，因此图案材料可以在基板制造处理中或者在半导体制造处理中流动。同时，通过在安装芯片之前形成图案，能够使用用于在同一单个产品连接基板和芯片的图案。
流入图案材料的手段没有特别的限制，因此能够使用例如从喷嘴提供、打印或打印后的扫描的手段。同时，由于与密封材料所需的特性相比，图案材料所需的特性极其宽松，因此能够使用除了黑色之外的热塑性树脂或基体树脂。同时，还能够在图中采用没有布线的构造。在图中的构造的情况下，由于由图案材料构成的结构还用作布线保护层，从而窃启性质(同时损坏功能)得以改进。另外，通过使用机械强度高于阻焊剂的基体树脂，能够获得在想要去除认证树脂的同时还损坏SR层的效果。
图10示意性示出倒装芯片球栅阵列(FCBGA)。根据本实施例，在固化处理S30中，能够使熔融物质流动并固化于FCBGA上的任意位置，例如，图中由斜影线示出的位置，从而形成认证图案(点状图案)。
另外，如图11中所示，在固化处理S30中，可以通过使熔融物质在密封半导体芯片的密封部分的顶部或者引线的顶部流动并固化来形成认证图案(点状图案)。另外，如图11中所示，能够在电子组件上的预定位置(在图11的情况下，在密封部分的暴露表面)处形成凹陷部分，然后，在固化处理S30中，能够使熔融物质流动并固化于凹陷部分中，由此形成认证图案(虚线)。这样，构成认证图案的区域变得清晰。另外，稳定保持的认证图案的性质得以改进。也就是说，当通过使熔融物质在电子组件的平坦表面中流动并固化来形成认证图案时，固化物质形成突起部分，因此可能出现剥离等问题；然而，当在凹陷部分中形成认证图案时，不可能出现这种问题。
<实施例4>
认证图案可以是通过自然波动获得的颗粒的随机分散或者以有色颗粒5落在将要固化的密封树脂的表面上或与密封树脂的表面接触的模具上然后密封材料流动并固化于模具中的方式形成在电子组件上的点状图案。在这种情况下，由于有色颗粒以高密度分散在表面上，因此能够最小化整个电子组件的特性(反曲行为)的变化。
同时，在以上实施例中，对本发明进行以下描述。
一种电子组件，包括：
基体部分，其包括树脂，
有色颗粒，其具有能够在所述基体部分中识别出的色调并且其颗粒直径等于或大于10μm并且等于或小于100μm，
其中，所述有色颗粒分散以在所述基体部分的表面的至少一部分上形成点状图案，并且所述点状图案的密度等于或大于0.05颗粒/mm2并且等于或小于3颗粒/mm2。
显而易见，本发明不限于以上实施例，并且可以在不脱离本发明的范围和精神的情况下进行修改和变化。

Claims (20)

1.一种电子组件，所述电子组件具有形成在暴露表面上的认证图案，
其中，所述认证图案包括包含树脂的基体部分和具有在基体部分中能够被识别的色调的有色颗粒，并且所述有色颗粒分散在所述基体部分中以形成点图案。
2.根据权利要求1所述的电子组件，
其中，所述有色颗粒中的每一个的颗粒直径等于或大于1μm并且等于或小于100μm。
3.根据权利要求1所述的电子组件，
其中，所述有色颗粒以等于或大于0.05颗粒/mm2并且等于或小于3颗粒/mm2的密度存在于所述认证图案中。
4.根据权利要求1所述的电子组件，具有半导体芯片由密封材料密封的结构，其中，所述密封材料包括构成所述基体部分的树脂和所述有色颗粒，
其中，所述认证图案形成在由所述密封材料构成的密封表面上。
5.根据权利要求4所述的电子组件，
其中，对准标记附于由所述密封材料形成的表面。
6.根据权利要求1所述的电子组件，
其中，凹陷部分形成在所述电子组件中，并且所述认证图案形成在所述凹陷部分中。
7.根据权利要求1所述的电子组件，
其中，所述有色颗粒包括具有不同色调的两种或更多种有色颗粒。
8.根据权利要求1所述的电子组件，
其中，突起和凹陷形成在所述认证图案中。
9.根据权利要求1所述的电子组件，
其中，所述有色颗粒的可见光反射率大于所述基体部分的可见光反射率。
10.根据权利要求1所述的电子组件，
其中，所述认证图案的表面被抛光。
11.一种制造电子组件的方法，
其中，使包括构成将用作认证图案的点图案中的点的有色颗粒的树脂在所述电子组件中流动并且固化在所述电子组件上，从而固定所述有色颗粒。
12.根据权利要求11所述的制造电子组件的方法，包括：
制备电子组件；
加热包括基体树脂和有色颗粒的图案材料，所述基体树脂将变成所述认证图案的基体；以及
在加热所述图案材料的步骤之后，使被加热并因此熔融的物质在所述电子组件中流动并且固化在所述电子组件上，
其中，在加热所述图案材料的步骤中，在所述基体树脂熔融而所述有色颗粒没有熔融的条件下执行加热，并且
所述有色颗粒具有在所述图案材料中能够被识别的色调。
13.根据权利要求12所述的制造电子组件的方法，
其中，在制备所述电子组件的步骤中制备的所述电子组件中的暴露表面上形成凹陷部分，并且
在固化所述物质的步骤中，熔融的物质流入所述凹陷部分中。
14.根据权利要求12所述的制造电子组件的方法，
其中，所述有色颗粒包括树脂，并且
所述基体树脂和所述有色颗粒中包括的树脂是相同的树脂。
15.根据权利要求11所述的制造电子组件的方法，包括：
将其上安装了半导体芯片的基板安装在密封模具中；
在安装基板的步骤之后，加热包括密封树脂和有色颗粒的密封材料，所述密封树脂和所述有色颗粒已经被注入在容器中，并且
在加热密封材料的步骤之后，被加热并因此熔融的物质由于压力而在所述密封模具中流动并且固化在所述密封模具中，
其中，在加热密封材料的步骤中，在所述密封树脂熔融而所述有色颗粒没有熔融的条件下执行加热，并且
所述有色颗粒具有在所述密封材料中能够被识别的色调。
16.根据权利要求15所述的制造电子组件的方法，
其中，所述有色颗粒包括树脂；并且
所述密封树脂和所述有色颗粒中包括的树脂是相同的树脂。
17.根据权利要求12所述的制造电子组件的方法，还包括：
在固化所述物质的步骤之后，去除熔融的物质的固化的物质的暴露表面，并且形成由所述固化的物质构成的第二暴露表面。
18.根据权利要求12所述的制造电子组件的方法，还包括：
在固化所述物质的步骤之后，选择性地去除所述熔融的物质的固化的物质的暴露表面，并且在所述暴露表面上形成突起和凹陷。
19.根据权利要求17所述的制造电子组件的方法，还包括：
在形成暴露表面的步骤之后，选择性地去除所述第二暴露表面，并且在所述第二暴露表面上形成突起和凹陷。
20.一种制造电子组件的方法，包括：
制备具有认证图案的电子组件，所述认证图案包括包含树脂的基体部分和具有在所述基体部分中能够被识别的色调的有色颗粒，并且在所述认证图案中，所述有色颗粒分散在所述基体部分中以形成点图案，
拍摄所述认证图案，并且
保存拍摄的认证图案的静态图像数据。
CN2011102403164A 2010-08-18 2011-08-18 电子组件和制造电子组件的方法 Pending CN102376690A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-183363 2010-08-18
JP2010183363A JP2012043953A (ja) 2010-08-18 2010-08-18 電子部品および電子部品の製造方法

Publications (1)

Publication Number Publication Date
CN102376690A true CN102376690A (zh) 2012-03-14

Family

ID=45593407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102403164A Pending CN102376690A (zh) 2010-08-18 2011-08-18 电子组件和制造电子组件的方法

Country Status (3)

Country Link
US (2) US8357935B2 (zh)
JP (1) JP2012043953A (zh)
CN (1) CN102376690A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104520899A (zh) * 2012-06-22 2015-04-15 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN111326483A (zh) * 2018-12-17 2020-06-23 安世有限公司 半导体芯片级封装件和方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6406513B2 (ja) * 2012-06-22 2018-10-17 日本電気株式会社 照合方法、照合システム、装置、照合装置及びプログラム
US10235593B2 (en) 2013-03-12 2019-03-19 Nec Corporation Identification method, identification system, identification apparatus, and program
US9760771B2 (en) 2013-04-04 2017-09-12 Nec Corporation Identification method, identification system, matching device, and program
WO2014163014A1 (ja) * 2013-04-04 2014-10-09 日本電気株式会社 識別システム、識別方法、照合装置及びプログラム
US10262427B2 (en) * 2014-09-01 2019-04-16 Nec Corporation Determination method, determination system, determination device, and program
JP6712453B2 (ja) * 2015-10-16 2020-06-24 富士フイルム株式会社 拡張現実提供システム及び方法、情報処理装置、並びにプログラム
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
JP6802672B2 (ja) * 2016-08-31 2020-12-16 太陽誘電株式会社 受動電子部品
US10522526B2 (en) * 2017-07-28 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. LTHC as charging barrier in InFO package formation
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1044650A (ja) * 1996-08-05 1998-02-17 Otax Kk データキャリア
JP2002103777A (ja) * 2000-09-28 2002-04-09 Kyodo Printing Co Ltd 偽造防止用印刷物及びその製造方法
JP2007242973A (ja) * 2006-03-09 2007-09-20 Nec Electronics Corp 半導体装置、および、その製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102932A (ja) * 1997-07-30 1999-04-13 Seiko Epson Corp Ｉｃ実装構造、液晶装置及び電子機器
JP2000222615A (ja) * 1998-11-27 2000-08-11 Nittetsu Mining Co Ltd 真偽判別方法、真偽判別対象物および真偽判別装置
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
TW528874B (en) * 2000-10-26 2003-04-21 Nec Electronics Corp Non-destructive inspection method
JP2002134660A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
US7022588B2 (en) * 2001-10-09 2006-04-04 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic component and electronic component obtained by means of said method
US7063924B2 (en) * 2002-12-20 2006-06-20 Eastman Kodak Company Security device with patterned metallic reflection
JP4467318B2 (ja) * 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US20090045360A1 (en) * 2007-08-13 2009-02-19 Xerox Corporation Quantum dot-based luminescent marking material
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1044650A (ja) * 1996-08-05 1998-02-17 Otax Kk データキャリア
JP2002103777A (ja) * 2000-09-28 2002-04-09 Kyodo Printing Co Ltd 偽造防止用印刷物及びその製造方法
JP2007242973A (ja) * 2006-03-09 2007-09-20 Nec Electronics Corp 半導体装置、および、その製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104520899A (zh) * 2012-06-22 2015-04-15 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN104520899B (zh) * 2012-06-22 2019-07-05 日本电气株式会社 验证方法、验证系统、验证设备及其程序
CN111326483A (zh) * 2018-12-17 2020-06-23 安世有限公司 半导体芯片级封装件和方法

Also Published As

Publication number Publication date
US20130122662A1 (en) 2013-05-16
JP2012043953A (ja) 2012-03-01
US8357935B2 (en) 2013-01-22
US20120043648A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
CN102376690A (zh) 电子组件和制造电子组件的方法
CN101202322B (zh) 荧光体层厚度的确定方法和发光设备的制造方法
US10402831B2 (en) Three-dimensional authentication and identification methods, devices, and systems
CN1230706C (zh) 液晶显示板和制作液晶显示板的方法
US20070038865A1 (en) Tamper-proof caps for large assembly
US7282806B2 (en) Semiconductor devices at least partially covered by a composite coating including particles dispersed through photopolymer material
KR101374331B1 (ko) 수지 밀봉 장치 및 수지 밀봉체의 제조 방법
US7064002B2 (en) Method for fabricating interposers including upwardly protruding dams, semiconductor device assemblies including the interposers
CN109640538A (zh) 至少一部分设计为三维打印结构的部件载体及其制造方法
US7615404B2 (en) High-contrast laser mark on substrate surfaces
US20060197235A1 (en) Electronic device components including protective layers on surfaces thereof
WO2015001037A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements
JP2001517168A (ja) 三次元物体の製造方法およびその装置
CN109155346A (zh) 用于将磷光体施加至发光二极管的方法以及其设备
US20050268847A1 (en) Selective deposition system and method for initiating deposition at a defined starting surface
US10276757B2 (en) Light emitting device and method for manufacturing the same
US20080246163A1 (en) Semiconductor Device
CN108475558A (zh) 各向异性导电膜、其制造方法和连接结构体
CN102375975A (zh) 认证装置和认证方法
Ding et al. Study on convective flow behaviors of phosphor particles during curing process of silicone and the influences on the optical performance of white LEDs
KR101604825B1 (ko) 입체 컬러 형상 출력기
CN101853794B (zh) 电子元器件接合方法和凸点形成方法及其装置
JP2001354877A (ja) 無機顔料インキ及びその使用方法、並びに無機顔料インキを使用した積層造形方法
US5459923A (en) Method of marking hermetic packages for electrical device
Yu et al. Encapsulation of Perovskite Quantum Dots into Paraffin Microcapsules and application on light-emitting diodes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314