CN113066729B - 转接板堆叠方法 - Google Patents
转接板堆叠方法 Download PDFInfo
- Publication number
- CN113066729B CN113066729B CN202110309139.4A CN202110309139A CN113066729B CN 113066729 B CN113066729 B CN 113066729B CN 202110309139 A CN202110309139 A CN 202110309139A CN 113066729 B CN113066729 B CN 113066729B
- Authority
- CN
- China
- Prior art keywords
- wafer
- manufacturing
- conductive column
- tsv conductive
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 claims abstract description 72
- 229910000679 solder Inorganic materials 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000001312 dry etching Methods 0.000 claims description 27
- 238000002161 passivation Methods 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910052802 copper Inorganic materials 0.000 claims description 20
- 239000010949 copper Substances 0.000 claims description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 16
- 238000009713 electroplating Methods 0.000 claims description 14
- 238000003466 welding Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000000280 densification Methods 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 description 200
- 238000010586 diagram Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种转接板堆叠方法，包括以下步骤：在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，在中间晶圆第一表面、第二表面制作与其TSV导电柱两端分别连接的RDL和焊盘；在中间晶圆中刻蚀形成镂空结构，在中间晶圆的第一表面和第二表面的焊盘上植焊球；在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠。中间晶圆焊球的高度可以补偿上盖板转接板厚度不够的难题。
Description
技术领域
本发明涉及半导体技术领域，尤其是一种转接板堆叠方法。
背景技术
毫米波射频技术在半导体行业发展迅速，其在高速数据通信、汽车雷达、机载导弹跟踪系统以及空间光谱检测和成像等领域都得到广泛应用，预计2018年市场达到11亿美元，成为新兴产业。新的应用对产品的电气性能、紧凑结构和系统可靠性提出了新的要求，对于无线发射和接收系统，目前还不能集成到同一颗芯片上（SOC），因此需要把不同的芯片包括射频单元、滤波器、功率放大器等集成到一个独立的系统中实现发射和接收信号的功能。
但是射频模组往往需要把不同材质、不同厚度的元器件都贴在一个转接板上，这些元器件有的需要重新打线互联，有的需要底部焊球贴片互联，这样就增加了元器件的空间。并且射频模组都要用上盖板做密封，厚度较大的芯片，需要对上盖板进行较深的空腔制作，这样就增加了上盖板的厚度，如果上盖板还需要有TSV（硅通孔）互联到上盖板顶部，这样因为TSV的制作工艺能力有限，导致上盖板不能太厚，也就导致上盖板的空腔不能太深，这样就影响了整个模组的芯片使用能力。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种转接板堆叠方法，能够补偿转接板的上盖板不能太厚和上盖板空腔不能太深的难题。为实现以上技术目的，本发明采用的技术方案是：
第一方面，本发明的实施例提出一种转接板堆叠方法，包括以下步骤：
步骤S1，在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；
步骤S2，在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，然在中间晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄，干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S4，在中间晶圆中刻蚀通孔空腔形成镂空结构，然后解临时键合，然后在中间晶圆的第一表面和第二表面的焊盘上植焊球；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；底座晶圆中的部分TSV导电柱相较于两侧的TSV导电柱短；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得较长的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得较长的TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其较长的TSV导电柱另一端连接的RDL和焊盘；然后在底座晶圆的第二表面制作空腔使得较短的TSV导电柱另一端与其上方剩余的晶圆材料露出；
步骤S7，在底座晶圆的第二表面沉积钝化层，光刻和干法刻蚀使底座晶圆空腔内较短的TSV导电柱另一端金属露出，然后通过光刻和电镀工艺在底座晶圆的空腔底面制作与较短的TSV导电柱另一端连接的RDL和焊盘；
步骤S8，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔、中间晶圆的镂空结构和底座晶圆的空腔相对应；在焊球焊接处做底填胶。
第二方面，本发明的实施例还提出一种转接板堆叠方法，包括以下步骤：
步骤S1，在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；
步骤S2，在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，然在中间晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄，干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S4，在中间晶圆中刻蚀通孔空腔形成镂空结构，然后解临时键合，然后在中间晶圆的第一表面和第二表面的焊盘上植焊球；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得其TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得其TSV导电柱另一端金属露出，在底座晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S7，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔和中间晶圆的镂空结构相对应；在焊球焊接处做底填胶。
本发明的优点在于：利用中间晶圆上具有结构支撑能力的焊球做底座转接板（底座晶圆切割后形成的）和上盖板转接板（顶层晶圆切割后形成的）的互联材质，焊球的高度可以补偿上盖板转接板厚度不够的难题，同时在焊球焊接处做底填胶，还能对模组进行密闭处理。
附图说明
图1a为本发明实施例一中在顶层晶圆的第一表面制作RDL和焊盘示意图。
图1b为本发明实施例一中顶层晶圆的第一表面制作空腔示意图。
图1c为本发明实施例一中在中间晶圆第一表面制作TSV导电柱、RDL和焊盘示意图。
图1d为本发明实施例一中在中间晶圆第二表面制作RDL和焊盘示意图。
图1e为本发明实施例一中在中间晶圆制作镂空结构示意图。
图1f为本发明实施例一中在中间晶圆第一表面和第二表面植焊球示意图。
图1g为本发明实施例一中在底座晶圆的第一表面制作TSV导电柱、RDL和焊盘示意图。
图1h为本发明实施例一中在底座晶圆的第二表面制作RDL和焊盘示意图。
图1i为本发明实施例一中在底座晶圆的第二表面制作空腔示意图。
图1j为本发明实施例一中在底座晶圆的空腔底面制作RDL和焊盘示意图。
图1k为本发明实施例一中在底座晶圆的第一表面制作焊球示意图。
图1l为本发明实施例二中在底座晶圆的第一表面制作TSV导电柱、RDL和焊盘示意图。
图1m为本发明实施例二中在底座晶圆的第二表面制作RDL和焊盘示意图。
图1n为本发明实施例二中在底座晶圆的第一表面制作焊球示意图。
图1o为本发明实施例一中各晶圆切割后进行芯片级堆叠示意图。
图1p为本发明实施例二中各晶圆切割后进行芯片级堆叠示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明的实施例中，晶圆的下表面定义为第一表面，晶圆的上表面定义为第二表面；
实施例一；本实施例提出的一种转接板堆叠方法，包括以下步骤：
步骤S1，在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；RDL指重布线层；
具体地，步骤S1包括：
如图1a所示，在顶层晶圆101的第一表面制作钝化层，例如可以沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；再通过光刻和电镀工艺在顶层晶圆101的第一表面制作RDL（图中未画出）和焊盘102；然后去除光刻胶和种子层；
此步骤的晶圆包括4，6，8，12寸晶圆，厚度范围为200μm到2000μm，也可以是其他材质，包括玻璃，石英，碳化硅，氧化铝等无机材料，也可以是环氧树脂，聚氨酯等有机材料；
如图1b所示，在顶层晶圆101的第一表面通过光刻和干法刻蚀工艺制作空腔103，顶层晶圆101的空腔103宽度在1μm～1000μm，深度在10μm～1000μm；
步骤S2，在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，然在中间晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
具体地，如图1c所示，在中间晶圆104的第一表面通过干法刻蚀工艺制作TSV盲孔，TSV盲孔的直径在1μm～1000μm，深度在10μm～1000μm；
在中间晶圆104的第一表面沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，钝化层厚度范围在10nm～100μm，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，种子层可以是一层也可以是多层，种子层的金属材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等；
在中间晶圆104的第一表面电镀铜，使铜金属充满中间晶圆的TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆104中的TSV导电柱105；
再通过铜CMP工艺使得中间晶圆104表面的铜去除，留下TSV盲孔中的填铜；
通过光刻和电镀工艺在中间晶圆104的第一表面制作RDL和焊盘106，然后去除光刻胶，去除种子层；
步骤S3，在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄，干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
具体地，如图1d所示，先在中间晶圆的第一表面临时键合载片，以载片做支撑减薄中间晶圆的第二表面，减薄厚度在100nm～700μm；干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；对中间晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺抛光使得TSV导电柱另一端金属露出；
再通过光刻和电镀工艺在中间晶圆104的第二表面制作RDL和焊盘107，然后去除光刻胶，去除种子层；
步骤S4，在中间晶圆中刻蚀通孔空腔形成镂空结构，然后解临时键合，然后在中间晶圆的第一表面和第二表面的焊盘上植焊球；
具体地，如图1e所示，用光刻和干法刻蚀工艺在中间晶圆的第二表面刻蚀通孔空腔108形成镂空结构，然后解临时键合；
如图1f所示，通过植球工艺在中间晶圆的第一表面和第二表面的焊盘上植焊球109；焊球109直径范围为100μm～500μm；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；底座晶圆中的部分TSV导电柱相较于两侧的TSV导电柱短；
具体地，如图1g所示，在底座晶圆110的第一表面制作延伸至底座晶圆内部的TSV导电柱，中间部分TSV导电柱112相较于两侧的TSV导电柱111短；
然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘113；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得较长的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得较长的TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其较长的TSV导电柱另一端连接的RDL和焊盘；然后在底座晶圆的第二表面制作空腔使得较短的TSV导电柱另一端与其上方剩余的晶圆材料露出；
具体地，如图1h所示，在底座晶圆110的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得较长的TSV导电柱111另一端与其上方减薄后剩余的晶圆材料露出；进行钝化层覆盖，然后CMP工艺抛光使得较长的TSV导电柱另一端金属露出，在底座晶圆的第二表面制作与其较长的TSV导电柱另一端连接的RDL和焊盘；
具体地，如图1i所示，在底座晶圆110的第二表面制作空腔115使得较短的TSV导电柱另一端与其上方剩余的晶圆材料露出；
步骤S7，在底座晶圆的第二表面（自然就包含空腔115中的表面）沉积钝化层，光刻和干法刻蚀使底座晶圆空腔内较短的TSV导电柱另一端金属露出，然后通过光刻和电镀工艺在底座晶圆的空腔底面制作与较短的TSV导电柱另一端连接的RDL和焊盘；
具体地，如图1j所示，在底座晶圆的第二表面（含空腔115中的表面）沉积钝化层，光刻和干法刻蚀使底座晶圆空腔内较短的TSV导电柱另一端金属露出，然后通过光刻和电镀工艺在底座晶圆的空腔底面制作与较短的TSV导电柱另一端连接的RDL和焊盘116；
步骤S8，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔、中间晶圆的镂空结构和底座晶圆的空腔相对应；在焊球焊接处做底填胶；
具体地，如图1k所示，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球117；
如图1o所示，切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔、中间晶圆的镂空结构和底座晶圆的空腔相对应；在焊球焊接处做底填胶；完成模组的制作；
实施例二；本实施例提出的一种转接板堆叠方法，包括以下步骤：
步骤S1～S4同实施例一；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
具体地，如图1l所示，在底座晶圆110的第一表面制作延伸至底座晶圆内部的TSV导电柱119；然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得其TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得其TSV导电柱另一端金属露出，在底座晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
具体地，如图1m所示，在底座晶圆110的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得其TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；进行钝化层覆盖，然后CMP工艺抛光使得其TSV导电柱另一端金属露出，在底座晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘120；
步骤S7，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔和中间晶圆的镂空结构相对应；在焊球焊接处做底填胶；
具体地，如图1n所示，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球121；
如图1o所示，切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接顶层晶圆的空腔和中间晶圆的镂空结构相对应；在焊球焊接处做底填胶；完成模组的制作。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种转接板堆叠方法，其特征在于，包括以下步骤：
步骤S1，在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；
步骤S2，在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，然在中间晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄，干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S4，在中间晶圆中刻蚀通孔空腔形成镂空结构，然后解临时键合，然后在中间晶圆的第一表面和第二表面的焊盘上植焊球；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；底座晶圆中的部分TSV导电柱相较于两侧的TSV导电柱短；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得较长的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得较长的TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其较长的TSV导电柱另一端连接的RDL和焊盘；然后在底座晶圆的第二表面制作空腔使得较短的TSV导电柱另一端与其上方剩余的晶圆材料露出；
步骤S7，在底座晶圆的第二表面沉积钝化层，光刻和干法刻蚀使底座晶圆空腔内较短的TSV导电柱另一端金属露出，然后通过光刻和电镀工艺在底座晶圆的空腔底面制作与较短的TSV导电柱另一端连接的RDL和焊盘；
步骤S8，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔、中间晶圆的镂空结构和底座晶圆的空腔相对应；在焊球焊接处做底填胶；
所述步骤S1包括：
在顶层晶圆的第一表面沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，再通过光刻和电镀工艺在顶层晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层；
在顶层晶圆的第一表面通过光刻和干法刻蚀工艺制作空腔；
所述步骤S2包括：
在中间晶圆的第一表面通过干法刻蚀工艺制作TSV盲孔；在中间晶圆的第一表面沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；在中间晶圆的第一表面电镀铜，使铜金属充满中间晶圆的TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆中的TSV导电柱；再通过铜CMP工艺抛光使得中间晶圆表面的铜去除，留下TSV盲孔中的填铜；通过光刻和电镀工艺在中间晶圆的第一表面制作RDL和焊盘，然后去除光刻胶，去除种子层。
2.如权利要求1所述的转接板堆叠方法，其特征在于，
步骤S3中，抛光前，先对中间晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺进行抛光。
3.如权利要求1所述的转接板堆叠方法，其特征在于，
步骤S4包括：
用光刻和干法刻蚀工艺在中间晶圆的第二表面刻蚀通孔空腔形成镂空结构，然后解临时键合；
通过植球工艺在中间晶圆的第一表面和第二表面的焊盘上植焊球。
4.一种转接板堆叠方法，其特征在于，包括以下步骤：
步骤S1，在顶层晶圆的第一表面制作RDL和焊盘，然后在其第一表面制作空腔；
步骤S2，在中间晶圆的第一表面制作延伸至中间晶圆内部的TSV导电柱，然在中间晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S3，在中间晶圆的第一表面临时键合载片，在中间晶圆的第二表面减薄，干法刻蚀使得中间晶圆的TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得TSV导电柱另一端金属露出，在中间晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S4，在中间晶圆中刻蚀通孔空腔形成镂空结构，然后解临时键合，然后在中间晶圆的第一表面和第二表面的焊盘上植焊球；
步骤S5，在底座晶圆的第一表面制作延伸至底座晶圆内部的TSV导电柱，然后在底座晶圆第一表面制作与其TSV导电柱一端连接的RDL和焊盘；
步骤S6，在底座晶圆的第一表面临时键合载片，在底座晶圆的第二表面减薄，干法刻蚀使得其TSV导电柱另一端与其上方减薄后剩余的晶圆材料露出；然后抛光使得其TSV导电柱另一端金属露出，在底座晶圆的第二表面制作与其TSV导电柱另一端连接的RDL和焊盘；
步骤S7，底座晶圆解键合，然后在底座晶圆的第一表面制作焊球；切割顶层晶圆、中间晶圆、底座晶圆，然后进行芯片级堆叠，芯片中间晶圆第一表面和第二表面的焊球分别与底座晶圆第二表面和顶层晶圆第一表面的焊盘对应连接；顶层晶圆的空腔和中间晶圆的镂空结构相对应；在焊球焊接处做底填胶；
所述步骤S1包括：
在顶层晶圆的第一表面沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层，再通过光刻和电镀工艺在顶层晶圆的第一表面制作RDL和焊盘；然后去除光刻胶和种子层；
在顶层晶圆的第一表面通过光刻和干法刻蚀工艺制作空腔；
所述步骤S2包括：
在中间晶圆的第一表面通过干法刻蚀工艺制作TSV盲孔；在中间晶圆的第一表面沉积氧化硅或氮化硅，或者直接热氧化形成钝化层，然后通过物理溅射，磁控溅射或者蒸镀工艺在钝化层上制作种子层；在中间晶圆的第一表面电镀铜，使铜金属充满中间晶圆的TSV盲孔，200到500度温度下密化使铜更致密，形成中间晶圆中的TSV导电柱；再通过CMP工艺抛光使得中间晶圆表面的铜去除，留下TSV盲孔中的填铜；通过光刻和电镀工艺在中间晶圆的第一表面制作RDL和焊盘，然后去除光刻胶，去除种子层。
5.如权利要求4所述的转接板堆叠方法，其特征在于，
步骤S3中，抛光前，先对中间晶圆的第二表面进行钝化层覆盖，然后通过CMP工艺进行抛光。
6.如权利要求4所述的转接板堆叠方法，其特征在于，
步骤S4包括：
用光刻和干法刻蚀工艺在中间晶圆的第二表面刻蚀通孔空腔形成镂空结构，然后解临时键合；
通过植球工艺在中间晶圆的第一表面和第二表面的焊盘上植焊球。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309139.4A CN113066729B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110309139.4A CN113066729B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113066729A CN113066729A (zh) | 2021-07-02 |
| CN113066729B true CN113066729B (zh) | 2023-12-12 |
Family
ID=76563168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110309139.4A Active CN113066729B (zh) | 2021-03-23 | 2021-03-23 | 转接板堆叠方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113066729B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120084194A (ko) * | 2011-01-19 | 2012-07-27 | 삼성전자주식회사 | 반도체 패키지 제조방법 및 반도체 패키지용 다이 |
| JP2014107508A (ja) * | 2012-11-29 | 2014-06-09 | International Business Maschines Corporation | チップ・オン・ウエハの取扱いにおける反りの防止 |
| WO2014134758A1 (zh) * | 2013-03-04 | 2014-09-12 | 华进半导体封装先导技术研发中心有限公司 | 多芯片系统级封装结构的制作方法 |
| KR20150029856A (ko) * | 2013-09-11 | 2015-03-19 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 이의 제조 방법 |
| US9553080B1 (en) * | 2015-09-18 | 2017-01-24 | Globalfoundries Inc. | Method and process for integration of TSV-middle in 3D IC stacks |
| WO2018133768A1 (zh) * | 2017-01-17 | 2018-07-26 | 苏州晶方半导体科技股份有限公司 | 一种指纹识别芯片的封装结构以及封装方法 |
| CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
-
2021
- 2021-03-23 CN CN202110309139.4A patent/CN113066729B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120084194A (ko) * | 2011-01-19 | 2012-07-27 | 삼성전자주식회사 | 반도체 패키지 제조방법 및 반도체 패키지용 다이 |
| JP2014107508A (ja) * | 2012-11-29 | 2014-06-09 | International Business Maschines Corporation | チップ・オン・ウエハの取扱いにおける反りの防止 |
| WO2014134758A1 (zh) * | 2013-03-04 | 2014-09-12 | 华进半导体封装先导技术研发中心有限公司 | 多芯片系统级封装结构的制作方法 |
| KR20150029856A (ko) * | 2013-09-11 | 2015-03-19 | 앰코 테크놀로지 코리아 주식회사 | 칩 적층형 반도체 패키지 및 이의 제조 방법 |
| US9553080B1 (en) * | 2015-09-18 | 2017-01-24 | Globalfoundries Inc. | Method and process for integration of TSV-middle in 3D IC stacks |
| WO2018133768A1 (zh) * | 2017-01-17 | 2018-07-26 | 苏州晶方半导体科技股份有限公司 | 一种指纹识别芯片的封装结构以及封装方法 |
| CN108598062A (zh) * | 2018-05-10 | 2018-09-28 | 中国电子科技集团公司第五十八研究所 | 一种新型三维集成封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113066729A (zh) | 2021-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110518000B (zh) | 半导体器件和制造方法 | |
| CN110931451A (zh) | 半导体结构、封装结构及其制造方法 | |
| US8383460B1 (en) | Method for fabricating through substrate vias in semiconductor substrate | |
| CN110010548B (zh) | 一种底部带焊盘的空腔结构制作方法 | |
| US10937719B2 (en) | Package structure and method of fabricating the same | |
| CN110010490B (zh) | 一种纵向互联的射频立方体结构的制作工艺 | |
| Souriau et al. | Wafer level processing of 3D system in package for RF and data application | |
| CN111952196B (zh) | 凹槽芯片嵌入工艺 | |
| CN110660682B (zh) | 叠层封装结构的制造方法 | |
| CN111653492B (zh) | 一种三维堆叠射频光模块制作方法 | |
| CN111968943B (zh) | 一种射频模组超薄堆叠方法 | |
| CN111341665B (zh) | 一种芯片嵌入转接板凹槽制作方法 | |
| CN113066781B (zh) | 转接板堆叠模组、三维模组和堆叠工艺 | |
| CN113066778B (zh) | 转接板堆叠结构和工艺 | |
| CN110010482B (zh) | 一种基于柔性电路板的密闭型射频芯片封装工艺 | |
| CN115527868A (zh) | 三维堆叠的扇出型芯片封装方法及封装结构 | |
| CN110010480B (zh) | 一种晶圆级的射频芯片电磁屏蔽封装工艺 | |
| CN110010504B (zh) | 一种具有电磁屏蔽功能的射频模块制作工艺 | |
| CN110010487B (zh) | 一种立式焊接的射频芯片系统级封装工艺 | |
| CN113066729B (zh) | 转接板堆叠方法 | |
| US20240213236A1 (en) | Integrated circuit package and method | |
| CN111341668A (zh) | 一种射频芯片在硅空腔中的嵌入方法 | |
| CN113066780B (zh) | 转接板堆叠模组、多层模组和堆叠工艺 | |
| CN113629020B (zh) | 一种毫米波封装结构及其制备方法 | |
| CN112992851B (zh) | 转接板及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |