JP2018530164A - イメージセンシングチップのためのパッケージング方法およびパッケージ構造 - Google Patents

イメージセンシングチップのためのパッケージング方法およびパッケージ構造 Download PDF

Info

Publication number
JP2018530164A
JP2018530164A JP2018517536A JP2018517536A JP2018530164A JP 2018530164 A JP2018530164 A JP 2018530164A JP 2018517536 A JP2018517536 A JP 2018517536A JP 2018517536 A JP2018517536 A JP 2018517536A JP 2018530164 A JP2018530164 A JP 2018530164A
Authority
JP
Japan
Prior art keywords
image sensing
wafer
opening
photosensitive ink
sensing chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018517536A
Other languages
English (en)
Other versions
JP6629440B2 (ja
Inventor
之 奇 王
之 奇 王
卓 偉 王
卓 偉 王
国 梁 謝
国 梁 謝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520780135.4U external-priority patent/CN205050828U/zh
Priority claimed from CN201510650103.7A external-priority patent/CN105244339B/zh
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Publication of JP2018530164A publication Critical patent/JP2018530164A/ja
Application granted granted Critical
Publication of JP6629440B2 publication Critical patent/JP6629440B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

イメージセンシングチップのためのパッケージング方法およびパッケージ構造が提供される。この方法は、第１の表面（１０１）および第１の表面（１０１）と反対側の第２の表面（１０２）を含むウエハ（１００）を設けることを備える。ウエハ（１００）はグリッドとして配置された複数のイメージセンシングチップ（１１０）を有する。イメージセンシングチップ（１１０）は、イメージセンシング領域（１１１）と接触パッド（１１２）とを有する。イメージセンシング領域（１１１）および接触パッド（１１２）は、ウエハ（１００）の第１の表面（１０１）の片側に配置されている。この方法はさらに、ウエハ（１００）の第２の表面（１０２）上に、第１の表面（１０１）に向かって延在する開口部（１１３）を形成することを備える。開口部（１１３）は接触パッド（１１２）を露出させる。この方法はさらに、ウエハ（１００）の第２の表面（１０２）に第１の表面（１０１）に向かって延在するＶ字形状の切断凹部（１０３）を形成することと、ウエハ（１００）の第２の表面（１０２）上に感光性インク（１１７）を塗布して、感光性インク（１１７）がＶ字形状の切断凹部（１０３）を充填し開口部（１１３）を覆い、窪み（１１９）が開口部（１１３）と感光性インク（１１７）との間に形成されることとを備える。本発明は、くぼみ（１１９）を開口部（１１３）と感光性インク（１１７）との間に形成することによって、配線層（１１５）のはんだパッド（１１２）からの分離を効果的に防ぎ、イメージセンシングチップのパッケージ歩留まりを改善し、イメージセンシングチップパッケージ構造の信頼性を高める。

Description

本願は、２０１５年１０月１０日に中国国家知的所有権局に出願され、「イメージセンシングチップのためのパッケージング方法およびパッケージ構造（PACKAGING METHOD AND PACKAGE STRUCTURE FOR IMAGE SENSING CHIP）」と題された中国特許出願第２０１５１０６５０１０３．７号、および「イメージセンシングチップパッケージ（IMAGE SENSING CHIP PACKAGE）」と題された中国特許出願第２０１５２０７８１３５．４号の優先権を主張し、ここにその開示全体が引用により本願に援用される。
分野
本開示は、半導体の技術分野に関し、特に、ウエハレベル半導体チップのためのパッケージング方法に関する。
背景
ウエハレベルチップサイズパッケージング（ＷＬＣＳＰ）技術が、現在主流の半導体チップパッケージング技術である。この技術では、ウエハ全体をパッケージ化してテストを行ない、その後ウエハが切断されて個々のチップパージ完成品が得られる。このパッケージング技術を使用することによって、パッケージ化された個々のチップ完成品は個々の結晶粒とほぼ同じサイズになる。このサイズは、より軽く、より小さく、より短く、より薄く、かつより安価のマイクロ電子製品に求められる市場の需要を満たす。ウエハレベルチップサイズパッケージング技術は、現在のパッケージング分野において人気であり、将来の開発動向を示している。
ウエハレベルイメージセンシングチップパッケージを示す図１を参照する。ウエハ１が保護基板２と揃えられ、これと積層されている。支持ユニット３がウエハ１と保護基板２との間に設けられて、保護基板２がウエハ１と直接接触するのを防ぐようにウエハ１と保護基板２との間に間隔を形成している。ウエハ１は、格子状に配置された複数のイメージセンシングチップ１０を含む。各イメージセンシングチップ１０は、イメージセンシング領域１１と接触パッド１２とを含む。複数の支持ユニット３は、保護基板２上で格子状に配置されており、イメージセンシングチップ１０に対応している。保護基板２をウエハ１と揃えこれと積層すると、支持ユニット３はイメージセンシング領域１１を囲む。ウエハ１は、第１の表面および第１の表面と反対側の第２の表面を有する。イメージセンシング領域１１および接触パッド１２は、ウエハの第１の表面側に配置される。
接触パッド１２と他の回路との間の電気接続を実現するために、第１の表面に向かって延在する開口部２２が、ウエハ１の第２の表面側に設けられる。開口部２２は接触パッド１２に対応し、接触パッド１２は開口部２２の底部から露出している。絶縁層２３が開口部２２の側壁に配置されている。再配線層２４が絶縁層２３上におよび開口部２２の底部に配置される。再配線層２４は、接触パッド１２に電気的に接続されている。はんだボール２５が再配線層２４に電気的に接続されている。接触パッド１２と他の回路との間の電気接続は、はんだボール２５を他の回路に電気的に接続することによって実現される。
ウエハ１の第２の表面には、パッケージ化されたイメージセンシングチップの切断を容易にするために、第１の表面に向かって延在する切断トレンチ２１が設けられている。
はんだボール２５をウエハ１の第２の表面上に配置する前に、はんだマスクインク２６を第２の表面に塗布する必要がある。通常、保護及び絶縁の目的で、切断トレンチ２１および開口部２２もはんだマスクインク２６で充填されている。
しかしながら、開口部２２ははんだマスクインク２６で完全に充填されているため、次のリフローソルダリングおよび信頼性試験において、はんだマスクインク２６の熱伸縮によって応力が発生する。応力は再配線層２４に印加され、再配線層２４はストレスを受けて接触パッド１２から剥がれやすくなり、不良チップにつながる。これは、当業者によって解決が望まれる技術問題である。
概要
本開示の目的は、再配線層がはんだパッドから剥がれることを防いで不良チップの問題を解決し、イメージセンシングチップパッケージの信頼性を向上するために、ウエハレベルイメージセンシングチップパッケージング方法およびイメージセンシングチップパッケージを提供することである。
上述の問題を解決するために、本開示によると、イメージセンシングチップパッケージング方法が提供される。この方法は、第１の表面および第１の表面と反対側の第２の表面を含むウエハを設けることを備える。ウエハはグリッド状に配置された複数のイメージセンシングチップを有し、イメージセンシングチップの各々はイメージセンシング領域と接触パッドとを有し、イメージセンシング領域および接触パッドはウエハの第１の表面側に配置されている。この方法はさらに、ウエハの第２の表面に第１の表面に向かって延在する開口部を形成することを備える。接触パッドは開口部を介して露出している。この方法はさらに、ウエハの第２の表面に第１の表面に向かって延在するＶ字形状の切断トレンチを形成することと、ウエハの第２の表面に感光性インクを塗布して感光性インクでＶ字形状の切断トレンチを充填し、感光性インクで開口部を覆い、かつ、開口部の各々と感光性インクとの間に中空のくぼみを形成することとを備える。
好ましくは、Ｖ字形状の切断トレンチおよび開口部は同じエッチングプロセスでウエハの第２の表面に形成され得る。
好ましくは、Ｖ字形状の切断トレンチは、カッターを用いたウエハの第２の表面からの切断によって形成され得る。
好ましくは、この方法はさらに、Ｖ字形状の切断トレンチおよび開口部をウエハの第２の表面に形成する前に、保護基板を設けることを備え得る。保護基板は格子状に配置された支持ユニットを有し、支持ユニットの各々が複数のイメージセンシングチップのうちの１つに対応する。この方法はさらに、支持ユニットがウエハと保護基板との間に位置している状態で、ウエハの第１の表面を保護基板と揃えこれと積層することと、ウエハの第２の表面を研磨して薄くすることとを備え得る。
好ましくは、Ｖ字形状の切断トレンチを形成した後で感光性インクを塗布する前に、カッターがＶ字形状の切断トレンチに沿って切断し得、カッターが支持ユニットの少なくとも一部内を切断し得る。
好ましくは、カッターは、ウエハの第２の表面付近のＶ字形状溝の各々の開口部の幅よりも小さい切断幅を有し得る。
好ましくは、Ｖ字形状の切断トレンチはウエハの第２の表面からのカッターによる切断によって形成され、カッターは支持ユニットの一部内を少なくとも切断する。
好ましくは、イメージセンシングチップパッケージング方法はさらに、感光性インクを塗布する前に、開口部の各々の側壁上におよびウエハの第２の表面上に絶縁層を形成することと、接触パッドに電気的に接続される再配線層を絶縁層上におよび開口部の底部に形成することとを備え得る。イメージセンシングチップパッケージング方法はさらに、感光性インクをウエハの第２の表面に塗布した後に、感光性インクに複数の貫通孔を形成することを備え得る。再配線層は貫通孔を介して露出される。この方法はさらに、再配線層に電気的に接続されるはんだボールを貫通孔の各々において形成することを備え得る。
好ましくは、感光性インクの粘度は１２Ｋcps以上であり得る。
本発明によると、イメージセンシングチップパッケージが提供される。このイメージセンシングチップパッケージは、第１の表面および第１の表面と反対側の第２の表面を含む基板と、第１の表面上に配置されたイメージセンシング領域および接触パッドと、第２の表面上に配置され第１の表面に向けて延在する開口部とを備える。接触パッドは開口部を介して露出される。イメージセンシングチップパッケージはさらに、基板の側壁を覆う感光性インクを備える。感光性インクは開口部を覆い、開口部の各々と感光性インクとの間に中空のくぼみが形成されている。基板の側壁は傾斜側壁を含み、傾斜側壁の一方の端部が第２の表面に接続されている。
好ましくは、基板の側壁がさらに縦方向側壁を含み得、縦方向側壁の一方の端部が傾斜側壁に接続され得、縦方向側壁の他方の端部が第１の表面に接続され得る。
好ましくは、傾斜側壁の他方の端部が基板の第１の表面に接続され得る。
好ましくは、基板の傾斜側壁と第２の表面との間の角度が４０°〜８５°の範囲であり得る。
好ましくは、感光性インクの粘度は１２Ｋｃｐｓ以上であり得る。
好ましくは、イメージセンシングチップパッケージはさらに、基板の第１の表面と揃えられこれと積層される保護基板と、保護基板と基板との間に配置され、イメージセンシング領域を囲む支持ユニットとを備え得る。感光性インクは、支持ユニットの側壁の少なくとも一部を覆う。イメージセンシングチップパッケージはさらに、開口部の各々の側壁上におよび基板の第２の表面上に配置された絶縁層と、絶縁層上におよび開口部の底部に配置された再配線層とを備え得る。再配線層は接触パッドに電気的に接続され、感光性インクは再配線層を覆い、感光性インクには再配線層が露出される貫通孔が設けられている。イメージセンシングチップパッケージはさらに、貫通孔の各々に配置され、再配線層に電気的に接続されるはんだボールを備え得る。
本開示の有利な効果は、中空のくぼみが開口部と感光性インクとの間に形成されて、再配線層が接触パッドから剥がれることを効果的に予防し、イメージセンシングチップパッケージ歩留まりを改善し、イメージセンシングチップのためのパッケージの信頼性を改善することである。
従来技術に係るウエハレベルイメージセンシングチップパッケージの模式図である。 ウエハレベルイメージセンシングチップの構造を示す模式図である。 ウエハレベルイメージセンシングチップパッケージの模式断面図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示に係るウエハレベルイメージセンシングチップパッケージング方法を示す模式図である。 本開示の一実施形態に係る個々のイメージセンシングチップパッケージの模式図である。 本開示の別の実施形態に係る個々のイメージセンシングチップパッケージの模式図である。
実施形態の詳細な説明
本開示の特定の実施形態が、図面と共に以下で詳細に説明される。実施形態は本開示に限定することを目的とするものではなく、当業者による実施形態に従った構造、方法、または機能へのさまざまな変更は本開示の保護範囲に含まれる。
従来技術では、開口部ははんだマスクインクで充填されており、はんだマスクインクは再配線層と完全に接触している。続くリフローソルダリングおよび信頼性試験で、はんだマスクインクの伸縮によって発生する応力が再配線層に印加され、再配線層は接触パッド１２から剥がれやすくなる。
上記の問題を解決するために、本開示によると、開口部とはんだマスクインクとの間に中空のくぼみが形成されて、はんだマスクインクは開口部の底部において配線層と接続せず、再配線層が接触パッドから剥がれることを効果的に防ぐ。
ウエハレベルイメージセンシングチップの構造を示す模式図である図２を参照する。ウエハ１００は、格子状に配置された複数のイメージセンシングチップ１１０を有する。イメージセンシングチップ１１０間に間隙が確保されている。パッケージングプロセスおよび試験が完了すると、イメージセンシングチップは間隙に沿って分離される。
各イメージセンシングチップ１１０は、１つのイメージセンシング領域１１１と、イメージセンシング領域１１１の周囲に配置された複数の接触パッド１１２とを有する。接触パッド１１２およびイメージセンシング領域１１１は、ウエハ１００の同じ表面側に配置される。
本開示の一実施形態に係るウエハレベルイメージセンシングチップパッケージの模式断面図である図３を参照する。複数の支持ユニット２１０が、保護基板２００の一方側に格子状に配置されている。ウエハ１００が保護基板２００と揃えられこれと積層された後で、支持ユニット２１０はウエハ１００と保護基板２００との間に位置してウエハ１００と保護基板２００との間に間隙を形成する。支持ユニット２１０はイメージセンシングチップ１１０に１対１の関係で対応し、支持ユニット２１０はイメージセンシング領域１１１を囲む。
ウエハ１００は、第１の表面１０１および第１の表面１０１と反対側の第２の表面１０２を有する。イメージセンシング領域１１１および接触パッド１１２は、第１の表面１０１側に配置される。ウエハの第２の表面１０２には、第１の表面１０１に向かって延在するＶ字形状の切断トレンチ１０３と開口部１１３とが設けられる。各開口部１１３は位置という点では１つの接触パッド１１２に対応し、接触パッド１１２は開口部１１３の底面から露出する。
再配線層１１５およびはんだボール１１６を使用して接触パッド１１２と他の回路との間の接続を容易にする。一実施形態では、絶縁層１１４が開口部１１３の側壁上およびウエハ１００の第２の表面１０２上に形成される。再配線層１１５は、絶縁層１１４上におよび開口部１１３の底部に形成される。再配線層１１５は接触パッド１１２に電気的に接続される。はんだボール１１６はウエハ１００の第２の表面１０２上に配置される。はんだボール１１６は再配線層１１５に電気的に接続される。接触パッド１１２と他の回路との間の電気接続は、はんだボール１１６を他の回路に電気的に接続することによって実現される。
Ｖ字形状の切断トレンチ１０３は、感光性インク１１７で完全に充填されている。感光性インク１１７は開口部１１３を覆い、中空のくぼみ１１９が開口部１１３と感光性インク１１７との間に形成されている。感光性インク１１７は、再配線層１１５が露出される貫通孔を有する。はんだボール１１６は、貫通孔内に配置され、再配線層１１５に電気的に接続されている。
これと対応して、Ｖ字形状の切断トレンチ１０３を感光性インク１１７で完全に充填し開口部１１３と感光性インク１１７との間に中空のくぼみ１１９を形成するための特定のパッケージングプロセスについて、以下のように説明する。
ウエハ１００の構造図に関する図１を参照すると、ウエハ１００が設けられる。
保護基板２００が設けられ、複数の支持ユニット２１０が保護基板２００の一方側に格子状に配置される。本実施形態では、支持ユニット２１０は、感光性インクで形成され、露光および現像プロセスで保護基板２００の一方側に形成される。
図４を参照すると、ウエハ１００は保護基板２００と揃えられこれと積層され、ウエハ１００は接着剤で保護基板２００に接合される。支持ユニット２１０はウエハ１００と保護基板２００との間に設けられる。複数の封止された空間が、支持ユニット２１０、ウエハ１００、および保護基板２００を囲むことによって格子状に形成される。封止された空間の各々は、１つのイメージセンシングチップ１１０に対応する。支持ユニット２１０は、イメージセンシングチップ１１０のイメージセンシング領域１１１を囲む。
図５を参照すると、ウエハ１００は第２の表面１０２が研磨され薄くされる。薄くされる前のウエハ１００の厚さはＤで表され、薄くされた後のウエハ１の厚さはｄで表される。
図６を参照すると、ウエハ１００の第１の表面１０１に向かって延在するＶ字形状の切断トレンチ１０３および開口部１１３は、同じエッチングプロセスでウエハ１００の第２の表面１０２上でエッチングされる。接触パッド１１２は開口部１１３の底部から露出している。本実施形態では、Ｖ字形状の切断トレンチ１０３の深さは開口部１１３の深さと同じである。明らかに、このことはＶ字形状の切断トレンチ１０３を有さない開口部１１３のみのエッチングを含み得る。
図７（ａ）を参照すると、ウエハ１００の第１の表面１０１が切断されるまで、すなわち、カッターが支持ユニット２１０の一部内を切断するまで、カッターを用いてウエハ１００の第２の表面１０２から第１の表面１０１に向けてＶ字形状の切断トレンチ１０３に沿って切断する。ウエハ１００の材料は脆性を有し靱性および延性が低いため、カッターは高い硬度を有するもの、たとえば金属ナイフが選択される。くわえて、カッターの切断幅ｈは第２の表面１０２に近接するＶ字形状の切断トレンチ１０３の開口部の幅Ｈよりも小さいため、傾斜側壁１０３１の一部がＶ字形状の切断トレンチ１０３のために確保される。傾斜側壁１０３１は、後のプロセスで塗布される感光性インク１１７の流れを案内する機能を有しており、感光性インク１１７はより容易にＶ字形状の切断トレンチ１０３を充填する。
図７（ｂ）を参照すると、本開示の別の実施形態では、カッターを使用してウエハ１００の第２の表面１０２から間隙に沿って切断してＶ字形状の切断トレンチ１０３’を形成可能であり、カッターはウエハ１００の第１の表面１０１を切断する、すなわち、カッターは支持ユニット２１０の一部内を切断する。このように、傾斜側壁１０３１’を有するＶ字形状の溝１０３’は、カッターを用いた切断によって直接形成される。傾斜側壁１０３１’は、後のプロセスで塗布される感光性インク１１７の流れを案内する機能を有しており、感光性インク１１７はより容易にＶ字形状の切断トレンチ１０３’を充填する。
図８（ａ）を参照すると、絶縁層１１４はウエハ１００の第２の表面１０２上に、開口部１１３の側壁上に、開口部１１３の底部に、およびＶ字形状の切断トレンチ１０３の内壁上に形成される。本実施形態では、絶縁層１１４は有機絶縁材料で形成されており、そのため絶縁性および可撓性を有する。絶縁層１１４は、吹付またはスピンコーティングプロセスで形成され、接触パッド１１２はその後、レーザでまたは露光および現像プロセスで露光される。
図８（ｂ）を参照すると、本開示の別の実施形態では、絶縁層１１４’をウエハ１００の第２の表面１０２上に、開口部１１３の側壁上に、開口部１１３の底部に、およびＶ字形状の切断トレンチ１０３の内壁上に配設し得る。絶縁層１１４’は、通常二酸化ケイ素である無機材料で形成される。二酸化ケイ素の衝撃抵抗は有機絶縁材料１１４の衝撃抵抗ほど高くないため、後のはんだボール接合を容易にするために、露光および現像プロセスでバッファ層１１４０がウエハ１０１の第２の表面上に形成される。その後、開口部１１３の底部の絶縁層がエッチングプロセスでエッチングされて接触パッド１１２を露出させる。
図９を参照すると、再配線層１１５は絶縁層１１４（または絶縁層１１４’）上に形成され、再配線層１１５は接触パッド１１２に電気的に接続される。
本開示の要所は、Ｖ字形状の切断トレンチ１０３を感光性インクで完全に充填するものの、開口部１１３が感光性インクで完全に充填されることを防ぐために感光性インクが開口部１１３の底部と接触しないように開口部１１３と感光性インクとの間に中空のくぼみ１１９を形成することである。
本開示によると、感光性インクが開口部の下側部分を充填しにくくなるように感光性インクの粘度を大きくする必要がある一方で、感光性インクが切断トレンチを容易に充填できるように感光性インクの粘度を小さくすることが必要である。これは、本開示で解決すべき対立点である。
本開示によると、高粘度を有する感光性インクを切断トレンチの下側部分に流入するように案内するために、切断トレンチは傾斜側壁を有する切断トレンチとして設計される。したがって、感光性インクは切断トレンチのみを完全に充填するが、開口部と感光性インクとの間に中空のくぼみを形成するように開口部を完全には充填できない。このように、対立点をうまく解決可能である。
図１０を参照すると、感光性インク１１７はウエハ１００の第２の表面１０２上に塗布されて、感光性インク１１７はＶ字形状の切断トレンチ１０３を完全に充填し開口部１１３を覆い、開口部１１３と感光性インク１１７との間に中空のくぼみ１１９を形成する。
本開示では、１２Ｋｃｐｓ以上の粘度を有する感光性インクの使用が好ましい。
本実施形態では、感光性インク１１７はスピンコーティングプロセスでウエハ１００の第２の表面１０２上に塗布される。スピンコーティング速度は、感光性インクの粘度に基づいて調節可能であり、感光性インク１１７はＶ字形状の切断トレンチ１０３を完全に充填し開口部１１３を覆い、開口部１１３と感光性インク１１７との間に中空のくぼみ１１９を形成する。
はんだマスクは感光性インク１１７によって形成され、後のはんだボール接合プロセスでチップを保護するようにはんだ抵抗機能を設ける。
後のはんだボール接続を容易にするために、再配線層１１５に対応する位置で感光性インク１１７に貫通孔が形成される。具体的に、再配線層１１５を露出させる貫通孔は、感光性インク１１７がウエハ１００の第２の表面１０２全面に塗布された後に、硬化プロセスおよび露光および現像プロセスで形成可能である。明らかに、再配線層１１５を露出させる貫通孔は、スクリーン印刷プロセスでウエハ１００の第２の表面１０２に感光性インク１１７を塗布することによって形成可能である。
図１１を参照すると、はんだボール１１６ははんだボール接合プロセスで貫通孔に形成されて、はんだボール１１６は再配線層１１５に電気的に接続される。
最終的に、ウエハ１００および保護基板２００がウエハ１００の第２の表面１０２からウエハ１００の第１の表面１０１に向けてＶ字形状の切断トレンチ１０３に沿って切断されて、個々のイメージセンシングチップパッケージが得られる。
図１２を参照すると、個々のイメージセンシングチップパッケージ３００は、ウエハ１００から切断された基板３１０を備える。基板３１０は、第１の表面３０１および第１の表面３０１と反対側の第２の表面３０２を有する。イメージセンシング領域１１１および接触パッド１１２は、第１の表面３０１上に配置される。開口部１１３およびはんだボール１１６は、第２の表面３０２上に配置される。基板３１０の側壁が感光性インク１１７で覆われる。
本実施形態では、基板３１０の側壁は、傾斜側壁３１１と縦方向側壁３１２とを含む。傾斜側壁３１１の一方の端部が第２の表面３０２に接続されており、傾斜側壁３１１の他方の端部は縦方向側壁３１２に接続されており、縦方向側壁３１２の他方の端部が第１の表面３０１に接続されている。
別の実施形態では、図１３を参照すると、基板３１０’が傾斜側壁３１１’を有する。傾斜側壁３１１’の一方の端部が第２の表面３０２に接続されており、傾斜側壁３１１’の他方の端部が第１の表面３０１に接続されている。
好ましくは、基板３１０の傾斜側壁３１１（または傾斜側壁３１１’）と第２の表面３０２との間の角度は４０°〜８５°の範囲である。
基板３１０の側壁と支持ユニット２１０の側壁の一部とが感光性インク１１７で覆われている。
絶縁層１１４が有機絶縁材料で形成されている場合、バッファ層１１４０は、はんだボール１１６に対応する位置で再配線層１１５と絶縁層１１４との間に配置されていないことがある。
絶縁層１１４’が無機材料で形成されている場合、バッファ層１１４０は、はんだボール１１６に対応する位置で再配線層１１５と絶縁層１１４’との間に配置される。バッファ層１１４０はフォトレジスト材料で形成されており、露光および現像プロセスで形成可能である。
本明細書において実施形態を説明したが、各実施形態は単に１つの独立した技術的解決法を含むものではないと理解すべきである。本明細書の説明方法は、単に明瞭にするためのものである。当業者は明細書を全体として捉えるべきであり、実施形態の技術的解決策を適宜組み合わせて当業者に理解できるような他の実施形態を形成することが可能である。
上述の詳細な説明は、単に本開示の実行可能な実施形態を説明するためのものであり、本開示の保護範囲を限定することを目的とするものではない。いかなる均等な実施態様、または本開示の技術および主旨から逸脱せずになされるいかなる変形例も、本開示の保護範囲に含まれるべきである。

Claims (15)

  1. 第１の表面および前記第１の表面と反対側の第２の表面を含むウエハを設けることを備え、前記ウエハはグリッド状に配置された複数のイメージセンシングチップを有し、前記イメージセンシングチップの各々はイメージセンシング領域と接触パッドとを有し、前記イメージセンシング領域および前記接触パッドは前記ウエハの前記第１の表面側に配置されており、
    前記ウエハの前記第２の表面上に前記第１の表面に向かって延在する開口部を形成することを備え、前記接触パッドは前記開口部を介して露出されており、
    前記ウエハの前記第２の表面上に前記第１の表面に向かって延在するＶ字形状の切断トレンチを形成することと、
    前記ウエハの前記第２の表面に感光性インクを塗布して前記感光性インクで前記Ｖ字形状の切断トレンチを充填し、前記感光性インクで前記開口部を覆い、かつ、前記開口部の各々と前記感光性インクとの間に中空のくぼみを形成することとを備える、イメージセンシングチップパッケージング方法。
  2. 前記Ｖ字形状の切断トレンチおよび前記開口部は、同じエッチングプロセスで前記ウエハの前記第２の表面に形成される、請求項１に記載のイメージセンシングチップパッケージング方法。
  3. 前記Ｖ字形状の切断トレンチは、カッターを用いた前記ウエハの前記第２の表面からの切断によって形成される、請求項１に記載のイメージセンシングチップパッケージング方法。
  4. 前記Ｖ字形状の切断トレンチおよび前記開口部を前記ウエハの前記第２の表面に形成する前に、
    保護基板を設けることをさらに備え、前記保護基板は格子状に配置された支持ユニットを有し、前記支持ユニットの各々が前記複数のイメージセンシングチップのうちの１つに対応し、
    前記支持ユニットが前記ウエハと前記保護基板との間に位置している状態で、前記ウエハの前記第１の表面を前記保護基板と揃え前記保護基板と積層することと、
    前記ウエハの前記第２の表面を研磨して薄くすることとをさらに備える、請求項１に記載のイメージセンシングチップパッケージング方法。
  5. 前記Ｖ字形状の切断トレンチを形成した後で前記感光性インクを塗布する前に、カッターによって、前記Ｖ字形状の切断トレンチに沿って切断して前記支持ユニットの少なくとも一部内を切断することをさらに備える、請求項４に記載のイメージセンシングチップパッケージング方法。
  6. 前記カッターの切断幅は、前記ウエハの前記第２の表面付近の前記Ｖ字形状の溝の各々の開口部の幅よりも小さい、請求項５に記載のイメージセンシングチップパッケージング方法。
  7. 前記Ｖ字形状の切断トレンチは、前記ウエハの前記第２の表面からのカッターによる切断によって形成され、前記カッターは、前記支持ユニットの一部内を少なくとも切断する、請求項４に記載のイメージセンシングチップパッケージング方法。
  8. 前記感光性インクを塗布する前に、
    前記開口部の各々の側壁上に、および前記ウエハの前記第２の表面上に絶縁層を形成することと、
    前記接触パッドに電気的に接続される再配線層を前記絶縁層上におよび前記開口部の前記底部に形成することとをさらに備え、前記感光性インクを前記ウエハの前記第２の表面に塗布した後に、
    前記感光性インクに複数の貫通孔を形成することをさらに備え、前記再配線層は前記貫通孔を介して露出され、
    前記再配線層に電気的に接続されるはんだボールを前記貫通孔の各々において形成することをさらに備える、請求項１に記載のイメージセンシングチップパッケージング方法。
  9. 前記感光性インクの粘度は１２Ｋcps以上である、請求項１に記載のイメージセンシングチップパッケージング方法。
  10. 第１の表面および前記第１の表面と反対側の第２の表面を含む基板と、
    前記第１の表面上に配置されたイメージセンシング領域および接触パッドと、
    前記第２の表面上に配置され前記第１の表面に向けて延在する開口部とを備え、前記接触パッドは前記開口部を介して露出され、
    前記基板の側壁を覆う感光性インクを備え、
    前記感光性インクは前記開口部を覆い、前記開口部の各々と前記感光性インクとの間に中空のくぼみが形成され、
    前記基板の前記側壁は傾斜側壁を含み、前記傾斜側壁の一方の端部が前記第２の表面に接続されている、イメージセンシングチップパッケージ。
  11. 前記基板の前記側壁はさらに縦方向側壁を含み、前記縦方向側壁の一方の端部が前記傾斜側壁に接続され、前記縦方向側壁の他方の端部が前記第１の表面に接続される、請求項１０に記載のイメージセンシングチップパッケージ。
  12. 前記傾斜側壁の他方の端部が前記基板の前記第１の表面に接続されている、請求項１０に記載のイメージセンシングチップパッケージ。
  13. 前記傾斜側壁と前記基板の前記第２の表面との間の角度が４０°〜８５°の範囲である、請求項１０に記載のイメージセンシングチップパッケージ。
  14. 前記感光性インクの粘度は１２Ｋｃｐｓ以上である、請求項１０に記載のイメージセンシングチップパッケージ。
  15. 前記基板の前記第１の表面と揃えられ前記第１の表面と積層される保護基板と、
    前記保護基板と前記基板との間に配置され、前記イメージセンシング領域を囲む支持ユニットとをさらに備え、前記感光性インクは前記支持ユニットの側壁の少なくとも一部を覆い、
    前記開口部の各々の側壁上と前記基板の前記第２の表面上に配置された絶縁層と、
    前記絶縁層上と前記開口部の前記底部とに配置された再配線層とをさらに備え、前記再配線層は前記接触パッドに電気的に接続され、前記感光性インクは前記再配線層を覆い、前記感光性インクには前記再配線層が露出される貫通孔が設けられており、
    前記貫通孔の各々に配置され、前記再配線層に電気的に接続されるはんだボールをさらに備える、請求項１０に記載のイメージセンシングチップパッケージ。
JP2018517536A 2015-10-10 2016-09-29 イメージセンシングチップのためのパッケージング方法およびパッケージ構造 Active JP6629440B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201510650103.7 2015-10-10
CN201520780135.4U CN205050828U (zh) 2015-10-10 2015-10-10 影像传感芯片封装结构
CN201510650103.7A CN105244339B (zh) 2015-10-10 2015-10-10 影像传感芯片的封装方法以及封装结构
CN201520780135.4 2015-10-10
PCT/CN2016/100817 WO2017059781A1 (zh) 2015-10-10 2016-09-29 影像传感芯片的封装方法以及封装结构

Publications (2)

Publication Number Publication Date
JP2018530164A true JP2018530164A (ja) 2018-10-11
JP6629440B2 JP6629440B2 (ja) 2020-01-15

Family

ID=58487263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018517536A Active JP6629440B2 (ja) 2015-10-10 2016-09-29 イメージセンシングチップのためのパッケージング方法およびパッケージ構造

Country Status (5)

Country Link
US (1) US10283483B2 (ja)
JP (1) JP6629440B2 (ja)
KR (1) KR102055412B1 (ja)
TW (1) TWI645553B (ja)
WO (1) WO2017059781A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6983633B2 (ja) 2017-11-24 2021-12-17 浜松ホトニクス株式会社 ウェハの検査方法、及びウェハ
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
US20110169139A1 (en) * 2010-01-13 2011-07-14 Chia-Sheng Lin Chip package and fabrication method thereof
US20120205799A1 (en) * 2011-02-10 2012-08-16 Chia-Sheng Lin Chip package and fabrication method thereof
JP2014241446A (ja) * 2014-09-12 2014-12-25 大日本印刷株式会社 センサーパッケージおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101582435B (zh) * 2008-05-16 2012-03-14 鸿富锦精密工业（深圳）有限公司 一种影像感测晶片封装结构及其应用的相机模组
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
US9196571B2 (en) * 2010-01-13 2015-11-24 Xintec Inc. Chip device packages and fabrication methods thereof
CN101800207B (zh) 2010-03-12 2011-10-26 苏州晶方半导体科技股份有限公司 半导体器件的封装结构及其制造方法
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
TWI502692B (zh) * 2011-07-29 2015-10-01 Xintec Inc 晶片封裝體及其形成方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US20150206916A1 (en) * 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
CN105244339B (zh) * 2015-10-10 2018-02-16 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
CN205050828U (zh) * 2015-10-10 2016-02-24 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构
US20170186712A1 (en) * 2015-12-29 2017-06-29 Xintec Inc. Chip package and method for forming the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206253A (ja) * 2008-02-27 2009-09-10 Zycube:Kk 半導体装置
US20110169139A1 (en) * 2010-01-13 2011-07-14 Chia-Sheng Lin Chip package and fabrication method thereof
US20120205799A1 (en) * 2011-02-10 2012-08-16 Chia-Sheng Lin Chip package and fabrication method thereof
JP2014241446A (ja) * 2014-09-12 2014-12-25 大日本印刷株式会社 センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
US20180301434A1 (en) 2018-10-18
KR20180056724A (ko) 2018-05-29
WO2017059781A1 (zh) 2017-04-13
KR102055412B1 (ko) 2019-12-12
JP6629440B2 (ja) 2020-01-15
US10283483B2 (en) 2019-05-07
TW201714290A (zh) 2017-04-16
TWI645553B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
US11670577B2 (en) Chip package with redistribution structure having multiple chips
US10083913B2 (en) Fan-out POP structure with inconsecutive polymer layer
JP6503518B2 (ja) イメージセンシングチップのパッケージ化方法及びパッケージ構造
CN105226036B (zh) 影像传感芯片的封装方法以及封装结构
TWI581390B (zh) 晶片封裝體及其形成方法
JP2007317822A (ja) 基板処理方法及び半導体装置の製造方法
KR100679684B1 (ko) 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US8785297B2 (en) Method for encapsulating electronic components on a wafer
CN110993495B (zh) 芯片制备方法以及晶圆级封装芯片
KR101014577B1 (ko) 반도체 장치, 및 반도체 장치를 제조하는 방법
JP2011091453A (ja) 半導体装置および半導体装置の製造方法
JP6629440B2 (ja) イメージセンシングチップのためのパッケージング方法およびパッケージ構造
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
TWI645478B (zh) 半導體晶片的封裝方法以及封裝結構
TWI418004B (zh) 晶片封裝結構以及晶片封裝製程
TWI655696B (zh) 半導體晶片的封裝方法以及封裝結構
JP2015115387A (ja) 半導体装置の製造方法
KR101563912B1 (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191204

R150 Certificate of patent or registration of utility model

Ref document number: 6629440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250