JP2015115387A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2015115387A
JP2015115387A JP2013254773A JP2013254773A JP2015115387A JP 2015115387 A JP2015115387 A JP 2015115387A JP 2013254773 A JP2013254773 A JP 2013254773A JP 2013254773 A JP2013254773 A JP 2013254773A JP 2015115387 A JP2015115387 A JP 2015115387A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump
manufacturing
film
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013254773A
Other languages
English (en)
Inventor
亮平 北田
Ryohei Kitada
亮平 北田
昌浩 山口
Masahiro Yamaguchi
昌浩 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to JP2013254773A priority Critical patent/JP2015115387A/ja
Publication of JP2015115387A publication Critical patent/JP2015115387A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

【課題】信頼性の高い半導体装置の製造方法を提供すること。【解決手段】半導体装置の製造方法は、第１バンプを有する第１半導体チップを製造する工程と、第２バンプを有する第２半導体チップを製造する工程と、第１バンプと第２バンプとが電気的に接続するように、第１半導体チップと第２半導体チップとを積層する工程と、を含む。第１半導体チップを製造する工程は、第１バンプを形成する工程と、第１バンプの少なくとも側面を覆う樹脂膜を形成する工程と、第１バンプの少なくとも上面が露出するように樹脂膜の一部を除去する工程と、を含む。第２半導体チップを製造する工程は、第１絶縁層を形成する工程と、少なくとも上面が第１絶縁層から露出するように第２バンプを形成する工程と、を含む。第１半導体チップと第２半導体チップとを積層する工程において、第１バンプ及び第２バンプのうち少なくとも一方の側面を覆うように樹脂膜を流動させる。【選択図】図１７

Description

本発明は、半導体チップを積層する工程を含む半導体装置の製造方法に関する。
近年、半導体装置の集積度が年々向上し、それに伴って配線の微細化や多層化が進んでいる。一方、スマートフォーンなどのモバイル製品に組み込まれる各種半導体装置は、高密度実装化され、パッケージサイズの小型化及び薄膜化が要求されている。このような要求に対して、ＭＣＰ（Multi Chip Package）と呼ばれる１つの配線基板上に複数の半導体チップを高密度実装する技術が開発されている。その中でも、ＴＳＶ（Through Substrate Via/Through Silicon Via）と呼ばれる貫通電極を有する半導体チップを積層したチップ積層体を配線基板の主面に実装したＣｏＣ(Chip on Chip)型の半導体装置（半導体パッケージ）が注目されている。
上記貫通電極は、半導体チップの半導体基板を貫通する様に設けられている。貫通電極の両端は、バンプ電極を介して、配線基板、或いは他の半導体チップと電気的に接続されている。
ＣｏＣ型の半導体装置の製造では、チップ積層体の形成において、半導体チップ間のバンプ電極を介した接続後に、チップ積層体の機械的強度を補強する目的で、バンプ接続された半導体チップ間の隙間をアンダーフィル材で充填している。このアンダーフィル材の充填方法は、例えば特許文献１に開示されている。特許文献１の背景技術に記載の方法においては、基体上に載置された半導体チップの側面部に、液状のアンダーフィル材料を滴下して付着させる。このとき、基体と半導体チップとの間隙に生じる毛細管現象によって、アンダーフィル材料が基体と半導体チップとの間の間隙に浸透する。これによって、基体と半導体チップとの間の間隙内がアンダーフィル材料によって充填される。
一方、特許文献２には、アンダーフィル材を設ける方法として、複数の半導体チップの電極に突起電極を形成する工程と、配線基板の主面上に非導電性の樹脂接着剤であるＮＣＰ(Non Conductive Paste)を配置する工程と、配線基板の主面上に樹脂接着剤を介して半導体チップを配置し、その後、半導体チップの裏面を押圧して半導体チップを配線基板に突起電極を介してフリップチップ接続する工程と、半導体チップを樹脂封止する工程とを有する半導体装置の製造方法が開示されている。
特許文献３には、半導体ウェハの接着剤として、アルカリ可溶性樹脂、熱硬化性樹脂、放射線重合性化合物、及び光開始剤を含有する感光性接着剤組成物が開示されている。
特開２０１１−２１６８１８号公報 特開２００５−１９１０５３号公報 特開２０１０−２２３９９２号公報
以下の分析は、本発明の観点から与えられる。
図５２に、特許文献１に記載のような毛細管現象を利用して半導体チップ間にアンダーフィル材料を充填する方法の概略断面図を示す。半導体チップ９００は、半導体基板９０１と、絶縁層９０２と、第１バンプ９０３と、第２バンプ９０４と、半導体基板９０１を貫通し、第１バンプ９０３と第２バンプ９０４とを電気的に接続する貫通電極９０５と、半田９０６と、を有する。まず、２つの半導体チップを積層させる（図５２（ａ））。そして、この２つの半導体チップの間にアンダーフィル樹脂９０７を毛細管現象によって供給すると、アンダーフィル樹脂９０７中にボイド９０８が発生してしまう。このボイド９０８は、バンプの腐食やアンダーフィル材料のクラックの発生を促進し、製品の信頼性を著しく低下させることも確認された。
図５３に、特許文献２に記載の方法にように、半導体チップの積層前に、フィラーを含有するアンダーフィル材料を設ける方法の概略断面図を示す。一方の半導体チップに、フィラー９０９を含有するアンダーフィル樹脂９０７を設ける（図５３（ａ））。次に、第１バンプ９０３をアンダーフィル樹脂９０７に押し込んで、第２バンプ９０４と接続させる。この方法によれば、ボイドの発生は抑制することができる。しかしながら、第１バンプ９０３と第２バンプ９０４との間に、アンダーフィル樹脂９０７中のフィラー９０９が残存してしまうことがある。バンプ９０３，９０４間に残存したフィラー９０９は、バンプ間の接続抵抗を高めることになる。
本発明の第１視点によれば、第１バンプを有する第１半導体チップを製造する工程と、第２バンプを有する第２半導体チップを製造する工程と、第１バンプと第２バンプとが電気的に接続するように、第１半導体チップと第２半導体チップとを積層する工程と、を含む半導体装置の製造方法が提供される。第１半導体チップを製造する工程は、第１バンプを形成する工程と、第１バンプの少なくとも側面を覆う樹脂膜を形成する工程と、第１バンプの少なくとも上面が露出するように樹脂膜の一部を除去する工程と、を含む。第２半導体チップを製造する工程は、第１絶縁層を形成する工程と、少なくとも上面が第１絶縁層から露出するように第２バンプを形成する工程と、を含む。第１半導体チップと第２半導体チップとを積層する工程において、第１バンプ及び第２バンプのうち少なくとも一方の側面を覆うように樹脂膜を流動させる。
本発明は、以下の効果のうち少なくとも１つを有する。
半導体チップのバンプ間に樹脂膜中のフィラーが残存することを防止することができる。これにより、電気的特性の低下を防止することができる。
樹脂膜中にボイドが残存することを防止することができる。これにより、樹脂膜にクラックが発生することを防止することができる。
第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第１実施形態における半導体チップのダイシング方法を説明するための概略断面図。 第１実施形態における半導体チップのダイシング方法を説明するための概略断面図。 第１実施形態における半導体チップのダイシング方法を説明するための概略断面図。 第１実施形態における半導体チップのダイシング方法を説明するための概略断面図。 ダイシング処理前の半導体ウェハの概略平面図。 第１実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第１実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第１実施形態に係る半導体装置の製造方法を示すフローチャート。 第２実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第２実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第２実施形態における半導体チップ積層体の製造方法を説明するための概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップを製造する方法を説明するための概略上面図及び概略断面図。 第３実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第３実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 第３実施形態における半導体チップ積層体のパッケージ方法を説明するための概略断面図。 貫通電極を有するＤＲＡＭチップを積層した半導体パッケージの概略断面図。 図５０に示す半導体パッケージの概略分解図。 背景技術に係る問題点を説明するための概略断面図。 背景技術に係る問題点を説明するための概略断面図。
上記各視点の好ましい形態を以下に記載する。
上記第１視点の好ましい形態によれば、第１バンプ及び第２バンプのうち少なくとも一方は、その上面に半田を含む。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程前において又は当該工程において、樹脂膜を、樹脂膜が流動可能な温度以上、半田の溶融温度未満の第１温度まで加熱する。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程前において又は当該工程において、第２半導体チップを、第１温度未満である第２温度まで加熱する。
上記第１視点の好ましい形態によれば、第１温度は２０℃以上２００℃以下である。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程において、樹脂膜を、半田の溶融温度以上の第３温度まで加熱する。
上記第１視点の好ましい形態によれば、第３温度は、樹脂膜の５％重量減少温度以上である。
上記第１視点の好ましい形態によれば、第３温度は２００℃以上３００℃以下である。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程前において、樹脂膜と第１絶縁層の厚さの合計は、第１バンプと第２バンプの合計の高さよりも大きい。
上記第１視点の好ましい形態によれば、樹脂膜は第１バンプの高さよりも厚く形成する。
上記第１視点の好ましい形態によれば、樹脂膜の一部を除去する工程において、第１バンプの側面が露出するように樹脂膜に貫通孔を形成する。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程において、樹脂膜と第１絶縁層を圧着して、第１バンプの側面の少なくとも一部を覆うように樹脂膜を流動させる。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程前において、第２バンプは第１絶縁膜から突出している。
上記第１視点の好ましい形態によれば、第１絶縁膜は第２バンプの高さよりも厚く形成する。
上記第１視点の好ましい形態によれば、第２バンプの側面の少なくとも一部が第１絶縁膜から露出するように第２バンプを形成する。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程において、第２バンプの側面の少なくとも一部を覆うように樹脂膜を流動させる。
上記第１視点の好ましい形態によれば、第１半導体チップと第２半導体チップとを積層する工程前において、第１バンプは樹脂膜から突出している。
上記第１視点の好ましい形態によれば、樹脂膜は感光性を有する。樹脂膜の一部を除去する工程において、露光処理及び現像処理によって樹脂膜の一部を除去する。
上記第１視点の好ましい形態によれば、第１半導体チップを製造する工程は、第１バンプと電気的に接続された貫通電極を形成する工程をさらに含む。
上記第１視点の好ましい形態によれば、第１バンプと貫通電極とを同一工程で形成する。
本発明の第２視点によれば、第１バンプを有する第１半導体チップを製造する工程と、第２バンプを有する第２半導体チップを製造する工程と、第１バンプと第２バンプとが電気的に接続するように、第１半導体チップと第２半導体チップとを積層する工程と、を含む半導体装置の製造方法が提供される。第１半導体チップを製造する工程は、第１バンプを形成する工程と、第１バンプの少なくとも側面を覆う樹脂膜を形成する工程と、第１バンプの少なくとも上面が露出するように樹脂膜の一部を除去する工程と、を含む。第２半導体チップを製造する工程は、第１絶縁層を形成する工程と、少なくとも上面が第１絶縁層から露出するように第２バンプを形成する工程と、を含む。第１半導体チップと第２半導体チップとを積層する工程において、第１半導体チップと第２半導体チップとの圧接により樹脂膜を変形させて、第１バンプ及び第２バンプのうちの少なくとも一方の側面を樹脂膜で覆う。
以下の説明において、図面参照符号は発明の理解のために付記しているものであり、図示の態様に限定することを意図するものではない。
第１実施形態に係る半導体装置の製造方法について説明する。図１〜図２８に、第１実施形態に係る半導体装置の製造方法を説明するための図面を示す。図１〜図１３は、ダイシング前の半導体チップを製造する工程を示す。図１〜図１３の各図において、上側に概略上面図を示し、下側に、当該概略上面図の概略断面図を示す。図１４〜図１７は、半導体チップのダイシング工程を説明するための図面を示す。図１４〜図１７においては、複数の半導体チップを含む半導体ウェハの一部分を図示してある。図１８に、ダイシング前の半導体ウェハの概略平面図を示す。図１９〜図２３に、半導体チップの積層工程を説明するための図面を示す。図２４〜図２７に、半導体チップ積層体のパッケージ方法を説明するための図面を示す。図２８に、第１実施形態に係る半導体装置の製造方法のフローチャートを示す（Ｓ１〜Ｓ１４参照）。
まず、半導体チップの製造工程について説明する。半導体基板１０１の第１面１０１ａ上に、トランジスタ、キャパシタ等の半導体素子を形成した素子形成層１０２を形成する。次に、素子形成層１０２上に、配線及び配線間を接続するビアを有する配線層１０３、並びに、配線層１０３を露出するように第１絶縁層１０４を形成する（図１；Ｓ１）。
次に、配線層１０３及び第１絶縁層１０４上に、カバー膜１０５を形成する。カバー膜１０５は、例えば、シリコン酸化膜、シリコン窒化膜及びシリコン酸窒化膜からなる群から選択された単層膜又は積層膜とすることができる。次に、カバー膜１０５上に、第２絶縁層１０６を形成する。第２絶縁層１０６は、例えばポリイミド膜で形成することができる。第２絶縁層１０６の膜厚は例えば５μｍとすることができる。次に、配線層１０３に電気的に接続する第１バンプを形成する部分に、配線層１０３を露出するように第１貫通孔１０７を形成する（Ｓ２）。第１貫通孔１０７は、例えば、露光処理及び現像処理を含む感光処理によって第２絶縁層１０６に貫通孔を形成した後、第２絶縁層１０６をマスクとして、露出したカバー膜１０５をドライエッチング処理することにより形成することができる。次に、第２絶縁層１０６及び第１貫通孔１０７の内壁を覆うように、第１バリア膜の前駆膜１０８’を形成する（図２）。第１バリア膜１０８は、例えばＣｕ／Ｔｉの積層膜とすることができる。
次に、第１バリア膜の前駆膜１０８’上に、第１保護膜１０９を形成する。第１保護膜１０９は例えばレジストで形成することができる。次に、第１貫通孔１０７を露出するように、第１保護膜１０９に第２貫通孔１０９ａを形成する（図３）。第２貫通孔１０９ａは例えば感光処理によって形成することができる。これにより、第１バンプを形成するための開口を形成することができる。
次に、第１貫通孔１０７及び第２貫通孔１０９ａ内に第１下層導電膜１１０を形成する。第１下層導電膜１１０は、例えば、Ｃｕで形成することができる。第１下層導電膜１１０は、例えば、第１保護膜１０９をマスクとし、第１バリア膜の前駆膜１０８’をシード膜とした電解めっき法により選択的に堆積させることができる。次に、第１下層導電膜１１０上に、第１上層導電膜１１１を形成する。第１上層導電膜１１１は、例えば、Ｎｉ／Ａｕの積層膜とすることができる。第１上層導電膜１１１は、例えば、第１保護膜１０９をマスクとし、第１バリア膜の前駆膜１０８’をシード膜とした電解めっき法により選択的に堆積させることができる。次に、第１保護膜１０９を除去する。次に、露出した第１バリア膜の前駆膜１０８’を部分的に除去して第１バリア膜１０８を形成する。これにより、第１バンプ１１２が形成される（図４；Ｓ３）。本実施形態では、第１バンプ１１２は、第１バリア膜１０８、第１下層導電膜１１０及び第１上層導電膜１１１から形成されている。また、第１バンプ１１２は、第２絶縁層１０６よりも高くしてある。すなわち、第１バンプ１１２は、第２絶縁層１０６から突出し、側面が第２絶縁層１０６から露出している。第１バンプ１１２の径は後述の第２バンプ１２１の径より３μｍ程度大きくすると好ましい。半導体チップを積層する際、位置ずれが生じたとしても必要な接続面積を確保するためである。
次に、第２絶縁層１０６及び第１バンプ１１２上に、第１接着材１１３で支持体１１４を貼り付ける（図５；Ｓ４）。支持体１１４は、後の薄化工程後における反りを防止すると共に、その後の処理のハンドリング性を高めるためのものである。支持体１１４は、例えば、石英で形成することができる。第１接着材１１３は、支持体１１４と共に容易に剥離可能となるものを使用すると好ましい。例えば、第１接着材１１３としては、レーザ光や紫外線の照射によって接着力を弱めることができるものを使用することができる。
次に、作製した中間製品を裏返す（図６）。
次に、半導体基板１０１を薄化する（Ｓ５）。例えば、半導体基板１０１の第２面１０１ｂをＣＭＰ（Chemical Mechanical Polishing；化学的機械的研磨）法を用いて研削する。半導体基板１０１の厚さが例えば４０μｍになるまで薄化する。次に、配線層１０３が露出するように、半導体基板１０１及び素子形成層１０２に、第３貫通孔１１５を形成する（図７）。第３貫通孔１１５は、例えば、シリコン酸化膜（不図示）をマスクとして、ドライエッチングで形成することができる。
次に、半導体基板１０１上及び第３貫通孔１１５の内壁にサイドウォール絶縁膜の前駆膜を形成する。次に、配線層１０３を露出させるように、第３貫通孔１１５の底面にあるサイドウォール絶縁膜の前駆膜を例えば異方性ドライエッチングで選択的に除去し、サイドウォール絶縁膜１１６を形成する（図８）。サイドウォール絶縁膜１１６は例えばシリコン窒化膜で形成することができる。
次に、サイドウォール絶縁膜１１６及び配線層１０３上に、第２バリア膜の前駆膜１１７’を形成する。第２バリア膜の前駆膜１１７’は、例えばＣｕ／Ｔｉの積層膜とすることができる。次に、第２バリア膜の前駆膜１１７’上に、第２保護膜１１８を形成する。第２保護膜１１８は例えばレジストで形成することができる。次に、第３貫通孔１１５を露出するように、第２保護膜１１８に第４貫通孔１１８ａを形成する（図９）。第４貫通孔１１８ａは例えば感光処理によって形成することができる。これにより、第２バンプを形成するための開口を形成することができる。
次に、第３貫通孔１１５及び第４貫通孔１１８ａ内に第２下層導電膜１１９を形成する。第２下層導電膜１１９は、例えば、Ｃｕで形成することができる。第２下層導電膜１１９は、例えば、第２保護膜１１８をマスクとし、第２バリア膜の前駆膜１１７’をシード膜とした電解めっき法により選択的に堆積させることができる。次に、第２下層導電膜１１９上に、第２上層導電膜１２０を形成する。第１実施形態においては、第２上層導電膜１２０を積層時に溶融させる導電体としている。第２上層導電膜１２０は、例えば、ＳｎＡｇ膜とすることができる。第２上層導電膜１２０は、例えば、第２保護膜１１８をマスクとし、第２バリア膜の前駆膜１１７’をシード膜とした電解めっき法により選択的に堆積させることができる。次に、第２保護膜１１８を除去する。次に、露出した第２バリア膜の前駆膜１１７’を部分的に除去して第２バリア膜１１７を形成する。これにより、貫通電極１２３が一体となった第２バンプ１２１が同一工程で形成される（図１０；Ｓ６）。本実施形態では、第２バンプ１２１は、第２バリア膜１１７、第２下層導電膜１１９及び第２上層導電膜１２０から形成されている。
次に、加熱処理を施し、第２上層導電膜１２０を一旦融解させる（図１１）。例えば、第２上層導電膜１２０がＳｎＡｇ膜である場合、約２６０℃で加熱することができる。なお、この工程は実施しなくてもよい。
次に、サイドウォール絶縁膜１１６上に、第２バンプ１２１を覆うように、樹脂膜１２２を形成する（図１２；Ｓ７）。樹脂膜１２２の厚さは、第２バンプ１２１よりも厚いと好ましい。樹脂膜１２２は、感光処理により部分除去が可能であると共に、加熱処理により接着性を発現するものであると好ましい。樹脂膜１２２は、フィラーを含有してもよい。フィラーとしては、例えばシリカが挙げられる。
次に、第２バンプ１２１の少なくとも上面が露出するように、樹脂膜１２２に第５貫通孔１２２ａを形成する（図１３；Ｓ８）。第５貫通孔１２２ａは、第２バンプ１２１の側壁も露出するように形成すると好ましい。第５貫通孔１２２ａは、例えば、樹脂膜１２２がポジティブタイプである場合、フォトマスク（例えばレチクル）を用いて第５貫通孔１２２ａを形成する領域を露光し、アルカリ性溶液等の現像液を用いて樹脂膜１２２を部分的に除去して形成することができる。
図１４は、図１３に示した工程後のダイシング処理前の半導体ウェハの一部分を反転して示す。図１８に、ダイシング処理前の半導体ウェハの概略平面図を示す。図１４〜図１８に示す領域Ａは、ダイシング後に得られる半導体チップの１チップに相当する領域を示す。図１８においては、領域Ａにハッチングを付してある。図１４〜図１８に示す領域Ｂは、ダイシングが実施されるスクライブ線領域を示す。スクライブ線領域Ｂの幅は、例えば４０μｍ〜８０μｍに設定することができる。
スクライブ線領域Ｂにおいて、第１絶縁層１０４上には、カバー膜１０５及び第２絶縁層１０６を貫通するスクライブ線溝１３１が形成されている。スクライブ線溝１３１は、第１貫通孔１０７を形成するときに同時に形成することができる。スクライブ線溝１３１には、支持体１１４を貼り付けるときに第１接着剤１１３が充填される。スクライブ線溝１３１は、ダイシング時にカバー膜１０５と第２絶縁層１０６にクラックが発生することを防止する機能を有する。
次に、第２バンプ１２１側に、第２接着材１３２を用いてダイシングテープ１３３を貼り付ける。第２接着材１３２は、ダイシングテープ１３３と共に容易に剥離可能となるものを使用すると好ましい。例えば、第２接着材１３２としては、レーザ光や紫外線の照射によって接着力を弱めることができるものを使用することができる。次に、第１接着材１１３にレーザ光や紫外線を照射して接着力を弱める。そして、支持体１１４を剥がす（図１５）。
次に、ダイシング装置（不図示）を用いて、スクライブ線溝１３１に沿ってダイシングテープ１３３の途中まで中間製品をダイシングする。これにより、ダイシング溝１３４が形成される（図１６）。
次に、第２接着材１３２にレーザ光や紫外線を照射して接着力を弱める。次に、ダイシング装置を用いて、個片化した中間製品をダイシングテープ１３３からピックアップする。これにより、半導体チップ１５０が完成する（Ｓ９）。
次に、半導体チップの積層方法について説明する。図１９〜図２３に、半導体チップの積層方法を説明するための概略断面図を示す。半導体チップの積層は、例えば、フリップチップボンディング装置を使用して実施することができる。
積層する半導体チップ１５０と、１以上の半導体チップが積層された半導体チップ積層体１７０とを対向するように配置する（図１９）。半導体チップ積層体１７０は、１つの半導体チップである場合も含む。このとき、一方の第１バンプ１１２と他方の第２バンプ１２１が対向するように配置する。本実施形態においては、半導体チップ１５０の第２バンプ１２１と半導体チップ積層体１７０の第１バンプ１１２とが対向するように配置してある。樹脂膜１２２の厚さｔ１と第２絶縁層１０６の厚さｔ２の合計は、第１バンプ１１２の高さｈ１と第２バンプの高さｈ２の合計よりも大きくなっていると好ましい。
図２２に、半導体チップの積層工程の一例を示す概略断面図を示す。（第１）半導体チップ１５０は、フリップチップボンディング装置のボンディングツール１８１によって真空吸着されて保持されている。フリップチップボンディング装置のボンディングステージ１８２には、半導体チップ積層体１７０が真空吸着されている。図２２に示す形態においては、半導体チップ積層体１７０は、ＴＳＶを有していない第２半導体チップ１５１と、第２半導体チップ１５１上に積層され、ＴＳＶを有している第１半導体チップ１５０と、を有している。なお、本実施形態及び以下の実施形態において、ボンディングツール１８１及びボンディングステージ１８２との間に、溶融する導電膜（例えば半田）が存在する場合に、導電膜が溶融したとしても、導電膜はバンプに残存することができる。
次に、樹脂膜１２２を第１温度Ｔ１に加熱する。例えば、半導体チップ１５０をボンディングツール１８１で半導体チップ１５０を加熱することができる。第１温度Ｔ１は、樹脂膜１２２が熱流動可能となるような温度であると共に、第２上層導電膜１２０が溶融しないような温度とすると好ましい。例えば、第２上層導電膜１２０が２６０℃で溶融する場合、１５０℃〜２００℃で流動可能となるような樹脂膜１２２を選択すると好ましい。また、半導体チップ積層体１７０も第２温度Ｔ２に加熱する。第２温度Ｔ２は、第１温度Ｔ１より低いと好ましい。例えば、第１温度Ｔ１を１５０℃〜２００℃とする場合、第２温度Ｔ２は１００℃〜１５０℃とすることができる。
次に、半導体チップ積層体１７０の第１バンプ１１２を半導体チップ１５０の第５貫通孔１２２ａに挿入する。そして、半導体チップ積層体１７０の第１上層導電膜１１１と半導体チップ１５０の第２上層導電膜１２０とが接触するように、半導体チップ積層体１７０と半導体チップ１５０とを近づけ、樹脂膜１２２を圧縮する（図２０）。半導体チップ積層体１７０と半導体チップ１５０の積層は、減圧下又は真空下で行うと好ましい。第１バンプ１１２及び第２バンプ１２１の周りにガスが残留することを防止するためである。ガスが残留しない場合には、大気圧下において積層を実施してもよい。なお、図面上、第１バンプ１１２及び第２バンプ１２１の周りに間隙が示されているが、作図上、間隙が図示されているにすぎない。これにより、第１バンプ１１２及び第２バンプ１２１の周囲は樹脂膜１２２で覆われる。半導体チップ積層体１７０の第１上層導電膜１１１と半導体チップ１５０の第２上層導電膜１２０との接触は、フィリップチップボンディング装置によって、抵抗荷重の変化で検知することができる。
次に、半導体チップ１５０を第３温度Ｔ３に加熱する。第３温度Ｔ３は、半導体チップ１５０の第２上層導電膜１２０が溶融するような温度とすると好ましい。例えば、第２上層導電膜１２０がＳｎＡｇである場合、第３温度Ｔ３は２００℃以上３００℃以下とすることができる。これにより、第１バンプ１１２と第２バンプ１２１とが接続される（図２１）。また、第３温度Ｔ３は、樹脂膜１２２の５％重量減少温度以上であると好ましい。５％重量減少温度以上に樹脂膜１２２を加熱することにより、半導体チップ１５０と半導体チップ積層体１７０との接着を強固にすることができると共に、樹脂膜１２２を再加熱処理した場合に流動しないように熱硬化させることができる。例えば、第３温度Ｔ３を２６０℃に設定する場合、５％重量減少温度が２００℃〜２６０℃である樹脂膜１２２を選択すると好ましい。
次に、ボンディングツール１８１を半導体チップ１５０から離す。これにより、半導体チップ１５０の積層が完了する。上記積層工程を繰り返すことにより、所望の積層数を有する半導体チップ積層体を製造することができる（Ｓ１０）。
図２３に、半導体チップ積層体の一例を示す概略断面図を示す。図２３に示す形態においては、半導体チップ積層体１７０は、５層の半導体チップを有し、ＴＳＶを有していない第２半導体チップ１５１と、ＴＳＶを有し、第２半導体チップ１５１上に積層されている３つの第１半導体チップ１５０と、第１半導体チップ１５０上に積層され、インターフェイスチップとなる第３半導体チップ１５２と、を有している。
上記積層方法においては、樹脂膜１２２を流動させる第１温度Ｔ１及び第２上層導電膜１２０を溶融させる第３温度Ｔ３の２段階で半導体チップ１５０を加熱したが、半導体チップ１５０と半導体チップ積層体１７０の接着及び第１バンプ１１２と第２バンプ１２１との接続が可能であるならば、１段階の加熱又は３段階以上の加熱を実施してもよい。
次に、半導体チップ積層体のパッケージ方法について説明する。図２４〜図２７に、半導体チップ積層体のパッケージ方法を説明するための概略断面図を示す。
まず、配線基板１９１上に、複数の半導体チップ積層体１７０を接続する（図２４；Ｓ１１）。
次に、半導体チップ積層体１７０を封止樹脂１９２で封止する（図２５；Ｓ１２）。
次に、配線基板１９１の裏側の電極上に半田ボール１９３を形成する（図２６；Ｓ１３）。
次に、中間製品を半導体チップ積層体１７０毎に切断する。これにより、ＣｏＣ型の半導体パッケージ１００が製造される（図２７；Ｓ１４）。
第１実施形態に係る上記製造方法によれば、第１実施形態に係る半導体チップ１５０は、半導体基板１０１と、半導体基板１０１の第１面１０１ａ上にトランジスタ等の素子を形成した素子形成層１０２と、素子形成層１０２上に形成された第１絶縁層１０４と、第１絶縁層１０４に形成された配線層１０３と、を備える。半導体チップ１５０は、さらに、第１絶縁層１０４上に形成されたカバー膜１０５と、カバー膜１０５上に形成された第２絶縁層１０６と、配線層１０３に電気的に接続され、上部が第２絶縁層１０６から露出した第１バンプ１１２と、を備える。半導体チップ１５０は、さらに、第１バンプ１１２とは反対側において配線層１０３に電気的に接続され、素子形成層１０２及び半導体基板１０１を貫通する貫通電極１２３と、貫通電極１２３と電気的に接続され、半導体基板１０１の第２面１０１ｂ上に形成された第２バンプ１２１と、半導体基板１０１の第２面１０１ｂ上に形成された樹脂膜１２２と、を備える。貫通電極１２３と第２バンプ１２１とは一体的に形成されている。樹脂膜１２２は、第５貫通孔１２２ａを有する。第２バンプ１２１は、第５貫通孔１２２ａ内に形成され、側面が露出している。第２バンプ１２１の高さは、樹脂膜１２２の厚さ（高さ）より低くなっている。半田は、第２バンプ１２１の上面に含まれている（図１３、図１７）。
第１実施形態に係る上記製造方法によれば、半導体チップ積層体１７０は、積層された複数の半導体チップを備える。半導体チップ１５０が積層されている場合、半導体チップは、一方の半導体チップ１５０の第１バンプ１１２と他方の半導体チップの１５０の第２バンプ１２１とが電気的に接続するように積層されている。
第１実施形態に係る上記製造方法によれば、半導体パッケージ１００は、配線基板１９１と、配線基板１９１に実装された半導体チップ積層体１７０と、半導体チップ積層体１７０を封止する封止樹脂１９２と、配線基板１９１に形成された半田ボール１９３と、を備える。
第１実施形態によれば、樹脂膜１２２から第２バンプ１２１を第５貫通孔１２２ａ内において露出して形成するので、半導体チップ積層時に第１バンプ１１２と第２バンプ１２１との間に樹脂膜１２２中のフィラーが介在することを防止することができる。これにより、バンプ間の抵抗が高くなることを防止することができる。
また、樹脂膜１２２の第５貫通孔１２２ａは、樹脂膜１２２を流動させることによってふさぐことができるので、樹脂膜１２２中にボイドが残存することを防止することができる。これにより、ボイドに起因する樹脂膜１２２のクラックを防止することができる。
次に、第２実施形態に係る半導体装置の製造方法について説明する。図２９〜図３１に、第２実施形態に係る半導体装置の製造方法を説明するための図面を示す。図２９〜図３１は半導体チップの積層工程を示す。第１実施形態においては、第１上層導電膜と第２上層導電膜のうち第２上層導電膜を半導体チップの積層時に溶融させる導電体（例えばＳｎＡｇ）としていた。第２実施形態においては、半導体チップ２５０における第１バンプ２１２の第１上層導電膜２１１と第２バンプ２２１の第２上層導電膜２２０のうち第１上層導電膜２１１を積層時に溶融させる導電体（例えばＳｎＡｇ）とする。この場合、第２上層導電膜２２０は、積層時に溶融しない導電体（例えばＮｉ／Ａｕの積層膜）であってもよいし、積層時に溶融する導電体（例えばＳｎＡｇ）であってもよい。半導体チップ２５０の製造工程、ダイシング工程及び半導体チップ積層体のパッケージ工程に係る基本的な方法は第１実施形態と同様であるので、ここでの説明は省略する。
第１実施形態と同様にして、積層する半導体チップ２５０と半導体チップ積層体２７０とを、一方の第１バンプ２１２と他方の第２バンプ２２１が対向するように配置する（図２９）。本実施形態においては、半導体チップ２５０の第２バンプ２２１と半導体チップ積層体２７０の第１バンプ２１２とが対向するように配置してある。
次に、第１実施形態と同様にして、樹脂膜２２２を第１温度Ｔ１まで加熱する。
次に、第１実施形態と同様にして、半導体チップ積層体２７０の第１上層導電膜２１１と半導体チップ２５０の第２上層導電膜２２０とを接触させ、樹脂膜１２２を圧縮する（図３０）。
次に、半導体チップ２５０を介して、第１上層導電膜２１１を第３温度Ｔ３に加熱する。これにより、第１バンプ１１２と第２バンプ１２１とが接続される（図３１）。
第２実施形態における上記以外の形態は、第１実施形態と同様である。第２実施形態によれば、第１実施形態と同様の効果を得ることができる。
第２実施形態に係る半導体チップは、半田が第２バンプ２２１の上面に含まれている以外は、第１実施形態に係る半導体チップと同様である。第２実施形態に係る半導体チップ積層体及び半導体パッケージについては、半田とバンプの上層導電膜の積層順序を除けば、基本的に第１実施形態と同様である。
次に、第３実施形態に係る半導体装置の製造方法について説明する。図３２〜図４９に、第３実施形態に係る半導体装置の製造方法を説明するための図面を示す。第１実施形態と同じ要素には同じ符号を付してある。第１実施形態においては、第１バンプが半導体チップから突出し、第２バンプが樹脂膜の貫通孔の深さより低くなっていた。このため、積層工程においては、第１バンプを樹脂膜の貫通孔に挿入する形態であった。第３実施形態においては、第２バンプが半導体チップから突出し、第１バンプが絶縁層の貫通孔の深さより低くなっている。このため、本実施形態の積層工程においては、第２バンプを絶縁層の貫通孔に挿入することになる。
半導体チップの製造工程について説明する。図３２〜図４６に、半導体チップの製造方法を説明するための概略上面図及び概略断面図を示す。図１に示す工程までは、第１実施形態と同様である。
次に、第１実施形態と同様にして、配線層１０３及び第１絶縁層１０４上に、カバー膜１０５を形成する。次に、カバー膜１０５上に、第２絶縁層３０６を形成する。第２絶縁層３０６は、例えばポリイミド膜で形成することができる。第２絶縁層３０６の厚さは、少なくとも第１バンプの高さより厚くなるようにする。第２絶縁層３０６の膜厚は例えば１０μｍ〜１５μｍとすることができる。次に、配線層１０３に電気的に接続する第１バンプを形成する部分に、カバー膜１０５を露出するように第６貫通孔３０６ａを形成する（図３２）。第６貫通孔３０６ａは、例えば、露光処理及び現像処理を含む感光処理によって形成することができる。
次に、配線層１０３が露出するようにカバー膜１０５に第７貫通孔１０５ａを形成する。第７貫通孔１０５ａは、例えばドライエッチングで形成することができる（図３３）。このとき、第２絶縁層３０６の第６貫通孔３０６ａの側壁が階段状になるようにエッチング条件を設定すると好ましい。例えば、第２絶縁層３０６のエッチング選択比が低くなるようなエッチング条件に設定する。或いは、ポリイミド膜の第２絶縁層３０６を２回の露光処理でカバー膜１０５のドライエッチング前に予め階段状に形成しておくことも可能である。
次に、第２絶縁層３０６、第６貫通孔３０６ａ及び第７貫通孔１０５ａの内壁を覆うように、第１バリア膜の前駆膜１０８’を形成する（図３４）。第１バリア膜１０８は、例えばＣｕ／Ｔｉの積層膜とすることができる。
次に、第１バリア膜の前駆膜１０８’上に、第１保護膜３０９を形成する。第１保護膜３０９は例えばレジストで形成することができる。次に、第７貫通孔１０５ａを露出するように、第１保護膜３０９に第８貫通孔３０９ａを形成する（図３５）。第８貫通孔３０９ａは例えば感光処理によって形成することができる。これにより、第１バンプを形成するための開口を形成することができる。第８貫通孔３０９ａは、第６貫通孔３０６ａの下段の開口よりも広くすると好ましい。
次に、第６貫通孔３０６ａ、第７貫通孔１０５ａ及び第８貫通孔３０９ａ内に、第１バリア膜の前駆膜１０８’上に、第１実施形態と同様にして、第１下層導電膜１１０を形成する。次に、第１下層導電膜１１０上に、第１実施形態と同様にして、第１上層導電膜１１１を形成する。次に、第１保護膜３０９を除去する。次に、露出した第１バリア膜の前駆膜１０８’を部分的に除去して第１バリア膜１０８を形成する。これにより、第１実施形態と同様の第１バンプ１１２が形成される（図３６）。本実施形態では、第１バンプ１１２は、第２絶縁層３０６より低くなっている。すなわち、第１バンプ１１２は、第６貫通孔３０６ａ内に収容されているような形態となっている。第１バンプ１１２の側面の一部は第２絶縁層３０６から露出している。
次に、第１実施形態と同様にして、第２絶縁層３０６及び第１バンプ１１２上に、第１接着材１１３で支持体１１４を貼り付ける（図３７）。
次に、第１実施形態と同様にして、作製した中間製品を裏返す（図３８）。
次に、第１実施形態と同様にして、半導体基板１０１を薄化する。次に、第１実施形態と同様にして、配線層１０３が露出するように、半導体基板１０１及び素子形成層１０２に、第３貫通孔１１５を形成する（図３９）。
次に、第１実施形態と同様にして、サイドウォール絶縁膜１１６を形成する（図４０）。
次に、第１実施形態と同様にして、サイドウォール絶縁膜１１６及び配線層１０３上に、第２バリア膜の前駆膜１１７’を形成する。次に、第１実施形態と同様にして、第２バリア膜の前駆膜１１７’上に、第２保護膜１１８を形成すると共に、第３貫通孔１１５を露出するように、第２保護膜１１８に第４貫通孔１１８ａを形成する（図４１）。
次に、第１実施形態と同様にして、第３貫通孔１１５及び第４貫通孔１１８ａ内に第２下層導電膜１１９を形成する。次に、第１実施形態と同様にして、第２下層導電膜１１９上に、第２上層導電膜１２０を形成する。次に、第２保護膜１１８を除去する。次に、第１実施形態と同様にして、露出した第２バリア膜の前駆膜１１７’を部分的に除去して第２バリア膜１１７を形成する。これにより、貫通電極が一体となった第２バンプ１２１が形成される（図４２）。第２バンプ１２１の径は第１バンプ１１２の径より３μｍ程度大きくすると好ましい。半導体チップを積層する際、位置ずれが生じたとしても必要な接続面積を確保するためである。
次に、第１実施形態と同様にして、加熱処理を施し、第２上層導電膜１２０を一旦融解させてもよい（図４３）。
次に、サイドウォール絶縁膜１１６上に、樹脂膜３２２を形成する（図４４）。樹脂膜３２２は、感光処理により部分除去が可能であると共に、加熱処理により接着性を発現するものであると好ましい。第１実施形態においては、樹脂膜は第２バンプより高く形成したが、第３実施形態においては、樹脂膜の第２バンプ１２１以外の領域は、第２バンプ１２１より低くなるように形成する。
次に、第２バンプ１２１の上面が露出するように、樹脂膜３２２に凹部３２２ａを形成する（図４５）。図４５に示す形態においては、凹部３２２ａは、第２バンプ１２１の側壁の全体を露出しているが、第２バンプ１２１の側壁の上部を露出するものであってもよい。凹部３２２ａの形成方法は、第１実施形態の第５貫通孔の形成方法と同様である。第３実施形態においては、第１実施形態に比べて、樹脂膜の厚さが薄く、また露光量も少なくてすむので、凹部の形成が容易となる。
次に、第１実施形態と同様にして、ダイシング工程を実施して、第１接着材１１３及び支持体１１４を除去することによって、半導体チップ３５０が形成される（図４６）。
次に、半導体チップの積層工程について説明する。図４７〜図４９に、半導体チップの積層方法を説明するための概略断面図を示す。
第１実施形態と同様にして、積層する半導体チップ３５０と、１以上の半導体チップが積層された半導体チップ積層体３７０とを対向するように配置する（図４７）。半導体チップ積層体３７０は、１つの半導体チップである場合も含む。このとき、一方の第１バンプ１１２と他方の第２バンプ１２１が対向するように配置する。
次に、第１実施形態と同様にして、樹脂膜３２２を第１温度Ｔ１に加熱する。また、半導体チップ積層体３７０も第２温度Ｔ２に加熱する。
次に、半導体チップ３５０の第２バンプ１２１を第２絶縁層３０６の第６貫通孔３０６ａに挿入する。そして、半導体チップ積層体３７０の第１上層導電膜１１１と半導体チップ３５０の第２上層導電膜１２０とが接触するように、半導体チップ積層体３７０と半導体チップ３５０とを近づけ、樹脂膜３２２を圧縮する（図４８）。これにより、樹脂膜３２２は、第２絶縁層３０６の第６貫通孔３０６ａ内に流入し、第１バンプ１１２及び第２バンプ３２２の周囲は樹脂膜３２２で覆われる。
次に、第１実施形態と同様にして、半導体チップ３５０を第３温度Ｔ３に加熱する。これにより、第１バンプ１１２と第２バンプ１２１とが接続される（図４９）。次に、ボンディングツールを半導体チップ３５０から離す。これにより、半導体チップ３５０の積層が完了する。上記積層工程を繰り返すことにより、所望の積層数を有する半導体チップ積層体３７０を製造することができる。
半導体チップ積層体のパッケージ方法は第１実施形態と同様である。
第３実施形態に係る上記製造方法によれば、第３実施形態に係る半導体チップ３５０は、以下の点において第１実施形態に係る半導体チップと異なる。第２絶縁層３０６の高さ（厚さ）は、第１バンプ１１２の高さより高くなっている。第２絶縁層３０６は、第６貫通孔３０６ａを有し、第１バンプ１１２の上部は第６貫通孔３０６ａ内の露出している。第２バンプ１２１の高さは、樹脂膜３２２の高さ（厚さ）より高くなっている。
第３実施形態に係る上記製造方法によれば、第３実施形態に係る半導体チップ積層体３７０及び半導体パッケージは、上記差異に基づく差異以外は、第１実施形態と同様である。すなわち、第１実施形態においては、第１バンプが樹脂膜に挿入された形態であるが、第３実施形態においては、第２バンプ１２１が第２絶縁層３０６に挿入された形態となっている。また、樹脂膜３０６の一部は、第２絶縁層３０６の第６貫通孔３０６ａ内に存在している。
第３実施形態における上記以外の形態は第１実施形態と同様である。第３実施形態によれば、第１実施形態と同様の効果を得ることができる。また、第２実施形態と同様にして、第２バンプが半田を含んでいてもよい。
次に、本発明における半導体チップをＤＲＡＭ（Dynamic Random Access Memory）チップとして適用した半導体パッケージの一例について説明する。図５０に、半導体パッケージの概略断面図を示す。図５１に、図５０に示す半導体パッケージの概略分解図を示す。図５０及び図５１に示す形態においては、ＤＲＡＭチップは第１実施形態に係る半導体チップとしてある。
半導体パッケージ４００は、半田ボール４０１と、再配線層４０２と、インターフェイスチップ４０３と、積層された複数のＤＲＡＭチップ１５０と、リードフレーム４０４と、を備え、いわゆるＣＯＣ（chip on chip）構造から構成されている。各ＤＲＡＭチップ１５０は、半導体基板１０１と、半導体基板１０１を貫通する貫通電極１２３と、を備える。各ＤＲＡＭチップ１５０は、貫通電極１２３によって電気的に接続されている。貫通電極１２３によって接続することにより、メモリとして機能する半導体パッケージ４００をより小型化かつ高性能化することができる。
本発明の半導体装置の製造方法は、上記実施形態に基づいて説明されているが、上記実施形態に限定されることなく、本発明の範囲内において、かつ本発明の基本的技術思想に基づいて、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）に対し種々の変形、変更及び改良を含むことができることはいうまでもない。また、本発明の請求の範囲の枠内において、種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせ・置換ないし選択が可能である。
本発明のさらなる課題、目的及び展開形態は、請求の範囲を含む本発明の全開示事項からも明らかにされる。
本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
１００，４００ 半導体パッケージ
１０１ 半導体基板
１０１ａ 第１面
１０１ｂ 第２面
１０２ 素子形成層
１０３ 配線層
１０４ 第１絶縁層
１０５ カバー膜
１０５ａ 第７貫通孔
１０６，３０６ 第２絶縁層
１０７ 第１貫通孔
１０８ 第１バリア膜
１０８’ 第１バリア膜の前駆膜
１０９，３０９ 第１保護膜
１０９ａ 第２貫通孔
１１０ 第１下層導電膜
１１１，２１１ 第１上層導電膜
１１２，２１２ 第１バンプ
１１３ 第１接着材
１１４ 支持体
１１５ 第３貫通孔
１１６ サイドウォール絶縁膜
１１７ 第２バリア膜
１１７’ 第２バリア膜の前駆膜
１１８ 第２保護膜
１１８ａ 第４貫通孔
１１９ 第２下層導電膜
１２０，２２０ 第２上層導電膜
１２１，２２１ 第２バンプ
１２２，２２２，３２２ 樹脂膜
１２２ａ 第５貫通孔
１２３ 貫通電極
１３１ スクライブ線溝
１３２ 第２接着材
１３３ ダイシングテープ
１３４ ダイシング溝
１５０，２５０，３５０ （第１）半導体チップ
１５１ 第２半導体チップ
１５２ 第３半導体チップ
１６０ 半導体ウェハ
１７０，２７０，３７０ 半導体チップ積層体
１８１ ボンディングツール
１８２ ボンディングステージ
１９１ 配線基板
１９２ 封止樹脂
１９３ 半田ボール
３０６ａ 第６貫通孔
３０９ａ 第８貫通孔
３２２ａ 凹部
４０１ 半田ボール
４０２ 再配線層
４０３ インターフェイスチップ
４０４ リードフレーム
９００ 半導体チップ
９０１ 半導体基板
９０２ 絶縁層
９０３ 第１バンプ
９０４ 第２バンプ
９０５ 貫通電極
９０６ 半田
９０７ アンダーフィル樹脂
９０８ ボイド
９０９ フィラー

Claims (20)

  1. 第１バンプを有する第１半導体チップを製造する工程と、
    第２バンプを有する第２半導体チップを製造する工程と、
    前記第１バンプと前記第２バンプとが電気的に接続するように、前記第１半導体チップと前記第２半導体チップとを積層する工程と、を含み、
    前記第１半導体チップを製造する工程は、
    前記第１バンプを形成する工程と、
    前記第１バンプの少なくとも側面を覆う樹脂膜を形成する工程と、
    前記第１バンプの少なくとも上面が露出するように前記樹脂膜の一部を除去する工程と、を含み、
    前記第２半導体チップを製造する工程は、
    第１絶縁層を形成する工程と、
    少なくとも上面が前記第１絶縁層から露出するように前記第２バンプを形成する工程と、を含み、
    前記第１半導体チップと前記第２半導体チップとを積層する工程において、前記第１バンプ及び前記第２バンプのうち少なくとも一方の側面を覆うように前記樹脂膜を流動させることを特徴とする半導体装置の製造方法。
  2. 前記第１バンプ及び前記第２バンプのうち少なくとも一方は、その上面に半田を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１半導体チップと前記第２半導体チップとを積層する工程前において又は当該工程において、
    前記樹脂膜を、前記樹脂膜が流動可能な温度以上、前記半田の溶融温度未満の第１温度まで加熱することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第１半導体チップと前記第２半導体チップとを積層する工程前において又は当該工程において、
    前記第２半導体チップを、前記第１温度未満である第２温度まで加熱することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第１温度は２０℃以上２００℃以下であることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
  6. 前記第１半導体チップと前記第２半導体チップとを積層する工程において、
    前記樹脂膜を、前記半田の溶融温度以上の第３温度まで加熱することを特徴とする請求項２〜５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記第３温度は、前記樹脂膜の５％重量減少温度以上であることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第３温度は２００℃以上３００℃以下であることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
  9. 前記第１半導体チップと前記第２半導体チップとを積層する工程前において、前記樹脂膜と前記第１絶縁層の厚さの合計は、前記第１バンプと前記第２バンプの合計の高さよりも大きいことを特徴とする請求項１〜８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記樹脂膜は前記第１バンプの高さよりも厚く形成することを特徴とする請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記樹脂膜の一部を除去する工程において、前記第１バンプの側面が露出するように前記樹脂膜に貫通孔を形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第１半導体チップと前記第２半導体チップとを積層する工程において、前記樹脂膜と前記第１絶縁層を圧着して、前記第１バンプの側面の少なくとも一部を覆うように前記樹脂膜を流動させることを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
  13. 前記第１半導体チップと前記第２半導体チップとを積層する工程前において、前記第２バンプは前記第１絶縁膜から突出していることを特徴とする請求項１０〜１２のいずれか一項に記載の半導体装置の製造方法。
  14. 前記第１絶縁膜は前記第２バンプの高さよりも厚く形成することを特徴とする請求項１〜９のいずれか一項に記載の半導体装置の製造方法。
  15. 前記第２バンプの側面の少なくとも一部が前記第１絶縁膜から露出するように前記第２バンプを形成することを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記第１半導体チップと前記第２半導体チップとを積層する工程において、前記第２バンプの側面の少なくとも一部を覆うように前記樹脂膜を流動させることを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
  17. 前記第１半導体チップと前記第２半導体チップとを積層する工程前において、前記第１バンプは前記樹脂膜から突出していることを特徴とする請求項１４〜１６のいずれか一項に記載の半導体装置の製造方法。
  18. 前記樹脂膜は感光性を有し、
    前記樹脂膜の一部を除去する工程において、露光処理及び現像処理によって前記樹脂膜の一部を除去することを特徴とする請求項１〜１７のいずれか一項に記載の半導体装置の製造方法。
  19. 前記第１半導体チップを製造する工程は、
    前記第１バンプと電気的に接続された貫通電極を形成する工程をさらに含むことを特徴とする請求項１〜１８のいずれか一項に記載の半導体装置の製造方法。
  20. 前記第１バンプと前記貫通電極とを同一工程で形成することを特徴とする請求項１９に記載の半導体装置の製造方法。
JP2013254773A 2013-12-10 2013-12-10 半導体装置の製造方法 Pending JP2015115387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013254773A JP2015115387A (ja) 2013-12-10 2013-12-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013254773A JP2015115387A (ja) 2013-12-10 2013-12-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2015115387A true JP2015115387A (ja) 2015-06-22

Family

ID=53528946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013254773A Pending JP2015115387A (ja) 2013-12-10 2013-12-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2015115387A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029557A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法
KR20230010170A (ko) * 2021-07-08 2023-01-18 알에프에이치아이씨 주식회사 반도체 장비 및 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019029557A (ja) * 2017-08-01 2019-02-21 旭化成株式会社 半導体装置、及びその製造方法
JP7088640B2 (ja) 2017-08-01 2022-06-21 旭化成株式会社 半導体装置、及びその製造方法
JP2022123008A (ja) * 2017-08-01 2022-08-23 旭化成株式会社 半導体装置、及びその製造方法、並びに、層間絶縁膜
KR20230010170A (ko) * 2021-07-08 2023-01-18 알에프에이치아이씨 주식회사 반도체 장비 및 제조방법
KR102653704B1 (ko) 2021-07-08 2024-04-03 알에프에이치아이씨 주식회사 반도체 장비 및 제조방법
CN113517263A (zh) * 2021-07-12 2021-10-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法
WO2023284384A1 (zh) * 2021-07-12 2023-01-19 上海先方半导体有限公司 一种堆叠结构及堆叠方法

Similar Documents

Publication Publication Date Title
US10079225B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
CN106952833B (zh) 三维芯片堆叠的方法和结构
US10269778B2 (en) Package on package (PoP) bonding structures
TWI710072B (zh) 半導體裝置封裝體及其製造方法
US9373610B2 (en) Process for forming package-on-package structures
TWI616980B (zh) 堆疊封裝構件及其製作方法
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
US20180211936A1 (en) Thin fan-out multi-chip stacked package structure and manufacturing method thereof
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
US9520304B2 (en) Semiconductor package and fabrication method thereof
US11495573B2 (en) Package structure and manufacturing method thereof
JP2009071095A (ja) 半導体装置の製造方法
JP2009004722A (ja) 半導体パッケージの製造方法
JP2013110151A (ja) 半導体チップ及び半導体装置
KR20190049411A (ko) 팬 아웃 구조물을 갖는 패키지
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
US8309403B2 (en) Method for encapsulating electronic components on a wafer
JP6495692B2 (ja) 半導体装置及びその製造方法
US11094625B2 (en) Semiconductor package with improved interposer structure
JP2015115387A (ja) 半導体装置の製造方法
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
TWI732279B (zh) 半導體裝置之製造方法
TW202002209A (zh) 半導體裝置及其製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
TWI426588B (zh) 封裝結構以及封裝製程