TWI426588B - 封裝結構以及封裝製程 - Google Patents

封裝結構以及封裝製程 Download PDF

Info

Publication number
TWI426588B
TWI426588B TW99134787A TW99134787A TWI426588B TW I426588 B TWI426588 B TW I426588B TW 99134787 A TW99134787 A TW 99134787A TW 99134787 A TW99134787 A TW 99134787A TW I426588 B TWI426588 B TW I426588B
Authority
TW
Taiwan
Prior art keywords
layer
encapsulant
substrate
build
interposer substrate
Prior art date
Application number
TW99134787A
Other languages
English (en)
Other versions
TW201216427A (en
Inventor
Chao Fu Weng
Yu Chi Wang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW99134787A priority Critical patent/TWI426588B/zh
Publication of TW201216427A publication Critical patent/TW201216427A/zh
Application granted granted Critical
Publication of TWI426588B publication Critical patent/TWI426588B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

封裝結構以及封裝製程
本發明是有關於一種封裝結構及其製程，且特別是有關於一種堆疊式的封裝結構及其製程。
在現今的資訊社會中，電子產品的設計是朝向輕、薄、短、小的趨勢邁進，因此發展出諸如堆疊式半導體元件封裝等有利於微型化的封裝技術。
堆疊式半導體元件封裝是利用垂直堆疊的方式將多個半導體元件封裝於同一封裝結構中，以提升封裝密度，有助於封裝體小型化。
現行的堆疊式半導體元件封裝通常會在中介基材(interposer)內製作穿矽導孔(through silicon vias,TSV)，並且在中介基材底部進行重佈線層(redistribution layer)以及凸塊的製作，以使中介基材可以順利接合至承載基板。
然而，上述此種封裝技術需要額外在中介基材上製作重佈線層，成本較高。重佈線層延長了訊號傳輸路徑，且影響電性表現與散熱效能。此外，為了配合承載基板的接點佈局，中介基材的尺寸受到限制，無法縮小，而由於中介基板與承載基板的熱膨脹係數不匹配，相對影響結構可靠度。
本發明提供一種封裝結構，其省略了重佈線層，具有降低製作成本、縮小封裝體積、縮短訊號傳輸路徑、提升訊號傳輸速度以及良好散熱效果等優點。
本發明提供一種封裝製程，用以形成前述封裝結構。
為具體描述本發明之內容，在此提出一種封裝結構，包括一第一增層(build-up layer)、一中介基材、多個導電柱、一半導體晶片以及一封裝膠體。第一增層具有一承載表面、相對於承載表面的一底面、位於承載表面上的多個第一接點以及位於底面的多個第二接點。中介基材配置於第一增層的承載表面上。中介基材具有一第一表面、相對於第一表面的一第二表面、位於第一表面上的多個第一接墊以及位於第二表面上的多個第二接墊。第二表面面向承載表面，且第二接墊分別對應接合至第一接點。導電柱貫穿中介基材，且每一導電柱的一第一端以及一第二端分別連接對應的第一接墊以及第二接墊。半導體晶片配置於中介基材的第一表面上。半導體晶片具有多個晶片墊分別電性連接至中介基材的第一接墊。封裝膠體配置於第一增層的承載表面上，並且覆蓋半導體晶片以及中介基材。
在本發明之一實施例中，所述封裝結構更包括一第一底膠，其配置於中介基材與第一增層之間。
在本發明之一實施例中，半導體晶片的晶片墊分別接合至中介基材的第一接墊。
在本發明之一實施例中，所述封裝結構更包括一第二底膠，其配置於半導體晶片與中介基材之間。
在本發明之一實施例中，封裝膠體包括一第一封裝膠層以及一第二封裝膠層。第一封裝膠層配置於第一增層的承載表面上，並且具有一開口暴露出中介基材的第一表面。半導體晶片經由開口接合至中介基材。第二封裝膠層位於第一封裝膠層上，以覆蓋半導體晶片。
在本發明之一實施例中，所述封裝結構更包括一第二增層，其配置於半導體晶片與中介基材之間。半導體晶片的晶片墊分別經由第二增層電性連接至中介基材的第一接墊。封裝膠體包括一第一封裝膠層以及一第二封裝膠層，分別位於第二增層的相對兩側。
在本發明之一實施例中，所述封裝結構更包括一第三底膠，其配置於半導體晶片與前述第二增層之間。
在本發明之一實施例中，所述封裝結構更包括多個銲球，其分別配置於第一增層的第二接點上。
在本發明之一實施例中，所述封裝結構更包括一電性載板。第一增層經由前述銲球接合至電性載板。
在本發明之一實施例中，所述封裝結構更包括一支撐層，其覆蓋封裝膠體的頂面。
在此更提出一種封裝製程。首先提供一底材，其具有相對的兩個表面。接著，在所述兩個表面中的至少一個上進行下列步驟：形成一增層於所述表面上；接合一中介基材至增層上，中介基材內設有多個導電柱，該些導電柱貫穿中介基材；接合一半導體晶片至中介基材上，半導體晶片經由導電柱電性連接至增層；形成一封裝膠體於增層 上，以覆蓋中介基材與半導體晶片；以及，分離增層與底材。
在本發明之一實施例中，所述封裝製程更包括在形成增層之前，形成一離型層(de-bonding layer)於底材的表面。
在本發明之一實施例中，所述封裝製程更包括在分離增層與底材之後，移除離型層。
在本發明之一實施例中，形成所述封裝膠體的方法包括層壓(laminate)一封膠材料至增層。
在本發明之一實施例中，所述封裝製程，更包括在層壓封膠材料的同時，層壓一支撐層於封膠材料上。支撐層覆蓋封膠材料。
在本發明之一實施例中，所述封裝製程更包括在分離增層與底材之後，薄化或移除支撐層。
在本發明之一實施例中，所述封裝製程更包括在接合中介基材至增層之後，填入一第一底膠於中介基材與增層之間。
在本發明之一實施例中，所述封裝製程更包括在接合半導體晶片至中介基材之後，填入一第二底膠於半導體晶片與中介基材之間。
在本發明之一實施例中，所述之封裝製程更包括形成多個銲球於增層底部。
在本發明之一實施例中，所述之封裝製程更包括藉由銲球接合增層至一電性載板。
在此更提出另一種封裝製程。首先，提供一底材，其 具有相對的兩個表面。接著，在所述兩個表面中的至少一個上進行下列步驟：形成一第一增層於所述表面上；接合一中介基材至第一增層上，中介基材內設有多個導電柱，該些導電柱貫穿中介基材；形成一第一封裝膠層於第一增層上，以覆蓋中介基材；接合一半導體晶片，使其經由中介基材內的導電柱電性連接至第一增層；形成一第二封裝膠層，以覆蓋半導體晶片；以及，分離第一增層與底材。
在本發明之一實施例中，所述封裝製程更包括在接合中介基材至第一增層之後，填入一第一底膠於中介基材與第一增層之間。
在本發明之一實施例中，所述封裝製程更包括在第一封裝膠層形成一開口，以暴露出中介基材的一頂面。半導體晶片經由開口接合至中介基材的頂面。
在本發明之一實施例中，所述封裝製程更包括在接合半導體晶片至中介基材之後，填入一第二底膠於半導體晶片與中介基材之間。
在本發明之一實施例中，所述封裝製程更包括在形成第一封裝膠層之後，形成一第二增層於第一封裝膠層上。第二增層電性連接至中介基材內的導電柱。半導體晶片接合至第二增層，以透過第二增層以及中介基材內的導電柱而電性連接至第一增層。第二封裝膠層形成於第二增層上，以覆蓋半導體晶片。
在本發明之一實施例中，所述封裝製程更包括在接合半導體晶片至第二增層之後，填入一第三底膠於半導體晶 片與第二增層之間。
在本發明之一實施例中，所述封裝製程更包括在形成第一增層之前，形成一離型層於底材的表面。
在本發明之一實施例中，所述封裝製程更包括在分離第一增層與底材之後，移除離型層。
在本發明之一實施例中，形成所述第一封裝膠層的方法包括層壓一第一封膠材料至增層。
在本發明之一實施例中，形成所述第二封裝膠層的方法包括層壓一第二封膠材料至第一封裝膠層。
在本發明之一實施例中，所述封裝製程更包括形成多個銲球於第一增層底部。
在本發明之一實施例中，所述封裝製程更包括藉由銲球接合第一增層至一電性載板。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明採用增層來取代習知的承載基板，以提供與中介基材匹配的接點佈局，因而可省略重佈線層的製作，有助於薄化封裝體積，並可提高散熱效果。中介基材的尺寸可縮小至與半導體晶片相仿，有助於縮小封裝體積，且隨著中介基材尺寸的縮小，可降低中介基材與增層之間熱膨脹係數不匹配產生的可靠度問題。中介基材內具有垂直貫穿的導電柱，可提供垂直的訊號路徑，並提升訊號傳輸速 度。
下文將列舉幾種封裝結構及其製程來說明本發明的技術方案。
[第一實施例]
圖1A-1H繪示依據本發明之第一實施例的封裝製程。首先，如圖1A所示，提供底材110，其具有相對的兩個表面110a與110b。此處提供的底材110主要係作為後續進行增層製作以及封裝的基底，可選用雙順丁烯二酸醯亞胺-三氮雜苯(Bismaleimide-Triazine,BT)樹脂基板、含玻璃纖維之預浸料(prepreg )、矽或玻璃等作為底材110的材質。同時，可在底材110的兩個表面110a與110b上形成離型層120，以作為後續增層製作時的電鍍種子層，並且可在整體製程完成後作為離型之用。在此，離型層120例如是銅層或是其他適用的金屬層。
接著，如圖1B所示，在所述兩個表面110a與110b中的至少一個上進行增層製程。本實施例例如是同時在兩個表面110a與110b上進行增層製程，以分別形成一增層130於兩個表面110a與110b上。增層130的層數可以依實際需求決定，例如包括一到六層的線路結構。本實施例所形成的增層130具有承載表面130a以及相對於承載表面130a的底面130b。承載表面130a上覆蓋有圖案化的保護層139，以暴露出多個第一接點132。增層130的底面130b另具有多個第二接點134。
然後，如圖1C所示，接合中介基材140至增層130 的承載表面130a上。本實施例的中介基材140具有第一表面140a以及相對於第一表面140a的第二表面140b。第一表面140a上具有多個第一接墊142，而第二表面140b上具有多個第二接墊144。中介基材140是以第二表面140b朝向承載表面130a配置。接合中介基材140至增層130時，係採用覆晶接合技術，使中介基材140的第二接墊144藉由導電材(例如銲料等)146分別對應接合至增層130的第一接點132。接合中介基材140與增層130之後，可選擇性地在中介基材140與增層130之間填入第一底膠150，以確保中介基材140與增層130之間的電連接。中介基材140的材質可選擇例如矽或玻璃等熱膨脹係數與晶片相仿的材料，以降低熱膨脹係數不匹配產生的可靠度問題。
此外，本實施例的中介基材140內設有多個導電柱160，其貫穿中介基材140，且每一導電柱160的第一端162以及第二端164分別連接對應的第一接墊142以及第二接墊144。導電柱160可提供垂直的訊號路徑，連接中介基材140上下兩側的元件，以提升訊號傳輸速度。
接著，如圖1D所示，接合半導體晶片170至中介基材140的第一表面140a上。本實施例的半導體晶片170具有多個晶片墊172，其同樣可採用覆晶接合技術，使半導體晶片170的晶片墊172藉由導電材(例如銲料等)174分別對應接合至中介基材140的第一表面140a上的第一接墊142。接合半導體晶片170與中介基材140之後，可選擇性地在半導體晶片170與中介基材140之間填入第二底 膠180，以確保半導體晶片170與中介基材140之間的電連接。
然後，如圖1E所示，形成封裝膠體190於增層130的承載表面130a上，以覆蓋中介基材140與半導體晶片170。值得一提的是，前述形成第一底膠150與第二底膠180的步驟可被省略，則在此形成封裝膠體190的步驟中，可使封裝膠體190同時填入中介基材140與增層130之間以及半導體晶片170與中介基材140之間。
本實施例形成封裝膠體190的方法例如是層壓(laminate)封膠材料至增層130上。封膠材料例如是聚丙烯樹脂(PP resin)或是其他適合的材料。此外，在層壓封膠材料的同時，也可選擇在封膠材料外側設置一支撐層192。層壓後，支撐層192覆蓋封裝膠體190，以對整個封裝結構提供支撐，提高封裝結構的強度。在此，支撐層192的厚度可以視實際需求調整，如厚度較大的支撐層192可以提供較高的結構強度，且可作為封裝結構的散熱層。然而，厚度較大的支撐層192在製作成本上也相對較高。
當然，在本發明的其他實施例中，也可以選擇採用如模製(molding)等方式來形成封裝膠體190。此時，可選擇不形成支撐層192，或是於形成封裝膠體190之後再額外配置支撐層192於封裝膠體190上。
之後，如圖1F所示，分離增層130與底材110。由於本實施例在增層130底部形成有離型層120，因此只需分離底材110與離型層120，便可將增層130及其上的結構 自底材110上取下。
然後，如圖1G所示，移除圖1F中可能存在的離型層120以及支撐層192，並且在增層130的底面130b的第二接點134上形成多個銲球196。此外，若是前述形成的支撐層192的厚度較厚(如圖1F’所示)，則此處進行的步驟僅是薄化支撐層192，而形成如圖1G’所示的結構。
之後，如圖1H所示，還可選擇將圖1G或1G’之步驟所形成的結構藉由銲球196接合至外部電路，如印刷電路板等電性載板198，或是可先接合至線路載板(未繪示)之後再轉接至印刷電路板上，此取決增層130的線路佈局、線路層數以及佈線需求。舉例而言，若是增層130僅具有兩層線路，尚不足以將半導體晶片170的接點外拉(fan out)至符合外部電路的佈局，則可先將增層130接合至具有例如四層線路的線路載板上，以藉由此四層線路載板提供符合需求的線路佈局，再將線路載板接合至外部電路。
此外，若是圖1A-1G(或1G’)所進行的是晶圓級製程，則在此步驟前還需先對圖1G或1G’的結構進行切割，以形成多個單體化的封裝結構，再將單體化的封裝結構與電性載板198接合。
基於上述，本實施例所形成的封裝結構採用增層130來承載中介基材140與半導體晶片170，並且提供接點布局的轉介，使封裝結構可藉由增層130底部的銲球196接合至外部的電性載板198。本實施例不需製作重佈線層，因此製作成本較低，有助於薄化封裝體積，並可提高散熱 效果。中介基材140內具有垂直貫穿的導電柱160，可提供垂直的訊號路徑，並提升訊號傳輸速度。中介基材140的尺寸可縮小至與半導體晶片170相仿，例如小於或等於半導體晶片170的1.1倍，因而有助於縮小封裝體積。並且，隨著中介基材140尺寸的縮小，可降低中介基材140與增層130之間熱膨脹係數不匹配產生的可靠度問題。此外，藉由支撐層192可在製程中對整體結構提供支撐效果，避免翹曲等問題，提高製程良率。另外，亦可保留支撐層192，以提升整個封裝結構的散熱效果。
[第二實施例]
圖2A-2J依序繪示依據本發明之第二實施例的封裝製程。首先，如圖2A所示，提供底材210，其具有相對的兩個表面210a與210b。此處提供的底材210主要係作為後續進行增層製作以及封裝的基底，可選用雙順丁烯二酸醯亞胺-三氮雜苯(Bismaleimide-Triazine,BT)樹脂基板、含玻璃纖維之預浸料(prepreg )、矽或玻璃等作為底材210的材質。同時，可在底材210的兩個表面210a與210b上形成離型層220，以作為後續增層製作時的電鍍種子層，並且可在整體製程完成後作為離型之用。在此，離型層220例如是銅層或是其他適用的金屬層。
接著，如圖2B所示，在所述兩個表面210a與210b中的至少一個上進行增層製程。本實施例例如是同時在兩個表面210a與210b上進行增層製程，以分別形成一增層230於兩個表面210a與210b上。增層230的層數可以依 實際需求決定，例如包括一到六層的線路結構。本實施例所形成的增層230具有承載表面230a以及相對於承載表面230a的底面230b。承載表面230a上覆蓋有圖案化的保護層239，以暴露出多個第一接點232。增層230的底面230b另具有多個第二接點234。
然後，如圖2C所示，接合中介基材240至增層230的承載表面230a上。本實施例的中介基材240具有第一表面240a以及相對於第一表面240a的第二表面240b。第一表面240a上具有多個第一接墊242，而第二表面240b上具有多個第二接墊244。中介基材240是以第二表面240b朝向承載表面230a配置。接合中介基材240至增層230時，係採用覆晶接合技術，使中介基材240的第二接墊244藉由導電材(例如銲料等)246分別對應接合至增層230的第一接點232。接合中介基材240與增層230之後，可選擇性地在中介基材240與增層230之間填入第一底膠250，以確保中介基材240與增層230之間的電連接。中介基材240的材質可選擇例如矽或玻璃等熱膨脹係數與晶片相仿的材料，以降低熱膨脹係數不匹配產生的可靠度問題。
此外，本實施例的中介基材240內設有多個導電柱260，其貫穿中介基材240，且每一導電柱260的第一端262以及第二端264分別連接對應的第一接墊242以及第二接墊244。導電柱260可提供垂直的訊號路徑，連接中介基材240上下兩側的元件，以提升訊號傳輸速度。
接著，如圖2D所示，形成第一封裝膠層290a於增層 230上，以覆蓋中介基材240。值得一提的是，前述形成第一底膠250的步驟可被省略，則在此形成第一封裝膠層290a的步驟中，可使第一封裝膠層290a同時填入中介基材240與增層230之間。在此，形成第一封裝膠層290a的方法例如是層壓(laminate)或模製(molding)，而第一封裝膠層290a的材質例如是聚丙烯樹脂(PP resin)或是其他適合的材質。
然後，如圖2E所示，分離增層230與底材210。由於本實施例在增層230底部形成有離型層220，因此只需分離底材210與離型層220，便可將增層230及其上的結構自底材210上取下。
之後，如圖2F所示，移除圖2E中可能存在的離型層220，並且可對增層230的底面230b的第二接點234進行表面處理(surface finish)。
接著，如圖2G所示，在第一封裝膠層290a形成一開口291，以暴露出中介基材240的第一表面240a及其上的第一接墊242。在此步驟中可同時在增層230的底面230b的第二接點234上形成多個銲球296。當然，若是前述步驟所進行的是晶圓級製程，則在形成銲球296之後還可對圖2G的結構進行切割，以形成多個單體化的封裝結構。
至此，圖2G所形成的結構已經可被視為是完整的封裝結構，其上部具有積集度較高的第一接墊242，可與半導體晶片等具有高密度接點的元件接合，而其下部具有積集度較低的第二接點234，可與外部電路接合。換言之， 圖2G所示的結構可作為承載器，用以連接不同層級的封裝元件。
接著，如圖2H所示，應用圖2G所示的結構進行後段的封裝製程。其中，將半導體晶片270由開口291接合至中介基材240的第一表面240a。本實施例的半導體晶片270具有多個晶片墊272。可採用覆晶接合技術，使半導體晶片270的晶片墊272藉由導電材(例如銲料等)274分別對應接合至中介基材240的第一表面240a上的第一接墊242。
然後，如圖2I所示，形成第二封裝膠層290b於第一封裝膠層290a上，以覆蓋半導體晶片270。在此形成第二封裝膠層290b的步驟中，使第二封裝膠層290b同時填入半導體晶片270與中介基材240之間。當然，本實施例也可以選擇在接合半導體晶片270與中介基材240之後，在半導體晶片270與中介基材240之間先填入第二底膠(未繪示)，以確保半導體晶片270與中介基材240之間的電連接。在此，形成第二封裝膠層290b的方法例如是層壓(laminate)或模製(molding)，而第二封裝膠層290b的材質例如是聚丙烯樹脂(PP resin)或是其他適合的材質。
之後，如圖2J所示，還可選擇將圖2I之步驟所形成的結構藉由銲球296接合至外部電路，如印刷電路板等電性載板298，或是可先接合至線路載板(未繪示)之後再轉接至印刷電路板上，此取決增層230的線路佈局、線路層數以及佈線需求。舉例而言，若是增層230僅具有兩層線路， 尚不足以將半導體晶片270的接點外拉(fan out)至符合外部電路的佈局，則可先將增層230接合至具有例如四層線路的線路載板上，以藉由此四層線路載板提供符合需求的線路佈局，再將線路載板接合至外部電路。
基於上述，本實施例所形成的封裝結構採用增層230來承載中介基材240與半導體晶片270，並且提供接點布局的轉介，使封裝結構可藉由增層230底部的銲球296接合至外部電路。本實施例不需製作重佈線層，因此製作成本較低，有助於薄化封裝體積，並可提高散熱效果。中介基材240內具有垂直貫穿的導電柱260，可提供垂直的訊號路徑，並提升訊號傳輸速度。中介基材240的尺寸可縮小至與半導體晶片270相仿，例如小於或等於半導體晶片270的1.1倍，因而有助於縮小封裝體積。並且，隨著中介基材240尺寸的縮小，可降低中介基材240與增層230之間熱膨脹係數不匹配產生的可靠度問題。
[第三實施例]
圖3A-3J依序繪示依據本發明之第三實施例的封裝製程。首先，如圖3A所示，提供底材310，其具有相對的兩個表面310a與310b。此處提供的底材310主要係作為後續進行增層製作以及封裝的基底，可選用雙順丁烯二酸醯亞胺-三氮雜苯(Bismaleimide-Triazine,BT)樹脂基板、含玻璃纖維之預浸料(prepreg )、矽或玻璃等作為底材310的材質。同時，可在底材310的兩個表面310a與310b上形成離型層320，以作為後續增層製作時的電鍍種子層，並且 可在整體製程完成後作為離型之用。在此，離型層320例如是銅層或是其他適用的金屬層。
接著，如圖3B所示，在所述兩個表面310a與310b中的至少一個上進行增層製程。本實施例例如是同時在兩個表面310a與310b上進行增層製程，以分別形成一第一增層330於兩個表面310a與310b上。第一增層330的層數可以依實際需求決定，例如包括一到六層的線路結構。本實施例所形成的第一增層330具有承載表面330a以及相對於承載表面330a的底面330b。承載表面330a上覆蓋有圖案化的保護層339，以暴露出多個第一接點332。第一增層330的底面330b另具有多個第二接點334。
然後，如圖3C所示，接合中介基材340至第一增層330的承載表面330a上。本實施例的中介基材340具有第一表面340a以及相對於第一表面340a的第二表面340b。中介基材340是以第二表面340b朝向承載表面330a配置。接合中介基材340至第一增層330時，係採用覆晶接合技術，使中介基材340對應接合至第一增層330的第一接點332。接合中介基材340與第一增層330之後，可選擇性地在中介基材340與增層330之間填入第一底膠350，以確保中介基材340與增層330之間的電連接。中介基材340的材質可選擇例如矽或玻璃等熱膨脹係數與晶片相仿的材料，以降低熱膨脹係數不匹配產生的可靠度問題。
此外，本實施例的中介基材340內設有多個導電柱360，其貫穿中介基材340。每一導電柱360的第一端362 以及第二端364連接中介基材340上下兩側的元件，以提供垂直的訊號路徑，並可提升訊號傳輸速度。
接著，如圖3D所示，形成第一封裝膠層390a於第一增層330上，以覆蓋中介基材340。值得一提的是，前述形成第一底膠350的步驟可被省略，則在此形成第一封裝膠層390a的步驟中，可使第一封裝膠層390a同時填入中介基材340與第一增層330之間。在此，形成第一封裝膠層390a的方法例如是層壓(laminate)或模製(molding)，而第一封裝膠層390a的材質例如是聚丙烯樹脂(PP resin)或是其他適合的材質。
然後，如圖3E所示，形成第二增層338於第一封裝膠層390a上。第二增層338電性連接至中介基材340內的導電柱360。第二增層338的層數可以依實際需求決定，例如包括一到六層的線路結構。本實施例所形成的第二增層338具有承載表面338a以及位於承載表面330a上的多個接點338b。並且，可對接點338b進行表面處理(surface finish)。
接著，如圖3F所示，將半導體晶片370接合至第二增層338。本實施例的半導體晶片370具有多個晶片墊372。可採用覆晶接合技術，使半導體晶片370的晶片墊372對應接合至第二增層338的承載表面338a上的接點338b。當然，本實施例還可以藉由穿矽導孔(through silicon via,TSV)結構在半導體晶片370上繼續堆疊半導體晶片376或其他元件。換言之，前述第一實施例與第二實施例 同樣可在半導體晶片170與270上堆疊其他晶片或元件，此處不再逐一贅述。
然後，如圖3G所示，形成第二封裝膠層390b於第二增層338上，以覆蓋半導體晶片370與376。在此形成第二封裝膠層390b的步驟中，使第二封裝膠層390b同時填入半導體晶片370與第二增層338之間。當然，本實施例也可以選擇在接合半導體晶片370與第二增層338之後，在半導體晶片370與第二增層338之間先填入第二底膠(未繪示)，以確保半導體晶片370與第二增層338之間的電連接。在此，形成第二封裝膠層390b的方法例如是層壓(laminate)或模製(molding)，而第二封裝膠層390b的材質例如是聚丙烯樹脂(PP resin)或是其他適合的材質。
再者，如同第一實施例所述，本實施例也可以在第二封裝膠層390b上藉由層壓或額外形成如圖1F’所示的支撐層192，以提供支撐結構與散熱的效果。
然後，如圖3H所示，分離第一增層330與底材310。由於本實施例在第一增層330底部形成有離型層320，因此只需分離底材310與離型層320，便可將第一增層330及其上的結構自底材310上取下。
之後，如圖3I所示，移除圖3H中可能存在的離型層320，並且可對第一增層330的底面330b的第二接點334進行表面處理(surface finish)。此外，在第二接點334上形成多個銲球396。當然，若是前述步驟所進行的是晶圓級製程，則在形成銲球396之後還可對圖3I的結構進行切 割，以形成多個單體化的封裝結構。
然後，如圖3J所示，還可選擇將圖3I之步驟所形成的結構藉由銲球396接合至外部電路，如印刷電路板等電性載板398，或是可先接合至線路載板(未繪示)之後再轉接至印刷電路板上，此取決第一增層330的線路佈局、線路層數以及佈線需求。舉例而言，若是第一增層330僅具有兩層線路，尚不足以將半導體晶片370的接點外拉(fan out)至符合外部電路的佈局，則可先將增層330接合至具有例如四層線路的線路載板上，以藉由此四層線路載板提供符合需求的線路佈局，再將線路載板接合至外部電路。
基於上述，本實施例所形成的封裝結構採用增層330來承載中介基材340與半導體晶片370(以及半導體晶片376)，並且提供接點布局的轉介，使封裝結構可藉由第一增層330底部的銲球396接合至外部電路。由於本實施例不需在中介基材340上製作重佈線層，因此製作成本較低，有助於薄化封裝體積，並可提高散熱效果。中介基材340內具有垂直貫穿的導電柱360，可提供垂直的訊號路徑，並提升訊號傳輸速度。中介基材340的尺寸可縮小至與半導體晶片370相仿，例如小於或等於半導體晶片370的1.1倍，因而有助於縮小封裝體積。並且，隨著中介基材340尺寸的縮小，可降低中介基材340與增層330之間熱膨脹係數不匹配產生的可靠度問題。此外，本實施例更在中介基材340上製作第二增層338，以整合中介基材340與半導體晶片370之間的線路佈局。另外，若選擇形成如 同第一實施例的支撐層192，則可在製程中對整體結構提供支撐效果，避免翹曲等問題，提高製程良率，亦可提升整個封裝結構的散熱效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
110、210、310‧‧‧底材
110a、110b、210a、210b、310a、310b‧‧‧表面
120、220、320‧‧‧離型層
130、230、330、338‧‧‧增層
130a、230a、330a‧‧‧承載表面
130b、230b、330b‧‧‧底面
132、232、332‧‧‧第一接點
134、234、334‧‧‧第二接點
139、239、339‧‧‧保護層
140、240、340‧‧‧中介基材
140a、240a、340a‧‧‧第一表面
140b、240b、340b‧‧‧第二表面
142、242‧‧‧第一接墊
144、244‧‧‧第二接墊
146、246、346‧‧‧導電材
150、250、350‧‧‧第一底膠
160、260、360‧‧‧導電柱
162、262、362‧‧‧第一端
164、264、364‧‧‧第二端
170、270、370、376‧‧‧半導體晶片
172、272、372‧‧‧晶片墊
174、274‧‧‧導電材
180‧‧‧第二底膠
190‧‧‧封裝膠體
192‧‧‧支撐層
196、296、396‧‧‧銲球
198、298、398‧‧‧電性載板
290a、390a‧‧‧第一封裝膠層
290b、390b‧‧‧第二封裝膠層
291‧‧‧開口
338a‧‧‧承載表面
338b‧‧‧接點
圖1A-1H繪示依據本發明之第一實施例的封裝製程。
圖2A-2J依序繪示依據本發明之第二實施例的封裝製程。
圖3A-3J依序繪示依據本發明之第三實施例的封裝製程。
130‧‧‧增層
130a‧‧‧承載表面
130b‧‧‧底面
132‧‧‧第一接點
134‧‧‧第二接點
139‧‧‧保護層
140‧‧‧中介基材
140a‧‧‧第一表面
140b‧‧‧第二表面
142‧‧‧第一接墊
144‧‧‧第二接墊
146‧‧‧導電材
150‧‧‧第一底膠
160‧‧‧導電柱
162‧‧‧第一端
164‧‧‧第二端
170‧‧‧半導體晶片
172‧‧‧晶片墊
174‧‧‧導電材
180‧‧‧第二底膠
190‧‧‧封裝膠體
192‧‧‧支撐層
196‧‧‧銲球
198‧‧‧電性載板

Claims (16)

  1. 一種封裝結構，包括：一第一增層，具有一承載表面、相對於該承載表面的一底面、位於該承載表面上的多個第一接點以及位於該底面的多個第二接點；一中介基材，配置於該第一增層的該承載表面上，該中介基材具有一第一表面、相對於該第一表面的一第二表面、位於該第一表面上的多個第一接墊以及位於該第二表面上的多個第二接墊，該第二表面面向該承載表面，且該些第二接墊分別對應接合至該些第一接點；多個導電柱，貫穿該中介基材，且每一導電柱的一第一端以及一第二端分別連接對應的該第一接墊以及該第二接墊；一半導體晶片，配置於該中介基材的該第一表面上，該半導體晶片具有多個晶片墊分別電性連接至該中介基材的該些第一接墊；以及一封裝膠體，配置於該第一增層的該承載表面上，並且覆蓋該半導體晶片以及該中介基材。
  2. 如申請專利範圍第1項所述之封裝結構，其中該封裝膠體包括一第一封裝膠層以及一第二封裝膠層，該第一封裝膠層配置於該第一增層的該承載表面上，並且具有一開口暴露出該中介基材的該第一表面，該半導體晶片經由該開口接合至該中介基材，該第二封裝膠層位於該第一封裝膠層上，以覆蓋該半導體晶片。
  3. 如申請專利範圍第1項所述之封裝結構，更包括一第二增層，配置於該半導體晶片與該中介基材之間，該半導體晶片的該些晶片墊分別經由該第二增層電性連接至該中介基材的該些第一接墊，該封裝膠體包括一第一封裝膠層以及一第二封裝膠層，且該第一封裝膠層與該第二封裝膠層分別位於該第二增層的相對兩側。
  4. 如申請專利範圍第1項所述之封裝結構，更包括多個銲球，分別配置於該第一增層的該些第二接點上。
  5. 如申請專利範圍第4項所述之封裝結構，更包括一電性載板，該第一增層經由該些銲球接合至該電性載板。
  6. 如申請專利範圍第1項所述之封裝結構，更包括一支撐層，覆蓋該封裝膠體的頂面。
  7. 一種封裝製程，包括：提供一底材，具有相對的兩個表面，且在所述兩個表面中的至少一個上進行下列步驟：形成一增層於該表面上；接合一中介基材至該增層上，該中介基材內設有多個導電柱，該些導電柱貫穿該中介基材；接合一半導體晶片至該中介基材上，該半導體晶片經由該些導電柱電性連接至該增層；形成一封裝膠體於該增層上，以覆蓋該中介基材與該半導體晶片；以及分離該增層與該底材。
  8. 如申請專利範圍第7項所述之封裝製程，更包括在形成該增層之前，形成一離型層於該底材的該表面，以及在分離該增層與該底材之後，移除該離型層。
  9. 如申請專利範圍第7項所述之封裝製程，其中形成該封裝膠體的方法包括層壓一封膠材料至該增層。
  10. 如申請專利範圍第9項所述之封裝製程，更包括在層壓該封膠材料的同時，層壓一支撐層於該封膠材料上，該支撐層覆蓋該封膠材料。
  11. 如申請專利範圍第10項所述之封裝製程，更包括在分離該增層與該底材之後，薄化或移除該支撐層。
  12. 一種封裝製程，包括：提供一底材，具有相對的兩個表面，且在所述兩個表面中的至少一個上進行下列步驟：形成一第一增層於該表面上；接合一中介基材至該第一增層上，該中介基材內設有多個導電柱，該些導電柱貫穿該中介基材；形成一第一封裝膠層於該第一增層上，以覆蓋該中介基材；接合一半導體晶片，使其經由該中介基材內的該些導電柱電性連接至該第一增層；形成一第二封裝膠層，以覆蓋該半導體晶片；以及分離該第一增層與該底材。
  13. 如申請專利範圍第12項所述之封裝製程，更包括在該第一封裝膠層形成一開口，以暴露出該中介基材的一頂面，該半導體晶片經由該開口接合至該中介基材的該頂面。
  14. 如申請專利範圍第12項所述之封裝製程，更包括在形成該第一封裝膠層之後，形成一第二增層於該第一封裝膠層上，該第二增層電性連接至該中介基材內的該些導電柱，該半導體晶片接合至該第二增層，以透過該第二增層以及該中介基材內的該些導電柱而電性連接至該第一增層，該第二封裝膠層形成於該第二增層上，以覆蓋該半導體晶片。
  15. 如申請專利範圍第12項所述之封裝製程，其中形成該第一封裝膠層的方法包括層壓一第一封膠材料至該增層。
  16. 如申請專利範圍第12項所述之封裝製程，其中形成該第二封裝膠層的方法包括層壓一第二封膠材料至該第一封裝膠層。
TW99134787A 2010-10-12 2010-10-12 封裝結構以及封裝製程 TWI426588B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99134787A TWI426588B (zh) 2010-10-12 2010-10-12 封裝結構以及封裝製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99134787A TWI426588B (zh) 2010-10-12 2010-10-12 封裝結構以及封裝製程

Publications (2)

Publication Number Publication Date
TW201216427A TW201216427A (en) 2012-04-16
TWI426588B true TWI426588B (zh) 2014-02-11

Family

ID=46787200

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99134787A TWI426588B (zh) 2010-10-12 2010-10-12 封裝結構以及封裝製程

Country Status (1)

Country Link
TW (1) TWI426588B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI529892B (zh) 2014-05-09 2016-04-11 精材科技股份有限公司 晶片封裝體及其製造方法
US20160211221A1 (en) * 2015-01-16 2016-07-21 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN111668105A (zh) * 2019-03-08 2020-09-15 矽磐微电子(重庆)有限公司 半导体封装方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246750B (en) * 2003-12-31 2006-01-01 Siliconware Precision Industries Co Ltd A carrier for stacked chips and a method for fabricating the same and a semiconductor package with the chip carrier
TWI258850B (en) * 2004-12-23 2006-07-21 Phoenix Prec Technology Corp The surface structure of flip chip substrate
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
TWI275150B (en) * 2005-05-12 2007-03-01 Phoenix Prec Technology Corp Embedded chip package structure
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof
TWI283010B (en) * 2005-08-10 2007-06-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
TWI283055B (en) * 2005-01-12 2007-06-21 Phoenix Prec Technology Corp Superfine-circuit semiconductor package structure
TWI283462B (en) * 2005-09-27 2007-07-01 Via Tech Inc Bumpless chip package and fabricating process thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246750B (en) * 2003-12-31 2006-01-01 Siliconware Precision Industries Co Ltd A carrier for stacked chips and a method for fabricating the same and a semiconductor package with the chip carrier
TWI258850B (en) * 2004-12-23 2006-07-21 Phoenix Prec Technology Corp The surface structure of flip chip substrate
TWI283055B (en) * 2005-01-12 2007-06-21 Phoenix Prec Technology Corp Superfine-circuit semiconductor package structure
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
TWI275150B (en) * 2005-05-12 2007-03-01 Phoenix Prec Technology Corp Embedded chip package structure
TWI283010B (en) * 2005-08-10 2007-06-21 Phoenix Prec Technology Corp Chip embedded package structure and fabrication method thereof
TWI283462B (en) * 2005-09-27 2007-07-01 Via Tech Inc Bumpless chip package and fabricating process thereof
TWI281737B (en) * 2005-12-13 2007-05-21 Via Tech Inc Chip package and coreless package substrate thereof

Also Published As

Publication number Publication date
TW201216427A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
US11342309B2 (en) Semiconductor packages and methods of forming same
US11664323B2 (en) Semiconductor package and method
US10079225B2 (en) Die package with openings surrounding end-portions of through package vias (TPVs) and package on package (PoP) using the die package
US10867897B2 (en) PoP device
KR101730691B1 (ko) 패키지 구조물 및 이의 형성 방법
TWI529897B (zh) 半導體晶粒封裝與其形成方法
TWI695438B (zh) 半導體裝置及其形成方法
US8889484B2 (en) Apparatus and method for a component package
US8304917B2 (en) Multi-chip stacked package and its mother chip to save interposer
US8647924B2 (en) Semiconductor package and method of packaging semiconductor devices
TWI727852B (zh) 封裝元件及封裝方法
KR20230157903A (ko) 집적 회로 패키지 및 방법
JP2009071095A (ja) 半導体装置の製造方法
WO2021062742A1 (zh) 一种芯片堆叠封装及终端设备
KR101640078B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
TW202025419A (zh) 低翹曲扇出型封裝結構
CN115527972A (zh) 高密度互联三维集成器件封装结构及其制造方法
US7927919B1 (en) Semiconductor packaging method to save interposer
TWI768874B (zh) 封裝結構及其製作方法
TWI426588B (zh) 封裝結構以及封裝製程
TW202347662A (zh) 積體電路封裝及其形成方法
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
US20240055371A1 (en) Integrated circuit packages and methods of forming the same
US20230335536A1 (en) Semiconductor Packages and Methods of Forming the Same
TW202435400A (zh) 電子封裝件及其製法