TW201714290A - 影像傳感晶片的封裝方法以及封裝結構 - Google Patents

影像傳感晶片的封裝方法以及封裝結構 Download PDF

Info

Publication number
TW201714290A
TW201714290A TW105131568A TW105131568A TW201714290A TW 201714290 A TW201714290 A TW 201714290A TW 105131568 A TW105131568 A TW 105131568A TW 105131568 A TW105131568 A TW 105131568A TW 201714290 A TW201714290 A TW 201714290A
Authority
TW
Taiwan
Prior art keywords
wafer
image sensing
opening
photosensitive ink
substrate
Prior art date
Application number
TW105131568A
Other languages
English (en)
Other versions
TWI645553B (zh
Inventor
王之奇
王卓偉
謝國樑
Original Assignee
蘇州晶方半導體科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520780135.4U external-priority patent/CN205050828U/zh
Priority claimed from CN201510650103.7A external-priority patent/CN105244339B/zh
Application filed by 蘇州晶方半導體科技股份有限公司 filed Critical 蘇州晶方半導體科技股份有限公司
Publication of TW201714290A publication Critical patent/TW201714290A/zh
Application granted granted Critical
Publication of TWI645553B publication Critical patent/TWI645553B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供影像傳感晶片的封裝方法以及封裝結構，包括：提供晶圓，具有第一表面以及與所述第一表面相背的第二表面，所述晶圓具有多顆網格排列的影像傳感晶片，具有影像傳感區以及焊墊，所述影像傳感區以及焊墊位於所述晶圓的第一表面側；於所述晶圓的第二表面形成朝向第一表面延伸的開孔，所述開孔暴露出所述焊墊；於所述晶圓的第二表面形成朝向第一表面延伸的V型切割槽；在所述晶圓第二表面塗佈感光油墨，使感光油墨充滿所述V型切割槽，且所述感光油墨覆蓋所述開孔，並在所述開孔與所述感光油墨之間形成空腔，透過在開孔與感光油墨之間形成空腔，有效避免再佈線層與焊墊脫離的情況，提升了影像傳感晶片的封裝良率，提高了影像傳感晶片封裝結構的信賴性。

Description

影像傳感晶片的封裝方法以及封裝結構
本發明涉及半導體技術領域，尤其涉及晶圓級半導體晶片的封裝方法。
現今主流的半導體晶片封裝技術是晶圓級晶片尺寸封裝技術(Wafer Level Chip Size Packaging，WLCSP)，是對整片晶圓進行封裝並測試後再切割得到單個成品晶片的技術。利用此種封裝技術封裝後的單個成品晶片尺寸與單個晶粒尺寸差不多，順應了市場對微電子產品日益輕、小、短、薄化和低價化要求。晶圓級晶片尺寸封裝技術是當前封裝領域的熱點和未來發展的趨勢。
請參考圖1，公開一種晶圓級影像傳感晶片的封裝結構，晶圓1與保護基板2對位元壓合，支撐單元3位於晶圓1與保護基板2之間使兩者之間形成間隙，避免保護基板2與晶圓1直接接觸，晶圓1包括多顆網格狀排列的影像傳感晶片10，影像傳感晶片10包括影像傳感區11以及焊墊12，多個支撐單元3網格狀排列於保護基板2上且與影像傳感晶片10對應，當保護基板2與晶圓1對位壓合後，支撐單元3包圍影像傳感區11，晶圓1具有第一表面以及與所述第一表面相背的第二表面，影像傳感區11以及焊墊12位於晶圓的第一表面側。
為了實現焊墊12與其他電路電連接，在晶圓1的第二表面側設置有朝向第一表面延伸的開孔22，開孔22與焊墊12對應且開孔22的底部暴露出焊墊12，在開孔22的側壁設置有絕緣層23，絕緣層23上以及開孔22的底部設置有再佈線層24，再佈線層24與焊墊12電連接，焊球25與再佈線層24電連接，透過焊球25電連接其他電路實現焊墊12與其他電路之間形成電連接。
為了便於將封裝完成的影像傳感晶片切割下來，於晶圓1的第二表面設 置有朝向第一表面延伸的切割槽21。
在向晶圓1的第二表面排列焊球25之前，需要塗佈防焊油墨26，通常在切割槽21以及開孔22中也填充了防焊油墨26以達到保護、絕緣的效果。
然而，由於防焊油墨26填滿開孔22，在後續的回流焊以及信賴性測試中，防焊油墨26的熱脹冷縮形成作用於再佈線層24的力，在這種力的拉扯下，再佈線層24容易與焊墊12脫離，導致晶片不良，成為本領域技術人員極待解決的技術問題。
本發明解決的問題是透過本發明提供的晶圓級影像傳感晶片封裝方法以及影像傳感晶片封裝結構，消除再佈線層與焊墊脫離的情況，解決晶片不良，提高影像傳感晶片封裝結構的信賴性。
為解決上述問題，本發明提供一種影像傳感晶片的封裝方法，包括：提供晶圓，所述晶圓具有第一表面以及與所述第一表面相背的第二表面，所述晶圓具有多顆網格排列的影像傳感晶片，影像傳感晶片具有影像傳感區以及焊墊，所述影像傳感區以及焊墊位於所述晶圓的第一表面側；於所述晶圓的第二表面形成朝向第一表面延伸的開孔，所述開孔暴露出所述焊墊；於所述晶圓的第二表面形成朝向第一表面延伸的V型切割槽；在所述晶圓的第二表面塗佈感光油墨，使感光油墨充滿所述V型切割槽，且所述感光油墨覆蓋所述開孔，並在所述開孔與所述感光油墨之間形成空腔。
優選地，採用蝕刻工藝同時在晶圓的第二表面形成所述V型切割槽以及所述開孔。
優選地，利用切刀從所述晶圓的第二表面切割形成所述V型切割槽。
優選地，在所述晶圓第二表面形成V型切割槽以及開孔之前還包括：提供保護基板，所述保護基板上設置有網格排列的支撐單元，每一支撐單元對應一個影像傳感晶片；將所述晶圓的第一表面與所述保護基板對位壓合，所述支撐單元位於所述晶圓與所述保護基板之間；對所述晶圓的第二表面進行研磨減薄。
優選地，在形成V型切割槽之後且在塗佈感光油墨之前，利用切刀沿所述V型切割槽切割，所述切刀至少切入部分所述支撐單元中。
優選地，所述切刀的切割寬度小於所述V型槽靠近所述晶圓第二表面的開口的寬度。
優選地，利用切刀從所述晶圓的第二表面切割形成所述V型切割槽且所述切刀至少切入部分所述支撐單元中。
優選地，在塗佈感光油墨之前還包括：於所述開孔的側壁以及所述晶圓的第二表面形成絕緣層；於所述絕緣層上以及所述開孔的底部形成再佈線層，使所述再佈線層與所述焊墊電連接；在所述晶圓的第二表面塗佈感光油墨之後還包括：在所述感光油墨上形成多個通孔，所述通孔暴露出所述再佈線層；在所述通孔中形成焊球，所述焊球與所述再佈線層電連接。
優選地，所述感光油墨的黏度不小於12Kcps。
本發明還提供一種影像傳感晶片封裝結構，包括：基底，具有第一面以及與所述第一面相背的第二面；位於所述第一面的影像傳感區以及焊墊；位於所述第二面並向所述第一面延伸的開孔，所述開孔暴露出所述焊墊；包覆所述基底側面的感光油墨；所述感光油墨覆蓋所述開孔，並在所述開孔與所述感光油墨之間形成空腔；所述基底側面具有傾斜側壁，所述傾斜側壁的一端與所述第二面交接。
優選地，所述基底側面還具有豎直側壁，所述豎直側壁的一端與所述傾斜側壁交接，另一端與所述基底的第一面交接。
優選地，所述傾斜側壁的另一端與所述基底的第一面交接。
優選地，所述傾斜側壁到所述基底第二面的角度的範圍是40°至85°。
優選地，所述感光油墨的黏度不小於12Kcps。
優選地，所述封裝結構還包括：與所述基底第一面對位壓合的保護基板；位於所述保護基板與所述基底之間的支撐單元，所述支撐單元包圍所述影像傳感區；所述感光油墨包覆至少部分所述支撐單元的側面；位於所述開孔側壁以及所述基底第二面的絕緣層；位於所述絕緣層上以及開孔底部的再佈線層，所述再佈線層與所述焊墊電連接；所述感光油墨覆蓋所述再佈線層，且在所述感光油墨上設置有通孔，所述通孔暴露出所述再佈線層；設置在通孔中的焊球，所述焊球與所述再佈線層電連接。
本發明的有益效果是在開孔與感光油墨之間，有效避免了再佈線層與焊墊脫離的情況，提升了影像傳感晶片的封裝良率，提高了影像傳感晶片 封裝結構的信賴性。
1‧‧‧晶圓
2‧‧‧保護基板
3‧‧‧支撐單元
10‧‧‧影像傳感晶片
11‧‧‧影像傳感區
12‧‧‧焊墊
21‧‧‧切割槽
22‧‧‧開孔
23‧‧‧絕緣層
24‧‧‧再佈線層
25‧‧‧焊球
26‧‧‧防焊油墨
100‧‧‧晶圓
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧切割槽
103’‧‧‧V型切割槽、V型槽
110‧‧‧影像傳感晶片
111‧‧‧影像傳感區
112‧‧‧焊墊
113‧‧‧開孔
114、114’‧‧‧絕緣層
115‧‧‧再佈線層
116‧‧‧焊球
117‧‧‧感光油墨
119‧‧‧空腔
200‧‧‧保護基板
210‧‧‧支撐單元
301‧‧‧第一面
302‧‧‧第二面
310、310’‧‧‧基底
311、311’‧‧‧傾斜側壁
1031、1031’‧‧‧傾斜側壁
1140‧‧‧緩衝層
d‧‧‧減薄後晶圓的厚度
D‧‧‧減薄前晶圓的厚度
h‧‧‧切刀的切割寬度
圖1為習知技術中晶圓級影像傳感晶片的封裝結構示意圖；圖2晶圓級影像傳感晶片的結構示意圖；圖3為晶圓級影像傳感晶片封裝結構的剖面示意圖；圖4至圖11為本發明晶圓級影像傳感晶片封裝方法的示意圖；圖12為本發明一實施例單顆影像傳感晶片封裝結構示意圖；圖13為本發明另一實施例單顆影像傳感晶片封裝結構示意圖。
以下將結合附圖對本發明的具體實施方式進行詳細描述。但這些實施方式並不限制本發明，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本發明的保護範圍內。
習知技術中防焊油墨填充開孔，使得防焊油墨與再佈線層完全接觸，導致在後續的回流焊以及信賴性測試中，防焊油墨的收縮膨脹形成的力拉扯再佈線層，容易使再佈線層與焊墊脫離。
為解決上述問題，本發明透過在開孔與防焊油墨之間形成空腔，使防焊油墨不與開孔底部的佈線層接觸，能夠有效防止再佈線層與焊墊脫離。
請參考圖2，為晶圓級影像傳感晶片的結構示意圖，晶圓100具有多顆網格排列的影像傳感晶片110，在影像傳感晶片110之間預留有空隙，後續完成封裝工藝以及測試之後，沿空隙分離影像傳感晶片。
每一影像傳感晶片110具有影像傳感區111以及多個焊墊112，焊墊112位於影像傳感區111的側邊且與影像傳感區111位於晶元100的同一表面側。
請參考圖3，為本發明一實施例晶圓級影像傳感晶片封裝結構的剖面示意圖。保護基板200的其中一面設置有網格排列的多個支撐單元210，當晶圓100與保護基板200對位壓合後，支撐單元210位於晶圓100與保護基板200之間使兩者之間形成間隙，且支撐單元210與影像傳感晶片110一一對應，支撐單元210包圍影像傳感區111。
晶圓100具有第一表面101以及與第一表面101相背的第二表面102，影像傳感區111以及焊墊112位於第一表面101側，在晶圓的第二表面102具有朝 向第一表面101延伸的V型切割槽103以及開孔113，每一開孔113與每一焊墊112的位置對應，且開孔113的底部暴露出焊墊112。
利用再佈線層115以及焊球116方便焊墊112與其他線路連接，具體的，開孔113的側壁以及晶圓100的第二表面102具有絕緣層114，在絕緣層114上以及開孔113的底部形成再佈線層115，再佈線層115與焊墊112電連接，且在晶圓100的第二表面102上設置有焊球116，焊球116與再佈線層115電連接，透過焊球116電連接其他電路實現焊墊112與其他電路之間形成電連接。
V型切割槽103內充滿感光油墨117，且感光油墨117覆蓋開孔113且在開孔113與感光油墨117之間形成空腔119，感光油墨117上具有通孔，通孔暴露出再佈線層115，焊球116位於通孔內並與再佈線層115電連接。
對應地，為了使V型切割槽103中充滿感光油墨117且在開孔113與感光油墨117之間形成空腔119，具體的封裝工藝如下。
提供晶圓100，晶圓100的結構示意圖請參考圖1；提供保護基板200，在保護基板200的其中一面有網格排列的多個支撐單元210，於本實施例中，支撐單元210的材質為感光油墨，透過曝光顯影的方式形成於保護基板200的其中一面。
請參考圖4，將晶圓100與保護基板200對位壓合，利用黏合膠將晶圓100與保護基板200黏合，支撐單元210位於晶圓100與保護基板200之間，三者包圍形成多個網格排列的密封空間。每一密封空間對應一個影像傳感晶片110，支撐單元210包圍影像傳感晶片110的影像傳感區111。
請參考圖5，對晶圓100的第二表面102進行研磨減薄。減薄前晶圓100的厚度為D，減薄後晶圓100的厚度為d。
請參考圖6，利用蝕刻工藝在晶圓100的第二表面102同時蝕刻出朝向晶圓100第一表面101延伸的V型切割槽103以及開孔113。開孔113底部暴露出焊墊112。於本實施例中，V型切割槽103與開孔113的深度相同。當然，於此步驟中也可以僅僅蝕刻出開孔113而不蝕刻出V型切割槽103。
請參考圖7(a)，從晶圓100的第二表面102朝向第一表面101的方向，利用切刀沿V型切割槽103切割，直至切透晶圓100的第一表面101，即切刀切入支撐單元210一部分。由於晶圓100的材質較脆，韌性、延展性較差，切刀採用硬度較大的刀，如金屬刀。且切刀的切割寬度h小於V型切割槽103 靠近第二表面102的開口的寬度H，如此，V型切割槽103保留了部分傾斜側壁1031。傾斜側壁1031對後續工藝中塗佈的感光油墨117具有引流作用，使得感光油墨117更容易充滿V型切槽103。
請參考圖7(b)，於本發明的另一實施例中，可以直接採用切刀從晶圓100的第二表面102沿空隙切割出V型切割槽103’，切刀切透晶圓100的第一表面101，即切刀切入支撐單元210一部分。如此，直接透過切刀切割形成具有傾斜側壁1031’的V型槽103’，傾斜側壁1031’對後續工藝中塗佈的感光油墨117具有引流作用，使得感光油墨117更容易充滿V型切槽103’。
請參考圖8(a)，在晶圓100的第二表面102、開孔113的側壁和底部以及V型切割槽103的內壁形成絕緣層114，於本實施例中，絕緣層114為有機絕緣材料，具有絕緣以及一定的柔性，採用噴塗或者旋塗工藝形成絕緣層114，然後透過雷射或者曝光顯影的方式暴露出焊墊112。
請參考圖8(b)，於本發明的另一實施例中，可以在晶圓100的第二表面102、開孔113的側壁和底部以及V型切割槽103的內壁沉積絕緣層114’，絕緣層114’的材質為無機材料，通常為二氧化矽。由於二氧化矽抗衝擊能力不如有機絕緣材料114，還需要透過曝光顯影工藝在晶圓101的第二表面形成緩衝層1140以方便後續上焊球，然後採用蝕刻工藝蝕刻掉開孔113底部的絕緣層露出焊墊112。
請參考圖9，在絕緣層114(或者絕緣層114’)上形成再佈線層115，再佈線層115與焊墊112電連接。
本發明關鍵要在V型切割槽103充滿感光油墨，而在開孔113與感光油墨之間形成空腔119使感光油墨不接觸開孔113底部，避免感光油墨充滿開孔113。
本發明需要透過降低感光油墨的黏度容易使感光油墨充滿切割槽，需要透過提高感光油墨的黏度使感光油墨不容易填充至開孔的下半部分，這是本發明所要解決的衝突點。
本發明透過將切割槽設計成具有傾斜側壁的切割槽方便將黏度較高的感光油墨引流至切割槽的下半部分，使感光油墨能夠充滿切割槽而不能充滿開孔並在開孔與感光油墨之間形成空腔。很好的解決了衝突點。
請參考圖10，在晶圓100的第二表面102塗佈感光油墨117，使感光油 墨117充滿V型切割103、覆蓋開孔113並在開孔113與感光油墨117之間形成空腔119。
本發明優選係採用黏度不小於12Kcps的感光油墨。
於本實施例中採用旋塗工藝在晶圓100的第二表面102塗佈感光油墨117，可以根據感光油墨的黏度並調整旋塗速率可以使感光油墨117充滿V型切割103、覆蓋開孔113，並在開孔113與感光油墨117之間形成空腔119。
感光油墨117形成阻焊層，方便後續上焊球工藝，具有阻焊、保護晶片的作用。
為了方便後續上焊球，需要在感光油墨117對應再佈線層115的位置形成通孔，具體的，透過從晶圓100第二表面102整面塗佈感光油墨117，再固化、曝光顯影工藝形成通孔，通孔暴露出再佈線層115。當然，也可以透過絲網印刷的方式將感光油墨塗佈至晶圓100的第二表面102且形成暴露再佈線層115的通孔。
請參考圖11，採用上焊球工藝，在通孔中形成焊球116使焊球116與再佈線層115電連接。
最後，沿V型切割槽103從晶圓100的第二表面102朝向晶圓100的第一表面101切割晶圓100以及保護基板200，得到單顆的影像傳感晶片封裝結構。
請參考圖12，單顆影像傳感晶片封裝結構包括從晶圓100上切割得到的基底310，其具有第一面301以及與第一面301相背的第二面302，影像傳感區111以及焊墊112位於第一面301，開口113以及焊球116位於第二面302，基底310的側面被感光油墨117包覆。
於本實施例中，基底310的側面包括傾斜側壁311以及豎直側壁312，傾斜側壁311的一端與第二面302交接，另一端與豎直側壁312交接，豎直側壁312的另一端與第一面301交接。
於另一實施例中，請參考圖13，基底310’具有傾斜側壁311’，其一端與第二面302交接，另一端與第一面301交接。
優選的，傾斜側壁311(或者傾斜側壁311’)到基底310第二面302的角度的範圍是40°至85°。
基底310的側面以及支撐單元210的部分側壁被感光油墨117包覆。
當絕緣層114為有機絕緣材料時，再佈線層115與絕緣層114之間對應焊 球116的位置可以不設置緩衝層1140。
當絕緣層114’為無機材料時，再佈線層115與絕緣層114’之間對應焊球116的位置設置有緩衝層1140，緩衝層1140為光阻材料，可以採用曝光顯影工藝形成。
應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。
上文所列出的一系列的詳細說明僅僅是針對本發明的可行性實施方式的具體說明，它們並非用以限制本發明的保護範圍，凡未脫離本發明技藝精神所作的均等實施方式或變更均應包含在本發明的保護範圍之內。
本申請要求於2015年10月10日提交中國專利局，申請號201510650103.7，發明名稱為“影像傳感晶片的封裝方法以及封裝結構”的中國專利申請的優先權，以及申請號201520780135.4，發明名稱為“影像傳感晶片封裝結構”的中國專利申請的優先權，其全部內容透過引用結合在本申請中。
100‧‧‧晶圓
101‧‧‧第一表面
102‧‧‧第二表面
103‧‧‧切割槽
110‧‧‧影像傳感晶片
111‧‧‧影像傳感區
112‧‧‧焊墊
113‧‧‧開孔
114‧‧‧絕緣層
115‧‧‧再佈線層
116‧‧‧焊球
117‧‧‧感光油墨
119‧‧‧空腔
200‧‧‧保護基板
210‧‧‧支撐單元

Claims (15)

  1. 一種影像傳感晶片的封裝方法，包括：提供晶圓，所述晶圓具有第一表面以及與所述第一表面相背的第二表面，所述晶圓具有多顆網格排列的影像傳感晶片，影像傳感晶片具有影像傳感區以及焊墊，所述影像傳感區以及焊墊位於所述晶圓的第一表面側；於所述晶圓的第二表面形成朝向第一表面延伸的開孔，所述開孔暴露出所述焊墊；其中所述封裝方法還包括：於所述晶圓的第二表面形成朝向第一表面延伸的V型切割槽；以及在所述晶圓的第二表面塗佈感光油墨，使感光油墨充滿所述V型切割槽，且所述感光油墨覆蓋所述開孔並在所述開孔與感光油墨之間形成空腔。
  2. 根據請求項1所述的影像傳感晶片封裝方法，其係採用蝕刻工藝同時在晶圓的第二表面形成所述V型切割槽以及所述開孔。
  3. 根據請求項1所述的影像傳感晶片封裝方法，其係利用切刀從所述晶圓的第二表面切割形成所述V型切割槽。
  4. 根據請求項1所述的影像傳感晶片封裝方法，其中在所述晶圓第二表面形成V型切割槽以及開孔之前還包括：提供保護基板，所述保護基板上設置有網格排列的支撐單元，每一支撐單元對應一個影像傳感晶片；將所述晶圓的第一表面與所述保護基板對位壓合，所述支撐單元位於所述晶圓與所述保護基板之間；以及對所述晶圓的第二表面進行研磨減薄。
  5. 根據請求項4所述的影像傳感晶片封裝方法，其中在形成V型切割槽之後且在塗佈感光油墨之前，利用切刀沿所述V型切割槽切割，所述切刀至少切入部分所述支撐單元中。
  6. 根據請求項5所述的影像傳感晶片封裝方法，其中所述切刀的切割寬度小於所述V型槽靠近所述晶圓第二表面的開口的寬度。
  7. 根據請求項4所述的影像傳感晶片封裝方法，其中利用切刀從所述晶圓的第二表面切割形成所述V型切割槽且所述切刀至少切入部分所述支撐單元中。
  8. 根據請求項1所述的影像傳感晶片封裝方法，其中在塗佈感光油墨之前還包括：於所述開孔的側壁以及所述晶圓的第二表面形成絕緣層；以及於所述絕緣層上以及所述開孔的底部形成再佈線層，使所述再佈線層與所述焊墊電連接；在所述晶圓的第二表面塗佈感光油墨之後還包括：在所述感光油墨上形成多個通孔，所述通孔暴露出所述再佈線層；以及在所述通孔中形成焊球，所述焊球與所述再佈線層電連接。
  9. 根據請求項1所述的影像傳感晶片封裝方法，其中所述感光油墨的黏度不小於12Kcps。
  10. 一種影像傳感晶片封裝結構，包括：基底，具有第一面以及與所述第一面相背的第二面；位於所述第一面的影像傳感區以及焊墊；位於所述第二面並向所述第一面延伸的開孔，所述開孔暴露出所述焊墊；以及包覆所述基底側面的感光油墨；其中：所述感光油墨覆蓋所述開孔，並在所述開孔與感光油墨之間形成空腔；所述基底側面具有傾斜側壁，所述傾斜側壁的一端與所述第二面交接。
  11. 根據請求項10所述的影像傳感晶片封裝結構，其中所述基底側面還具有豎直側壁，所述豎直側壁的一端與所述傾斜側壁交接，另一端與所述基底的第一面交接。
  12. 根據請求項10所述的影像傳感晶片封裝結構，其中所述傾斜側壁的另一端與所述基底的第一面交接。
  13. 根據請求項10所述的影像傳感晶片封裝結構，其中所述傾斜側壁到所述基底第二面的角度的範圍是40°至85°。
  14. 根據請求項10所述的影像傳感晶片封裝結構，其中所述感光油墨的黏度不小於12Kcps。
  15. 根據請求項10所述的影像傳感晶片封裝結構，其中所述封裝結 構還包括：與所述基底第一面對位壓合的保護基板；位於所述保護基板與所述基底之間的支撐單元，所述支撐單元包圍所述影像傳感區，所述感光油墨包覆至少部分所述支撐單元的側面；位於所述開孔側壁以及所述基底第二面的絕緣層；位於所述絕緣層上以及開孔底部的再佈線層，所述再佈線層與所述焊墊電連接，所述感光油墨覆蓋所述再佈線層，且在所述感光油墨上設置有通孔，所述通孔暴露出所述再佈線層；以及設置在通孔中的焊球，所述焊球與所述再佈線層電連接。
TW105131568A 2015-10-10 2016-09-30 影像傳感晶片的封裝方法以及封裝結構 TWI645553B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201520780135.4U CN205050828U (zh) 2015-10-10 2015-10-10 影像传感芯片封装结构
??201520780135.4 2015-10-10
??201510650103.7 2015-10-10
CN201510650103.7A CN105244339B (zh) 2015-10-10 2015-10-10 影像传感芯片的封装方法以及封装结构

Publications (2)

Publication Number Publication Date
TW201714290A true TW201714290A (zh) 2017-04-16
TWI645553B TWI645553B (zh) 2018-12-21

Family

ID=58487263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105131568A TWI645553B (zh) 2015-10-10 2016-09-30 影像傳感晶片的封裝方法以及封裝結構

Country Status (5)

Country Link
US (1) US10283483B2 (zh)
JP (1) JP6629440B2 (zh)
KR (1) KR102055412B1 (zh)
TW (1) TWI645553B (zh)
WO (1) WO2017059781A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624902B2 (en) 2017-11-24 2023-04-11 Hamamatsu Photonics K.K. Wafer inspection method and wafer

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110661937A (zh) * 2018-06-29 2020-01-07 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及感光组件制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5344336B2 (ja) 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
CN101582435B (zh) * 2008-05-16 2012-03-14 鸿富锦精密工业（深圳）有限公司 一种影像感测晶片封装结构及其应用的相机模组
CN101419952B (zh) * 2008-12-03 2010-09-15 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
US9196571B2 (en) * 2010-01-13 2015-11-24 Xintec Inc. Chip device packages and fabrication methods thereof
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
CN101800207B (zh) 2010-03-12 2011-10-26 苏州晶方半导体科技股份有限公司 半导体器件的封装结构及其制造方法
JP5568357B2 (ja) * 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
TWI502692B (zh) * 2011-07-29 2015-10-01 Xintec Inc 晶片封裝體及其形成方法
CN103400808B (zh) * 2013-08-23 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感器的晶圆级封装结构及封装方法
US20150206916A1 (en) * 2014-01-20 2015-07-23 Xintec Inc. Semiconductor device and manufacturing method thereof
JP5825415B2 (ja) 2014-09-12 2015-12-02 大日本印刷株式会社 センサーパッケージおよびその製造方法
US20160190353A1 (en) * 2014-12-26 2016-06-30 Xintec Inc. Photosensitive module and method for forming the same
CN105244339B (zh) * 2015-10-10 2018-02-16 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
CN205050828U (zh) * 2015-10-10 2016-02-24 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构
US20170186712A1 (en) * 2015-12-29 2017-06-29 Xintec Inc. Chip package and method for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11624902B2 (en) 2017-11-24 2023-04-11 Hamamatsu Photonics K.K. Wafer inspection method and wafer

Also Published As

Publication number Publication date
US20180301434A1 (en) 2018-10-18
KR20180056724A (ko) 2018-05-29
WO2017059781A1 (zh) 2017-04-13
KR102055412B1 (ko) 2019-12-12
JP6629440B2 (ja) 2020-01-15
US10283483B2 (en) 2019-05-07
JP2018530164A (ja) 2018-10-11
TWI645553B (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
TWI698989B (zh) 影像傳感晶片的封裝方法以及封裝結構
TWI511253B (zh) 晶片封裝體
US20170098628A1 (en) Semiconductor package structure and method for forming the same
TWI497687B (zh) 半導體裝置及其製造方法
JP6440291B2 (ja) 半導体装置及びその製造方法
CN110993495B (zh) 芯片制备方法以及晶圆级封装芯片
CN105244339B (zh) 影像传感芯片的封装方法以及封装结构
TWI645553B (zh) 影像傳感晶片的封裝方法以及封裝結構
TWI645478B (zh) 半導體晶片的封裝方法以及封裝結構
TWI612624B (zh) 封裝結構及封裝方法
KR20230157864A (ko) 집적 회로 패키지 및 그 형성 방법
TW201810557A (zh) 晶片側壁單離應力釋放之晶片尺寸封裝構造及其製造方法
TWI655696B (zh) 半導體晶片的封裝方法以及封裝結構
JP2005243763A (ja) 配線基板およびその製造方法および半導体装置
KR20230067324A (ko) 반도체 장치 및 반도체 패키지
TWI529825B (zh) 半導體結構之製法
TWI473178B (zh) 一種晶圓級的封裝結構及其製備方法
TWI612651B (zh) 封裝結構及封裝方法
TW201507063A (zh) 半導體封裝件及其製法
JP4639155B2 (ja) 半導体装置およびその製造方法
TWI582866B (zh) 半導體封裝件之製法及其所用之支撐件
JP2005223250A (ja) 半導体装置およびその製造方法と検査方法