JP4639155B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4639155B2 JP4639155B2 JP2006025431A JP2006025431A JP4639155B2 JP 4639155 B2 JP4639155 B2 JP 4639155B2 JP 2006025431 A JP2006025431 A JP 2006025431A JP 2006025431 A JP2006025431 A JP 2006025431A JP 4639155 B2 JP4639155 B2 JP 4639155B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- substrate
- electrode
- semiconductor device
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
に側面絶縁層を形成し、さらにその側面絶縁層に貫通孔を開けて側面電極を形成する、という非常に作業が難しく、複雑な工程を経なければならないという問題がある。しかも、半導体ウェハに溝を形成してその部分に側面絶縁層と側面電極とを形成するため、1チップ当り実際に必要な半導体基板より大きな面積の半導体基板を使用し、その半導体基板を除去した部分に側面電極を形成するため、本来の半導体装置よりも側面絶縁層と側面電極の分が大きくなり、小型化の要請に応えられないと共に、半導体基板への溝形成による無駄な部分によりコストアップになるという問題もある。
する必要がないため、チップ面積を縮小することができる。
に、半導体基板ではなく、通常の絶縁基板または樹脂フィルムなどを用いることもできる。なお、第2のウェハ2aが透明で、半導体基板11上に形成したスクライブライン、目合せマークなどを確認することができる場合には、溝21を形成する必要はない。この第2のウェハ2aを、図2に示されるように、第1のウェハ1aの主面に接着剤4により貼り付ける。この際、第1のウェハ1aのスクライブラインと第2のウェハ2aのスクライブラインとが一致するように重ね合せて貼り付ける。貼り付けは、通常のスタック方法を用いることにより行うことができる。
面から研磨をして、表面の一部およびダイシング溝3内のレジスト膜5を残存させることにより樹脂層5bを形成する。そして、前述の図9と同様に第1のウェハ1aのスクライブラインに沿って切削する(図12参照)ことにより、図10に示される構造の半導体装置が得られる。なお、この例では、レジスト膜5の一部を研磨して一部を残存させることにより樹脂層5bを形成したが、図1に示される構造のように、完全にレジスト膜を除去してから、別の樹脂をダイシング溝3の内部に充填して図10に示されるような構造にすることもできる。
1a 第1のウェハ
2 基板
2a 第2のウェハ
3 ダイシング溝
4 接着剤
5 レジスト膜
5a 開口部
5b 樹脂層
6 バリアメタル金属膜
7 導電性材料
8 外部接続用電極
11 半導体基板
12 保護膜
13 コンタクトホール
Claims (2)
- 半導体チップと、該半導体チップよりも外形が小さく、前記半導体チップの主面に接着された基板と、該基板の側面に前記半導体チップの電極に電気的に接続して設けられる外部接続用電極とを具備し、前記側面と平行な前記外部接続用電極の一側面が前記半導体チップの側面と面一になるように前記外部接続用電極が形成されていることを特徴とする半導体装置。
- (a)半導体基板表面に回路を形成し、該回路の複数の電極と電気的に接続して、スクライブライン上に配列されるように複数の電極端子を形成し、表面に保護膜を形成した後、該保護膜に複数の前記電極端子を露出させるコンタクトホールを形成した第1のウェハを準備する工程と、
(b)前記第1のウェハの主面に第2のウェハを貼り合せる工程と、
(c)前記第1のウェハのスクライブラインに沿って、前記第2のウェハの表面から前記第1のウェハの前記コンタクトホールに達する深さまで前記第2のウェハを切削することにより、前記第2のウェハを分離し、前記第1のウェハ上に接着された基板を形成する工程と、
(d)前記基板表面および前記溝内にレジスト膜を設け、前記第1のウェハの前記電極端子および該電極端子近傍の前記基板の側面が露出するように、前記溝内の前記レジスト膜に開口部を形成する工程と、
(e)前記開口部内に導電性材料を埋め込み、外部接続用電極を形成する工程と、
(f)前記スクライブラインに沿って、前記レジスト膜、前記外部接続用電極および前記第1のウェハを切削し、前記基板が接着し、前記外部接続用電極を備えた半導体チップに個片化する工程とを有する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025431A JP4639155B2 (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006025431A JP4639155B2 (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007208025A JP2007208025A (ja) | 2007-08-16 |
JP4639155B2 true JP4639155B2 (ja) | 2011-02-23 |
Family
ID=38487216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006025431A Expired - Fee Related JP4639155B2 (ja) | 2006-02-02 | 2006-02-02 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4639155B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103579010B (zh) * | 2012-08-08 | 2016-12-21 | 深南电路有限公司 | 一种侧壁金属化封装产品的制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001313349A (ja) * | 2000-04-28 | 2001-11-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2006
- 2006-02-02 JP JP2006025431A patent/JP4639155B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001313349A (ja) * | 2000-04-28 | 2001-11-09 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007208025A (ja) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10937667B2 (en) | Semiconductor device and method for manufacturing the same | |
US8153458B2 (en) | Image sensing devices and methods for fabricating the same | |
US7906363B2 (en) | Method of fabricating semiconductor device having three-dimensional stacked structure | |
US8502393B2 (en) | Chip package and method for forming the same | |
JP4183375B2 (ja) | 半導体装置及びその製造方法 | |
US7663213B2 (en) | Wafer level chip size packaged chip device with a double-layer lead structure and method of fabricating the same | |
KR101245928B1 (ko) | 극박 적층 칩 패키징 | |
JP4987928B2 (ja) | 半導体装置の製造方法 | |
US9711425B2 (en) | Sensing module and method for forming the same | |
US20170116458A1 (en) | Sensing device and method for forming the same | |
US20170117242A1 (en) | Chip package and method for forming the same | |
US8785297B2 (en) | Method for encapsulating electronic components on a wafer | |
US20080185671A1 (en) | Sensor semiconductor package and fabrication | |
JP2009124042A (ja) | 半導体装置 | |
CN103855173A (zh) | 一种图像传感器的圆片级封装方法及封装结构 | |
JP2008277709A (ja) | 半導体装置の製造方法 | |
US20040160727A1 (en) | Integrated passive components and package with posts | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP4639155B2 (ja) | 半導体装置およびその製造方法 | |
CN111009542B (zh) | 一种封装方法及封装结构 | |
US11276724B2 (en) | Electrical interconnection of image sensor package | |
JP2007059493A (ja) | 半導体装置およびその製造方法 | |
JP2008283216A (ja) | 半導体装置及びその製造方法 | |
JP2008159950A (ja) | 半導体装置 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101129 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4639155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |