JP6440291B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6440291B2 JP6440291B2 JP2014039730A JP2014039730A JP6440291B2 JP 6440291 B2 JP6440291 B2 JP 6440291B2 JP 2014039730 A JP2014039730 A JP 2014039730A JP 2014039730 A JP2014039730 A JP 2014039730A JP 6440291 B2 JP6440291 B2 JP 6440291B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive layer
- semiconductor
- photosensitive adhesive
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Description
[第1の実施の形態に係る半導体装置の構造]
まず、第1の実施の形態に係る半導体装置の構造について説明する。図1は、第1の実施の形態に係る半導体装置を例示する断面図である。図1を参照するに、第1の実施の形態に係る半導体装置10は、複数の半導体チップ110が感光性接着層16を介して主面を同一方向に向けて積層され、異なる層の半導体チップ110同士が貫通電極17により信号伝達可能に接続された構造を有する。
次に、第1の実施の形態に係る半導体装置の製造工程について説明をする。図2A〜図2Gは、第1の実施の形態に係る半導体装置の製造工程を例示する図である。
第1の実施の形態の変形例では、感光性接着層16を形成する工程の変形例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する。
11 半導体基板(ウェハ)
12 基板本体
13 半導体集積回路
14 絶縁層
15 電極パッド
16 感光性接着層
16x、530x、540x 開口部
17 貫通電極
18 ビアホール
51 絶縁膜
52、53、54 金属層
110 半導体チップ
510 支持体
515 基材
520 接着層
530、540 レジスト膜
Claims (8)
- 複数の半導体チップが形成された半導体基板を複数枚積層し、異なる層の半導体チップ同士を信号伝達可能に接続し、半導体チップが積層された部分を個片化する半導体装置の製造方法であって、
複数の半導体チップを有する半導体基板であって土台となる土台基板と、複数の半導体チップを有する半導体基板であって前記土台基板上に積層される積層基板と、を準備する工程と、
前記土台基板の主面に感光性接着層を形成し、フォトリソグラフィ工程により前記感光性接着層に開口部を形成する工程と、
支持体を準備し、主面を前記支持体側に向けて前記積層基板を前記支持体に仮固定する工程と、
前記積層基板の背面側を薄化する工程と、
前記土台基板の主面に、前記支持体上で薄化された前記積層基板の背面を、前記開口部が形成された前記感光性接着層によって固着して前記土台基板と前記積層基板を積層する工程と、
前記支持体を除去する工程と、
前記積層基板の半導体チップと、前記土台基板の半導体チップとを、前記開口部に対応する位置に形成された貫通電極を介して接続する工程と、を有する半導体装置の製造方法。 - 前記積層基板を積層する工程よりも後に
複数の半導体チップを有する半導体基板であって前記土台基板上に積層される他の積層基板を準備する工程と、
前記積層基板の主面に、フォトリソグラフィ工程により開口部が形成された感光性接着層を介して前記他の積層基板を積層する工程と、を有する請求項1記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
板状の基材上に感光性接着層を形成する工程と、
前記感光性接着層にフォトリソグラフィ工程により開口部を形成する工程と、
前記基材上に形成された感光性接着層を、前記土台基板の主面と前記積層基板の背面の少なくとも一方に転写する工程と、を含む請求項1又は2記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
前記土台基板の主面と前記積層基板の背面の少なくとも一方に、半硬化状態のフィルム状の感光性樹脂を貼付する工程と、
前記感光性樹脂にフォトリソグラフィ工程により開口部を形成する工程と、を含む請求項1又は2記載の半導体装置の製造方法。 - 前記感光性接着層を介して前記積層基板を積層する工程は、
前記土台基板の主面と前記積層基板の背面の少なくとも一方に、液状の感光性樹脂を塗布する工程と、
前記液状の感光性樹脂を加熱して半硬化状態にする工程と、
半硬化状態の前記感光性樹脂にフォトリソグラフィ工程により開口部を形成する工程と、を含む請求項1又は2記載の半導体装置の製造方法。 - 薄化された前記積層基板の厚さが50μm以下である請求項1乃至5の何れか一項記載の半導体装置の製造方法。
- 前記感光性接着層の厚さが50μm以下である請求項1乃至6の何れか一項記載の半導体装置の製造方法。
- 感光性接着層を介して主面を同一方向に向けて積層された複数の半導体チップと、
前記半導体チップを貫通し、各層の半導体チップを接続する貫通電極と、を有し、
前記感光性接着層の前記貫通電極に対応する位置には開口部が形成されており、前記開口部の平面形状は、前記貫通電極の平面形状よりも小さい
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014039730A JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014039730A JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015164160A JP2015164160A (ja) | 2015-09-10 |
JP6440291B2 true JP6440291B2 (ja) | 2018-12-19 |
Family
ID=54186991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014039730A Active JP6440291B2 (ja) | 2014-02-28 | 2014-02-28 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6440291B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102460757B1 (ko) * | 2015-12-23 | 2022-10-31 | 삼성전기주식회사 | 절연수지 시트 및 이를 구비한 인쇄회로기판 |
JP7031141B2 (ja) * | 2017-06-01 | 2022-03-08 | 昭和電工マテリアルズ株式会社 | 半導体加工用テープ |
JP7035347B2 (ja) * | 2017-10-05 | 2022-03-15 | 昭和電工マテリアルズ株式会社 | 半導体加工用テープ |
CN112204738A (zh) * | 2018-05-28 | 2021-01-08 | 株式会社大赛璐 | 半导体装置的制造方法 |
JP7285059B2 (ja) * | 2018-10-23 | 2023-06-01 | 株式会社ダイセル | 半導体装置製造方法 |
JP2020194819A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社ダイセル | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4899604B2 (ja) * | 2006-04-13 | 2012-03-21 | ソニー株式会社 | 三次元半導体パッケージ製造方法 |
JP5251094B2 (ja) * | 2007-12-04 | 2013-07-31 | 日立化成株式会社 | 半導体装置及びその製造方法 |
WO2012120659A1 (ja) * | 2011-03-09 | 2012-09-13 | 国立大学法人東京大学 | 半導体装置の製造方法 |
JP5370416B2 (ja) * | 2011-06-06 | 2013-12-18 | 日立化成株式会社 | 接着シート |
-
2014
- 2014-02-28 JP JP2014039730A patent/JP6440291B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015164160A (ja) | 2015-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6440291B2 (ja) | 半導体装置及びその製造方法 | |
KR101535611B1 (ko) | 반도체장치의 제조방법 | |
JP6393036B2 (ja) | 半導体装置及びその製造方法 | |
JP4056854B2 (ja) | 半導体装置の製造方法 | |
TWI229890B (en) | Semiconductor device and method of manufacturing same | |
WO2019062238A1 (zh) | 一种晶圆级系统封装方法以及封装结构 | |
US8922026B2 (en) | Chip package and fabrication method thereof | |
JP2007311385A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007180529A (ja) | 半導体装置およびその製造方法 | |
TW201101439A (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2000299428A (ja) | 基板上に取り付けるためのチップの精密位置合せ方法 | |
JP6485897B2 (ja) | 半導体装置の製造方法 | |
TW200527612A (en) | Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment | |
WO2021012377A1 (zh) | 体声波谐振器的封装方法及封装结构 | |
JP2008130704A (ja) | 半導体装置の製造方法 | |
JP6341554B2 (ja) | 半導体装置の製造方法 | |
TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
JP4420965B1 (ja) | 半導体装置内蔵基板の製造方法 | |
JP2008135553A (ja) | 基板積層方法及び基板が積層された半導体装置 | |
JP2009158741A (ja) | 半導体装置の製造方法 | |
JP2009129982A (ja) | 半導体装置及びその製造方法 | |
TW201126666A (en) | Semiconductor device including semiconductor construct installed on base plate, and manufacturing method of the same | |
US20100112786A1 (en) | Method of manufacturing semiconductor device | |
TW200933844A (en) | Wafer level package with die receiving through-hole and method of the same | |
JP2011114304A (ja) | 半導体装置内蔵基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6440291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |