CN112204738A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN112204738A
CN112204738A CN201980036187.1A CN201980036187A CN112204738A CN 112204738 A CN112204738 A CN 112204738A CN 201980036187 A CN201980036187 A CN 201980036187A CN 112204738 A CN112204738 A CN 112204738A
Authority
CN
China
Prior art keywords
wafer
semiconductor device
adhesive layer
manufacturing
cleaning process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980036187.1A
Other languages
English (en)
Inventor
辻直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Corp filed Critical Daicel Corp
Publication of CN112204738A publication Critical patent/CN112204738A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种适于在隔着粘接剂层接合而多层化的半导体元件间实现低的布线电阻的半导体装置的制造方法。本发明的方法如下所述。首先，准备包含具有电路形成面(10a)的晶片(10)、具有主面(20a)及背面(20b)的晶片(20)、以及含有SiOC类聚合物的粘接剂层(30)的晶片层叠体(W)。接下来，在晶片层叠体(W)中，利用通过掩蔽晶片(20)的主面(20a)侧的一部分的掩模图案从晶片(20)侧进行的蚀刻处理，形成贯通晶片(20)和粘接剂层(30)到达晶片(10)中的布线图案(12b)的孔(H)。接下来，在孔(H)的内面形成绝缘膜(41)。接下来，将孔(H)的底面上的绝缘膜(41)除去。接下来，对晶片层叠体(W)实施清洗处理(氧等离子体处理和/或Ar溅射处理)。接下来，在孔(H)中形成导电部。

Description

半导体装置的制造方法
技术领域
本发明涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请主张于2018年5月28日向日本提出申请的日本特愿2018-101929号的优先权，将其内容援用于此。
背景技术
近年，以半导体器件的进一步高密度化为主要目的，进行了用于制造具有将多个半导体片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术开发。作为这样的技术之一，已知有所谓WOW(Wafer on Wafer)工艺。在WOW工艺中，将分别由多个半导体元件作成的给定数量的半导体晶片依次层叠，形成将半导体元件在其厚度方向上多段配置的结构，该晶片层叠体经过切割工序而单片化成半导体器件。对于与这样的WOW工艺相关的技术，在例如下述的专利文献1、2中有所记载。
现有技术文献
专利文献
专利文献1：日本特开2016-4835号
专利文献2：日本特开2016-178162号
发明内容
发明所要解决的问题
在WOW工艺中，形成贯通晶片的通孔即贯通电极，其用于将晶片层叠体中形成于不同的晶片的半导体元件间进行电连接。贯通电极例如经过下述工序而形成：通过反应性离子蚀刻形成在晶片内贯通其厚度方向的孔的工序、在孔内填充导电材料的工序。
另一方面，考虑了在待多层化的晶片彼此的接合中利用粘接剂。而且，为了在晶片上隔着粘接剂层层叠的上段晶片上形成与下段晶片的半导体元件导通的贯通电极，必须在孔形成工序中以贯通上段晶片和与其正下方相连的粘接剂层的方式通过反应性离子蚀刻形成孔。在这样的孔中填充导电材料。
然而，如果经过对于粘接剂层的反应性离子蚀刻，则容易在形成的孔内产生蚀刻残渣。在晶片接合中利用粘接剂的情况下，在现有方式的WOW工艺中，有时该蚀刻残渣会导致应该通过贯通电极进行电连接的半导体元件间的布线电阻的高电阻化。
本发明是在如上所述的情况下想出的，其目的在于提供一种适于在经过隔着粘接剂层的半导体晶片的层叠而将半导体元件多层化而成的半导体装置的制造方法中、在多层化的半导体元件间实现低布线电阻的方法。
解决问题的方法
本发明提供的半导体装置的制造方法是经过隔着粘接剂层层叠半导体晶片而将半导体元件多层化的方法，该方法至少包括下述的第1工序～第6工序。
在第1工序中，准备晶片层叠体。该晶片层叠体具有层叠结构，该层叠结构包含：具有包含布线图案的电路形成面和与该电路形成面相反的背面的第1晶片、具有主面和与主面相反的背面的第2晶片、以及含有SiOC类聚合物且夹隔于第1晶片的电路形成面与第2晶片的背面之间的粘接剂层。SiOC类聚合物是指，在构成元素中至少含有硅、氧、及碳的聚合物，且包含也含有氢的SiOCH类聚合物。SiOC类聚合物中的碳比例例如为20～70质量％，氢比例例如为2～20质量％，氧比例例如为10～40质量％，及硅比例例如为3～40质量％。电路形成面是指，晶片中作成半导体元件且在该元件上形成有所谓再布线层的一侧的面。主面是指晶片中作成半导体元件的一侧的面。
在第2工序中，在晶片层叠体中，利用通过掩蔽第2晶片的主面侧的一部分的掩模图案从该第2晶片侧进行的蚀刻处理，形成贯通该第2晶片及粘接剂层到达第1晶片中的布线图案的孔。在蚀刻处理中，优选进行反应性离子蚀刻。另外，布线图案中，面对孔的部分成为孔的底面。
在第3工序中，在包含孔的壁面及底面的内面形成绝缘膜。在第4工序中，对孔内的绝缘膜中的布线图案上的部分(即，绝缘膜中位于孔底面上的部分)进行蚀刻而除去。
在第5工序中，对形成有孔的晶片层叠体实施清洗处理。该清洗处理包含氧等离子体清洗处理和/或氩溅射清洗处理。
在第6工序中，通过向经过清洗工序后的孔内填充导电材料而形成导电部。形成的导电部对于第1晶片的电路形成面的布线图案结构性连接且电连接。该导电部在制造的半导体装置中成为用于将来自第1晶片的半导体元件与来自第2晶片的半导体元件之间电连接的贯通电极。优选在第6工序前，在孔壁面上形成阻挡层。另外，第6工序中的导电材料填充手法优选为电镀法。
在本发明的半导体装置的制造方法中，如上所述，成为用于将半导体元件间电连接的贯通电极的导电部对于第1晶片的电路形成面的布线图案结构性连接且电连接。这样的无凸点结构在多层化的半导体元件间实现短的导电路径，就这方面而言是适宜的。在现有方式的WOW工艺中，与贯通晶片的贯通电极电连接的凸块电极形成于该晶片表面，并且有时通过该凸块电极实现不同的晶片中的半导体元件间的电连接。与此相对，在本发明的半导体装置的制造方法中，成为贯通电极的导电部对于第1晶片中的布线图案直接连接，在位于不同的晶片的半导体元件间的电连接中形成无凸点结构。这样的无凸点结构如上所述，在多层化的半导体元件间实现短的导电路径，就这方面而言是适宜的。存在多层化的半导体元件间的导电路径越短、该元件间的导电路径或布线的电阻越小的倾向。
此外，本发明的半导体装置的制造方法如上所述，是经过隔着粘接剂层层叠半导体晶片而将半导体元件多层化的方法，并且将晶片间接合的粘接剂层含有SiOC类聚合物。同时，在本方法中，在第5工序中对形成有贯通晶片及粘接剂层的孔的晶片层叠体实施包含氧等离子体清洗处理和/或氩溅射清洗处理的清洗处理。本发明得到了下述见解：这些构成在形成于孔内的导电部或贯通电极与第1晶片电路形成面的布线图案之间形成低的接触电阻，就这方面而言是适宜的。例如，如后述的实施例及比较例所示。存在孔内的导电部或贯通电极与第1晶片电路形成面的布线图案之间的接触电阻越小、在制造的半导体装置中通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻越小的倾向。
如上所述，本半导体装置的制造方法适于在隔着粘接剂层接合而多层化的半导体元件间实现低的布线电阻。这样的本半导体装置的制造方法在制造的半导体装置中抑制低消耗电力下的高速的信号传输，就这方面而言是适宜的，另外，就抑制高频信号的衰减的方面而言是适宜的。
在本半导体装置的制造方法的第5工序中进行氧等离子体清洗处理的情况下，其处理时间优选为5～120秒钟、更优选为10～60秒钟、更优选为15～40秒钟。在进行氩溅射清洗处理的情况下，其处理时间优选为0.5～5分钟、更优选为2～4分钟。另外，第5工序的清洗处理优选包含氧等离子体清洗处理及在此之后的氩溅射清洗处理。在该情况下，该清洗处理优选包含这些处理之间的硫酸清洗处理。这些构成在形成于孔内的导电部或贯通电极与第1晶片电路形成面的布线图案之间实现低的接触电阻，就这方面而言是优选的。
粘接剂层优选包含硅氧烷类有机无机混合粘接剂，更优选为包含含有聚合性官能团的聚有机倍半硅氧烷(含聚合性基团的聚有机倍半硅氧烷)的粘接剂组合物的固化物。硅氧烷类有机无机混合粘接剂是指，包含具有硅氧烷键且形成该硅氧烷键的硅上键合有有机基团的结构单元的粘接性高分子材料。这样的粘接剂层在实现高的耐热性的同时，适于实现用于形成粘接剂层的固化温度的降低、抑制对作为被粘附物的晶片内的元件的损伤。
粘接剂层的厚度优选为5μm以下。这样的构成适于实现通过本方法形成的导电部或贯通电极的缩短化，因此，适于减小通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻。另外，含有硅氧烷类有机无机混合粘接剂的粘接剂层在薄至该程度的情况下，也适于发挥充分的晶片接合强度。
第2晶片的厚度优选为20μm以下、更优选为15μm以下。这样的构成适于实现通过本方法形成的导电部或贯通电极的缩短化，因此，适于减小通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻。
附图说明
图1表示本发明的一个实施方式的半导体装置的制造方法中的一部分的工序。
图2表示本发明的一个实施方式的半导体装置的制造方法中的一部分的工序。
图3表示本发明的一个实施方式的半导体装置的制造方法中的一部分的工序。
图4是表示实施例1及比较例1的各链式电阻测定结果的曲线图。
图5是表示实施例2及比较例1的各链式电阻测定结果的曲线图。
图6是表示实施例1、3及比较例1的各链式电阻测定结果的曲线图。
图7是表示实施例3、4及比较例1的各链式电阻测定结果的曲线图。
符号说明
W 晶片层叠体
10，20 晶片
10a 电路形成面
10b 背面
12 再布线层
12a 绝缘部
12b 布线图案
20a 主面
20b 背面
21 绝缘膜
30 粘接剂层
H 孔
50 导电材料
51 导电部
具体实施方式
图1～图3表示本发明的一个实施方式的半导体装置的制造方法。该制造方法是用于制造具有将半导体元件在其厚度方向上集成的立体结构的半导体装置的方法，图1～图3用局部剖面图表示制造过程。
在本半导体装置的制造方法中，首先，准备如图1(a)所示的晶片层叠体W(准备工序)。该晶片层叠体W具有包含晶片10、晶片20、以及它们之间的粘接剂层30的层叠结构。
晶片10是经过晶体管形成工序及再布线层形成工序后的晶片，其具备主体部11及再布线层12，且具有再布线层12侧的电路形成面10a及与该电路形成面10a相反的背面10b。在晶片10的主体部11的一侧作成多个半导体元件(省略图示)，在该元件上形成再布线层12。再布线层12具有绝缘部12a及布线图案12b。电路形成面10a是晶片10中形成有这样的再布线层12的一侧的面。再布线层12的布线图案12b在电路形成面10a上具有面临再布线层12外的部分。即，在电路形成面10a包含布线图案12b露出区域。这样的晶片10的厚度例如为300～800μm。晶片10可以在之后通过从背面10b侧进行的磨削加工而薄化。
晶片20是经过晶体管形成工序后的晶片，其具有主面20a及与主面20a相反的背面20b。晶片20的主面20a是晶片20中装有多个半导体元件(省略图示)的一侧的面。晶片20的厚度在本实施方式中为30μm以下，优选为20μm以下、更优选为15μm以下。
作为用于成为这些晶片10、20的主体部的半导体材料，可列举例如：硅(Si)、锗Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、及磷化铟(InP)。
粘接剂层30含有SiOC类聚合物，且夹隔于晶片10的电路形成面10a与晶片20的背面20b之间。SiOC类聚合物是指在构成元素中至少含有硅、氧、及碳的聚合物，也包含进一步含有氢的SiOCH类聚合物。SiOC类聚合物中的碳比例例如为20～70质量％，氢比例例如为2～20质量％，氧比例例如为10～40质量％，及硅比例例如为3～40质量％。
粘接剂层30优选含有硅氧烷类有机无机混合粘接剂，更优选为含有含聚合性基团的倍半硅氧烷的粘接剂组合物的固化物。硅氧烷类有机无机混合粘接剂是指，包含具有硅氧烷键且在形成该硅氧烷键的硅上结合有有机基团的结构单元的粘接性高分子材料。
图1(a)所示的晶片层叠体W可以经过例如如下所述的工序来制作。首先，将经过晶体管形成工序及再布线层形成工序后的上述的晶片10的电路形成面10a侧、与成为上述晶片20的晶片(追加晶片)隔着粘接剂层30接合。接下来，使用研磨装置对追加晶片中与晶片10接合面相反侧的一面进行磨削加工，将追加晶片薄化至给定的厚度。接下来，在经薄化后的追加晶片中的露出面(与晶片10接合面相反侧的一面)中，经过晶体管形成工序等形成半导体元件。例如可以如上所述地制作具有包含晶片10、20和与它们接合的粘接剂层30的层叠结构的上述晶片层叠体W。
用于形成上述粘接剂层30的组合物含有成为上述SiOC类聚合物的SiOC类材料作为固化性树脂。这样的构成在实现粘接剂层30的高耐热性的方面优选。该SiOC类材料优选为硅氧烷类有机无机混合粘接剂。作为硅氧烷类有机无机混合粘接剂的主剂，可列举例如：含聚合性基团的聚有机倍半硅氧烷及苯并环丁烯(BCB)树脂。含聚合性基团的聚有机倍半硅氧烷所具有的聚合性官能团优选为环氧基或(甲基)丙烯酰氧基。作为BCB树脂，可举出例如：1,3-二乙烯基-1,1,3,3-四甲基二硅氧烷-苯并环丁烯。作为BCB树脂的市售品，可以使用Dow Chemical公司制造的“CYCLOTEN”。
在本实施方式中，在粘接剂层30形成用组合物含有含聚合性基团的聚有机倍半硅氧烷的情况下，同一组合物中的含聚合性基团的聚有机倍半硅氧烷的含有比例例如为70质量％以上、优选为80～99.8质量％、更优选为90～99.5质量％。
在本实施方式中，在粘接剂层30形成用组合物中含有含聚合性基团的聚有机倍半硅氧烷的情况，该含聚合性基团的聚有机倍半硅氧烷包含至少含有下述式(1)表示的结构单元的第1结构单元[RSiO3/2]、及至少含有下述式(2)表示的结构单元的第2结构单元[RSiO2/2(OR')](第2结构单元中的R与R'可以相同，也可以不同)作为硅氧烷结构单元。这些结构单元属于硅氧烷结构单元中的所谓T单元，在本实施方式中，将结构单元[RSiO3/2]作为T3体，将结构单元[RSiO2/2(OR')]作为T2体。在T3体中，其硅原子与各自也与其它硅氧烷结构单元中的硅原子键合的三个氧原子键合。在T2体中，其硅原子与各自也与其它硅氧烷结构单元中的硅原子键合的两个氧原子键合，并且与烷氧基的氧键合。这样的T3体及T2体均如上所述地属于作为硅氧烷结构单元的T单元，是可以通过具有水解性的三个官能团的硅烷化合物的水解和其后的缩合反应而形成的含聚合性基团的聚有机倍半硅氧烷的部分结构。
[化学式1]
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
式(1)中的R1及式(2)中的R1分别表示含有环氧基或(甲基)丙烯酰氧基的基团。式(2)中的R2表示氢原子、或碳原子数1～4的烷基。
作为式(1)及式(2)中的各R1为含有环氧基的基团的情况下的该R1，可列举例如下述式(3)～(6)表示的基团。式(3)～(6)中的R3、R4、R5、R6分别表示碳原子数为例如1～10的直链状或支链状的亚烷基。作为这样的亚烷基，可列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、及十亚甲基。从实现形成的粘接剂层30中的高耐热性、抑制固化时收缩的观点考虑，式(1)中的R1及式(2)中的作为含环氧基的基团的R1分别优选为式(3)表示的含环氧基的基团或式(4)表示的含环氧基的基团，更优选为式(3)表示的基团中R3为亚乙基的2-(3,4-环氧环己基)乙基。
[化学式2]
Figure BDA0002804282070000081
上述式(2)中的R2如上所述，表示氢原子或碳原子数1～4的烷基，因此，式(2)中的OR2表示羟基、或碳原子数1～4的烷氧基。作为碳原子数1～4的烷氧基，可列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、及异丁氧基。
粘接剂层30形成用组合物中所含的含聚合性基团的聚有机倍半硅氧烷中，作为上述式(1)表示的结构单元，可以含有一种，也可以含有两种以上。该含聚合性基团的聚有机倍半硅氧烷中，作为上述式(2)表示的结构单元，可以含有一种，也可以含有两种以上。
粘接剂层30形成用组合物中所含的上述含聚合性基团的聚有机倍半硅氧烷中，作为上述的T3体，除式(1)表示的结构单元以外，还可以含有下述的式(7)表示的结构单元。式(7)中的R7表示氢原子、取代或无取代的烷基、取代或无取代的烯基、取代或无取代的环烷基、取代或无取代的芳基、或取代或无取代的芳烷基。式(7)中的R7优选为取代或无取代的烷基、取代或无取代的烯基、或取代或无取代的芳基，更优选为苯基。
[化学式3]
[R7SiO3/2] (7)
作为R7涉及的上述烷基，可列举例如：甲基、乙基、丙基、正丁基、异丙基、异丁基、仲丁基、叔丁基、及异戊基。作为R7涉及的上述烯基，可列举例如：乙烯基、烯丙基、及异丙烯基。作为R7涉及的上述环烷基，可列举例如：环丁基、环戊基、及环己基。作为R7涉及的上述芳基，可列举例如：苯基、甲苯基、及萘基。作为R7涉及的上述芳烷基，可列举例如：苄基及苯乙基。
作为R7涉及的上述烷基、烯基、环烷基、芳基、及芳烷基的取代基，可列举例如：醚基、酯基、羰基、硅氧烷基、氟原子等卤原子、丙烯酰基、甲基丙烯酰基、巯基、氨基、及羟基。
粘接剂层30形成用组合物中所含的上述含聚合性基团的聚有机倍半硅氧烷中，作为上述的T2体，除式(2)表示的结构单元以外，还可以含有下述的式(8)表示的结构单元。式(8)中的R7表示氢原子、取代或无取代的烷基、取代或无取代的烯基、取代或无取代的环烷基、取代或无取代的芳基、或取代或无取代的芳烷基，具体与上述式(7)中的R7同样。式(8)中的R2表示氢原子或碳原子数1～4的烷基，具体与上述式(2)中的R2同样。
[化学式4]
[R7SiO2/2(OR2)] (8)
含聚合性基团的聚有机倍半硅氧烷在其硅氧烷结构单元中除了作为T单元的上述第1及第2结构单元以外，还可以含有选自作为所谓M单元的结构单元[RSiO1/2]、作为所谓D单元的结构单元[R2SiO2/2]、及作为所谓Q单元的结构单元[SiO4/2]中的至少一种。
含聚合性基团的聚有机倍半硅氧烷可以具有笼型、不完全笼型、梯型、无规型中的任意倍半硅氧烷结构，也可以具有将这些倍半硅氧烷结构中的2种以上组合而成的结构。
粘接剂层30形成用组合物中的含聚合性基团的聚有机倍半硅氧烷的全硅氧烷结构单元中，T3体相对于T2体的摩尔比的值(即T3体/T2体)例如为5～500，下限值优选为10。上限值优选为100、更优选为50。通过将[T3体/T2体]的值调整为这样的范围，与粘接剂层30形成用组合物中所含的除含聚合性基团的聚有机倍半硅氧烷以外的成分的相容性提高，处理性提高。含聚合性基团的聚有机倍半硅氧烷的[T3体/T2体]的值为5～500是指，T2体的存在量与T3体相比相对较少，硅烷醇的水解/缩合反应进一步进行。
含聚合性基团的聚有机倍半硅氧烷中的上述摩尔比的值(T3体/T2体)例如可以通过29Si-NMR波谱测定而求出。在29Si-NMR波谱中，上述的第1结构单元(T3体)中的硅原子与上述的第2结构单元(T2体)中的硅原子显示为不同化学位移的峰或信号。由这些峰的面积比可以求出上述摩尔比的值。含聚合性基团的聚有机倍半硅氧烷的29Si-NMR波谱例如可以利用下述的装置及条件来测定。
测定装置：商品名“JNM-ECA500NMR”(日本电子株式会社制造)
溶剂：氘代氯仿
累积次数：1800次
测定温度：25℃
粘接剂层30形成用组合物中所含的含聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)优选为1000～50000，更优选为1500～10000、进一步优选为2000～8000、特别优选为2000～7000。通过将数均分子量设为1000以上，形成的固化物的绝缘性、耐热性、耐裂纹性、粘接性提高。另一方面，通过将数均分子量设为50000以下，与同一组合物中的其它成分的相容性提高，固化物的绝缘性、耐热性、耐裂纹性提高。
粘接剂层30形成用组合物中所含的含聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)优选为1.0～4.0，更优选为1.1～3.0、进一步优选为1.2～2.7。通过将分子量分散度设为4.0以下，形成的固化物的耐热性、耐裂纹性、粘接性进一步提高。另一方面，通过将分子量分散度设为1.0以上，同一组合物容易成为液态，存在其处理性提高的倾向。
将含聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)设为通过凝胶渗透色谱法(GPC)进行测定并通过聚苯乙烯换算而计算出的值。含聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)例如可以使用HPLC装置(商品名“LC-20AD”，株式会社岛津制作所制造)在下述的条件下测定。
色谱柱：将2根Shodex KF-801(上游侧，昭和电工株式会社制造)、Shodex KF-802(昭和电工株式会社制造)、以及Shodex KF-803(下游侧，昭和电工株式会社制造)串联地连接
测定温度：40℃
洗脱液：四氢呋喃(THF)
试样浓度：0.1～0.2质量％
流量：1mL/分
标准试样：聚苯乙烯
检测器：UV-VIS检测器(商品名“SPD-20A”，株式会社岛津制作所制造)
以上这样的含聚合性基团的聚有机倍半硅氧烷可以通过具有水解性的三个官能团的硅烷化合物的水解和水解之后的缩合反应来制造。用于其制造的原料至少含有下述式(9)表示的化合物，根据需要而含有下述式(10)表示的化合物。式(9)表示的化合物用于形成上述式(1)表示的结构单元和上述式(2)表示的结构单元。式(10)表示的化合物用于形成上述式(7)表示的结构单元和上述式(8)表示的结构单元。
[化学式5]
R1SiX1 3 (9)
R7SiX2 3 (10)
式(9)中的R1表示含有聚合性基团的基团，具体与上述式(1)(2)中的R1同样。式(9)中的X1表示烷氧基或卤原子。作为该烷氧基，可列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、异丁氧基等碳原子数1～4的烷氧基。作为用作X1的卤原子，可列举例如：氟原子、氯原子、溴原子、及碘原子。X1优选为烷氧基，更优选为甲氧基或乙氧基。在式(9)中，三个X1可以相同，也可以不同。
式(10)中的R7表示取代或无取代的芳基、取代或无取代的芳烷基、取代或无取代的环烷基、取代或无取代的烷基、或取代或无取代的烯基，具体与上述式(7)(8)中的R7同样。式(10)中的X2表示烷氧基或卤原子，具体与上述式(9)中的X1同样。
用于制造上述含聚合性基团的聚有机倍半硅氧烷的原料可以进一步含有其它水解性硅烷化合物。作为这样的化合物，可列举例如：除上述式(9)(10)表示的两种化合物以外的水解性三官能硅烷化合物、可形成M单元的水解性单官能硅烷化合物、可形成D单元的水解性双官能硅烷化合物、及可形成Q单元的水解性四官能硅烷化合物。
作为上述原料的水解性硅烷化合物的用量、组成可根据作为制造目标物的含聚合性基团的聚有机倍半硅氧烷的结构而适当调整。例如，上述式(9)表示的化合物的用量相对于使用的水解性硅烷化合物总量例如为55～100摩尔％，优选为65～100摩尔％。上述式(10)表示的化合物的用量相对于使用的水解性硅烷化合物总量例如为0～70摩尔％。相对于使用的水解性硅烷化合物总量，式(9)表示的化合物与式(10)表示的化合物的总用量例如为60～100摩尔％，优选为70～100摩尔％、更优选为80～100摩尔％。
上述的含聚合性基团的聚有机倍半硅氧烷的制造中使用两种以上的水解性硅烷化合物时，每个水解性硅烷化合物种类的水解及缩合反应可以同时进行，也可以依次进行。
上述的水解及缩合反应优选在一种或两种以上溶剂的存在下进行。作为优选的溶剂，可列举例如：乙醚、二甲氧基乙烷、四氢呋喃、二
Figure BDA0002804282070000121
烷等醚、及丙酮、甲乙酮、甲基异丁基酮等酮。溶剂的用量可以根据反应时间等在每100质量份的水解性硅烷化合物例如为2000质量份以下的范围内适当调整。
上述的水解及缩合反应优选在一种或两种以上催化剂及水的存在下进行。催化剂可以是酸催化剂，也可以是碱催化剂。催化剂的用量在每1摩尔的水解性硅烷化合物例如0.002～0.2摩尔的范围内适当调整。水的用量在每1摩尔的水解性硅烷化合物例如为0.5～20摩尔的范围内适当调整。
上述水解性硅烷化合物的水解及缩合反应可以以1个阶段进行，也可以分成2个阶段以上进行。在制造上述摩尔比的值(T3体/T2体)为5以上的含聚合性基团的聚有机倍半硅氧烷的情况下，例如第1阶段的水解及缩合反应的反应温度例如为40～100℃、优选为45～80℃。第1阶段的水解及缩合反应的反应时间例如为0.1～10小时、优选为1.5～8小时。第2阶段的水解及缩合反应的反应温度优选为5～200℃、更优选为30～100℃。通过将反应温度控制为上述范围，存在能够更高效地将上述摩尔比的值(T3体/T2体)及上述数均分子量控制为期望的范围的倾向。另外，第2阶段的水解及缩合反应的反应时间没有特别限定，优选为0.5～1000小时、更优选为1～500小时。另外，上述的水解及缩合反应可以在常压下、加压下、或减压下进行。上述的水解及缩合反应优选在氮、氩等不活泼气体的气氛中进行。
通过以上这样的水解性硅烷化合物的水解及缩合反应，可得到上述的含聚合性基团的聚有机倍半硅氧烷。反应结束后，优选进行用于抑制聚合性基团的开环的催化剂的中和。根据需要对如此得到的含聚合性基团的聚有机倍半硅氧烷进行精制。
粘接剂层30形成用组合物中除了例如如上所述地制造的含聚合性基团的聚有机倍半硅氧烷，优选还含有至少一种固化催化剂。
作为在粘接剂层30形成用组合物含有含环氧基聚有机倍半硅氧烷的情况下的固化催化剂，可举出例如热阳离子聚合引发剂。作为在粘接剂层30形成用组合物含有含(甲基)丙烯酰氧基的聚有机倍半硅氧烷的情况下的固化催化剂，可举出例如热自由基聚合引发剂。粘接剂层30形成用组合物中的固化催化剂的含量优选为每100质量份含聚合性基团的聚有机倍半硅氧烷0.1～3.0质量份。
作为上述的热阳离子聚合引发剂，可列举例如：芳基锍盐、铝螯合物、三氟化硼胺络合物等类型的热阳离子聚合引发剂。作为芳基锍盐，可列举例如六氟锑酸盐。作为铝螯合物，可列举例如：乙酰乙酸乙酯二异丙酸铝、及三(乙酰乙酸乙酯)铝。作为三氟化硼胺络合物，可列举例如：三氟化硼单乙胺络合物、三氟化硼咪唑络合物、及三氟化硼哌啶络合物。
作为上述的热自由基聚合引发剂，可列举例如：偶氮化合物、过氧化物等类型的热自由基聚合引发剂。作为偶氮化合物，可列举例如：2,2'-偶氮二异丁腈、2,2'-偶氮双(2,4-二甲基戊腈)、2,2'-偶氮双(4-甲氧基-2,4-二甲基戊腈)、2,2'-偶氮双(2-甲基丙酸二甲酯)、2,2'-偶氮双(异丁酸)二甲酯、2,2'-偶氮双(2-甲基丙酸二乙酯)、及2,2'-偶氮双(2-甲基丙酸二丁酯)。作为过氧化物，可列举例如：过氧化苯甲酰、过氧化-2-乙基己酸叔丁酯、2,5-二甲基-2,5-二(2-乙基己酰基)过氧己烷、过氧化苯甲酸叔丁酯、过氧化叔丁基、异丙苯过氧化氢、过氧化二枯基、二叔丁基过氧化物、2,5-二甲基-2,5-二丁基过氧己烷、2,4-二氯苯甲酰过氧化物、1,4-二(2-叔丁基过氧异丙基)苯、1,1-双(叔丁基过氧基)-3,3,5-三甲基环己烷、甲乙酮过氧化物、及2-乙基过氧化己酸1,1,3,3-四甲基丁酯。
粘接剂层30形成用组合物除上述的含聚合性基团的聚有机倍半硅氧烷以外，还可以含有一种或二种以上其它固化性化合物。作为该固化性化合物，可列举例如：上述的含聚合性基团的聚有机倍半硅氧烷以外的环氧化合物、含(甲基)丙烯酰氧基化合物、含乙烯基化合物、氧杂环丁烷化合物、及乙烯基醚化合物。
作为上述的含聚合性基团的聚有机倍半硅氧烷以外的环氧化合物，可列举例如：脂环式环氧化合物(脂环式环氧树脂)、芳香族环氧化合物(芳香族环氧树脂)、及脂肪族环氧化合物(脂肪族环氧树脂)。作为脂环式环氧化合物，可列举例如：3,4,3',4'-二环氧联环己烷、2,2-双(3,4-环氧环己基)丙烷、1,2-双(3,4-环氧环己基)乙烷、2,3-双(3,4-环氧环己基)环氧乙烷、双(3,4-环氧环己基甲基)醚、及2,2-双(羟基甲基)-1-丁醇的1,2-环氧-4-(2-环氧乙烷基)环己烷加合物(例如株式会社大赛璐的商品名“EHPE3150”)。
作为上述芳香族环氧化合物，可列举例如：表双型缩水甘油醚型环氧树脂、酚醛清漆-烷基类型缩水甘油醚型环氧树脂。
作为上述脂肪族环氧化合物，可列举例如：不具有环状结构的q元醇(q为自然数)的缩水甘油醚、一元羧酸或多元羧酸的缩水甘油酯、及具有双键的油脂的环氧化物。作为具有双键的油脂的环氧化物，可列举例如：环氧化亚麻籽油、环氧化大豆油、及环氧化蓖麻油。
作为上述的含(甲基)丙烯酰氧基化合物，可列举例如：三羟甲基丙烷三(甲基)丙烯酸酯、二(三羟甲基丙烷)四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二(甲基)丙烯酸酯、双(2-羟乙基)异氰脲酸酯二(甲基)丙烯酸酯、丙烯酸二环戊酯、环氧丙烯酸酯、氨基甲酸酯丙烯酸酯、不饱和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、丙烯酸乙烯基酯、硅酮丙烯酸酯、及聚甲基丙烯酸苯乙烯基乙酯。另外，作为上述的含(甲基)丙烯酰氧基化合物，可列举Nagase chemtex株式会社制造的“DA-141”、东亚合成株式会社制造的“Aronix M-211B”及“Aronix M-208”、以及新中村化学株式会社制造的“NK Ester”、“ABE-300”、“A-BPE-4”、“A-BPE-10”、“A-BP E-20”、“A-BPE-30”、“BPE-100”、“BPE-200”、“BPE-500”、“BPE-900”、及“BPE-1300N”。
作为上述的含乙烯基化合物，可列举例如：苯乙烯及二乙烯基苯。
作为上述的氧杂环丁烷化合物，可列举例如：3,3-双(乙烯氧基甲基)氧杂环丁烷、3-乙基-3-(羟基甲基)氧杂环丁烷、3-乙基-3-(2-乙基己氧基甲基)氧杂环丁烷、3-乙基-3-(羟基甲基)氧杂环丁烷、3-乙基-3-[(苯氧基)甲基]氧杂环丁烷、3-乙基-3-(己氧基甲基)氧杂环丁烷、3-乙基-3-(氯甲基)氧杂环丁烷、及3,3-双(氯甲基)氧杂环丁烷。
作为上述的乙烯基醚化合物，可列举例如：2-羟基乙基乙烯基醚、3-羟基丙基乙烯基醚、2-羟基丙基乙烯基醚、2-羟基异丙基乙烯基醚、4-羟基丁基乙烯基醚、3-羟基丁基乙烯基醚、2-羟基丁基乙烯基醚、3-羟基异丁基乙烯基醚、2-羟基异丁基乙烯基醚、1-甲基-3-羟基丙基乙烯基醚、1-甲基-2-羟基丙基乙烯基醚、1-羟基甲基丙基乙烯基醚、4-羟基环己基乙烯基醚、1,6-己二醇单乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、对二甲苯二醇单乙烯基醚、对二甲苯二醇二乙烯基醚、间二甲苯二醇单乙烯基醚、间二甲苯二醇二乙烯基醚、邻二甲苯二醇单乙烯基醚、邻二甲苯二醇二乙烯基醚、二乙二醇单乙烯基醚、二乙二醇二乙烯基醚、三乙二醇单乙烯基醚、及三乙二醇二乙烯基醚。
就粘接剂层30形成用组合物而言，从调整其涂敷性等的方面出发，优选含有溶剂。作为溶剂，可列举例如：丙二醇单甲醚乙酸酯、甲乙酮、甲基异丁基酮、环己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇单甲基醚乙酸酯、甲醇、乙醇、异丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二异丙基醚、乙二醇二甲基醚、及四氢呋喃。
粘接剂层30形成用组合物可以进一步含有硅烷偶联剂、消泡剂、抗氧剂、抗粘连剂、流平剂、表面活性剂、增量剂、防锈剂、抗静电剂、增塑剂等各种添加剂。
粘接剂层30或硅氧烷类有机无机混合粘接剂中、碳比例优选为20～70质量％、更优选为30～70质量％、更优选为40～60质量％，氢比例优选为2～20质量％、更优选为3～15质量％、更优选为4～10质量％，氧比例优选为10～40质量％、更优选为15～35质量％、更优选为20～30质量％，硅比例优选为3～40质量％、更优选为5～30质量％、更优选为10～20质量％。这样的构成除实现形成的粘接剂层30中的高耐热性并抑制固化时收缩以外，还适于即使在形成的粘接剂层30中将其厚度设定为例如5μm以下时也展现出充分的晶片接合强度。上述的各元素比例例如可以通过CHN元素分析、Si定量分析(重量法)、ICP发光分析、X射线光电子分光分析等进行鉴定。
在使用如上所述的粘接剂层30形成用组合物的上述晶片接合中，例如，首先，通过旋涂法在作为接合对象面的一个晶片的表面涂布粘接剂层30形成用组合物，形成粘接剂组合物层，通过加热使该组合物层干燥并固化。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。接下来，隔着形成于一个晶片上的粘接剂组合物层，一边对二个晶片进行加压一边贴合后，通过加热使粘接剂组合物层固化。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。用于固化的加热温度例如为100～300℃，加热时间例如为5～120分钟。在粘接剂层30形成用组合物含有含聚合性基团的聚有机倍半硅氧烷作为固化性树脂的情况下，优选在上述贴合前以室温以上且80℃以下的温度将该粘接剂组合物进行加热，并且在贴合后以100～200℃的温度使其固化。
如此形成的粘接剂层30的厚度优选为5μm以下、更优选为4μm以下、更优选为3μm以下。粘接剂层30的厚度例如为0.5μm以上。
在本半导体装置的制造方法中，接下来，如图1(b)所示，在晶片20的主面20a上形成绝缘膜21。绝缘膜21包覆晶片20的主面20a，并且具有给定的图案形状的凹部。在该凹部上如后所述地形成布线图案。
绝缘膜21例如可以如下所述地形成。首先，通过热氧化法、CVD法在晶片20的主面20a上形成绝缘材料膜。作为绝缘材料膜，可列举硅氧化膜、硅氮化膜。接下来，通过平板印刷技术在这些该绝缘材料膜上形成给定的抗蚀图案。接下来，通过利用该抗蚀图案作为蚀刻掩模对该绝缘材料膜进行的蚀刻处理，对该绝缘材料膜形成图案。蚀刻处理通过例如湿法蚀刻进行。然后，将抗蚀图案除去。可以例如如上所述地形成具有给定的图案形状的凹部的绝缘膜21。
在本半导体装置的制造方法中，接下来，如图1(c)所示，在晶片层叠体W中形成作为通孔的孔H(孔形成工序)。具体而言，首先，在绝缘膜21上形成作为蚀刻掩模的抗蚀图案。该抗蚀图案在晶片层叠体W中的与孔形成位置对应的位置具有孔形成用的开口部。接下来，通过隔着作为蚀刻掩模的该抗蚀图案从晶片20侧进行的蚀刻处理，在晶片层叠体W中形成贯通晶片20及粘接剂层30到达晶片10中的布线图案12b的孔H。在该蚀刻处理中，进行反应性离子蚀刻。在对于晶片20的蚀刻处理中，优选进行利用博世工艺(bosh process)的反应性离子蚀刻，作为该蚀刻气体，优选采用含有SiF6和Ar的混合气体。作为之后的对于粘接剂层30的蚀刻处理的蚀刻气体，优选采用含有CHF3、CF4、O2以及Ar的混合气体。另外，布线图案12b中面临孔H的部分成为孔H的底面。
在本半导体装置的制造方法中，接下来，如图2(a)所示，在晶片层叠体W的孔H的内面保形地(conformal)形成绝缘膜41。绝缘膜41例如为硅氧化膜，例如通过CVD法形成。
接下来，如图2(b)所示，对绝缘膜41中的孔H底面上的部分进行蚀刻而除去。具体而言，通过例如反应性离子蚀刻将孔H内的绝缘膜41中的布线图案12b上的部分除去。作为该反应性离子蚀刻中的蚀刻气体，优选采用含有CHF3、CF4以及Ar的混合气体。
在本半导体装置的制造方法中，接下来，对形成有孔H的晶片层叠体W实施清洗处理(清洗工序)。本工序中的清洗处理包含氧等离子体清洗处理和/或氩溅射清洗处理。在本工序中，优选进行氧等离子体清洗处理，在此之后进行氩溅射清洗处理。另外，在本工序中，也可以进行硫酸清洗处理。硫酸清洗处理优选在氧等离子体清洗处理与在此之后的氩溅射清洗处理之间进行。
在清洗工序中进行氧等离子体清洗处理时，其处理时间优选为5～120秒钟、更优选为10～60秒钟、更优选为15～40秒钟。在清洗工序中进行氩溅射清洗处理时，其处理时间优选为0.5～5分钟、更优选为2～4分钟。在清洗工序中进行硫酸清洗处理时，其处理时间优选为10～100秒钟、更优选为20～90秒钟。硫酸清洗处理中使用的硫酸的浓度例如为1～3质量％。
接下来，在孔H的壁面保形地形成阻挡层(省略图示)后，如图3(a)所示，进行导电材料50的堆积。作为阻挡层形成材料，可举出例如Ta。作为导电材料50，在本实施方式中采用Cu。作为导电材料50的堆积方法，可采用电镀法。在采用电镀法的情况下，在形成上述阻挡层后，例如通过溅射成膜法在孔H内保形地形成电镀用的晶种层。作为晶种层形成材料，可举出例如Cu。在电镀法中，使Cu在该晶种层上成长。
接下来，将导电材料50的过量堆积部分如图3(b)所示地除去。作为除去方法，可举出例如：化学机械研磨(CMP)。通过这样的除去，在晶片层叠体W的孔H内形成导电部51，并且在绝缘膜21的凹部内形成布线图案52。导电部51的直径在本实施方式中例如为5～20μm。布线图案52是形成于晶片20上的再布线层的要素，与在晶片20的主面20a侧安装的给定的半导体元件电连接。导电部51与晶片10的电路形成面10a中的布线图案12b结构性连接且电连接，并且与布线图案52结构性连接且电连接。这样的导电部51在制造的半导体装置中，成为用于将来自晶片10的半导体元件与来自晶片20的半导体元件之间电连接的贯通电极。
然后，对于包括从在主面20a上隔着粘接剂层30对形成有再布线层的晶片20上进一步层叠晶片20、至形成导电部51为止的一系列过程，根据作为制造目标的半导体装置的半导体元件层叠数进行给定的次数。
在本半导体装置的制造方法中，晶片10可以通过从其背面10b侧进行磨削加工而薄化。该薄化后的晶片10的厚度例如为10～400μm。另外，可以在最后层叠的晶片20的再布线层上形成外部连接用凸块。或者可以形成贯通薄化后的晶片10且与晶片10的电路形成面10a侧的再布线层内的给定的布线图案电连接的贯通电极，将与该贯通电极电连接的外部连接用凸块形成于晶片10的背面10b侧。
可以如上所述地制造具有将半导体元件在其厚度方向上集成的立体的结构的半导体装置。该半导体装置可以通过切割而单片化。
在本半导体装置的制造方法中，如上所述，成为用于将半导体元件间电连接的贯通电极的导电部51与晶片10的电路形成面10a的布线图案12b结构性连接且电连接。这样的无凸点结构在多层化的半导体元件间实现短的导电路径，就这方面而言是适宜的。在现有方式的WOW工艺中，有时将与贯通晶片的贯通电极电连接的凸块电极形成于该晶片表面，在此基础上，通过该凸块电极实现半导体元件间的电连接。与此相对，在本半导体装置的制造方法中，将成为贯通电极的导电部51直接与晶片10中的布线图案12b连接，在半导体元件间的电连接中形成无凸点结构。这样的无凸点结构在多层化的半导体元件间实现短的导电路径，就这方面而言是适宜的，存在多层化的半导体元件间的导电路径越短、该元件间的导电路径或布线的电阻越小的倾向。
此外，本半导体装置的制造方法是经过隔着粘接剂层30层叠半导体晶片而将半导体元件多层化的方法，并且将晶片间接合的粘接剂层30含有SiOC类聚合物作为粘接剂。并且，在本方法中，在清洗工序中，对形成有贯通晶片20及粘接剂层30的孔H的晶片层叠体W实施包含氧等离子体清洗处理和/或氩溅射清洗处理的清洗处理。本发明得到了下述见解：这些构成在形成于孔H内的导电部51或贯通电极与晶片10中的布线图案12b之间中实现低的接触电阻，就这方面而言是适宜的。例如，如后述的实施例及比较例所示。存在孔H内的导电部51或贯通电极与晶片10中的布线图案12b之间的接触电阻越小、在制造的半导体装置中、通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻越小的倾向。
如上所述，本半导体装置的制造方法适于在制造的半导体装置中的多层化的半导体元件间实现低的布线电阻。这样的本半导体装置的制造方法在制造的半导体装置中抑制低消耗电力下的高速的信号传输，就这方面而言是适宜的，另外，就抑制高频信号的衰减的方面而言是适宜的。
本方法中的粘接剂层30如上所述，优选为含有含聚合性基团的聚有机倍半硅氧烷的粘接剂组合物的固化物。这样的粘接剂层30适于实现高的耐热性、并且实现用于形成粘接剂层30的固化温度的降低、并抑制对作为被粘附物的晶片内的元件的损伤。
本方法中的粘接剂层30的厚度如上所述，优选为5μm以下、更优选为4μm以下、更优选为3μm以下。这样的构成适于实现通过本方法形成的导电部51或贯通电极的缩短化，因此，适于减小通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻。另外，含有硅氧烷类有机无机混合粘接剂的粘接剂层30即使在薄至该程度的情况下，也适于发挥充分的晶片接合强度。
此外，粘接剂层30越薄，参照图1(c)，在经过上述的孔形成工序、之后的清洗工序的各阶段中，越容易减少孔H内的蚀刻残渣。孔H内的蚀刻残渣的减少有助于实现上述的接触电阻的降低。
此外，粘接剂层30越薄，参照图1(c)，在上述的孔形成工序中，越容易抑制在粘接剂层30的孔露出面发生钻蚀、侧蚀，越容易形成对应于适当形状的孔H的导电部51。这样的构成有助于抑制所谓导电部51中的漏电流的发生。
本方法中的晶片20的厚度如上所述为30μm以下，优选为20μm以下、更优选为15μm以下。这样的构成适于实现通过本方法形成的导电部51或贯通电极的缩短化，因此，适于减小通过该贯通电极电连接的半导体元件间的导电路径整体或布线整体的电阻。
另外，晶片20、粘接剂层30如上所述地薄时，有助于通过本方法制造的半导体装置的小型化、高密度化。
实施例
〔实施例1〕
如下所述地在给定的晶片层叠体中形成了总数71的贯通电极。
〈晶片层叠体的制作〉
首先，准备在表面伴有再布线层的第1硅晶片(直径300mm)、和第2硅晶片(直径300mm)。第1硅晶片的再布线层包含具有露出至再布线层外的区域的Cu布线图案。接下来，使用后述的粘接剂组合物C将第1硅晶片的再布线侧和第2硅晶片接合。具体而言，首先，通过旋涂法在一个晶片的表面涂布给定量的粘接剂组合物C，形成粘接剂组合物层，通过加热使该组合物层干燥而固化。此时，首先在80℃下进行4分钟的加热，接着在100℃下进行2分钟的加热。接下来，隔着形成于一个晶片上的粘接剂组合物层，一边对两个晶片进行加压一边将其贴合后，通过加热使粘接剂组合物层固化。在贴合中，加压力例如为1000g/cm2，温度为50℃。固化时，首先以135℃进行30分钟的加热，接着以170℃进行30分钟的加热。将晶片间接合的粘接剂层的厚度为2.5μm。如上所述地制作了具有包含第1和第2硅晶片以及将它们接合的粘接剂层(厚度2.5μm)的层叠结构的晶片层叠体。
〈对于晶片层叠体的工艺〉
接下来，使用研磨装置(商品名“DGP8761HC”，株式会社Disco制)对晶片层叠体中的第2硅晶片进行磨削加工，将第2硅晶片薄化至厚度10μm。接下来，通过CVD法在第2硅晶片的被磨削面上形成了硅氧化膜(绝缘膜)。接下来，在该绝缘膜中形成了给定的图案形状的凹部。凹部是在通过平板印刷技术在绝缘膜上形成了给定的抗蚀图案后、通过将该抗蚀图案用作蚀刻掩模对该绝缘材料膜进行的蚀刻处理而形成的。
接下来，将抗蚀图案从绝缘膜上除去后，在晶片层叠体中形成了孔(通孔)。具体而言，首先，在绝缘膜上形成作为蚀刻掩模的抗蚀图案。该抗蚀图案在晶片层叠体中的与孔形成位置对应的位置具有孔形成用的开口部。接下来，通过隔着作为蚀刻掩模的该抗蚀图案从第2硅晶片侧进行的蚀刻处理，在晶片层叠体中形成了贯通第2硅晶片(厚度10μm)及粘接剂层(厚度2.5μm)到达第1硅晶片中的布线图案的孔。在该蚀刻处理中，首先，对第2硅晶片进行第1蚀刻处理，然后，对粘接剂层进行第2蚀刻处理。在第1蚀刻处理中，使用蚀刻装置(商品名“Silivia”，Applied materials公司制)，进行利用博世工艺的反应性离子蚀刻，使用SiF6与Ar的混合气体作为蚀刻气体。在第2蚀刻处理中，使用蚀刻装置(商品名“e-MAX”，Applied materials公司制)，进行反应性离子蚀刻，使用CHF3、CF4、O2以及Ar的混合气体作为蚀刻气体。
接下来，通过CVD法在晶片层叠体的孔的内面保形地形成了硅氧化膜。接下来，对该硅氧化膜中的孔底面上的部分进行蚀刻而除去。在为此进行的蚀刻处理中，使用蚀刻装置(商品名“e-MAX”，Applied materials公司制)进行反应性离子蚀刻，使用CHF3、CF4与Ar的混合气体作为蚀刻气体。
接下来，对晶片层叠体实施清洗处理。具体而言，对形成有孔的晶片层叠体进行氧等离子体清洗处理，然后进行硫酸清洗处理。在氧等离子体清洗处理中，使用等离子体装置(商品名“e-MAX”，Applied materials公司制)，使用氧气，将温度条件设为120℃，将等离子体灰化(清洗处理)时间设为15秒钟。在硫酸清洗处理中，使用清洗装置(商品名“GPTC-1”)，使用2质量％硫酸，将清洗处理时间设为43秒钟。
接下来，通过CVD法在经过清洗处理后的孔的壁面保形地形成Ta阻挡层(厚度80nm)，接着，通过溅射成膜法保形地形成电镀用的Cu晶种层(厚度1μm)。接下来，通过电镀法使Cu堆积于晶片层叠体中的孔内和第2硅晶片上的绝缘膜所具有的凹部内。接下来，通过CMP法将第2硅晶片上的Cu的过量堆积部分除去。由此，在晶片层叠体的孔内形成了贯通电极，并且在晶片层叠体的第2硅晶片上的绝缘膜的凹部内形成了布线图案。
〈粘接剂组合物C的制作〉
将如后所述地得到的含环氧基的聚有机倍半硅氧烷100质量份、丙二醇单甲醚乙酸酯115质量份、锑类锍盐(商品名“SI-150L”，三新化学工业株式会社制)0.45质量份(以固体成分计)、和(4-羟基苯基)二甲基锍甲基硫醚(商品名“SAN-AID SI助剂”，三新化学工业株式会社制)0.05质量份混合，得到了粘接剂组合物C。
〈聚有机倍半硅氧烷的合成〉
在具备回流冷凝器、氮气导入管、搅拌装置及温度计的300mL的烧瓶内，一边导入氮气，一边将2-(3,4-环氧环己基)乙基三甲氧基硅烷161.5mmol(39.79g)、苯基三甲氧基硅烷9mmol(1.69g)、作为溶剂的丙酮165.9g混合，升温至50℃。接下来，花费5分钟向该混合物中滴加5％碳酸钾水溶液4.7g(以碳酸钾计为1.7mmol)，接下来，花费20分钟滴加水1700mmol(30.6g)。在滴加操作期间，混合物没有发生显著的温度上升。该滴加操作后，一边向烧瓶内导入氮气，一边在50℃下进行4小时的缩聚反应。对缩聚反应后的反应溶液中的产物进行分析的结果，数均分子量为1900，分子量分散度为1.5。然后，对静置并冷却后的反应溶液反复进行水洗，直到由相分离产生的下层液(水相)达到中性为止，然后，分离取得上层液，在1mmHg及40℃的条件下从上层液中蒸馏除去溶剂，直到溶剂量达到25质量％为止，得到了无色透明的液态的产物(含环氧基聚有机倍半硅氧烷)。
〔实施例2〕
在清洗工序中不进行氧等离子体清洗处理，并且在硫酸清洗处理后进行氩溅射清洗处理，除此以外，与实施例1的工艺同样地对上述的晶片层叠体进行了实施例2的工艺。在实施例2中的氩溅射清洗处理中，使用溅射装置(商品名“Producer”，Applied materials公司制)，将Ar溅射(清洗处理)时间设为3分钟。
〔实施例3〕
在清洗工序中，在硫酸清洗处理之后进行氩溅射清洗处理，除此以外，与实施例1的工艺同样地对上述的晶片层叠体进行了实施例3的工艺。在实施例3中的氩溅射清洗处理中，使用溅射装置(商品名“Producer”，Applied materials公司制)，将Ar溅射(清洗处理)时间设为3分钟。
〔实施例4〕
在清洗工序中，将硫酸清洗处理的时间设为43秒钟～86秒钟，并且在硫酸清洗处理之后进行氩溅射清洗处理，除此以外，与实施例1的工艺同样地对上述的晶片层叠体进行了实施例4的工艺。在实施例4中的氩溅射清洗处理中，使用溅射装置(商品名“Producer”，Applied materials公司制)，将Ar溅射(清洗处理)时间设为3分钟。
〔比较例1〕
在清洗工序中，不进行氧等离子体清洗处理，除此以外，与实施例1的工艺同样地对上述的晶片层叠体进行了比较例1的工艺。
〈电阻值测定〉
对实施例1～4及比较例1的各晶片层叠体测定了形成的总数71的贯通电极的链式电阻(菊花链式电阻)的值。将其测定结果示于图4～图7。图4是表示实施例1及比较例1的各链式电阻测定结果的曲线图。图5是表示实施例2及比较例1的各链式电阻测定结果的曲线图。图6是表示实施例1、实施例3、及比较例1的各链式电阻测定结果的曲线图。图7是表示实施例3、实施例4、及比较例1的各链式电阻测定结果的曲线图。在各曲线图中，横轴表示电阻的值(Ω)，纵轴表示累积概率(％)。另外，曲线图中的各点表示给定的一个贯通电极的接触电阻(第1硅晶片的布线图案与其上的贯通电极的接触电阻)。
[评价]
在上述的电阻值测定中，通过实施例1～4的方法形成的贯通电极的99％的测定点的接触电阻为700Ω以下(实施例1)、450Ω以下(实施例2)、150Ω以下(实施例3)、及250Ω以下(实施例4)。根据图4～图7所示的曲线图可以判断，通过实施例1～4的方法形成的贯通电极的接触电阻值与通过比较例1的方法形成的贯通电极的接触电阻值相比大幅降低，并且大幅抑制了偏差。
作为上述的总结，将本发明的构成及其变形附记如下。
[1]一种半导体装置的制造方法，该方法包括：
第1工序，准备具有层叠结构的晶片层叠体，该层叠结构包含具有包含布线图案的电路形成面的第1晶片、具有主面和与主面相反的背面的第2晶片、以及含有SiOC类聚合物并且夹隔于上述第1晶片的上述电路形成面与上述第2晶片的上述背面之间的粘接剂层，
第2工序，利用通过掩蔽上述第2晶片的上述主面侧的一部分的掩模图案从该第2晶片侧进行的蚀刻处理，在上述晶片层叠体中形成贯通该第2晶片及上述粘接剂层到达上述第1晶片中的上述布线图案的孔；
第3工序，在上述孔的内面形成绝缘膜；
第4工序，对上述孔内的上述绝缘膜中的上述布线图案上的部分进行蚀刻而除去；
第5工序对经过上述第4工序后的上述晶片层叠体实施包含氧等离子体清洗处理和/或氩溅射清洗处理的清洗处理；以及
第6工序，通过对经过上述清洗工序后的上述孔内填充导电材料而形成导电部。
[2]根据[1]所述的半导体装置的制造方法，其中，
上述SiOC类聚合物中的碳比例为20～70质量％、30～70质量％、或40～60质量％，氢比例为2～20质量％、3～15质量％、或4～10质量％，氧比例为10～40质量％、15～35质量％、或20～30质量％，硅比例为3～40质量％、5～30质量％、或10～20质量％。
[3]根据[1]或[2]所述的半导体装置的制造方法，其中，
蚀刻处理为反应性离子蚀刻。
[4]根据[1]～[3]中任一项所述的半导体装置的制造方法，其中，
上述清洗处理包含氧等离子体清洗处理及在此之后的氩溅射清洗处理。
[5]根据[1]～[4]中任一项所述的半导体装置的制造方法，其中，
上述氧等离子体清洗处理的处理时间为5～120秒钟、10～60秒钟、或15～40秒钟。
[6]根据[1]～[5]中任一项所述的半导体装置的制造方法，其中，
上述氩溅射清洗处理的处理时间为0.5～5分钟、或2～4分钟。
[7]根据[1]～[6]中任一项所述的半导体装置的制造方法，其中，
上述清洗处理包含氧等离子体清洗处理及氩溅射清洗处理之间的硫酸清洗处理。
[8]根据[7]所述的半导体装置的制造方法，其中，
上述硫酸清洗处理的处理时间为10～100秒钟、或20～90秒钟。
[9]根据[1]～[8]中任一项所述的半导体装置的制造方法，其中，
第6工序中的导电材料的填充方法为电镀法。
[10]根据[1]～[9]中任一项所述的半导体装置的制造方法，其中，
上述粘接剂层为含有硅氧烷类有机无机混合粘接剂的粘接剂组合物的固化物。
[11]根据[1]～[10]中任一项所述的半导体装置的制造方法，其中，
上述粘接剂层为含有含聚合性基团的聚有机倍半硅氧烷的粘接剂组合物的固化物。
[12]根据[11]所述的半导体装置的制造方法，其中，
上述粘接剂组合物中的上述含聚合性基团的聚有机倍半硅氧烷的含有比例为70质量％以上、80～99.8质量％、或90～99.5质量％。
[13]根据[11]或[12]所述的半导体装置的制造方法，其中，
上述含聚合性基团的聚有机倍半硅氧烷包含：至少含有下述式(1)表示的结构单元的第1结构单元[RSiO3/2]、及至少含有下述式(2)表示的结构单元的第2结构单元[RSiO2/2(OR')](第2结构单元中的R与R'可以相同也可以不同)作为硅氧烷结构单元，
[化学式6]
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
(式(1)中的R1及式(2)中的R1分别表示含有环氧基或(甲基)丙烯酰氧基的基团。式(2)中的R2表示氢原子、或碳原子数1～4的烷基。)。
[14]根据[11]～[13]中任一项所述的半导体装置的制造方法，其中，
上述含聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)为1000～50000、1500～10000、2000～8000、或2000～7000。
[15]根据[11]～[14]中任一项所述的半导体装置的制造方法，其中，
上述含聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)为1.0～4.0、1.1～3.0、或1.2～2.7。
[16]根据[1]～[15]中任一项所述的半导体装置的制造方法，其中，
上述粘接剂层的厚度为5μm以下、4μm以下、或3μm以下且为0.5μm以上。
[17]根据[1]～[16]中任一项所述的半导体装置的制造方法，其中，
上述第2晶片具有20μm以下、或15μm以下的厚度。
工业实用性
根据本发明的方法，可以在隔着粘接剂层接合而多层化的半导体元件间实现低的布线电阻。

Claims (8)

1.一种半导体装置的制造方法，该方法包括：
第1工序，准备具有层叠结构的晶片层叠体，
所述层叠结构包含：具有包含布线图案的电路形成面的第1晶片、具有主面和与主面相反的背面的第2晶片、以及含有SiOC类聚合物且夹隔于所述第1晶片的所述电路形成面与所述第2晶片的所述背面之间的粘接剂层，
第2工序，利用隔着掩蔽所述第2晶片的所述主面侧的一部分的掩模图案从该第2晶片侧进行的蚀刻处理，在所述晶片层叠体中形成贯通该第2晶片及所述粘接剂层到达所述第1晶片中的所述布线图案的孔；
第3工序，在所述孔的内面形成绝缘膜；
第4工序，对所述孔内的所述绝缘膜中的所述布线图案上的部分进行蚀刻而除去；
第5工序，对经过所述第4工序后的所述晶片层叠体实施包含氧等离子体清洗处理和/或氩溅射清洗处理的清洗处理；以及
第6工序，通过对经过所述清洗工序后的所述孔内填充导电材料而形成导电部。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述清洗处理包含氧等离子体清洗处理及在此之后的氩溅射清洗处理。
3.根据权利要求1或2所述的半导体装置的制造方法，其中，
所述氧等离子体清洗处理的处理时间为5～120秒钟。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其中，
所述氩溅射清洗处理的处理时间为0.5～5分钟。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其中，
所述清洗处理包含氧等离子体清洗处理及氩溅射清洗处理之间的硫酸清洗处理。
6.根据权利要求1～5中任一项所述的半导体装置的制造方法，其中，
所述粘接剂层为含有含聚合性基团的聚有机倍半硅氧烷的粘接剂组合物的固化物。
7.根据权利要求1～6中任一项所述的半导体装置的制造方法，其中，
所述粘接剂层具有5μm以下的厚度。
8.根据权利要求1～7中任一项所述的半导体装置的制造方法，其中，
所述第2晶片具有20μm以下的厚度。
CN201980036187.1A 2018-05-28 2019-05-27 半导体装置的制造方法 Pending CN112204738A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-101929 2018-05-28
JP2018101929 2018-05-28
PCT/JP2019/020955 WO2019230668A1 (ja) 2018-05-28 2019-05-27 半導体装置製造方法

Publications (1)

Publication Number Publication Date
CN112204738A true CN112204738A (zh) 2021-01-08

Family

ID=68698148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980036187.1A Pending CN112204738A (zh) 2018-05-28 2019-05-27 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US11502002B2 (zh)
JP (1) JP7198814B2 (zh)
CN (1) CN112204738A (zh)
SG (1) SG11202011164PA (zh)
TW (1) TWI829697B (zh)
WO (1) WO2019230668A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB202020022D0 (en) * 2020-12-17 2021-02-03 Spts Technologies Ltd Method and apparatus
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法
CN105122427A (zh) * 2013-03-27 2015-12-02 富士胶片株式会社 半导体装置制造用临时粘合用层叠体、和半导体装置的制造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200475B2 (ja) * 1992-10-05 2001-08-20 三菱電機株式会社 半導体装置の製造方法
JPH10135328A (ja) * 1996-10-30 1998-05-22 Kawasaki Steel Corp 半導体装置の配線形成方法
JPH1074891A (ja) 1997-08-07 1998-03-17 Nec Corp 半導体装置
US6355563B1 (en) * 2001-03-05 2002-03-12 Chartered Semiconductor Manufacturing Ltd. Versatile copper-wiring layout design with low-k dielectric integration
JP3967239B2 (ja) * 2001-09-20 2007-08-29 株式会社フジクラ 充填金属部付き部材の製造方法及び充填金属部付き部材
US6713402B2 (en) * 2002-05-31 2004-03-30 Texas Instruments Incorporated Methods for polymer removal following etch-stop layer etch
WO2004064147A2 (en) * 2003-01-07 2004-07-29 Applied Materials, Inc. Integration of ald/cvd barriers with porous low k materials
US7207339B2 (en) * 2003-12-17 2007-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for cleaning a plasma enhanced CVD chamber
US7453150B1 (en) * 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
JP2009194017A (ja) * 2008-02-12 2009-08-27 Elpida Memory Inc 半導体装置の製造方法
TWI405321B (zh) * 2009-09-08 2013-08-11 Ind Tech Res Inst 三維多層堆疊半導體結構及其製造方法
JP5578616B2 (ja) * 2009-12-21 2014-08-27 信越化学工業株式会社 シリコーン樹脂組成物及びその硬化物
JP2012009473A (ja) 2010-06-22 2012-01-12 Panasonic Corp 半導体装置及びその製造方法
EP2859585A4 (en) * 2012-06-07 2016-01-27 Rensselaer Polytech Inst USE OF CONTINUOUSLY CONDUCTIVE ELASTIC DAMPING TO REDUCE THE STRENGTH OF SILICON CROSSCUT INTERCONNECTIONS (STIs) IN THREE DIMENSIONAL INTEGRATION
US9269562B2 (en) 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process
JP5914833B2 (ja) 2013-03-11 2016-05-11 パナソニックＩｐマネジメント株式会社 プラズマクリーニング装置のメンテナンス方法
US9299640B2 (en) 2013-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Co., Ltd. Front-to-back bonding with through-substrate via (TSV)
JP6391999B2 (ja) 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
JP6429388B2 (ja) 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
EP3113216B1 (en) * 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
CN105122427A (zh) * 2013-03-27 2015-12-02 富士胶片株式会社 半导体装置制造用临时粘合用层叠体、和半导体装置的制造方法
JP2015164160A (ja) * 2014-02-28 2015-09-10 国立大学法人東京工業大学 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2019230668A1 (ja) 2019-12-05
TW202006806A (zh) 2020-02-01
JP7198814B2 (ja) 2023-01-04
TWI829697B (zh) 2024-01-21
KR20210014132A (ko) 2021-02-08
SG11202011164PA (en) 2020-12-30
US20210111072A1 (en) 2021-04-15
US11502002B2 (en) 2022-11-15
JPWO2019230668A1 (ja) 2021-06-24

Similar Documents

Publication Publication Date Title
CN112204738A (zh) 半导体装置的制造方法
CN117120573A (zh) 粘接剂组合物、层叠体、层叠体的制造方法、以及半导体基板的制造方法
CN112913016B (zh) 半导体装置制造方法
CN112913015B (zh) 半导体装置制造方法
KR102727559B1 (ko) 반도체 장치 제조 방법
JP7324049B2 (ja) 半導体装置
CN112912993B (zh) 半导体装置制造方法
JP2020194819A (ja) 半導体装置
JP7201387B2 (ja) 半導体装置製造方法
CN117083694A (zh) 层叠体、层叠体的制造方法以及半导体基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination