CN112913016B - 半导体装置制造方法 - Google Patents

半导体装置制造方法 Download PDF

Info

Publication number
CN112913016B
CN112913016B CN201980070426.5A CN201980070426A CN112913016B CN 112913016 B CN112913016 B CN 112913016B CN 201980070426 A CN201980070426 A CN 201980070426A CN 112913016 B CN112913016 B CN 112913016B
Authority
CN
China
Prior art keywords
wafer
adhesive layer
forming
semiconductor device
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980070426.5A
Other languages
English (en)
Other versions
CN112913016A (zh
Inventor
辻直子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daicel Corp
Original Assignee
Daicel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daicel Corp filed Critical Daicel Corp
Publication of CN112913016A publication Critical patent/CN112913016A/zh
Application granted granted Critical
Publication of CN112913016B publication Critical patent/CN112913016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/68—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used
    • C08G59/687—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the catalysts used containing sulfur
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/30—Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen
    • C08G59/306—Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen containing silicon
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/32—Epoxy compounds containing three or more epoxy groups
    • C08G59/3254—Epoxy compounds containing three or more epoxy groups containing atoms other than carbon, hydrogen, oxygen or nitrogen
    • C08G59/3281—Epoxy compounds containing three or more epoxy groups containing atoms other than carbon, hydrogen, oxygen or nitrogen containing silicon
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C09J183/06—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • C09J2301/416—Additional features of adhesives in the form of films or foils characterized by the presence of essential components use of irradiation
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的在于在经过经由粘接剂层的半导体晶片的层叠而将半导体元件多层化的半导体装置制造方法中，提供适于在多层化的半导体元件间实现低的布线电阻且抑制了电阻值偏差的方法。本发明的方法包括第1～第3工序。在第1工序中，准备层叠结构的晶片层叠体Y，所述层叠结构包含晶片(3)、厚度1～20μm的晶片(1T)、以及存在于晶片(3)的主面(3a)与晶片(1T)的背面(1b)之间的厚度0.5～4.5μm的粘接剂层(4)。在第2工序中，通过给定的蚀刻处理，形成从晶片(1T)的主面(1a)至晶片(3)的布线图案的孔。在第3工序中，在孔内填充导电材料而形成贯通电极。在使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体在给定条件下对粘接剂层(4)进行的干法蚀刻中，蚀刻速度为1～2μm/min。

Description

半导体装置制造方法
技术领域
本发明涉及具有包含多个半导体元件的层叠结构的半导体装置的制造方法。本申请基于2018年10月23日在日本提出申请的日本特愿2018-199014要求优先权，并引用该申请所记载的全部内容。
背景技术
近年来，以半导体器件的进一步高密度化为主要目的，用于制造具有由多个半导体芯片或半导体元件在其厚度方向上集成而成的立体结构的半导体器件的技术的开发得到了发展。作为这样的技术之一，已知有所谓的WOW(Wafer on Wafer)工艺。在WOW工艺中，将分别在其中制作有多个半导体元件的给定数量的半导体晶片依次层叠，形成半导体元件在其厚度方向上多级配置的结构，并经过切割工序将该晶片层叠体单片化为半导体器件。关于这样的与WOW工艺相关的技术，例如已被记载于下述的专利文献1、2。
现有技术文献
专利文献
专利文献1：日本特开2016-4835号
专利文献2：日本特开2016-178162号
发明内容
发明要解决的课题
在WOW工艺中，形成贯穿晶片的导通孔(via hole)、即贯通电极，所述贯通电极用于将晶片层叠体中在不同晶片上形成的半导体元件间进行电连接。贯通电极例如可经过以下工序形成：通过反应性离子蚀刻形成在晶片内沿其厚度方向贯穿的孔的工序、在孔内填充导电材料的工序。
另一方面，在多层化的晶片彼此的接合中，可考虑利用粘接剂。因此，为了在经由粘接剂层而层叠在晶片上的上段晶片上形成与下段晶片的半导体元件导通的贯通电极，在孔形成工序中，需要以将上段晶片与连接在其正下方的粘接剂层贯穿的方式通过反应性离子蚀刻来形成孔。并将导电材料填充于这样的孔。
然而，如果经过对粘接剂层进行的反应性离子蚀刻，则容易导致在粘接剂层的孔露出面发生的侧面蚀刻进行而产生凹部、即弓形。这样的弓形有时会成为形成从贯通电极至晶片的漏电流路径的原因。该漏电流电路的形成存在导致应通过贯通电极进行电连接的半导体元件间的布线电阻的高电阻化、电阻值偏差的隐患。
本发明人进行了深入研究的结果发现，使用特定的粘接剂将特定厚度的晶片层叠而成的层叠体在孔形成工序中的蚀刻速度快，能够减轻粘接剂的侧面蚀刻而抑制弓形，可以解决上述课题，从而完成了本发明。
本发明是在以上的背景下设计得到的，其目的在于在经过经由粘接剂层的半导体晶片的层叠而将半导体元件多层化的半导体装置制造方法中，提供适于在多层化的半导体元件间实现低布线电阻且抑制电阻值的偏差的方法。
解决课题的方法
本发明提供的半导体装置制造方法包括以下所述的准备工序、孔形成工序、以及电极形成工序。
在准备工序中，准备晶片层叠体。晶片层叠体具有层叠结构，所述层叠结构包含：具有包含布线图案的元件形成面的第1晶片、具有主面和与其相反的背面的厚度1～20μm的第2晶片、以及存在于上述第1晶片的上述元件形成面与上述第2晶片的上述背面之间的厚度0.5～4.5μm的粘接剂层。元件形成面是指在晶片中制作有半导体元件且在该元件上形成有所谓的再布线层的一侧的面。主面是指在晶片中制作有半导体元件的一侧的面(元件形成面)。
在本半导体装置制造方法中，上述准备工序优选包括以下的加强晶片形成工序、薄化工序、接合工序、以及移除工序。加强晶片形成工序是形成具有层叠结构的加强晶片的工序，所述层叠结构包含：具有主面及与其相反的背面的第2晶片、支撑基板、以及上述第2晶片的主面侧与上述支撑基板之间的临时粘接剂层。薄化工序是对上述加强晶片中的第2晶片从其背面侧进行磨削而将该第2晶片薄化的工序。由此，可在被支撑基板支撑的状态下形成薄化晶片。通过该薄化工序，第2晶片被薄化至厚度1～20μm。接合工序是经由用于形成上述粘接剂层的粘接剂将上述第1晶片的上述元件形成面侧与经过上述薄化工序后的上述加强晶片的第2晶片的背面侧进行接合的工序。本接合工序优选包括在低于临时粘接剂层中后述的聚合物的软化点的温度下使粘接剂固化的固化处理。在这样的接合工序中，例如，在接合对象面(第1晶片的元件形成面或第2晶片的背面)中的一者或两者涂布粘接剂，经由该粘接剂贴合接合对象面，并在该贴合后使该粘接剂固化。另外，在接合工序中，可以在涂布粘接剂之前对上述的接合对象面中的一者或两者实施硅烷偶联剂处理。移除工序是将经过上述接合工序后的上述加强晶片中的上述支撑基板与上述第2晶片之间的上述临时粘接剂层所形成的临时粘接状态解除而进行上述支撑基板的移除的工序。本移除工序优选包括在高于临时粘接剂层中后述的聚合物的软化点的温度下使临时粘接剂层软化的软化处理。经过这些准备工序，可形成晶片层叠体。
另外，在本半导体装置制造方法中，上述准备工序优选包括以下的追加的加强晶片形成工序、追加的薄化工序、追加的接合工序、以及移除工序。追加的加强晶片形成工序是形成具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含：具有主面及与其相反的背面的第2晶片、支撑基板、以及上述第2晶片的主面侧与上述支撑基板之间的临时粘接剂层。追加的薄化工序是对各追加的加强晶片中的第2晶片从其背面侧进行磨削而将该第2晶片薄化的工序。追加的接合工序是经由用于形成上述粘接剂层的粘接剂将经过上述追加的薄化工序后的上述追加的加强晶片中的第2晶片的背面侧接合于上述第1晶片上的第2晶片的主面侧的至少一个工序。移除工序是对每个上述追加的接合工序进行的至少一个工序，该工序将上述追加的加强晶片中的上述支撑基板与第2晶片之间的上述临时粘接剂层所形成的临时粘接状态解除而进行上述支撑基板的移除。本追加的接合工序优选包括在低于临时粘接剂层中的后述的聚合物的软化点的温度下使粘接剂固化的固化处理。在这样的追加的接合工序中，例如，在接合对象面(一个薄化的第2晶片的主面、另一个薄化的第2晶片的背面)中的一者或两者涂布粘接剂，经由该粘接剂贴合接合对象面，在该贴合之后使该粘接剂固化。另外，在追加的接合工序中，可以在涂布粘接剂之前，对上述的接合对象面的一者或两者实施硅烷偶联剂处理。然后，在追加的接合工序后的移除工序中，将追加的加强晶片中的支撑基板与薄化后的第2晶片之间的临时粘接剂层所形成的临时粘接状态解除，进行支撑基板的移除。本移除工序优选包括在高于临时粘接剂层中的后述的聚合物的软化点的温度下使临时粘接剂层软化的软化处理。以上的构成适于在避免晶片破损的同时经由粘接剂接合而将薄晶片进一步多层化。
在孔形成工序中，通过经由将上述晶片层叠体中的上述第2晶片的主面侧的一部分遮蔽的掩模图案从上述第2晶单侧进行蚀刻处理，形成贯穿该第2晶片及粘接剂层而到达第1晶片中的布线图案的孔。在蚀刻处理中，优选进行反应性离子蚀刻。另外，在布线图案中面对孔的部分成为孔的底面。
在电极形成工序中，通过向在孔形成工序中形成的上述孔内填充导电材料而形成贯通电极。形成的贯通电极与上述第1晶片的元件形成面的布线图案在结构上形成了电连接。在制造的半导体装置中，该贯通电极将来自于上述第2晶片的半导体元件与来自于上述第1晶片的半导体元件之间电连接。根据这样的构成，可以在制造的半导体装置中以短距离将半导体元件间适当地电连接。因此，对于待制造的半导体装置而言，该构成在实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。优选在电极形成工序之前，在孔壁面上形成阻隔层。另外，电极形成工序中的导电材料填充方法优选为电镀法。
上述孔形成工序及上述电极形成工序优选在每次层叠第2晶片时针对该第2晶片和其下方的粘接剂层进行。
另外，对于在层叠结构中包含第1晶片和多个第2晶片的晶片层叠体而言，优选一次性进行上述孔形成工序及上述电极形成工序。
对于本半导体装置制造方法中的粘接剂层而言，使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体，在气压100mTorr及高频电源功率2000W的条件下进行的干法蚀刻的蚀刻速度为1～2μm/min。这样的构成对于在形成于孔内的导电部或贯通电极与晶片元件形成面的布线图案之间实现低接触电阻且抑制电阻值的偏差方面是优选的。粘接剂层的厚度为0.5～4.5μm。这样的构成适于实现本方法中形成的导电部或贯通电极的缩短，因此适于减小经由该贯通电极而电连接的半导体元件间的导电通路整体或布线整体的电阻。第2晶片的厚度为1～20μm。这样的构成适于实现本方法中形成的导电部或贯通电极的缩短，因此适于减小经由该贯通电极而电连接的半导体元件间的导电通路整体或布线整体的电阻。
在本半导体装置制造方法中，用于形成上述粘接剂层的粘接剂优选包含含有聚合性基团的聚有机倍半硅氧烷。含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且适于在固化后实现高耐热性。因此，利用包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂进行的晶片间粘接剂接合适于在形成于晶片间的粘接剂层中实现高耐热性，并且适于实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片内的元件的损伤。
上述临时粘接剂层是用于实现支撑基板与晶片之间的临时粘接状态的层，临时粘接剂层形成用的临时粘接剂优选含有多元乙烯基醚化合物、具有两个以上能够与该乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。这样构成的临时粘接剂以在支撑基板与晶片之间凝固形成的临时粘接剂层的形态，适于在确保能够耐受在对该晶片的薄化工序中的磨削等的高粘接力的同时，实现例如130～250℃左右的较高的软化温度。
供于接合工序的加强晶片内的上述的临时粘接剂层适于这样地实现较高的软化温度、且该工序中使用的粘接剂适于如上所述地实现较低的固化温度和固化后的高耐热性的复合性的构成，适于兼顾接合工序的实施和随后的移除工序的实施。即，该复合性的构成适于在较低温的条件下实施接合工序，从而在保持加强晶片中的支撑基板与薄化后的第2晶片的临时粘接状态的同时，实现该薄化后的第2晶片相对于基础晶片的良好的粘接剂接合，并且，适于在较高温的条件下实施随后的移除工序，从而在保持基础晶片与薄化后的第2晶片之间的粘接剂接合的同时，使临时粘接剂层软化而实施支撑基板从薄化后的第2晶片的移除。从薄化后的第2晶片移除支撑基板时，经过临时粘接剂层的软化而解除由该临时粘接剂层所形成的临时粘接状态的构成适于避免或抑制对薄化后的第2晶片局部性地作用强应力从而避免该晶片的破损。
在本半导体装置制造方法中，如上所述，用于将半导体元件间电连接的贯通电极与晶片的元件形成面的布线图案在结构上实现了电连接。这样的无凸块结构在多层化的半导体元件间实现短导电通路的方面是适合的。在现有的WOW工艺中，有时需要在该晶片表面形成了与贯穿晶片的贯通电极电连接的凸块电极的情况下经由该凸块电极而实现不同晶片中的半导体元件间的电连接。与此相对，在本发明的半导体装置制造方法中，贯通电极与晶片中的布线图案直接相连，可在不同晶片中具有的半导体元件间的电连接中形成无凸块结构。这样的无凸块结构如上所述，在多层化的半导体元件间实现短导电通路方面是适合的。多层化的半导体元件间的导电通路越短，则该元件间的导电通路或布线的电阻越倾向于变小。
本半导体装置制造方法优选进一步包括通过对第1晶片的背面侧进行磨削而将该第1晶片薄化的工序。通过本工序，能够将基础晶片薄化至给定的厚度。这样的构成适于实现所制造的半导体装置的薄型化。
附图说明
图1示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图2示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图3示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图4示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图5示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图6示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图7示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图8示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图9示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
图10示出了本发明的一个实施方式的半导体装置制造方法中的一部分工序。
符号说明
S 支撑基板
1 晶片
1T 薄化晶片
1a，3a 主面
1b，3b 背面
1R 加强晶片
3 晶片(基础晶片)
2 临时粘接剂层
4 粘接剂层
5 贯通电极
Y 晶片层叠体
H 孔
具体实施方式
图1～图10示出了本发明的一个实施方式的半导体装置制造方法。该制造方法是用于制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置的方法，图1～图10以局部剖面图示出了制造过程。
在本半导体装置制造方法中，首先准备如图1(a)所示的加强晶片1R(准备工序)。加强晶片1R具有包含晶片1(第2晶片)、支撑基板S、以及它们之间的临时粘接剂层2的层叠结构。
晶片1是具有能够在其中制作半导体元件的半导体晶片主体的晶片，具有主面1a及与其相反的背面1b。在本实施方式中，晶片的主面是在晶片中经过晶体管形成工序等而形成了多个半导体元件(省略图示)的一侧的面(元件形成面)。晶片1的各半导体元件在表面具有包含露出的电极焊盘的例如多层布线结构部。或者，晶片1可以是在元件形成面1a一侧已经制作有各种半导体元件、且随后在元件形成面1a上形成该半导体元件所需要的包含布线图案的布线结构的晶片。作为用于形成晶片1的半导体晶片主体的构成材料，可以列举例如：硅(Si)、锗(Ge)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)、以及磷化铟(InP)。从缩短后述的磨削工序中的磨削时间的观点考虑，这样的晶片1的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。另外，晶片1的厚度例如为500μm以上。
加强晶片1R中的支撑基板S用于对经过后述的薄化工序而变薄的晶片1进行补强。作为支撑基板S，可以举出例如：硅晶片、玻璃晶片。从确保作为加强要素的功能的观点考虑，支撑基板S的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。另外，支撑基板S的厚度例如为800μm以下。这样的支撑基板S可以经由临时粘接剂层2而接合于晶片1的主面1a一侧。
临时粘接剂层2用于实现晶片1与支撑基板S之间的能够在事后解除的临时粘接状态。用于形成这样的临时粘接剂层2的临时粘接剂至少含有：多元乙烯基醚化合物(A)、具有两个以上能够与该乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物(B)、以及热塑性树脂(C)。临时粘接剂中的各成分具体如后所述。
这样的构成的加强晶片1R例如可以经过以下这样的工序来制作。首先，如图2(a)所示地在支撑基板S上形成临时粘接剂层2。具体而言，可以通过例如旋涂将用于形成临时粘接剂层2的临时粘接剂涂布在支撑基板S上而形成临时粘接剂涂膜，通过加热使该涂膜干燥而形成临时粘接剂层2。该加热的温度例如为100～300℃，可以是恒定的，也可以阶段性变化。该加热的时间例如为30秒钟～30分钟。接下来，如图2(b)及图2(c)所示，将支撑基板S和晶片1经由临时粘接剂层2进行接合。如上所述，晶片1具有主面1a及与其相反的背面1b。在本工序中，例如，在将支撑基板S和晶片1经由临时粘接剂层2加压并贴合后，经过加热而形成在高温范围具有软化点的聚合物并使临时粘接剂层2凝固，使这些支撑基板S与晶片1通过临时粘接剂层2而粘接。在贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃。另外，在利用临时粘接剂层2的粘接中，加热温度例如为100～300℃，优选为100～250℃，加热时间例如为30秒钟～30分钟，优选为3～12分钟。加热温度可以是恒定的，也可以阶段性变化。如上所述地，可以制作包含晶片1、支撑基板S、以及它们之间的临时粘接剂层2的层叠结构的加强晶片1R。
临时粘接剂中的上述的多元乙烯基醚化合物(A)是在分子内具有两个以上乙烯基醚基的化合物，例如以下述的式(a)表示。
[化学式1]
式(a)中，Z1表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。另外，式(a)中，n1表示2以上的整数，例如为2～5的整数，优选为2～3的整数。
在从上述饱和或不饱和脂肪族烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂肪族烃的结构式中去除2个氢原子而得到的基团，可以列举例如：亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、八亚甲基、十亚甲基、以及十二亚甲基等直链状或支链状的亚烷基、以及亚乙烯基、1-亚丙烯基、以及3-甲基-2-亚丁烯基等直链状或支链状的亚烯基。上述的亚烷基的碳原子数例如为1～20，优选为1～10。上述的亚烯基的碳原子数例如为2～20，优选为2～10。作为从饱和或不饱和脂肪族烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
在从上述饱和或不饱和脂环式烃的结构式中去除n1个氢原子而得到的基团中，作为从饱和或不饱和脂环式烃的结构式中去除2个氢原子而得到的基团，可以列举例如：1,2-亚环戊基、1,3-亚环戊基、1,2-亚环己基、1,3-亚环己基及1,4-亚环己基等3～15元环的亚环烷基、亚环戊烯基及亚环己烯基等3～15元环的亚环烯基、环戊叉及环己叉等3～15元环的环烷叉、以及金刚烷二基、降冰片烷二基、降冰片烯二基、异莰烷二基、三环癸烷二基、三环十一烷二基及四环十二烷二基等4～15元环的2价桥环式烃基。作为从饱和或不饱和脂环式烃的结构式中去除3个以上氢原子而得到的基团，可以举出例如，从这些示例出的基团的结构式中进一步去除1个以上氢原子而得到的基团。
作为上述芳香族烃，可以列举例如：苯、萘、及蒽。
上述杂环化合物包括芳香族杂环化合物及非芳香族杂环化合物。作为这样的杂环化合物，可以列举例如：包含氧原子作为杂原子的杂环化合物(例如，呋喃、四氢呋喃、唑、异/>唑、及γ-丁内酯等5元环、4-氧代-4H-吡喃、四氢吡喃及吗啉等6元环、苯并呋喃、异苯并呋喃、4-氧代-4H-色烯、色满及异色满等稠环、以及3-氧杂三环[4.3.1.14,8]十一烷-2-酮及3-氧杂三环[4.2.1.04,8]壬-2-酮等桥环)、包含硫原子作为杂原子的杂环化合物(例如，噻吩、噻唑、异噻唑及噻二唑等5元环、4-氧代-4H-噻喃等6元环、以及苯并噻吩等稠环)、以及包含氮原子作为杂原子的杂环化合物(例如，吡咯、吡咯烷、吡唑、咪唑及三唑等5元环、吡啶、哒嗪、嘧啶、吡嗪、哌啶及哌嗪环等6元环、以及吲哚、吲哚啉、喹啉、吖啶、萘啶、喹唑啉及嘌呤等稠环)。
作为上述连接基团，可以列举例如：2～4价的烃基、羰基(-CO-)、醚键(-O-)、硫醚键(-S-)、酯键(-COO-)、酰胺键(-CONH-)、碳酸酯键(-OCOO-)、氨基甲酸酯键(-NHCOO-)、-NR-键(R表示氢原子、烷基或酰基)、以及这些基团中的多个连接而成的基团。在上述2～4价的烃基中，作为2价的烃基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基及三亚甲基等直链状或支链状的碳原子数1～10的亚烷基、以及1,2-亚环戊基、1,3-亚环戊基、环戊叉、1,2-亚环己基、1,3-亚环己基、1,4-亚环己基及环己叉等碳原子数4～15的脂环式烃基(特别是亚环烷基)。作为3价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除1个氢原子而得到的基团。作为4价的烃基，可以举出例如，从上述2价的烃基的结构式中进一步去除2个氢原子而得到的基团。
Z1可以具有一种或两种以上的取代基。作为该取代基，可以列举例如：烷基、环烷基、烯基、环烯基、芳基、羟基、羧基、硝基、氨基、巯基、卤原子、被卤原子取代的C2-10烃基、包含含有杂原子(氧、硫等)的官能团的烃基、以及这些基团中的2个以上键合而成的基团。作为烷基，可以举出例如甲基、乙基等C1-4烷基。作为环烷基，可以举出例如C3-10环烷基。作为烯基，可以举出例如乙烯基等C2-10烯基。作为环烯基，可以举出例如C3-10环烯基。作为芳基，可以举出例如苯基、萘基等C6-15芳基。作为包含含杂原子官能团的烃基，可以举出例如C1-4烷氧基及C2-6酰氧基。
作为多元乙烯基醚化合物(A)的具体例子，可以列举例如：1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚及三乙二醇二乙烯基醚、以及下述的式(a-1)～(a-21)表示的化合物。
[化学式2]
[化学式3]
从在上述的临时粘接剂中形成具有高软化点的聚合物的观点考虑，多元乙烯基醚化合物(A)中的上述Z1优选为从饱和或不饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从饱和脂肪族烃、或者多个该烃经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团，更优选为从碳原子数1～20的直链状亚烷基、碳原子数2～20的支链状亚烷基、或者多个该亚烷基经由连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。
作为多元乙烯基醚化合物(A)，最优选为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
如上所述，临时粘接剂中的化合物(B)是具有两个以上能够与多元乙烯基醚化合物(A)的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物，例如为具有两个以上的以下述式(b)表示的结构单元(重复单元)的化合物。
[化学式4]
式(b)中，X表示羟基或羧基。n2个X可以相互相同，也可以相互不同。
式(b)中，n2表示1以上的整数。从上述的临时粘接剂的制备时获取的容易程度、对溶剂溶解的容易程度的观点、以及在临时粘接剂中形成具有高软化点的聚合物的观点考虑，n2优选为1～3的整数，更优选为1～2的整数。
化合物(B)中的上述式(b)表示的结构单元(重复单元)的数量为2个以上，从在上述的临时粘接剂中形成高软化点的聚合物的观点考虑，优选为2～40的整数，更优选为10～30的整数。
式(b)中，Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团，作为上述饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式，可以举出与上述Z1中的例子相同的例子。
化合物(B)优选为苯乙烯类聚合物、(甲基)丙烯酸类聚合物、聚乙烯醇、酚醛清漆树脂、以及甲阶酚醛树脂，更优选为具有2个以上选自下述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[化学式5]
在作为化合物(B)而采用式(b)中的X为羟基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为30质量％以上，更优选为50质量％以上，更优选为60质量％以上。另外，化合物(B)总量中的式(b)表示的结构单元的比例优选为30摩尔％以上，更优选为50摩尔％以上。
在作为化合物(B)而采用式(b)中的X为羧基的化合物的情况下，化合物(B)总量中的式(b)表示的结构单元的比例优选为1质量％以上，更优选为5质量％以上，更优选为10质量％以上。
式(b)表示的结构单元的比例为上述范围内对于确保化合物(B)中的充分的交联点间距离、足够数量的交联点而言是适合的，因此，关于在上述的临时粘接剂中通过该化合物(B)与上述化合物(A)的聚合而得到的聚合物，在确保重均分子量及高软化点方面是适合的，进而，对于由该临时粘接剂形成的临时粘接剂层2而言，在确保高温环境下的高粘接保持性方面是适合的。
化合物(B)可以是仅具有式(b)表示的结构单元的均聚物，也可以是具有式(b)表示的结构单元和其它结构单元的共聚物。在化合物(B)为共聚物的情况下，可以是嵌段共聚物、接枝共聚物、以及无规共聚物中的任意共聚物。
化合物(B)中的上述其它结构单元是来自于既不具有羟基也不具有羧基的聚合性单体的结构单元，作为该聚合性单体，可以列举例如：烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯、以及不饱和二羧酸二酯。作为烯烃，可以列举例如：乙烯、丙烯、以及1-丁烯等链状烯烃(特别是C2-12烯烃)、以及环戊烯、环己烯、环庚烯、降冰片烯、5-甲基-2-降冰片烯、以及四环十二碳烯等环状烯烃(特别是C3-10环烯烃)。作为芳香族乙烯基化合物，可以列举例如：苯乙烯、乙烯基甲苯、α-甲基苯乙烯、1-丙烯基苯、1-乙烯基萘、2-乙烯基萘、3-乙烯基吡啶、3-乙烯基呋喃、3-乙烯基噻吩、3-乙烯基喹啉、茚、甲基茚、乙基茚、以及二甲基茚等C6-14芳香族乙烯基化合物。作为不饱和羧酸酯，可以列举例如：(甲基)丙烯酸乙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸异丁酯、(甲基)丙烯酸2-乙基己酯、以及(甲基)丙烯酸二环戊酯等使不饱和羧酸(例如(甲基)丙烯酸)与醇(R”-OH)反应而得到的酯(上述R”表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除1个氢原子而得到的基团。作为R”，可以举出例如与对于上述式(a)中的Z1所举出的2价基团相对应的1价基团)。作为羧酸乙烯酯，可以举出例如：乙酸乙烯酯、丙酸乙烯酯、辛酸乙烯酯及己酸乙烯酯等C1-16脂肪酸乙烯酯。作为不饱和二羧酸二酯，可以举出例如：马来酸二乙酯、马来酸二丁酯、马来酸二辛酯及马来酸2-乙基己酯等马来酸二C1-10烷基酯、以及与它们相对应的富马酸二酯。这些化合物可以单独使用一种，或者组合两种以上使用。
作为共聚物的情况下的化合物(B)，优选为包含上述式(b)表示的结构单元、并包含来自于选自链状烯烃、环状烯烃、芳香族乙烯基化合物、不饱和羧酸酯、羧酸乙烯酯及不饱和二羧酸二酯中的至少一种聚合性单体的结构单元的化合物。
化合物(B)的软化点(T1)例如为50℃以上，优选为80℃以上，更优选为100℃以上。这样的构成对于通过该化合物(B)与上述多元乙烯基醚化合物(A)的聚合而得到的聚合物实现高软化点而言是适合的。另外，从在上述的临时粘接剂中确保适度的流动性而实现良好的涂布性的观点考虑，T1例如为250℃以下，优选为200℃以下，更优选为150℃以下。
T1例如可以通过控制化合物(B)的重均分子量(基于GPC法的聚苯乙烯换算值)来进行调整。化合物(B)的重均分子量例如为1500以上，优选为1800～10000，更优选为2000～5000。
作为临时粘接剂中的上述热塑性树脂(C)，只要是具有热塑性、在配合于粘接剂组合物时能够对粘接剂组合物赋予柔软性的化合物即可。作为这样的热塑性树脂(C)，可以列举例如：聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、聚酰胺类树脂、聚(硫)醚类树脂、聚碳酸酯类树脂、聚砜类树脂及聚酰亚胺类树脂等缩聚类树脂、聚烯烃类树脂、(甲基)丙烯酸类树脂、苯乙烯类树脂及乙烯基类树脂等乙烯基聚合类树脂、以及纤维素衍生物等来自天然产物的树脂。这些化合物可以单独使用一种，或者组合两种以上使用。上述的临时粘接剂含有这样的热塑性树脂(C)的构成在所形成的临时粘接剂层2中赋予柔软性、挠性的方面是适合的，在即使在温度急剧变化的环境中也会防止自然剥离、裂纹的发生的方面是适合的，在确保优异的粘接性的方面是优选的。
临时粘接剂中的热塑性树脂(C)优选为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、即使在对晶片等被粘附物的化学性相互作用减弱而在剥离后的被粘附物上产生残胶的情况下也易于去除该胶残渣的观点考虑，临时粘接剂优选含有聚酯类树脂作为热塑性树脂(C)。另外，对于临时粘接剂或临时粘接剂层2而言，从易于赋予柔软性的观点、易于去除被粘附物上的胶残渣的上述观点、此外从确保对被粘附物的高密合性的观点考虑，临时粘接剂优选同时含有聚酯类树脂和聚乙烯醇缩醛类树脂作为热塑性树脂(C)。
作为上述聚乙烯醇缩醛类树脂，可以举出使醛(RCHO)与聚乙烯醇反应而得到的至少具有下式表示的结构单元的树脂。作为醛(RCHO)，可以列举例如：该结构式中的R(下述式中的R也相同)为氢原子、直链状C1-5烷基、支链状C2-5烷基、或C6-10芳基的化合物，具体而言，可以列举例如：甲醛、丁醛、以及苯甲醛。这样的聚乙烯醇缩醛类树脂除下式表示的结构单元以外，还可以具有其它结构单元。即，该聚乙烯醇缩醛类树脂可包含均聚物及共聚物。作为这样的聚乙烯醇缩醛类树脂，具体可以举出聚乙烯醇缩甲醛及聚乙烯醇缩丁醛，例如，可以使用商品名“S-LEC KS-1”、“S-LEC KS-10”(均为积水化学工业株式会社制)的市售品。
[化学式6]
作为上述聚酯类树脂，可以举出例如：通过二醇成分与二羧酸成分的缩聚而得到的聚酯。作为二醇成分，可以列举例如：乙二醇等脂肪族C2-12二醇、二乙二醇等聚氧C2-4亚烷基二醇、环己烷二甲醇等脂环式C5-15二醇、以及双酚A等芳香族C6-20二醇。作为二羧酸成分，可以列举例如：对苯二甲酸等芳香族C8-20二羧酸、己二酸等脂肪族C2-40二羧酸、以及环己烷二羧酸等脂环式C8-15二羧酸。作为上述聚酯类树脂，还可以举出通过羟基羧酸的缩聚而得到的聚酯。作为该羟基羧酸，可以列举例如：乳酸等脂肪族C2-6羟基羧酸、以及羟基苯甲酸等芳香族C7-19羟基羧酸。作为上述聚酯类树脂，也可以举出通过内酯的开环聚合而得到的聚酯。作为该内酯，可以列举例如：ε-己内酯、δ-戊内酯、以及γ-丁内酯等C4-12内酯。作为上述聚酯类树脂，也可以举出通过聚酯二醇与二异氰酸酯的反应而得到的包含氨基甲酸酯键的聚酯。聚酯类树脂包含均聚酯及共聚酯。另外，作为聚酯类树脂，例如，可以使用商品名“Placcel H1P”(株式会社大赛璐制)的市售品。
作为上述聚氨酯类树脂，可以举出例如：通过二异氰酸酯类、多元醇类及根据需要使用的扩链剂的反应而得到的树脂。作为二异氰酸酯类，可以列举：六亚甲基二异氰酸酯等脂肪族二异氰酸酯类、异佛尔酮二异氰酸酯等脂环式二异氰酸酯类、以及甲苯二异氰酸酯等芳香族二异氰酸酯类。作为多元醇类，可以列举：聚酯二醇、聚醚二醇、以及聚碳酸酯二醇。作为扩链剂，可以列举：乙二醇等C2-10亚烷基二醇、乙二胺等脂肪族二胺类、异佛尔酮二胺等脂环式二胺类、以及苯二胺等芳香族二胺类。
作为上述聚酰胺类树脂，可以列举例如：通过二胺成分与二羧酸成分的缩聚而得到的聚酰胺、通过氨基羧酸的缩聚而得到的聚酰胺、通过内酰胺的开环聚合而得到的聚酰胺、以及通过二胺成分、二羧酸成分及二醇成分的缩聚而得到的聚酯酰胺。作为上述二胺成分，可以举出例如：六亚甲基二胺等C4-10亚烷基二胺。作为上述二羧酸成分，可以举出例如：己二酸等C4-20亚烷基二羧酸。作为氨基羧酸，可以举出例如：ω-氨基十一碳酸等C4-20氨基羧酸。作为上述内酰胺，可以举出例如：ω-月桂内酰胺等C4-20内酰胺。作为上述二醇成分，可以举出例如：乙二醇等C2-12亚烷基二醇。另外，聚酰胺类树脂包含均聚酰胺及共聚酰胺。
热塑性树脂(C)的软化点(T2)优选比在本发明的半导体装置制造方法中与含有热塑性树脂(C)的临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T2之差例如为10～40℃，优选为20～30℃。
T2例如可以通过控制热塑性树脂(C)的重均分子量(Mw：基于GPC法的聚苯乙烯换算值)来调整。热塑性树脂(C)的重均分子量例如为1500～100000，优选为2000～80000，更优选为3000～50000，更优选为10000～45000，更优选为15000～35000。
在至少含有以上的多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的临时粘接剂中，多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)优选比在本发明的半导体装置制造方法中与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度高10℃以上。该永久粘接剂的热固化温度与T3之差例如为10～40℃，优选为20～30℃。
在后述的永久粘接剂的热固化温度例如为120℃时，相对于临时粘接剂中化合物(B)中的羟基及羧基的总量1摩尔，临时粘接剂中的多元乙烯基醚化合物(A)的含量为使多元乙烯基醚化合物(A)中的乙烯基醚基达到例如0.01～10摩尔的量、优选为0.05～5摩尔、更优选为0.07～1摩尔、更优选为0.08～0.5的量。
相对于临时粘接剂中的化合物(B)1质量份，临时粘接剂中的热塑性树脂(C)的含量例如为0.1～3质量份，优选为0.2～2质量份，更优选为0.3～1质量份。
临时粘接剂中的多元乙烯基醚化合物(A)、化合物(B)及热塑性树脂(C)的总含量为该临时粘接剂的不挥发成分总量的例如70～99.9质量％，优选为80～99质量％，更优选为85～95质量％，更优选为85～90质量％。
临时粘接剂可以进一步含有聚合促进剂。作为该聚合促进剂，可以举出例如：下述式(d)表示的一元羧酸、以及下述式(e)表示的一元醇。这些可以单独使用一种，或者组合两种以上使用。临时粘接剂含有聚合促进剂的构成在促进多元乙烯基醚化合物(A)及化合物(B)的聚合反应的方面是适合的，与使用不含有聚合促进剂的粘接剂的情况相比，在即使使聚合时的加热温度降低也会形成具有同等的软化点或更高的软化点的聚合物的方面是适合的，因此，在临时粘接剂层2中确保高温环境下(例如160～180℃左右)的粘接性的方面是适合的。
Z3-COOH (d)
(式中，Z3表示从任选具有除羧基以外的取代基、且选自饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃及芳香族烃中的一种的结构式中去除1个氢原子而得到的基团)
Z4-OH (e)
(式中，Z4表示从任选具有除羟基以外的取代基的芳香族烃的结构式中去除1个氢原子而得到的基团)
作为上述式(d)中的Z3的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃，可以举出针对上述式(a)中的Z1而列举的饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、以及芳香族烃。作为Z3所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羧基以外的例子。另外，作为上述式(e)中的Z4的芳香族烃，可以举出针对述式(a)中的Z1而列举的芳香族烃。作为Z4所任选具有的取代基，可以列举从Z1所任选具有的取代基的例子中排除羟基以外的例子。
在临时粘接剂中包含聚合促进剂的情况下，该聚合促进剂的pKa(酸解离常数)优选为3～8，更优选为4～6。这样的构成在抑制临时粘接剂中因不需要的聚合进行而导致粘度增加等从而确保保存稳定性、同时在由该临时粘接剂形成临时粘接剂层2时确保聚合促进剂所带来的聚合促进效果的方面是适合的。
作为式(d)表示的一元羧酸，优选为以下所示的化合物(包含几何异构体)。
[化学式7]
[化学式8]
作为式(e)表示的一元醇，优选为以下所示的化合物。
[化学式9]
临时粘接剂中包含聚合促进剂的情况下，其含量相对于临时粘接剂中包含的多元乙烯基醚化合物(A)1质量份例如为0.01～5质量份左右，优选为0.1～3质量份，更优选为0.3～1质量份。
临时粘接剂可以进一步含有抗氧化剂。临时粘接剂含有抗氧化剂的构成在于临时粘接剂中进行其加热处理时防止上述的化合物(B)及热塑性树脂(C)的氧化的方面是适合的。对于防止临时粘接剂中的化合物(B)及热塑性树脂(C)的氧化而言，在确保对由该临时粘接剂形成的临时粘接剂层2实施加热处理而得到的软化组合物相对于溶剂的溶解性方面是适合的，因此，即使在经过加热处理而从晶片等被粘附物剥离临时粘接剂层2后在该被粘附物上产生了残胶的情况下也可去除该胶残渣的方面是适合的。
作为抗氧化剂，可以列举例如：酚类抗氧化剂、磷类抗氧化剂、硫酯类抗氧化剂、以及胺类抗氧化剂。这些抗氧化剂可以单独使用一种，或者组合两种以上使用。酚类抗氧化剂在加热处理时的抗氧化效果特别优异，因此优选作为临时粘接剂中的抗氧化剂。
作为酚类抗氧化剂，可以列举例如：季戊四醇四[3(3,5-二叔丁基-4-羟基苯基)丙酸酯]、硫代二乙撑双[3-(3,5-二叔丁基-4-羟基苯基)丙酸酯]、3-(3,5-二叔丁基-4-羟基苯基)丙酸十八烷基酯、N,N’-六亚甲基双[3-(3,5-二叔丁基-4-羟基苯基)丙酰胺]、3-(4-羟基-3,5-二异丙基苯基)丙酸辛酯、1,3,5-三(4-羟基-3,5-二叔丁基苄基)-2,4,6-三甲基苯、2,4-双(十二烷基硫代甲基)-6-甲基苯酚、以及双[3,5-二(叔丁基)-4-羟基苄基(乙氧基)膦酸酯]钙。作为酚类抗氧化剂，可以使用例如商品名“Irganox 1010”、“Irganox1035”、“Irganox 1076”、“Irganox 1098”、“Irganox 1135”、“Irganox 1330”、“Irganox1726”、“Irganox 1425WL”(均为BASF公司制)的市售品。
临时粘接剂中包含抗氧化剂的情况下，其含量相对于临时粘接剂中包含的化合物(B)和热塑性树脂(C)100质量份例如为0.01～15质量份，优选为0.1～12质量份，更优选为0.5～10质量份。
临时粘接剂可以进一步根据需要而含有其它成分。作为其它成分，可以列举例如：产酸剂、表面活性剂、溶剂、流平剂、硅烷偶联剂、以及发泡剂。这些成分可以单独使用一种，或者组合两种以上使用。
临时粘接剂中包含表面活性剂的情况下，该临时粘接剂中的表面活性剂的含量优选为0.01～1质量％左右。这样的构成在抑制涂布临时粘接剂时的缩孔的方面是适合的，在确保涂膜的均匀性的方面是适合的。作为这样的表面活性剂，可以列举例如：商品名“F-444”、“F-447”、“F-554”、“F-556”、“F-557”(均为DIC公司制氟类低聚物)、商品名“BYK-350”(BYK公司制丙烯酸类聚合物)、以及商品名“A-1420”、“A-1620”、“A-1630”(均为DaikinIndustries公司制含氟醇类)。这些表面活性剂可以单独使用一种，或者组合两种以上使用。
临时粘接剂从调整其粘度的观点考虑优选含有溶剂。作为溶剂，可以列举例如：甲苯、己烷、异丙醇、甲基异丁基酮、环戊酮、环己酮、丙二醇单甲醚乙酸酯、丙二醇单甲醚、γ-丁内酯。这些溶剂可以单独使用一种，或者组合两种以上使用。在临时粘接剂含有溶剂的情况下，临时粘接剂的溶剂含量例如为55～80质量％。
临时粘接剂可以通过对其构成成分一边根据需要在真空下去除气泡、一边进行搅拌/混合而制造。搅拌/混合时的该混合物的温度优选为10～80℃左右。搅拌/混合中可以使用例如：自转公转型混合器、单螺杆或多螺杆挤出机、行星式混合器、捏合机、或者溶解器。
临时粘接剂的粘度(在25℃及剪切速度50/s的条件下测定的粘度)例如为30～2000mPa·s左右，优选为300～1500mPa·s，更优选为500～1500mPa·s。对于临时粘接剂，这样的构成在确保其涂布性从而均匀地涂布在晶片等被粘附物的表面的方面是适合的。
通过在将以上的临时粘接剂涂布于晶片等被粘附物的表面之后实施加热处理，可以使该临时粘接剂中的多元乙烯基醚化合物(A)的乙烯基醚基与化合物(B)的羟基和/或羧基形成缩醛键，从而由多元乙烯基醚化合物(A)及化合物(B)生成聚合物。例如，在对含有下述式(a’)表示的化合物作为多元乙烯基醚化合物(A)、且含有具有下述式(b’)表示的结构单元的化合物作为化合物(B)的临时粘接剂实施加热处理，并使这两种化合物聚合时，可以得到下述式(P)表示的聚合物。
[化学式10]
通过对临时粘接剂实施加热处理而得到的聚合物的软化点(T3)可以通过调整多元乙烯基醚化合物(A)和化合物(B)的相对量来进行控制，在与该临时粘接剂组合使用的后述的永久粘接剂的热固化温度为120℃的情况下，聚合物的软化点(T3)例如为130℃以上，优选为130～170℃，更优选为140～160℃。
多元乙烯基醚化合物(A)与化合物(B)的上述聚合物、多元乙烯基醚化合物(A)、化合物(B)、以及热塑性树脂(C)的各自的软化点可以在下述流动条件下使用高化式流动测试仪来测定。
＜流动条件＞
压力：100kg/cm2
速度：6℃/分
喷嘴：1mmφ×10mm
另外，对于由临时粘接剂形成的临时粘接剂层的软化点，设为如下求出的温度。首先，将临时粘接剂0.1g以10μm的厚度涂布于第1玻璃板而形成临时粘接剂的涂膜。接着，使第2玻璃板叠合在该涂膜上。接着，通过经过加热处理，在第1玻璃板及第2玻璃板之间的临时粘接剂内使多元乙烯基醚化合物(A)与化合物(B)聚合，使该临时粘接剂固化，从而经由该临时粘接剂将两个玻璃板接合。加热处理例如包括140℃下的2分钟加热、接着的200℃下的2分钟加热、接着的230℃下的4分钟加热。通过这样的粘接剂接合，可以得到具有第1玻璃板、第2玻璃板、以及在它们之间的临时粘接剂层的层叠结构的层叠体。对于该层叠体，在固定有第2玻璃板的状态下，一边加热，一边沿水平方向(玻璃板的面内方向)对第1玻璃板施加2kg应力而进行牵拉，测定第1玻璃板开始移动时的温度。将如上所述地求出的温度作为软化点。
在本半导体装置制造方法中，接下来，如图1(b)所示，优选在加强晶片1R中将其晶片1进行薄化(薄化工序)。具体而言，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化后的晶片1(薄化晶片1T)的厚度为1～20μm，优选为0.5～18μm，更优选为1～15μm。
接下来，例如如图3所示，经由用于形成粘接剂层4的粘接剂将加强晶片1R的薄化晶片1T侧相对于作为基础晶片的晶片3(第1晶片)进行接合(接合工序)。
晶片3(第1晶片)是具有能够在其中制作半导体元件的半导体晶片主体的基础晶片，具有主面3a及与其相反的背面3b。晶片3是在主面3a侧已经制作有各种半导体元件(省略图示)、且在主面3a上已经形成了包含该半导体元件所需要的布线图案的布线结构(省略图示)的半导体晶片。作为用于形成晶片3的半导体晶片主体的构成材料，例如，可以采用上述的材料作为用于形成晶片1的半导体晶片主体的构成材料。从确保制造工艺中包含该晶片3的晶片层叠体的强度的观点考虑，作为基础晶片的晶片3的厚度优选为300μm以上，更优选为500μm以上，更优选为700μm以上。从缩短对于晶片3的后述磨削工序中的磨削时间的观点考虑，晶片3的厚度优选为1000μm以下，更优选为900μm以下，更优选为800μm以下。
对于用于形成粘接剂层4的粘接剂而言，使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体，在气压100mTorr及高频电源功率2000W的条件下进行的干法蚀刻的蚀刻速度为1～2μm/min。该蚀刻速度优选为1.1～1.9μm/min，更优选为1.2～1.8μm/min，更优选为1.3～1.7μm/min。
用于形成粘接剂层4的粘接剂是用于实现晶片间的接合状态的热固化型粘接剂，优选含有作为热固性树脂的含有聚合性基团的聚有机倍半硅氧烷(即，具有聚合性官能团的聚有机倍半硅氧烷)。含有聚合性基团的聚有机倍半硅氧烷所具有的聚合性官能团优选为环氧基或(甲基)丙烯酰氧基。含有聚合性基团的聚有机倍半硅氧烷适于在形成的粘接剂层中实现高耐热性、同时实现用于形成粘接剂层的固化温度的降低从而抑制对成为被粘附物的晶片内的元件的损伤。用于形成粘接剂层4的粘接剂中的含有聚合性基团的聚有机倍半硅氧烷的含有比例例如为70质量％以上，优选为80～99.8质量％，更优选为90～99.5质量％。
用于形成粘接剂层4的粘接剂中含有的含有聚合性基团的聚有机倍半硅氧烷包含第1结构单元[RSiO3/2]及第2结构单元[RSiO2/2(OR’)](第2结构单元中的R与R’可以相同也可以不同)，所述第1结构单元至少包含下述式(1)表示的结构单元，所述第2结构单元至少包含下述式(2)表示的结构单元。这些结构单元属于硅氧烷结构单元中的所谓的T单元，在本实施方式中，将结构单元[RSiO3/2]作为T3体，将结构单元[RSiO2/2(OR’)]作为T2体。在T3体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的三个氧原子键合在一起。在T2体中，其硅原子分别与其它硅氧烷结构单元中的也与硅原子键合的两个氧原子键合、且与烷氧基或羟基的氧键合在一起。这样的T3体及T2体均属于如上所述的作为硅氧烷结构单元的T单元、并且是含有聚合性基团的聚有机倍半硅氧烷的部分结构，其可以通过具有水解性的三个官能团的硅烷化合物的水解和随后的缩合反应而形成。
[化学式11]
[R1SiO3/2] (1)
[R1SiO2/2(OR2)] (2)
式(1)中的R1及式(2)中的R1分别表示含有环氧基或(甲基)丙烯酰氧基的基团。式(2)中的R2表示氢原子或碳原子数1～4的烷基。
在式(1)及式(2)中的各R1为含有环氧基的基团的情况下，作为该R1，可以举出例如下述的式(3)～(6)表示的基团。式(3)～(6)中的R3、R4、R5、R6分别表示碳原子数例如为1～10的直链状或支链状的亚烷基。作为这样的亚烷基，可以列举例如：亚甲基、甲基亚甲基、二甲基亚甲基、亚乙基、亚丙基、三亚甲基、四亚甲基、五亚甲基、六亚甲基、及十亚甲基。从实现粘接剂层4的高耐热性、抑制固化时收缩的观点考虑，作为式(1)及式(2)中的含有环氧基的基团的R1分别优选为式(3)表示的含有环氧基的基团或式(4)表示的含有环氧基的基团，更优选为式(3)表示的基团中R3为亚乙基的2-(3,4-环氧环己基)乙基。
[化学式12]
如上所述，上述式(2)中的R2表示氢原子或碳原子数1～4的烷基，因此，式(2)中的OR2表示羟基或碳原子数1～4的烷氧基。作为碳原子数1～4的烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、及异丁氧基。
对于用于形成粘接剂层4的粘接剂中包含的含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(1)表示的结构单元，可以包含一种，也可以包含两种以上。对于该含有聚合性基团的聚有机倍半硅氧烷而言，作为上述式(2)表示的结构单元，可以包含一种，也可以包含两种以上。
对于用于形成粘接剂层4的粘接剂中包含的上述含有聚合性基团的聚有机倍半硅氧烷而言，作为上述的T3体，除了式(1)表示的结构单元以外，还可以包含下述的式(7)表示的结构单元。式(7)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基。式(7)中的R7优选为取代或未取代的烷基、取代或未取代的烯基、或者取代或未取代的芳基，更优选为苯基。
[化学式13]
[R7SiO3/2] (7)
作为与R7相关的上述烷基，可以列举例如：甲基、乙基、丙基、正丁基、异丙基、异丁基、仲丁基、叔丁基、以及异戊基。作为与R7相关的上述烯基，可以列举例如：乙烯基、烯丙基、以及异丙烯基。作为与R7相关的上述环烷基，可以列举例如：环丁基、环戊基、以及环己基。作为与R7相关的上述芳基，可以列举例如：苯基、甲苯基、以及萘基。作为与R7相关的上述芳烷基，可以列举例如：苄基及苯乙基。
作为与R7相关的上述烷基、烯基、环烷基、芳基及芳烷基的取代基，可以列举例如：醚基、酯基、羰基、硅氧烷基、氟原子等卤原子、丙烯酰基、甲基丙烯酰基、巯基、氨基、以及羟基。
对于用于形成粘接剂层4的粘接剂中包含的上述含有聚合性基团的聚有机倍半硅氧烷热而言，作为上述的T2体，除了式(2)表示的结构单元以外，还可以包含下述的式(8)表示的结构单元。式(8)中的R7表示氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基，具体与上述式(7)中的R7相同。式(8)中的R2表示氢原子或碳原子数1～4的烷基，具体与上述式(2)中的R2相同。
[化学式14]
[R7SiO2/2(OR2)] (8)
对于用于形成粘接剂层4的粘接剂中包含的上述含有聚合性基团的聚有机倍半硅氧烷而言，在其硅氧烷结构单元中，除了作为T单元的上述的第1及第2结构单元以外，还可以包含选自作为所谓的M单元的结构单元[RSiO1/2]、作为所谓的D单元的结构单元[R2SiO2/2]、以及作为所谓的Q单元的结构单元[SiO4/2]中的至少一种。
含有聚合性基团的聚有机倍半硅氧烷可以具有笼型、不完全笼型、梯型、无规型中的任意倍半硅氧烷结构，也可以具有2种以上这些倍半硅氧烷结构组合而成的结构。
在用于形成粘接剂层4的粘接剂中的含有聚合性基团的聚有机倍半硅氧烷的全部硅氧烷结构单元中，T3体相对于T2体的摩尔比的值(即，T3体/T2体)例如为5～500，下限值优选为10。上限值优选为100，更优选为50。关于含有聚合性基团的聚有机倍半硅氧烷，通过将[T3体/T2体]的值调整至该范围，与用于形成粘接剂层4的粘接剂中包含的除含有聚合性基团的聚有机倍半硅氧烷以外的成分的相容性提高，操作性提高。含有聚合性基团的聚有机倍半硅氧烷的[T3体/T2体]的值为5～500是指，相对于T3体，T2体的存在量相对较少，硅烷醇的水解/缩合反应得到了进一步进行。
含有聚合性基团的聚有机倍半硅氧烷中的上述摩尔比的值(T3体/T2体)例如可以通过29Si-NMR图谱测定而求出。在29Si-NMR图谱中，上述的第1结构单元(T3体)中的硅原子与上述的第2结构单元(T2体)中的硅原子显示出不同化学位移的峰或信号。根据这些峰的面积比可以求出上述摩尔比的值。含有聚合性基团的聚有机倍半硅氧烷的29Si-NMR图谱例如可以通过下述的装置及条件进行测定。
测定装置：商品名“JNM-ECA500NMR”(日本电子株式会社制)
溶剂：氘代氯仿
累积次数：1800次
测定温度：25℃
用于形成粘接剂层4的粘接剂中包含的含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)优选为1000～50000，更优选为1500～10000，更优选为2000～8000，更优选为2000～7000。通过使数均分子量为1000以上，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性、粘接性提高。另一方面，通过使数均分子量为50000以下，粘接剂中的含有聚合性基团的聚有机倍半硅氧烷与其它成分的相容性提高，所形成的固化物或粘接剂层的绝缘性、耐热性、耐裂纹性提高。
用于形成粘接剂层4的粘接剂中包含的含有聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)优选为1.0～4.0，更优选为1.1～3.0，更优选为1.2～2.7。通过使分子量分散度为4.0以下，所形成的固化物或粘接剂层的耐热性、耐裂纹性、粘接性进一步提高。另一方面，通过使分子量分散度为1.0以上，该粘接剂组合物易成为液态，其操作性存在提高的倾向。
含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)设为通过凝胶渗透色谱法(GPC)进行测定并经聚苯乙烯换算而计算出的值。含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)及重均分子量(Mw)例如可以使用HPLC装置(商品名“LC-20AD”、株式会社岛津制作所制)以下述的条件进行测定。
色谱柱：由2根Shodex KF-801(上游侧、昭和电工株式会社制)、Shodex KF-802(昭和电工株式会社制)及Shodex KF-803(下游侧、昭和电工株式会社制)串联连接
测定温度：40℃
洗脱液：四氢呋喃(THF)
试样浓度：0.1～0.2质量％
流量：1mL/分
标准试样：聚苯乙烯
检测器：UV-VIS检测器(商品名“SPD-20A”、株式会社岛津制作所制)
以上这样的含有聚合性基团的聚有机倍半硅氧烷可以通过具有三个水解性官能团的硅烷化合物的水解和随后的缩合反应进行制造。该制造所使用的原料至少包含下述的式(9)表示的化合物，根据需要包含下述式(10)表示的化合物。式(9)表示的化合物用于形成上述式(1)表示的结构单元和上述式(2)表示的结构单元。式(10)表示的化合物用于形成上述式(7)表示的结构单元和上述式(8)表示的结构单元。
[化学式15]
R1SiX1 3 (9)
R7SiX2 3 (10)
式(9)中的R1表示含有聚合性基团的基团，具体与上述式(1)、(2)中的R1相同。式(9)中的X1表示烷氧基或卤原子。作为其烷氧基，可以列举例如：甲氧基、乙氧基、丙氧基、异丙氧基、丁氧基、异丁氧基等碳原子数1～4的烷氧基。作为X1的卤原子，可以列举例如：氟原子、氯原子、溴原子及碘原子。X1优选为烷氧基，更优选为甲氧基或乙氧基。在式(9)中，三个X1可以相互相同，也可以相互不同。
式(10)中的R7表示取代或未取代的芳基、取代或未取代的芳烷基、取代或未取代的环烷基、取代或未取代的烷基、或者取代或未取代的烯基，具体与上述式(7)、(8)中的R7相同。式(10)中的X2表示烷氧基或卤原子，具体与上述式(9)中的X1相同。
上述的含有聚合性基团的聚有机倍半硅氧烷的制造所使用的原料也可以进一步包含其它水解性硅烷化合物。作为这样的化合物，可以列举例如：除上述式(9)、(10)表示的两种化合物以外的水解性三官能硅烷化合物、会形成M单元的水解性单官能硅烷化合物、会形成D单元的水解性二官能硅烷化合物、以及会形成Q单元的水解性四官能硅烷化合物。
作为上述原料的水解性硅烷化合物的用量、组成可以根据作为制造目标物的含有聚合性基团的聚有机倍半硅氧烷的结构而适当调整。例如，上述式(9)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为55～100摩尔％，优选为65～100摩尔％。上述式(10)表示的化合物的用量相对于所使用的水解性硅烷化合物总量例如为0～70摩尔％。相对于所使用的水解性硅烷化合物总量，式(9)表示的化合物和式(10)表示的化合物的总用量例如为60～100摩尔％，优选为70～100摩尔％，更优选为80～100摩尔％。
在上述的含有聚合性基团的聚有机倍半硅氧烷的制造中使用两种以上水解性硅烷化合物的情况下，各种水解性硅烷化合物的水解及缩合反应可以同时进行，也可以依次进行。
上述的水解及缩合反应优选在一种或两种以上的溶剂的存在下进行。作为优选的溶剂，可以列举例如：乙醚、二甲氧基乙烷、四氢呋喃、二烷等醚、以及丙酮、甲乙酮、甲基异丁基酮等酮。溶剂的用量可以在相对于每100质量份水解性硅烷化合物例如为2000质量份以下的范围内根据反应时间等而适当调整。
上述的水解及缩合反应优选在一种或两种以上的催化剂及水的存在下进行。催化剂可以为酸催化剂，也可以为碱催化剂。催化剂的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.002～0.2摩尔的范围内适当调整。水的用量可以在相对于每1摩尔水解性硅烷化合物例如为0.5～20摩尔的范围内适当调整。
上述水解性硅烷化合物的水解及缩合反应可以通过一步进行，也可以分为两步以上进行。在制造上述摩尔比的值(T3体/T2体)为5以上的含有聚合性基团的聚有机倍半硅氧烷的情况下，例如，第1步的水解及缩合反应的反应温度例如为40～100℃，优选为45～80℃。第1步的水解及缩合反应的反应时间例如为0.1～10小时，优选为1.5～8小时。第2步的水解及缩合反应的反应温度优选为5～200℃，更优选为30～100℃。通过将反应温度控制为上述范围，存在能够将上述摩尔比的值(T3体/T2体)及上述数均分子量更有效地控制为期望范围的倾向。另外，第2步的水解及缩合反应的反应时间没有特别限定，优选为0.5～1000小时，更优选为1～500小时。另外，上述的水解及缩合反应可以在常压下、加压下、或减压下进行。上述的水解及缩合反应优选在氮、氩等不活泼气体的气体氛围中进行。
通过以上的水解性硅烷化合物的水解及缩合反应，可得到上述的含有聚合性基团的聚有机倍半硅氧烷。在反应结束后，优选为了抑制聚合性基团开环而进行催化剂的中和。对于这样得到的含有聚合性基团的聚有机倍半硅氧烷，可根据需要进行纯化。
用于形成粘接剂层4的粘接剂中除了例如如上所述制造的含有聚合性基团的聚有机倍半硅氧烷以外，优选还包含至少一种固化催化剂。
在用于形成粘接剂层4的粘接剂包含含有环氧基的聚有机倍半硅氧烷的情况下，作为固化催化剂，可以举出例如热阳离子聚合引发剂。在该粘接剂包含含有(甲基)丙烯酰氧基的聚有机倍半硅氧烷时，作为固化催化剂，可以举出例如热自由基聚合引发剂。该粘接剂中的固化催化剂的含量相对于每100质量份含有聚合性基团的聚有机倍半硅氧烷优选为0.1～3.0质量份。
作为上述的热阳离子聚合引发剂，可以列举例如：芳基锍盐、铝螯合物、三氟化硼胺络合物等类型的热阳离子聚合引发剂。作为芳基锍盐，可以举出例如六氟锑酸盐。作为铝螯合物，可以列举例如：乙酰乙酸乙基铝二异丙酯、以及三(乙基乙酰乙酸基)铝。作为三氟化硼胺络合物，可以列举例如：三氟化硼单乙胺络合物、三氟化硼咪唑络合物、以及三氟化硼哌啶络合物。
作为上述的热自由基聚合引发剂，可以举出例如偶氮化合物、过氧化物等类型的热自由基聚合引发剂。作为偶氮化合物，可以列举例如：2,2’-偶氮二异丁腈、2,2’-偶氮双(2,4-二甲基戊腈)、2,2’-偶氮双(4-甲氧基-2,4-二甲基戊腈)、2,2’-偶氮双(2-甲基丙酸)二甲酯、2,2’-偶氮双(异丁酸)二甲酯、2,2’-偶氮双(2-甲基丙酸)二乙酯、以及2,2’-偶氮双(2-甲基丙酸)二丁酯。作为过氧化物，可以列举例如：过氧化苯甲酰、过氧化2-乙基己酸叔丁酯、2,5-二甲基-2,5-二(2-乙基乙酰基)过氧化己烷、过氧化苯甲酸叔丁酯、过氧化叔丁基、过氧化氢异丙苯、过氧化二异丙苯、过氧化二叔丁基、2,5-二甲基-2,5-二丁基过氧化己烷、2,4-二氯过氧化苯甲酰、1,4-二(2-叔丁基过氧化异丙基)苯、1,1-双(叔丁基过氧化)-3,3,5-三甲基环己烷、过氧化甲乙酮、以及1,1,3,3-四甲基丁基过氧化-2-乙基己酸酯。
用于形成粘接剂层4的粘接剂中除了上述的含有聚合性基团的聚有机倍半硅氧烷以外，还可以包含一种或两种以上的其它固化性化合物。作为该固化性化合物，可以列举例如：除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物、含有(甲基)丙烯酰氧基的化合物、含有乙烯基的化合物、氧杂环丁烷化合物、以及乙烯基醚化合物。
作为除上述含有聚合性基团的聚有机倍半硅氧烷以外的环氧化合物，可以列举例如：脂环式环氧化合物(脂环式环氧树脂)、芳香族环氧化合物(芳香族环氧树脂)、以及脂肪族环氧化合物(脂肪族环氧树脂)。作为脂环式环氧化合物，可以列举例如：3,4,3’,4’-二环氧联环己烷、2,2-双(3,4-环氧环己基)丙烷、1,2-双(3,4-环氧环己基)乙烷、2,3-双(3,4-环氧环己基)环氧乙烷、双(3,4-环氧环己基甲基)醚、以及2,2-双(羟甲基)-1-丁醇的1,2-环氧-4-(2-环氧乙烷基)环己烷加成物(例如，株式会社大赛璐制的“EHPE3150”)。
作为上述芳香族环氧化合物，可以列举例如：表双(Epi-Bis)型缩水甘油醚型环氧树脂、酚醛清漆/烷基型缩水甘油醚型环氧树脂。
作为上述脂肪族环氧化合物，可以列举例如：不具有环状结构的q元醇(q为自然数)的缩水甘油醚、一元羧酸或多元羧酸的缩水甘油酯、以及具有双键的油脂的环氧化物。作为具有双键的油脂的环氧化物，可以列举例如：环氧化亚麻籽油、环氧化大豆油、以及环氧化蓖麻油。
作为上述的含有(甲基)丙烯酰氧基的化合物，可以列举例如：三羟甲基丙烷三(甲基)丙烯酸酯、二(三羟甲基丙烷)四(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、季戊四醇四(甲基)丙烯酸酯、二季戊四醇五(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、甘油三(甲基)丙烯酸酯、三(2-羟乙基)异氰脲酸酯三(甲基)丙烯酸酯、乙二醇二(甲基)丙烯酸酯、1,3-丁二醇二(甲基)丙烯酸酯、1,4-丁二醇二(甲基)丙烯酸酯、1,6-己二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、二乙二醇二(甲基)丙烯酸酯、三乙二醇二(甲基)丙烯酸酯、二丙二醇二(甲基)丙烯酸酯、双(2-羟乙基)异氰脲酸酯二(甲基)丙烯酸酯、二丙烯酸二环戊酯、环氧丙烯酸酯、氨基甲酸酯丙烯酸酯、不饱和聚酯、聚酯丙烯酸酯、聚醚丙烯酸酯、丙烯酸乙烯酯、硅氧烷丙烯酸酯、以及聚甲基丙烯酸苯乙烯基乙酯。另外，作为上述的含有(甲基)丙烯酰氧基的化合物，还可以列举：Nagase ChemteX株式会社制“DA-141”、东亚合成株式会社制“Aronix M-211B”及“Aronix M-208”、以及新中村化学株式会社制“NKEster”、“ABE-300”、“A-BPE-4”、“A-BPE-10”、“A-BP E-20”、“A-BPE-30”、“BPE-100”、“BPE-200”、“BPE-500”、“BPE-900”、“BPE-1300N”。
作为上述的含有乙烯基的化合物，可以举出例如：苯乙烯及二乙烯基苯。
作为上述的氧杂环丁烷化合物，可以列举例如：3,3-双(乙烯基氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-(2-乙基己氧基甲基)氧杂环丁烷、3-乙基-3-(羟甲基)氧杂环丁烷、3-乙基-3-[(苯氧基)甲基]氧杂环丁烷、3-乙基-3-(己氧基甲基)氧杂环丁烷、3-乙基-3-(氯甲基)氧杂环丁烷、以及3,3-双(氯甲基)氧杂环丁烷。
作为上述的乙烯基醚化合物，可以列举例如：2-羟基乙基乙烯基醚、3-羟基丙基乙烯基醚、2-羟基丙基乙烯基醚、2-羟基异丙基乙烯基醚、4-羟基丁基乙烯基醚、3-羟基丁基乙烯基醚、2-羟基丁基乙烯基醚、3-羟基异丁基乙烯基醚、2-羟基异丁基乙烯基醚、1-甲基-3-羟基丙基乙烯基醚、1-甲基-2-羟基丙基乙烯基醚、1-羟基甲基丙基乙烯基醚、4-羟基环己基乙烯基醚、1,6-己二醇单乙烯基醚、1,6-己二醇二乙烯基醚、1,8-辛二醇二乙烯基醚、对二甲苯二醇单乙烯基醚、对二甲苯二醇二乙烯基醚、间二甲苯二醇单乙烯基醚、间二甲苯二醇二乙烯基醚、邻二甲苯二醇单乙烯基醚、邻二甲苯二醇二乙烯基醚、二乙二醇单乙烯基醚、二乙二醇二乙烯基醚、三乙二醇单乙烯基醚、以及三乙二醇二乙烯基醚。
对于用于形成粘接剂层4的粘接剂而言，从调整其涂敷性等方面考虑，优选包含溶剂。作为溶剂，可以列举例如：丙二醇单甲醚乙酸酯、甲乙酮、甲基异丁基酮、环己酮、甲苯、二甲苯、乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸甲氧基丙酯、乙二醇单甲醚乙酸酯、甲醇、乙醇、异丙醇、1-丁醇、1-甲氧基-2-丙醇、3-甲氧基丁醇、乙氧基乙醇、二异丙基醚、乙二醇二甲基醚、以及四氢呋喃。
用于形成粘接剂层4的粘接剂可以进一步包含硅烷偶联剂、消泡剂、抗氧化剂、防粘连剂、流平剂、表面活性剂、增量剂、防锈剂、抗静电剂、增塑剂等各种添加剂。
关于用于形成粘接剂层4的粘接剂的耐热性，该粘接剂的热分解温度优选为200℃以上，更优选为260℃以上，更优选为300℃以上。热分解温度是指，在通过使用差热-热重同时测定装置进行的热重分析而得到的曲线中、即在表示作为分析对象的试样在给定升温范围内的热重量的温度依赖性的曲线中，在升温过程初期没有重量减少或以一定比例稍有减少的部分的切线与在升温过程初期之后的升温过程中期发生了明显重量减少的部分内的拐点处的切线的交点所显示的温度。作为差热-热重同时测定装置，可以使用例如SeikoInstruments株式会社制的商品名“TG-DTA6300”。
在本半导体装置制造方法的接合工序中，经由用于形成如上所述的粘接剂层4的粘接剂，将晶片3的主面3a侧与加强晶片1R中的薄化晶片1T的背面1b侧接合。
具体而言，首先，通过旋涂在接合对象面(晶片3主面3a、薄化晶片1T的背面1b)中的一者或两者涂布粘接剂而形成粘接剂层4。图3(a)示例性地示出了用于形成粘接剂层4的粘接剂被涂布于晶片3的主面3a的情况。另外，也可以在涂布粘接剂之前对接合对象面中的一者或两者实施硅烷偶联剂处理。接着，通过加热使粘接剂干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。接着，经由用于形成粘接剂层4的粘接剂贴合接合对象面。在该贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃，优选为室温以上且80℃以下的范围。然后，在接合对象面间通过加热使粘接剂固化。用于固化的加热温度例如为30～200℃，优选为50～190℃。用于固化的加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。用于形成粘接剂层4的粘接剂固化后的粘接剂层的厚度例如为0.5～4.5μm。在本工序中以较低温使粘接剂固化而实现粘接剂接合的以上的构成适于在贴合时抑制夹在晶片间的粘接剂的尺寸变化，并且适于抑制对作为被粘附物的晶片内的元件造成损伤。
在本半导体装置制造方法中，接下来，如图4(a)及图4(b)所示，将加强晶片1R中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除(移除工序)。移除工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。该软化处理中的临时粘接剂层加热温度优选为170℃以上，且例如为250℃以下，优选为240℃以下，更优选为230℃以下。在本工序中，例如在这样的软化处理之后，使支撑基板S相对于薄化晶片1T滑动，从而进行支撑基板S的分离或移除。在移除加强晶片1R之后在薄化晶片1上残留有临时粘接剂的情况下，将该临时粘接剂除去。该除去操作中可以使用对临时粘接剂显示出易溶解性的一种或两种以上溶剂。作为这样的溶剂，可以列举例如：环己酮、丙二醇单甲醚、丙二醇单甲醚乙酸酯、丙酮、乙酸乙酯、乙酸丁酯、以及甲基异丁基酮。在上述的加强晶片1R中的薄化晶片1T的主面1a侧不具有包含绝缘膜、布线图案的布线结构的情况下，在本工序之后，在薄化晶片1T的主面1a侧上形成布线结构。后述的移除工序之后也是同样的。
在本实施方式的半导体装置制造方法中，除上述的加强晶片1R以外另外追加准备给定数量的加强晶片1R(如图1(a)所示)。如上所述，加强晶片1R具有层叠结构，所述层叠结构包含具有主面1a及背面1b的晶片1、支撑基板S、以及它们之间的临时粘接剂层2。临时粘接剂层2由上述的临时粘接剂形成。然后，对于各加强晶片1R，如图1(b)所示地将晶片1进行薄化。具体而言，在各加强晶片1R中，对于处于被支撑基板S支撑的状态的晶片1，使用研磨装置从其背面1b侧进行磨削加工，由此将晶片1薄化至给定的厚度，形成薄化晶片1T。薄化晶片1T的厚度例如为1～20μm。
接下来，如图5(a)及图5(b)所示，经由上述的用于形成粘接剂层4的粘接剂将作为基础晶片的晶片3上层叠的薄化晶片1T的主面1a侧与追加的加强晶片1R中的薄化晶片1T的背面1b侧进行接合(追加的接合工序)。
具体而言，首先，通过例如旋涂在接合对象面(一个薄化晶片1T的主面1a、另一个薄化晶片1T的背面1b)中的一者或两者涂布用于形成粘接剂层4的粘接剂，形成粘接剂层4。图5(a)示例性地示出了在一个薄化晶片1T的主面1a涂布用于形成粘接剂层4的粘接剂的情况。另外，也可以在涂布粘接剂之前对接合对象面中的一者或两者实施硅烷偶联剂处理。接着，通过加热使粘接剂干燥而凝固。此时的加热温度例如为50～150℃，加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。接着，经由粘接剂使接合对象面贴合。在该贴合中，加压力例如为300～5000g/cm2，温度例如为30～200℃，优选为室温以上且80℃以下的范围。然后，在接合对象面间通过加热使粘接剂固化。用于固化的加热温度例如为30～200℃，优选为50～190℃，用于固化的加热时间例如为5～120分钟。加热温度可以是恒定的，也可以阶段性变化。固化后的粘接剂层4的厚度例如为0.5～4.5μm。在本工序中以较低温使用于形成粘接剂层4的粘接剂固化而实现粘接剂接合的上述构成适于在贴合时抑制夹在晶片间的粘接剂的尺寸变化，并且适于抑制对作为被粘附物的晶片内的元件造成损伤。
在本半导体装置制造方法中，接下来，如图6(a)及图6(b)所示，将进一步层叠的加强晶片1R中的支撑基板S与薄化晶片1T之间的临时粘接剂层2所形成的临时粘接状态解除，进行支撑基板S的移除(追加的接合工序后的移除工序)。本工序优选包括软化处理，所述软化处理在比临时粘接剂层2中的上述的聚合物、即多元乙烯基醚化合物(A)与化合物(B)的聚合物的软化点(T3)高的温度下使临时粘接剂层2软化。该软化处理中的临时粘接剂层加热温度优选为170℃以上，并且例如为250℃以下，优选为240℃以下，更优选为230℃以下。在本工序中，例如，在这样的软化处理之后，使支撑基板S相对于薄化晶片1T滑动，从而进行支撑基板S的分离或移除。在移除加强晶片1R之后在薄化晶片1T上残留有临时粘接剂的情况下，将该临时粘接剂除去。
在本半导体装置制造方法中，通过重复进行包括针对所准备的各追加的加强晶片1R将加强晶片1R的晶片1进行薄化的薄化工序(图1)、上述追加的接合工序(图5)、以及随后的移除工序(图6)的一系列过程，可依次层叠多个薄化晶片1T，形成贯通电极5。图7中作为一例而示出了具有5个薄化晶片1T被多级地配置在晶片3上而形成了贯通电极5的构成的晶片层叠体Y。这样的形成贯通电极5的构成在所制造的半导体装置中实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，而且在抑制电力消耗的方面是适合的。
在本半导体装置制造方法中，接着，如图8所示，在由薄化晶片1T和粘接剂层4构成的晶片层叠体Y中，通过蚀刻处理而形成作为通孔的孔H(孔形成工序)。该孔形成工序相当于如下工序：通过经由将晶片层叠体中的晶片的主面侧的一部分遮蔽的掩模图案从晶片进行蚀刻处理，形成贯穿该晶片及粘接剂层而到达晶片3中的主面3a的布线图案的孔H。布线图案(省略图示)中面对孔H的部分成为孔H的底面。具体而言，孔形成工序首先在绝缘膜(省略图示)上形成作为蚀刻掩模的抗蚀图案。该抗蚀图案在与晶片层叠体中的孔形成部位相对应的部位具有用于形成孔的开口部。接着，在晶片层叠体中，通过经由作为蚀刻掩模的该抗蚀图案从薄化晶片1T侧进行蚀刻处理，从而形成贯穿薄化晶片1T及粘接剂层4而到达晶片3中的布线图案(省略图示)的孔。在该蚀刻处理中，可进行反应性离子蚀刻。在对薄化晶片1T进行的蚀刻处理中，优选进行基于Bosch工艺的反应性离子蚀刻。作为该蚀刻处理中的蚀刻气体，例如可以使用SiF6与Ar的混合气体。在对粘接剂层4进行的蚀刻处理中，优选进行反应性离子蚀刻。作为该蚀刻处理中的蚀刻气体，例如可以使用CF4、O2及Ar的混合气体。该蚀刻气体中的CF4、O2及Ar的体积比例如为100:400:200。对粘接剂层4进行的蚀刻处理例如如在气压100mTorr及高频电源功率2000W的条件下进行，蚀刻处理时的粘接剂层4的蚀刻速度例如为1～2μm/min。
接着，如图9所示地形成贯通电极5(电极形成工序)。贯通电极5用于在晶片层叠体Y中将在不同晶片上形成的半导体元件间电连接，在本实施方式中，从晶片层叠体中位于层叠方向的一端的薄化晶片1T的元件形成面1a至位于另一端的晶片3的元件形成面3a，贯穿着该晶片层叠体内而延伸。在本工序中，例如可以经过如下过程来形成贯通电极5：形成贯穿全部薄化晶片1T和粘接剂层4的开口部；在该开口部的内壁面形成绝缘膜(省略图示)；在绝缘膜表面形成阻隔层(省略图示)；在阻隔层表面形成电镀用籽晶层(省略图示)；以及，利用电镀法在开口部内填充铜等导电材料等。作为开口部的形成方法，可以举出例如反应性离子蚀刻。另外，在形成贯通电极5时，也可以采用例如日本特开2016-4835号公报中记载的方法。通过所形成的贯通电极5，具体而言，使在各薄化晶片1T的主面1a一侧形成的布线结构(省略图示)及在晶片3的元件形成面3a一侧形成的布线结构(省略图示)相互电连接。根据这样的贯通电极5，在制造的半导体装置中，可以将半导体元件间以短距离适当地电连接。因此，形成这样的贯通电极5的构成在所制造的半导体装置中实现效率良好的数字信号处理的方面是适合的，在抑制高频信号的衰减的方面是适合的，另外，在抑制电力消耗的方面是适合的。
在本半导体装置制造方法中，接着，可以如图10所示地对作为基础晶片的晶片3(第1晶片)进行薄化。在本工序中，例如，通过对晶片3的背面3b侧进行磨削加工而将晶片3薄化至给定的厚度。薄化后的晶片3的厚度例如为5～400μm。这样的构成适于实现所制造的半导体装置的薄型化。
然后，可以在最后层叠的薄化晶片1T的主面1a上形成绝缘膜(省略图示)，接着在该绝缘膜上形成外部连接用凸块(省略图示)。或者，也可以贯穿着薄化后的晶片3而形成与晶片3的主面3a侧的布线结构(省略图示)电连接的贯通电极(省略图示)，并在晶片3的背面3b侧形成与该贯通电极电连接的外部连接用凸块(省略图示)。
如上所述地，可以制造具有半导体元件在其厚度方向上集成而成的立体结构的半导体装置。该半导体装置可以通过切割而单片化。
本方法中的粘接剂层4的厚度为0.5～4.5μm，优选为1.0～4.0μm，更优选为1.5～3.5μm，更优选为2.0～3.0μm。这样的构成适于实现在本方法中形成的导电部或贯通电极的缩短，因此适于减小经由该贯通电极而电连接的半导体元件间的导电通路整体或布线整体的电阻。另外，粘接剂层4适于在这样薄的程度下也充分发挥出晶片接合强度。
本方法中的薄化晶片1T的厚度为1～20μm，优选为0.5～18μm，更优选为1～15μm。这样的构成适于实现在本方法中形成的导电部或贯通电极的缩短，因此适于减小经由该贯通电极而电连接的半导体元件间的导电通路整体或布线整体的电阻，而且适于实现电阻值的偏差的抑制。
另外，晶片、粘接剂层4如上所述地较薄时有助于通过本方法制造的半导体装置的小型化、高密度化。
此外，越是粘接剂层4薄、蚀刻处理中的蚀刻速度快，则在经过参照图8而在上述说明了的孔形成工序、随后的工序后的各阶段中，越易于减少孔内的蚀刻残渣。孔内的蚀刻残渣的减少有助于实现上述的接触电阻的降低及电阻值的偏差的抑制。
另外，越是粘接剂层4薄、蚀刻处理中的蚀刻速度快，则在经过参照图8而在上述说明了的孔形成工序中，越易于抑制在粘接剂层4的孔露出面发生侧向侵蚀(undercut)、侧面蚀刻，越易于按照适当形状的孔而形成导电部。这样的构成有助于抑制所谓的导电部的漏电流的形成。
如上所述，本半导体装置制造方法包括利用粘接剂使晶片间接合的接合工序(图3、图5)，所述粘接剂用于形成包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂层4。含有聚合性基团的聚有机倍半硅氧烷适于实现例如30～200℃左右的较低的聚合温度或固化温度，并且适于在固化后实现高耐热性。因此，包含含有聚合性基团的聚有机倍半硅氧烷的粘接剂所形成的晶片间的粘接剂接合适于在晶片间形成的粘接剂层中实现高耐热性的同时，实现用于形成粘接剂层的固化温度的降低从而抑制对作为被粘附物的晶片1内的元件造成的损伤。
在本半导体装置制造方法中，如上所述地经由临时粘接剂层2而被贴合于支撑基板S的晶片1(加强晶片1R的晶片1)经过薄化后，被接合于晶片3，然后进行支撑基板S从该薄化晶片1T的移除。然后，用于形成临时粘接剂层2的临时粘接剂如上所述地含有：多元乙烯基醚化合物、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与多元乙烯基醚化合物形成聚合物的化合物、以及热塑性树脂。这样构成的临时粘接剂以在支撑基板S与晶片1之间固化形成的临时粘接剂层2的形态，适于在确保能够耐受在对该晶片1的薄化工序中的磨削等的高粘接力的同时，实现例如130～250℃左右的较高的软化温度。
供于接合工序(图3、图5)的加强晶片1R内的上述临时粘接剂层2如上所述地适于实现较高的软化温度、且该工序中使用的用于形成粘接剂层4的粘接剂如上所述地适于实现较低的固化温度和固化后的高耐热性的本实施方式中的复合性的构成适于兼顾各接合工序的实施和随后的移除工序的实施。即，该复合性的构成适于在较低温的条件下实施接合工序，从而在保持加强晶片1R中的支撑基板S与薄化晶片1T的临时粘接状态的同时，实现上段晶片(薄化晶片1T)相对于下段晶片(晶片3或薄化晶片1T)的良好的粘接剂接合，并且，适于在较高温的条件下实施随后的移除工序，从而在保持晶片间的粘接剂接合的同时，使临时粘接剂层2软化而实施支撑基板S从薄化晶片1T的移除。从薄化晶片1T移除支撑基板S时，经过临时粘接剂层2的软化而解除由该临时粘接剂层2所形成的临时粘接状态的构成适于避免或抑制对该薄化晶片1T局部性地作用强应力从而避免该薄化晶片1T的破损。
如上所述，本半导体装置制造方法适于在所制造的半导体装置中在多层化的半导体元件间实现低布线电阻。这样的本半导体装置制造方法在所制造的半导体装置中在抑制以低电力消耗进行高速信号传送的方面是适合的，而且在抑制高频信号的衰减的方面是适合的。
实施例
如下所述地，在给定的晶片层叠体(1)中形成了总数71的贯通电极。
[实施例1]
〈晶片层叠体(1)的制作〉
首先，准备了在表面具有再布线层的第1硅晶片(直径300mm)、以及第2硅晶片(直径300mm)。第1硅晶片的再布线层包含具有露出于再布线层外的区域的Cu布线图案。接着，使用后述的粘接剂组合物(A)将第1硅晶片的再布线侧与第2硅晶片接合。具体而言，首先，对第1硅晶片与第2硅晶片的贴合面实施了硅烷偶联剂处理。对于硅烷偶联剂处理而言，通过利用旋涂对第1硅晶片和第2硅晶片的贴合面涂布硅烷偶联剂(商品名“KBE403”，信越化学工业株式会社制)、以及随后的120℃下的5分钟加热而进行。接着，通过旋涂在第1硅晶片的硅烷偶联剂处理面涂布后述的粘接剂组合物(A)而形成了粘接剂组合物层，然后，对于该组合物层进行80℃下的4分钟加热和随后的100℃下的2分钟加热，使其干燥。由此，在作为第1硅晶片的贴合面的再布线侧上形成了厚度2.5μm的粘接剂层。接着，隔着形成在一个晶片上的粘接剂组合物层对两个晶片进行加压并使它们贴合后，通过对粘接剂组合物层进行加热而使其固化。在贴合中，加压力例如为1000g/cm2，温度为50℃。在固化时，首先在135℃下进行30分钟的加热，然后在170℃下进行30分钟的加热。将晶片间接合的粘接剂层的厚度为2.5μm。如上所述地，制作了具有包含第1硅晶片及第2硅晶片和将它们接合在一起的粘接剂层(厚度2.5μm)的层叠结构的晶片层叠体(1)。
〈针对晶片层叠体(1)的工艺〉
使用研磨装置(商品名“DGP8761HC”，DISCO公司制)对晶片层叠体(1)中的第2硅晶片进行磨削加工，将第2硅晶片薄化至10μm的厚度。接着，通过CVD法在第2硅晶片的被磨削面上形成了氧化硅膜(绝缘膜)。接着，在该绝缘膜形成了给定的图案形状的凹部。凹部是通过对该绝缘材料膜进行蚀刻处理而形成的，所述蚀刻处理是利用平版印刷技术在绝缘膜上形成了给定的抗蚀图案后，利用该抗蚀图案作为蚀刻掩模而进行的。
接下来，在从绝缘膜上除去抗蚀图案之后，形成了孔(通孔)。具体而言，首先，在绝缘膜上形成了作为蚀刻掩模的抗蚀图案。该抗蚀图案在与孔形成部位相对应的部位具有用于形成孔的开口部。接着，通过经由作为蚀刻掩模的该抗蚀图案从第2硅晶片侧进行蚀刻处理，形成了贯穿第2硅晶片(厚度10μm)及粘接剂层(厚度2.5μm)而到达第1硅晶片中的布线图案的孔。在该蚀刻处理中，首先，进行对第2硅晶片的第1蚀刻处理，然后进行了对粘接剂层的第2蚀刻处理。在第1蚀刻处理中，使用蚀刻装置(商品名“Silivia”，AppliedMaterials公司制)进行基于Bosch工艺的反应性离子蚀刻，使用了SiF6与Ar的混合气体作为蚀刻气体。在第2蚀刻处理中，使用蚀刻装置(商品名“e-MAX”，Applied Materials公司制)在气压100mTorr及高频电源功率2000W的条件下进行反应性离子蚀刻，使用了CF4、O2及Ar的混合气体作为蚀刻气体。该蚀刻气体中的CF4、O2及Ar的体积比例如为100:400:200。
接着，通过CVD法在孔的内面保形地形成了氧化硅膜。然后，将该氧化硅膜中的孔底面上的部分蚀刻除去。在用于其的蚀刻处理中，使用蚀刻装置(商品名“e-MAX”，AppliedMaterials公司制)进行反应性离子蚀刻，并使用了CHF3、CF4及Ar的混合气体作为蚀刻气体。
接下来，进行氧等离子体清洗处理，然后在硫酸清洗处理之后进行了氩溅射清洗处理。在氧等离子体清洗处理中，使用等离子体装置(商品名“e-MAX”，Applied Materials公司制)，并使用氧气，将温度条件设为120℃，将等离子体灰化(清洗处理)时间设为15秒钟。在硫酸清洗处理中，使用清洗装置(商品名“GPTC-1”)，利用2质量％硫酸，并将清洗处理时间设为43秒钟。在氩溅射清洗处理中，使用溅射装置(商品名“Producer”，AppliedMaterials公司制)，并将Ar溅射(清洗处理)时间设为3分钟。
接着，通过CVD法在经过清洗处理后的孔的壁面保形地形成Ta阻隔层(厚度80nm)，然后，通过溅射成膜法保形地形成了电镀用的Cu籽晶层(厚度1μm)。接下来，通过电镀法在孔内和第2硅晶片上的绝缘膜具有的凹部内全部沉积了Cu。接着，通过CMP法除去了第2硅晶片上的Cu过量沉积的部分。
通过以上的工艺，在晶片层叠体(1)上形成贯通电极，而且在晶片层叠体(1)的第2硅晶片上的绝缘膜的凹部内形成了布线图案。
[实施例2]
如下所述地，在给定的晶片层叠体(2)中形成了总数为71的贯通电极。
〈晶片层叠体(2)的制作〉
首先，准备了在表面具有再布线层的第1硅晶片(直径300mm)、以及加强第2硅晶片(直径300mm)。第1硅晶片的再布线层包含具有露出于再布线层外的区域的Cu布线图案。
加强第2硅晶片如下所述地制作。首先，通过旋涂在作为支撑基板的硅基板(直径300mm，厚度775μm)上涂布用于形成临时粘接剂层的粘接剂组合物，形成临时粘接剂组合物层，进行200℃下的2分钟加热和随后的230℃下的4分钟加热，使该组合物层干燥而凝固，形成了临时粘接剂层。用于形成临时粘接剂层的粘接剂组合物是将以下成分混合而制备得到的：二乙二醇二乙烯基醚0.24质量份、对羟基苯乙烯/苯乙烯共聚物(商品名“MARUKALYNCUR CST-50”，对羟基苯乙烯与苯乙烯的摩尔比为50:50，重均分子量为4400，软化点为150℃，丸善石油化学株式会社制)5.4质量份、聚乙烯醇缩丁醛树脂(商品名“S-LEC KS-1”，分子量为2.7×104、软化点为200℃的热塑性树脂，积水化学工业株式会社制)1.8质量份、聚己内酯(商品名“Placcel H1P”，重均分子量为10000、软化点为100℃的热塑性树脂，株式会社大赛璐制)1.8质量份、作为聚合促进剂的反式肉桂酸(pKa为4.44，和光纯药工业株式会社制)0.18质量份、作为表面活性剂的氟类低聚物(商品名“F-554”，DIC株式会社制)0.045质量份、以及作为溶剂的环己酮22质量份。接着，将硅基板和第2硅晶片(直径300mm，厚度775μm)经由临时粘接剂层进行接合。具体而言，在温度150℃及加压力3000g/cm2的条件下对硅基板和第2硅晶片加压并使它们经由临时粘接剂层而贴合，然后通过230℃下的5分钟加热将硅基板和第2硅晶片经由临时粘接剂层进行接合。接着，使用研磨装置(DISCO公司制)对处于被硅基板支撑的状态的第2硅晶片进行磨削加工，由此将第2硅晶片薄化至厚度10μm。上述的加强第2硅晶片是这样地制作得到的。
接下来，使用后述的粘接剂组合物(A)将第1硅晶片的再布线侧与加强第2硅晶片接合。具体而言，首先，对第1硅晶片与加强第2硅晶片的贴合面实施了硅烷偶联剂处理。对于硅烷偶联剂处理而言，通过利用旋涂对第1硅晶片与加强第2硅晶片的贴合面涂布硅烷偶联剂(商品名“KBE403”，信越化学工业株式会社制)、以及随后的120℃下的5分钟加热而进行。接着，通过旋涂在第1硅晶片的硅烷偶联剂处理面涂布粘接剂组合物(A)而形成了粘接剂组合物层，然后，对于具有该组合物层的第1硅晶片，在80℃下进行4分钟的加热，接着在100℃下进行2分钟的加热。由此，使粘接剂组合物层干燥，在第1硅晶片的第1面上形成了厚度2.5μm的粘接剂层。接着，经由第1硅晶片上的粘接剂层对带有该粘接剂层的第1硅晶片和实施了上述的加强晶片的硅烷偶联剂处理后的薄化晶片进行加压并使它们贴合后，在135℃下进行30分钟的加热，然后在170℃下进行30分钟的加热，由此使该粘接剂层固化而进行接合。贴合在温度50℃及加压力3000g/cm2的条件下进行。
接下来，将作为支撑基板的硅基板与薄化后的第2硅晶片之间的临时粘接剂层所形成的临时粘接状态解除，从第2硅晶片移除了作为支撑基板的硅基板。具体而言，在经过235℃下的5分钟的加热处理后，以1mm/秒的相对速度使硅基板相对于第2硅晶片滑动，将硅基板从第2硅晶片或包含其的晶片层叠体移除。然后，使用丙二醇单甲醚将薄化第2硅晶片上的临时粘接剂残渣清洗除去。如上所述地制作了具有层叠结构的晶片层叠体(2)，所述层叠结构包含第1硅晶片及第2硅晶片和将它们接合在一起的粘接剂层(厚度2.5μm)。
〈针对晶片层叠体(2)的工艺〉
使用了晶片层叠体(2)来代替将晶片层叠体(1)中的第2硅晶片薄化至厚度10μm而得到的晶片层叠体，除此以外，与针对晶片层叠体(1)的工艺同样地在晶片层叠体(2)中形成贯通电极，而且在晶片层叠体(2)的第2硅晶片上的绝缘膜的凹部内形成了布线图案。
〈粘接剂组合物(A)的制作〉
将如后所述得到的含有环氧基的聚有机倍半硅氧烷100质量份、丙二醇单甲醚乙酸酯115质量份、锑系锍盐(商品名“SI-150L”，三新化学工业株式会社制)0.45质量份(以固体成分计)、(4-羟基苯基)二甲基锍甲基亚硫酸盐(商品名“SAN-AID SI助剂”，三新化学工业株式会社制)0.05质量份混合，得到了粘接剂组合物(A)。
〈聚有机倍半硅氧烷的合成〉
在具备回流冷凝器、氮气导入管、搅拌装置及温度计的300mL烧瓶内，一边导入氮气，一边将2-(3,4-环氧环己基)乙基三甲氧基硅烷161.5mmol(39.79g)、苯基三甲氧基硅烷9mmol(1.69g)、以及作为溶剂的丙酮165.9g混合并升温至50℃。接着，花费5分钟向该混合物中滴加5％碳酸钾水溶液4.7g(以碳酸钾计为1.7mmol)，接着花费20分钟滴加水1700mmol(30.6g)。在滴加操作期间，混合物没有发生显著的温度上升。在该滴加操作之后，一边向烧瓶内导入氮气，一边于50℃进行了4小时的缩聚反应。对缩聚反应后的反应溶液中的产物进行了分析，结果是数均分子量为1900，分子量分散度为1.5。然后，对于静置后冷却的反应溶液反复进行水洗、直至通过相分离而产生的下层液体(水相)达到中性为止，然后分取上层液体，在1mmHg及40℃的条件下从上层液中蒸馏除去溶剂、直到溶剂量达到25质量％，得到了无色透明的液态产物(含有环氧基的聚有机倍半硅氧烷)。
〈膜厚及蚀刻速度评价〉
在实施例1～2中，使用粘接剂组合物(A)制作的粘接剂组合物层的膜厚如下所述地进行了测定。
首先，通过旋涂将粘接剂组合物(A)涂布在硅晶片(直径300mm，厚度775μm)上，形成了粘接剂组合物层。供于1次旋涂而使用的粘接剂组合物(A)为20g，旋涂中的转速设为1200rpm。对于具有该组合物层的硅晶片，进行80℃下的4分钟加热，然后进行了100℃下的2分钟加热。由此，使粘接剂组合物层干燥，形成了粘接剂层。然后，对于基材上的粘接剂组合物层在135℃下进行30分钟的加热，接着在170℃下进行30分钟的加热，由此在基材上形成了固化后的涂膜。对于形成的涂膜，使用微细形状测定仪(商品名“Surf Corder ET4000A”，株式会社小坂研究所制)测定了厚度。实施例1及实施例2的上述晶片层叠体包含这样测得的厚度为2.5μm的固化涂膜作为将第1硅晶片与第2硅晶片接合的粘接剂层。
另外，使用蚀刻装置(商品名“e-MAX”，Applied Materials公司制)对该粘接剂层进行的上述反应性离子蚀刻，即使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体在气压100mTorr及高频电源功率2000W的条件下进行的干法蚀刻的蚀刻速度为1.41μm/min。
〈形状观察〉
针对实施例1～2的晶片层叠体(1)～(2)，对形成的总数71的贯通电极的形状进行了观察，结果是弓形的量为0.4μm。
〈电阻值测定〉
对于实施例1～2的晶片层叠体(1)～(2)，测定了形成的总数71的贯通电极的链电阻(雏菊链电阻，daisy chainresistance)的值。在上述的电阻值测定中，通过实施例1及实施例2的方法形成的贯通电极的99％的测定点的接触电阻为150Ω以下，电阻低且大幅抑制了偏差。
[比较例1]
〈晶片层叠体(3)的制作〉
在将第1硅晶片与第2硅晶片接合的粘接剂层中，使用了粘接剂组合物(B)来代替粘接剂组合物(A)，除此以外，与实施例1同样地制作了具有层叠结构的晶片层叠体(3)，所述层叠结构包含第1硅晶片及第2硅晶片和将它们接合在一起的粘接剂层(厚度5μm)。
〈针对晶片层叠体(3)的工艺〉
使用了晶片层叠体(3)来代替晶片层叠体(1)，除此以外，与针对晶片层叠体(1)的工艺同样地在晶片层叠体(3)中形成了贯通电极，而且在晶片层叠体(3)的第2硅晶片上的绝缘膜的凹部内形成了布线图案及贯通电极。
〈粘接剂组合物(B)的制作〉
将如上所述地得到的含有环氧基的聚有机倍半硅氧烷100质量份、丙二醇单甲醚乙酸酯50质量份、锑系锍盐(商品名“SI-150L”，三新化学工业株式会社制)0.45质量份(以固体成分计)、以及(4-羟基苯基)二甲基锍甲基亚硫酸盐(商品名“SAN-AID SI助剂”，三新化学工业株式会社制)0.05质量份混合，得到了粘接剂组合物(B)。
〈膜厚测定〉
在比较例1中，使用了粘接剂组合物(B)来代替粘接剂组合物(A)，除此以外，与实施例1～2同样地测定了粘接剂组合物层的膜厚。比较例1的晶片层叠体包含这样测得的厚度为5μm的固化涂膜作为将第1硅晶片与第2硅晶片接合的粘接剂层。
〈形状观察〉
针对比较例1的晶片层叠体(3)，对形成的总数71的贯通电极的形状进行了观察，结果是弓形的量为1μm以上。
〈电阻值测定〉
在比较例1中，使用了晶片层叠体(3)来代替实施例1及2的晶片层叠体(1)～(2)，除此以外，与实施例1及2同样地测定了所形成的总数71的贯通电极的链电阻(雏菊链电阻)的值。其结果是，与实施例1及2相比，电阻值的偏差变大。
将上述说明的本发明的变形附记如下。
[1]一种半导体装置制造方法，该方法包括：
准备工序，准备具有层叠结构的晶片层叠体，所述层叠结构至少包含具有包含布线图案的元件形成面的第1晶片、具有主面和与其相反的背面的厚度1～20μm的第2晶片、以及存在于上述第1晶片的上述元件形成面与上述第2晶片的上述背面之间的厚度0.5～4.5μm的粘接剂层；
孔形成工序，通过经由将上述晶片层叠体中的上述第2晶片的主面侧的一部分遮蔽的掩模图案从该第2晶单侧进行蚀刻处理，形成在上述晶片层叠体内延伸直至上述第1晶片的布线图案的孔；以及
电极形成工序，通过向上述孔内填充导电材料而形成贯通电极，
其中，
在使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体在气压100mTorr及高频电源功率2000W的条件下对上述粘接剂层进行的干法蚀刻中，蚀刻速度为1～2μm/min。
[2]根据上述[1]所述的半导体装置制造方法，其中，上述第2晶片的厚度为0.5～18μm(优选为1～15μm)。
[3]根据上述[1]或[2]所述的半导体装置制造方法，其中，上述蚀刻速度为1.1～1.9μm/min(优选为1.2～1.8μm/min、更优选为1.3～1.7μm/min)。
[4]根据上述[1]～[3]中任一项所述的半导体装置制造方法，其中，上述粘接剂层的厚度为1.0～4.0μm(优选为1.5～3.5μm、更优选为2.0～3.0μm)。
[5]根据上述[1]～[4]中任一项所述的半导体装置制造方法，其中，上述准备工序进一步包括：
加强晶片形成工序，形成具有层叠结构的加强晶片，所述层叠结构包含具有主面及与其相反的背面的第2晶片、支撑基板、以及上述第2晶片的主面侧与上述支撑基板之间的临时粘接剂层；
薄化工序，对上述加强晶片中的第2晶片从其背面侧进行磨削，将该第2晶片薄化；
接合工序，经由用于形成上述粘接剂层的粘接剂将上述第1晶片的上述元件形成面侧与经过上述薄化工序后的上述加强晶片的第2晶片的背面侧接合；以及
移除工序，将经过上述接合工序后的上述加强晶片中的上述支撑基板与上述第2晶片之间的上述临时粘接剂层所形成的临时粘接状态解除，进行上述支撑基板的移除。
[6]根据上述[5]所述的半导体装置制造方法，其中，上述准备工序进一步包括：
形成具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有主面及与其相反的背面的第2晶片、支撑基板、以及上述第2晶片的主面侧与上述支撑基板之间的临时粘接剂层；
追加的薄化工序，对各追加的加强晶片中的第2晶片从其背面侧进行磨削，将该第2晶片薄化；
至少一个追加的接合工序，经由用于形成上述粘接剂层的粘接剂将经过上述追加的薄化工序后的上述追加的加强晶片中的第2晶片的背面侧接合于上述第1晶片上的第2晶片的主面侧；以及
移除工序，将上述追加的加强晶片中的上述支撑基板与第2晶片之间的上述临时粘接剂层所形成的临时粘接状态解除，进行上述支撑基板的移除，该移除工序是对每个上述追加的接合工序进行的至少一个工序。
[7]根据上述[6]所述的半导体装置制造方法，其中，
上述孔形成工序及上述电极形成工序在每次层叠第2晶片时对该第2晶片和其下方的粘接剂层进行。
[8]根据上述[6]所述的半导体装置制造方法，其中，
在层叠结构中包含第1晶片和多个第2晶片的晶片层叠体中，一次性地进行上述孔形成工序及上述电极形成工序。
[9]根据上述[5]～[8]中任一项所述的半导体装置制造方法，其中，
用于形成上述临时粘接剂层的临时粘接剂含有多元乙烯基醚化合物(A)、具有两个以上能够与其乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与上述多元乙烯基醚化合物形成聚合物的化合物(A)、以及热塑性树脂(C)。
[10]根据上述[9]所述的半导体装置制造方法，其中，
上述接合工序包括在低于上述聚合物的软化点的温度下使上述粘接剂固化的固化处理，
上述移除工序包括在高于上述聚合物的软化点的温度下使上述临时粘接剂层软化的软化处理。
[11]根据上述[9]或[10]所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物(A)为以下述的式(a)表示的化合物。
[化学式16]
[式(a)中，Z1表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除n1个氢原子而得到的基团。n1表示2以上(例如为2～5的整数、优选为2～3)的整数。]
[12]根据上述[9]～[11]中任一项所述的半导体装置制造方法，其中，
上述多元乙烯基醚化合物(A)为选自1,4-丁二醇二乙烯基醚、二乙二醇二乙烯基醚、以及三乙二醇二乙烯基醚中的至少一种化合物。
[13]根据上述[9]～[12]中任一项所述的半导体装置制造方法，其中，
上述化合物(B)为具有两个以上的以下述式(b)表示的结构单元(重复单元)的化合物。
[化学式17]
[式(b)中，X表示羟基或羧基。n2个X可以相互相同，也可以相互不同。n2表示1以上(优选为1～3的整数、更优选为1～2)的整数。Z2表示从饱和或不饱和脂肪族烃、饱和或不饱和脂环式烃、芳香族烃、杂环化合物、或者它们经由单键或连接基团键合而成的键合体的结构式中去除(n2+2)个氢原子而得到的基团。]
[14]根据上述[9]～[13]中任一项所述的半导体装置制造方法，其中，
上述化合物(B)为具有2个以上选自下述式(b-1)～(b-6)中的至少一种结构单元(重复单元)的化合物。
[化学式18]
[15]根据上述[9]～[14]中任一项所述的半导体装置制造方法，其中，
上述化合物(B)的软化点(T1)为50℃以上(优选为80℃以上、更优选为100℃以上)、且250℃以下(优选为200℃以下、更优选为150℃以下)。
[16]根据上述[9]～[15]中任一项所述的半导体装置制造方法，其中，
上述化合物(B)的重均分子量为1500以上(优选为1800～10000、更优选为2000～5000)。
[17]根据上述[9]～[16]中任一项所述的半导体装置制造方法，其中，
上述热塑性树脂(C)为选自聚乙烯醇缩醛类树脂、聚酯类树脂、聚氨酯类树脂、以及聚酰胺类树脂中的至少一种。
[18]根据上述[9]～[17]中任一项所述的半导体装置制造方法，其中，
上述热塑性树脂(C)的重均分子量为1500～100000(优选为2000～80000、更优选为3000～50000、更优选为10000～45000、更优选为15000～35000)。
[19]根据上述[9]～[18]中任一项所述的半导体装置制造方法，其中，
多元乙烯基醚化合物(A)和化合物(B)的聚合物的软化点(T3)与上述粘接剂层的热固化温度之差为10～40℃(优选为20～30℃)。
[20]根据上述[9]～[19]中任一项所述的半导体装置制造方法，其中，
相对于上述化合物(B)中的羟基及羧基的总量1摩尔，上述多元乙烯基醚化合物(A)的含量为使多元乙烯基醚化合物(A)中的乙烯基醚基达到0.01～10摩尔(优选为0.05～5摩尔、更优选为0.07～1摩尔、更优选为0.08～0.5)的量。
[21]根据上述[9]～[20]中任一项所述的半导体装置制造方法，其中，
热塑性树脂(C)的含量相对于化合物(B)1质量份为0.1～3质量份(优选为0.2～2质量份、更优选为0.3～1质量份)。
[22]根据上述[9]～[21]中任一项所述的半导体装置制造方法，其中，
多元乙烯基醚化合物(A)、化合物(B)及热塑性树脂(C)的总含量为该临时粘接剂的不挥发成分总量的70～99.9质量％(优选为80～99质量％、更优选为85～95质量％、更优选为85～90质量％)。
[23]根据上述[9]～[22]中任一项所述的半导体装置制造方法，其中，
上述临时粘接剂进一步含有聚合促进剂。
[24]根据上述[23]所述的半导体装置制造方法，其中，
相对于临时粘接剂中包含的多元乙烯基醚化合物(A)1质量份，上述聚合促进剂的含量例如为0.01～5质量份左右，优选为0.1～3质量份，更优选为0.3～1质量份。
[25]根据上述[9]～[24]中任一项所述的半导体装置制造方法，其中，
上述临时粘接剂进一步含有抗氧化剂。
[26]根据上述[25]所述的半导体装置制造方法，其中，
相对于化合物(B)和热塑性树脂(C)100质量份，上述抗氧化剂的含量为0.01～15质量份(优选为0.1～12质量份、更优选为0.5～10质量份)。
[27]根据上述[1]～[26]中任一项所述的半导体装置制造方法，其中，
上述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
[28]根据上述[27]所述的半导体装置制造方法，其中，
上述粘接剂中的含有聚合性基团的聚有机倍半硅氧烷的含有比例为70质量％以上(80～99.8质量％、更优选为90～99.5质量％)。
[29]根据上述[27]或[28]所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷包含[RSiO3/2](以下称为“T3体”)及[RSiO2/2(OR’)](以下称为“T2体”)作为硅氧烷结构单元。
R表示含有环氧基的基团、含有(甲基)丙烯酰氧基的基团、氢原子、取代或未取代的烷基、取代或未取代的烯基、取代或未取代的环烷基、取代或未取代的芳基、或者取代或未取代的芳烷基。R’表示氢原子或碳原子数1～4的烷基。
[30]根据上述[29]所述的半导体装置制造方法，其中，
在含有聚合性基团的聚有机倍半硅氧烷的全部硅氧烷结构单元中，T3体相对于T2体的摩尔比的值(T3体/T2体)为5～500(下限值优选为10。上限值优选为100、更优选为50)。
[31]根据上述[27]～[30]中任一项所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷的数均分子量(Mn)为1000～50000(优选为1500～10000、更优选为2000～8000、更优选为2000～7000)。
[32]根据上述[27]～[31]中任一项所述的半导体装置制造方法，其中，
上述含有聚合性基团的聚有机倍半硅氧烷的分子量分散度(Mw/Mn)为1.0～4.0(优选为1.1～3.0、更优选为1.2～2.7)。
[33]根据上述[1]～[32]中任一项所述的半导体装置制造方法，其进一步包括：
通过对上述第1晶片中的与上述元件形成面相反的背面侧进行磨削而将该第1晶片薄化的工序。
工业实用性
本发明的半导体装置制造方法可以适宜用于低布线电阻且抑制了电阻值偏差的多层化的半导体装置的制造。

Claims (7)

1.一种半导体装置制造方法，该方法包括：
准备工序，准备具有层叠结构的晶片层叠体，所述层叠结构至少包含具有包含布线图案的元件形成面的第1晶片、具有主面和与其相反的背面的厚度1～20μm的第2晶片、以及存在于所述第1晶片的所述元件形成面与所述第2晶片的所述背面之间的厚度0.5～4.5μm的粘接剂层；
孔形成工序，通过经由将所述晶片层叠体中的所述第2晶片的主面侧的一部分遮蔽的掩模图案从该第2晶单侧进行蚀刻处理，形成在所述晶片层叠体内延伸直至所述第1晶片的布线图案的孔；以及
电极形成工序，通过向所述孔内填充导电材料而形成贯通电极，
其中，
在使用以100:400:200的体积比包含CF4、O2及Ar的蚀刻气体在气压100mTorr及高频电源功率2000W的条件下对所述粘接剂层进行的干法蚀刻中，蚀刻速度为1～2μm/min。
2.根据权利要求1所述的半导体装置制造方法，其中，所述准备工序进一步包括：
加强晶片形成工序，形成具有层叠结构的加强晶片，所述层叠结构包含具有主面及与其相反的背面的第2晶片、支撑基板、以及所述第2晶片的主面侧与所述支撑基板之间的临时粘接剂层；
薄化工序，对所述加强晶片中的第2晶片从其背面侧进行磨削，将该第2晶片薄化；
接合工序，经由用于形成所述粘接剂层的粘接剂将所述第1晶片的所述元件形成面侧与经过所述薄化工序后的所述加强晶片的第2晶片的背面侧接合；以及
移除工序，将经过所述接合工序后的所述加强晶片中的所述支撑基板与所述第2晶片之间的所述临时粘接剂层所形成的临时粘接状态解除，进行所述支撑基板的移除。
3.根据权利要求2所述的半导体装置制造方法，其中，所述准备工序进一步包括：
形成具有层叠结构的至少一个追加的加强晶片的工序，所述层叠结构包含具有主面及与其相反的背面的第2晶片、支撑基板、以及所述第2晶片的主面侧与所述支撑基板之间的临时粘接剂层；
追加的薄化工序，对各追加的加强晶片中的第2晶片从其背面侧进行磨削，将该第2晶片薄化；
至少一个追加的接合工序，经由用于形成所述粘接剂层的粘接剂将经过所述追加的薄化工序后的所述追加的加强晶片中的第2晶片的背面侧接合于所述第1晶片上的第2晶片的主面侧；以及
移除工序，将所述追加的加强晶片中的所述支撑基板与第2晶片之间的所述临时粘接剂层所形成的临时粘接状态解除，进行所述支撑基板的移除，该移除工序是对每个所述追加的接合工序进行的至少一个工序。
4.根据权利要求2或3所述的半导体装置制造方法，其中，
用于形成所述临时粘接剂层的临时粘接剂含有：
多元乙烯基醚化合物、
具有两个以上能够与所述多元乙烯基醚化合物的乙烯基醚基反应而形成缩醛键的羟基或羧基从而能够与所述多元乙烯基醚化合物形成聚合物的化合物、以及
热塑性树脂。
5.根据权利要求4所述的半导体装置制造方法，其中，
所述接合工序包括在低于所述聚合物的软化点的温度下使所述粘接剂固化的固化处理，
所述移除工序包括在高于所述聚合物的软化点的温度下使所述临时粘接剂层软化的软化处理。
6.根据权利要求1～5中任一项所述的半导体装置制造方法，其中，
所述粘接剂包含含有聚合性基团的聚有机倍半硅氧烷。
7.根据权利要求1～6中任一项所述的半导体装置制造方法，其进一步包括：
通过对所述第1晶片中的与所述元件形成面相反的背面一侧进行磨削而将该第1晶片薄化的工序。
CN201980070426.5A 2018-10-23 2019-10-18 半导体装置制造方法 Active CN112913016B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018199014A JP7224138B2 (ja) 2018-10-23 2018-10-23 半導体装置製造方法
JP2018-199014 2018-10-23
PCT/JP2019/041198 WO2020085258A1 (ja) 2018-10-23 2019-10-18 半導体装置製造方法

Publications (2)

Publication Number Publication Date
CN112913016A CN112913016A (zh) 2021-06-04
CN112913016B true CN112913016B (zh) 2024-02-13

Family

ID=70330422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980070426.5A Active CN112913016B (zh) 2018-10-23 2019-10-18 半导体装置制造方法

Country Status (7)

Country Link
US (1) US11915925B2 (zh)
JP (1) JP7224138B2 (zh)
KR (1) KR102489414B1 (zh)
CN (1) CN112913016B (zh)
SG (1) SG11202103941PA (zh)
TW (1) TWI794552B (zh)
WO (1) WO2020085258A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022049609A (ja) * 2020-09-16 2022-03-29 株式会社東芝 半導体装置
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669197A (zh) * 2007-04-27 2010-03-10 住友电木株式会社 半导体晶片的接合方法和半导体装置的制造方法
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
CN106103631A (zh) * 2014-03-04 2016-11-09 琳得科株式会社 粘着剂及粘着片

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
KR100618837B1 (ko) * 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US7462925B2 (en) 2004-11-12 2008-12-09 Macronix International Co., Ltd. Method and apparatus for stacking electrical components using via to provide interconnection
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
JP5238182B2 (ja) * 2007-04-19 2013-07-17 株式会社フジクラ 積層配線基板の製造方法
CN102160177B (zh) 2008-09-18 2015-01-21 国立大学法人东京大学 半导体装置的制造方法
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
KR101013560B1 (ko) 2008-12-10 2011-02-14 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법
MY160284A (en) * 2009-05-12 2017-02-28 Denki Kagaku Kogyo Kk Adhesive, adhesive sheet, and process for producing electronic components
TWI402941B (zh) * 2009-12-03 2013-07-21 Advanced Semiconductor Eng 半導體結構及其製造方法
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers
US20120025362A1 (en) 2010-07-30 2012-02-02 Qualcomm Incorporated Reinforced Wafer-Level Molding to Reduce Warpage
JP5657499B2 (ja) 2011-09-30 2015-01-21 株式会社東芝 半導体装置及びその製造方法、並びに半導体装置の管理システム
KR102075635B1 (ko) 2013-01-03 2020-03-02 삼성전자주식회사 웨이퍼 지지 구조물, 웨이퍼 지지 구조물을 포함하는 반도체 패키지의 중간 구조물, 및 중간 구조물을 이용한 반도체 패키지의 제조 방법
US9640531B1 (en) * 2014-01-28 2017-05-02 Monolithic 3D Inc. Semiconductor device, structure and methods
KR102136844B1 (ko) * 2013-09-30 2020-07-22 삼성전자 주식회사 웨이퍼 가공 방법 및 그 가공 방법을 이용한 반도체 소자 제조방법
JP6393036B2 (ja) 2013-12-19 2018-09-19 国立大学法人東京工業大学 半導体装置及びその製造方法
TWI518854B (zh) * 2013-12-30 2016-01-21 財團法人工業技術研究院 模封組件及模封材料
US10014292B2 (en) * 2015-03-09 2018-07-03 Monolithic 3D Inc. 3D semiconductor device and structure
US9543257B2 (en) * 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
JP6391999B2 (ja) 2014-06-13 2018-09-19 株式会社ディスコ 積層デバイスの製造方法
JP6385727B2 (ja) 2014-06-13 2018-09-05 株式会社ディスコ 貼り合わせウェーハ形成方法
JP6485897B2 (ja) 2014-09-16 2019-03-20 国立大学法人東京工業大学 半導体装置の製造方法
JP6437805B2 (ja) 2014-12-03 2018-12-12 東京応化工業株式会社 積層体の製造方法、封止基板積層体の製造方法及び積層体
JP6411258B2 (ja) 2015-03-19 2018-10-24 新電元工業株式会社 半導体装置
JP6429388B2 (ja) 2015-03-19 2018-11-28 株式会社ディスコ 積層デバイスの製造方法
WO2016204115A1 (ja) 2015-06-17 2016-12-22 株式会社ダイセル 硬化物の製造方法、硬化物、及び前記硬化物を含む積層物
EP3113216B1 (en) * 2015-07-01 2021-05-19 IMEC vzw A method for bonding and interconnecting integrated circuit devices
EP3360939B1 (en) 2015-10-09 2023-03-22 Daicel Corporation Adhesive
US9406748B1 (en) * 2015-11-20 2016-08-02 International Business Machines Corporation Perfectly shaped controlled nanowires
JP6672837B2 (ja) 2016-01-28 2020-03-25 日立化成株式会社 異方導電性接着剤組成物、フィルム状接着剤、接続構造体及び半導体装置
KR102495911B1 (ko) 2016-06-14 2023-02-03 삼성전자 주식회사 반도체 패키지
FR3053158B1 (fr) 2016-06-22 2018-11-16 3D Plus Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP6349539B2 (ja) 2016-09-30 2018-07-04 株式会社新川 半導体装置の製造方法および実装装置
WO2018083961A1 (ja) * 2016-11-01 2018-05-11 信越化学工業株式会社 デバイス層を転写基板に転写する方法および高熱伝導性基板
JP6842977B2 (ja) * 2017-04-12 2021-03-17 株式会社ダイセル 積層体
JP7012454B2 (ja) * 2017-04-27 2022-01-28 株式会社岡本工作機械製作所 静電吸着チャックの製造方法並びに半導体装置の製造方法
US10163864B1 (en) 2017-08-16 2018-12-25 Globalfoundries Inc. Vertically stacked wafers and methods of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101669197A (zh) * 2007-04-27 2010-03-10 住友电木株式会社 半导体晶片的接合方法和半导体装置的制造方法
CN106103631A (zh) * 2014-03-04 2016-11-09 琳得科株式会社 粘着剂及粘着片
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。

Also Published As

Publication number Publication date
TW202033716A (zh) 2020-09-16
JP2020068255A (ja) 2020-04-30
JP7224138B2 (ja) 2023-02-17
TWI794552B (zh) 2023-03-01
CN112913016A (zh) 2021-06-04
KR102489414B1 (ko) 2023-01-19
SG11202103941PA (en) 2021-05-28
US11915925B2 (en) 2024-02-27
WO2020085258A1 (ja) 2020-04-30
KR20210081378A (ko) 2021-07-01
US20210391165A1 (en) 2021-12-16

Similar Documents

Publication Publication Date Title
CN112913016B (zh) 半导体装置制造方法
CN112913015B (zh) 半导体装置制造方法
JP7198814B2 (ja) 半導体装置製造方法
CN112912993B (zh) 半导体装置制造方法
JP7324049B2 (ja) 半導体装置
JP7201387B2 (ja) 半導体装置製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant