CN101669197A - 半导体晶片的接合方法和半导体装置的制造方法 - Google Patents

半导体晶片的接合方法和半导体装置的制造方法 Download PDF

Info

Publication number
CN101669197A
CN101669197A CN200880013924A CN200880013924A CN101669197A CN 101669197 A CN101669197 A CN 101669197A CN 200880013924 A CN200880013924 A CN 200880013924A CN 200880013924 A CN200880013924 A CN 200880013924A CN 101669197 A CN101669197 A CN 101669197A
Authority
CN
China
Prior art keywords
mentioned
semiconductor wafer
semiconductor
knitting layer
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880013924A
Other languages
English (en)
Other versions
CN101669197B (zh
Inventor
前岛研三
桂山悟
杉野光生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007142436A external-priority patent/JP5277564B2/ja
Priority claimed from JP2007154250A external-priority patent/JP5217260B2/ja
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of CN101669197A publication Critical patent/CN101669197A/zh
Application granted granted Critical
Publication of CN101669197B publication Critical patent/CN101669197B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明的半导体晶片的接合方法中，使在半导体晶片(210)与半导体晶片(220)之间具有接合层(60)，得到层叠半导体晶片(210)和半导体晶片(220)的半导体晶片层叠体(230)，该接合层(60)含有具有焊剂活性的固化剂和热固化性树脂；然后，通过一边对半导体晶片层叠体(230)进行加热一边在其厚度方向上加压，使焊锡凸块(224)熔融、固化，并且使上述热固化性树脂固化，从而使半导体晶片(210)和半导体晶片(220)固着，由此，得到连接部(212)和连接部(222)通过连接部(焊锡凸块的固化物)(225)电连接的半导体晶片接合体(240)。

Description

半导体晶片的接合方法和半导体装置的制造方法
技术领域
本发明涉及半导体晶片的接合方法和半导体装置的制造方法。
背景技术
近年来，随着电子器件的高功能化和小型化的要求，半导体集成电路的高密度安装技术的开发不断推进。作为该类安装技术的一种，已提出有在半导体芯片上层叠其他的半导体芯片而进行搭载的芯片对芯片(COC)型的系统级封装(SiP)的半导体装置。该结构着眼于在能够使封装变薄方面具有优异特性(例如，参照专利文献1：JP特开平11-3969号公报)。
作为该类在半导体芯片上的其他的半导体芯片的层叠，例如，可使用以层叠从晶片切出的单个的半导体芯片之间的状态进行接合的方法。但是，该方法(即，通过接合单个的半导体芯片之间得到半导体芯片的层叠体的方法)，在制造多的层叠体时，会导致工序数的增加、需要花费时间和功夫，有不能提高生产率的问题。
作为解决该问题的方法，已提出了将在半导体芯片单片化之前的晶片之间接合的如下所述的SiP的半导体装置的制造方法。
首先，准备如图11(a)所示的具有连接部511的第1半导体晶片510和具有连接部521的第2半导体晶片520，然后对半导体晶片510、520之间进行定位使连接部521与连接部511对应，通过接合，得到这些晶片接合的半导体晶片接合体530(参照图11(b))。
接下来，如图11(b)所示，将该接合体530单片化(Dicing)。由此，形成在连接部511与连接部521之间电连接的从第1半导体晶片510切出的半导体芯片540和从第2半导体晶片520切出的半导体芯片550的接合体(即，形成如图11(c)所示的半导体芯片接合体560)。
接下来，如图11(d)所示，在具有布线图案640与凸块620的底板材料(Interposer)630上，通过布线图案640搭载该半导体芯片接合体560，由此，制造SiP半导体装置100的方法。
该方法中，图11(a)中的第1半导体晶片510和第2半导体晶片520之间的接合，例如，可考虑通过下述方式进行，即：在彼此之间具有各向异性导电膜(ACF)的状态下，挤压粘结半导体晶片510、520。该使用ACF的半导体晶片510、520之间的接合中，通过ACF中含有的金属粒子之间的相互接触，即，通过金属粒子间的点接触，确保连接部511、521间的电连接。
在该状态下，驱动半导体装置100，则由于从半导体芯片接合体560发生的热或外界气温变动，ACF中含有的树脂成分发生膨胀/收缩。其结果是，金属粒子之间的距离发生变动，在有些情形下，金属粒子之间会成为非接触的状态，从而使连接部511、521之间的电阻值发生变动或变得不导通。由于上述情形，使用ACF的半导体晶片510、520之间的接合中，有不能在连接部511、521之间获得稳定的导通的问题。
发明内容
本发明的目的是提供一种半导体晶片的接合方法和可靠性高的半导体装置的制造方法，该半导体晶片的接合方法可稳定地进行在层叠的半导体晶片所分别具有的连接部之间的电连接，得到这些半导体晶片彼此接合的半导体晶片接合体，而且，通过将由此得到的半导体晶片接合体单片化，能够高效地制造多个半导体元件。
为了达成上述目的，提出下述(1)～(18)中记载的本发明。
(1)一种半导体晶片的接合方法，其是层叠第1半导体晶片和第2半导体晶片使其电连接的半导体晶片的接合方法，其特征在于，具有：
第1工序，该工序准备上述第1半导体晶片和上述第2半导体晶片，上述第1半导体晶片具有在该第1半导体晶片的厚度方向上贯通设置的多个连接部，上述第2半导体晶片具有在该第2半导体晶片的厚度方向上贯通设置的多个连接部和在上述第2半导体晶片的背面侧上与上述连接部的端部连接的焊锡凸块；
第2工序，该工序使在上述第1半导体晶片与上述第2半导体晶片之间具有接合层，该接合层作为构成材料含有具有焊剂活性的固化剂、热固化性树脂，并且对上述第1半导体晶片和上述第2半导体晶片进行定位，以使上述第1半导体晶片的功能面侧的连接部的端部与上述第2半导体晶片的背面侧的焊锡凸块相对应，得到上述第1半导体晶片和上述第2半导体晶片层叠的半导体晶片层叠体；以及
第3工序，该工序通过一边对上述半导体晶片层叠体进行加热一边在其厚度方向上加压，使上述焊锡凸块熔融、固化，并且使上述热固化性树脂固化，从而使上述第1半导体晶片和上述第2半导体晶片固着，由此，得到上述第1半导体晶片的连接部和上述第2半导体晶片的连接部通过上述焊锡凸块的固化物电连接的半导体晶片接合体。
(2)如上述(1)所述的半导体晶片的接合方法，其中，上述第2工序中，通过使在上述第1半导体晶片和上述第2半导体晶片之间具有膜状接合片形成上述接合层，该膜状接合片含有上述构成材料。
(3)如上述(1)所述的半导体晶片的接合方法，其中，上述第2工序中，通过在上述第1半导体晶片的功能面和/或上述第2半导体晶片的背面上涂布含有上述构成材料的液状材料，形成上述接合层。
(4)如上述(1)所述的半导体晶片的接合方法，其中，上述第1工序中，进一步地，准备具有与上述连接部的功能面侧的端部连接的焊锡凸块的上述第1半导体晶片。
(5)如上述(1)所述的半导体晶片的接合方法，其中，上述第3工序中，在加热加压上述半导体晶片层叠体使其固着时，上述热固化性树脂的固化是在上述焊锡凸块的熔融之后完成。
(6)如上述(1)所述的半导体晶片的接合方法，其中，上述半导体晶片接合体中的上述接合层的厚度是1～200μm。
(7)如上述(1)所述的半导体晶片的接合方法，其中，上述构成材料还含有成膜性树脂，该成膜性树脂是(甲基)丙烯酸系树脂、苯氧基树脂和聚酰亚胺树脂中的至少一种。
(8)如上述(1)所述的半导体晶片的接合方法，其中，上述接合层是下述接合层：
在氧化处理过的铜板的表面上形成该接合层，在大气中、230℃下还原处理1分钟后，用下述式(I)表示的该铜板的氧化铜还原率是70％以上，
氧化铜还原率(％)＝{1-(还原处理后的O原子浓度)/(氧化处理后的O原子浓度)}×100                式(I)。
(9)一种半导体晶片的接合方法，其是层叠第1半导体晶片和第2半导体晶片使其电连接的半导体晶片的接合方法，其特征在于，具有：
第1工序，该工序分别准备上述第1半导体晶片和上述第2半导体晶片，上述第1半导体晶片具有在该第1半导体晶片的厚度方向上贯通设置的多个连接部，上述第2半导体晶片具有在该第2半导体晶片的厚度方向上贯通设置的多个连接部；
第2工序，该工序使在上述第1半导体晶片和上述第2半导体晶片之间具有接合层，该接合层作为构成材料含有具有焊剂活性的固化剂、热固化性树脂和焊锡粉，并且对上述第1半导体晶片和上述第2半导体晶片进行定位，以使上述第1半导体晶片的功能面侧的连接部的端部和上述第2半导体晶片的背面侧的连接部的端部相对应，得到上述第1半导体晶片和上述第2半导体晶片层叠的半导体晶片层叠体；以及
第3工序，该工序通过一边对上述半导体晶片层叠体进行加热一边在其厚度方向上加压，使上述焊锡粉熔融而在上述第1半导体晶片的连接部和上述第2半导体晶片的连接部之间凝集，然后使其固化，并且使上述热固化性树脂固化，从而使上述第1半导体晶片和上述第2半导体晶片固着，由此，得到上述第1半导体晶片的连接部和上述第2半导体晶片的连接部通过上述焊锡粉熔融的凝集物的固化物电连接的半导体晶片接合体。
(10)如上述(9)所述的半导体晶片的接合方法，其中，上述第2工序中，通过使在上述第1半导体晶片和上述第2半导体晶片之间具有膜状接合片形成上述接合层，该膜状接合片含有上述构成材料。
(11)如上述(9)所述的半导体晶片的接合方法，其中，上述第2工序中，通过在上述第1半导体晶片的功能面和/或上述第2半导体晶片的背面上涂布含有上述构成材料的液状材料，形成上述接合层。
(12)如上述(9)所述的半导体晶片的接合方法，其中，上述第3工序中，在加热加压上述半导体晶片层叠体使其固着时，上述热固化性树脂的固化是在上述焊锡粉的熔融之后完成。
(13)如上述(9)所述的半导体晶片的接合方法，其中，上述半导体晶片接合体中的上述接合层的厚度是3～300μm。
(14)如上述(9)所述的半导体晶片的接合方法，其中，相对于焊锡粉以外的上述构成材料的总量100重量份，上述焊锡粉的含量是20～250重量份。
(15)如上述(9)所述的半导体晶片的接合方法，其中，上述接合层，当其厚度是100μm时，在138℃下的熔融粘度是0.01～10000Pa·S。
(16)如上述(1)所述的半导体晶片的接合方法，其中，上述具有焊剂活性的固化剂具有羧基和/或酚性羟基。
(17)如上述(1)所述的半导体晶片的接合方法，其中，上述热固化性树脂是环氧树脂。
(18)一种半导体装置的制造方法，其特征在于，具有：
将通过上述(1)所述的半导体晶片的接合方法接合的上述半导体晶片接合体切断成上述单个电路，单片化成多个半导体元件的工序；
将上述单片化的半导体元件搭载在基板上的工序。
附图说明
图1是表示通过本发明的半导体装置的制造方法制造的半导体装置的一个实例的纵剖面图。
图2是为了说明半导体装置的制造方法的纵剖面图。
图3是为了说明接合半导体晶片之间的第1接合方法的纵剖面图。
图4是为了说明接合半导体晶片之间的第2接合方法的纵剖面图。
图5是为了说明接合半导体晶片之间的第3接合方法的纵剖面图。
图6是为了说明接合半导体晶片之间的第4接合方法的纵剖面图。
图7是为了说明试验用晶片具有的电路的结构的图形。
图8是为了说明接合电路的电路接合体的结构的图形。
图9是为了说明接合电路的电路接合体的结构的图形。
图10是为了说明接合电路的电路接合体的结构的图形。
图11是为了说明现有技术的接合半导体晶片的方法的图形。
具体实施方式
下面，根据附图所示的优选的实施方式详细地说明本发明的半导体晶片的接合方法和半导体装置的制造方法。
首先，在说明本发明的半导体晶片的接合方法之前，对于通过本发明的半导体装置的制造方法制造的半导体装置进行说明。
图1是表示通过本发明的半导体装置的制造方法制造的半导体装置的一个实例的纵剖面图。在下面的说明中，图1中的上侧称为“上”、下侧称为“下”。
图1中所示的半导体装置10，是芯片对芯片(COC)型的系统级封装(SiP)，具有半导体芯片(2个的层叠体)20、支持半导体芯片20的底板材料(基板)30、形成规定图案的布线图案40、多个具有导电性的凸块(端子)70。
底板材料30是绝缘基板，例如，是由聚酰亚胺·环氧·氰酸酯·双马来酰亚胺三嗪(BT树脂)等的各种树脂材料构成。该底板材料30的平面视图形状通常制成正方形、长方形等的四方形。
底板材料30的上表面(一个表面)上，由例如铜等的导电性金属材料构成的布线图案40被设置成规定形状。
另外，底板材料30上，贯通其厚度方向形成未图示的多个导通孔(スル-ホ-ル：贯通孔)。
各凸块70分别通过各导通孔一端(上端)与布线图案40的一部分电连接，另一端(下端)从底板材料30的下表面(另一表面)突出。
凸块70的从底板材料30突出的部分，形成近似球形状(Ball状)。
该凸块70，以例如焊锡、焊银、焊铜、焊磷铜等的焊材作为主材料构成。
在底板材料30上，形成布线图案40。该布线图案40通过连接部82和半导体芯片20电连接。
另外，在半导体芯片20和底板材料30或布线图案40之间的间隙中，填充例如用环氧系树脂等的各种树脂材料构成的密封剂，通过该密封剂的固化物，形成密封层80。该密封层80，具有使半导体芯片20与底板材料30或布线图案40的接合强度提高的功能、防止异物或水分等进入上述间隙中的功能。
该半导体装置10，例如，可通过如下方式进行制造。
图2是用于说明半导体装置的制造方法的纵剖面图，图3是用于说明接合半导体晶片之间的第1接合方法的纵剖面图，图4是用于说明接合半导体晶片之间的第2接合方法的纵剖面图，图5是用于说明接合半导体晶片之间的第3接合方法的纵剖面图，图6是用于说明接合半导体晶片之间的第4接合方法的纵剖面图。在下面的说明中，图2～图6中的上侧称为“上”、下侧称为“下”。
[1]首先，准备如图2(a)所示的第1半导体晶片210和第2半导体晶片220通过接合层60′接合的半导体晶片接合体240。
该半导体晶片接合体240的形成，适用本发明的半导体晶片的接合方法。
下面，对于使用本发明的半导体晶片的接合方法获得第1半导体晶片210和第2半导体晶片220通过接合层60′接合的半导体晶片接合体240的方法，进行说明。
另外，在下面的第1接合方法和第2接合方法中，对于在第1半导体晶片210和第2半导体晶片220之间设置的接合层60的构成材料中不含有焊锡粉并在第2半导体晶片220具有的连接部222上接触设置有焊锡凸块224的情形，进行说明。进一步地，在第3接合方法和第4接合方法中，对于接合层60的构成材料含有焊锡粉并在连接部222上不设置焊锡凸块224的情形，进行说明。
<第1接合方法>
首先，对使用半导体晶片的第1接合方法获得半导体晶片接合体240的方法进行说明。
[1A-1]首先，分别准备形成没有图示的多个单个电路的第1半导体晶片210和第2半导体晶片220(第1工序)。
本实施方式中，如图3(a)所示，第1半导体晶片210，具有在其功能面211上设置的与上述单个电路连接的多个电极(未图示)和在第1半导体晶片210的厚度方向上贯通设置的与上述电极电连接的连接部(导体柱)212。
另外，如图3(a)所示，第2半导体晶片220，具有在其功能面221上设置的与上述单个电路连接的多个电极(未图示)、在第2半导体晶片220的厚度方向上贯通设置的与上述电极电连接的连接部222、和在背面223侧上的与连接部(导体柱)222的端部连接的焊锡凸块224。
另外，在连接部222的背面223侧的端部上的焊锡凸块224的形成，可使用各种方法进行，可举出，例如搭载球状焊锡的方法、印刷焊锡膏的方法或通过电镀使其生长的方法等。另外，通过上述方式形成的焊锡凸块224，也可在形成后实施回流(reflow)处理。
图3(a)中，焊锡凸块224仅在第2半导体晶片220的背面223侧形成，但是优选焊锡凸块224也在第1半导体晶片210的功能面211侧与连接部212的端部连接而形成。由此，通过后述的连接部225，能够使连接部212、222之间确实地电连接。
另外，焊锡凸块224，进一步地，也可在第1半导体晶片210的背面213侧和第2半导体晶片220的功能面221侧形成。
构成焊锡凸块224的焊锡成分，优选是含有从由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)、铅(Pb)和铜(Cu)所组成的组中选出的至少2种以上的合金。其中，考虑到焊锡凸块224的熔融温度和机械特性，优选是Sn-Pb合金、Sn-Bi合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-In合金等的含Sn合金。
该类焊锡凸块224的融点，通常是优选为100～250℃左右，更优选是130～230℃左右。由此，能够充分确保固化前的接合层60中的热固化性树脂等的流动性，并且能够确实防止在半导体晶片210、220上设置的单个电路的热劣化。
另外，焊锡凸块224的融点，是例如使用DSC(示差扫描量热测定)法测量升温速度10℃/分钟下构成焊锡凸块224的焊锡粉自身获得的吸热峰温度。
另外，焊锡凸块224的大小，优选为直径1～500μm左右，更优选为5～300μm左右，进一步优选为10～200μm左右。由此，能够充分地确保后述的连接部225的电连接可靠性。
[1A-2]接下来，如图3(b)所示，在第2半导体晶片220的背面223上，通过涂布作为构成材料含有具有焊剂活性的固化剂和热固化性树脂的液状材料61，形成接合层60。
作为在背面223上涂布液状材料61的方法，可使用各种涂布方法，例如，可使用旋转涂布法、铸造法、微凹版印刷(micro gravure)涂布法、棒涂法、辊涂法、浸渍涂布法、喷涂法、丝网印刷法、苯胺印刷法、胶印印刷法、喷墨印刷法等的各种涂布方法。根据该涂布方法，可比较容易地在背面223上供给液状材料61。
在背面223上涂布液状材料61后，例如，将在液状材料61中含有的溶剂进行脱除溶剂，即，通过干燥液状材料61形成接合层60。
该液状材料61的干燥可以是自然干燥，也可以是使用例如加热器等加热第2半导体晶片220的强制干燥。
接合层60的厚度(平均)，没有特别的限定，优选为5～300μm左右，更优选为10～200μm左右。
另外，接合层60，也可根据需要进行临时固化。由此，能够确实地保持形成的接合层60的形状。
另外，本实施方式中，接合层60，在第2半导体晶片220的背面223侧上进行了单独设置，但是也可在第1半导体晶片210的功能面211侧上进行单独设置，也可在第2半导体晶片220的背面223侧和第1半导体晶片210的功能面211侧的两者上进行设置。另外，从简化半导体晶片的接合方法中的工序的方面考虑，优选在背面223和功能面211中的任一者上设置接合层60，从提高形成的半导体晶片接合体240的密接性的方面考虑，优选在背面223和功能面211的两者上设置接合层60。
具有焊剂活性的固化剂，在后工序[1A-4]中，在加热加压半导体晶片层叠体230使其固着时，具有还原焊锡凸块224的表面的功能。由此，能够提高构成焊锡凸块224的焊锡成分的润湿性，使后述的在连接部212、222之间熔融的焊锡凸块224的凝集力提高。其结果是，能够用熔融的焊锡凸块224的固化物构成的连接部225连接连接部212、222间，能够确实地获得通过该连接部225的导通。
另外，该类具有焊剂活性的固化剂，优选具有与热固化性树脂结合的官能团。由此，具有焊剂活性的固化剂，在通过加热进行固化热固化性树脂时，既作为固化剂起作用，也附加至热固化性树脂上。其结果是，在形成的半导体晶片接合体240具有的接合层60′中，能够合适地抑制起因于焊剂成分残渣的离子迁移(Ion Migration)的发生。另外，通过在热固化性树脂上附加具有焊剂活性的固化剂，也能得到能够提高热固化性树脂的固化物的弹性模量和/或Tg的效果。
考虑到以上的问题，作为具有焊剂活性的固化剂，优选使用具有羧基和/或酚性羟基的固化剂。
另外，作为具有羧基和/或酚性羟基的具有焊剂活性的固化剂(下面，也简称为“焊剂活性固化剂”。)，是指分子中存在至少一个以上的羧基和/或酚性羟基的固化剂，可以是液状也可以是固体。
其中，作为具有羧基的焊剂活性固化剂，可举出脂肪族酸酐、脂环式酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。
作为脂肪族酸酐，可举出琥珀酸酐、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。
作为脂环式酸酐，可举出甲基四氢邻苯二甲酸酐、甲基六氢邻苯二甲酸酐、甲基茯苓酸酐(Methyl hymic acid anhydride)、六氢邻苯二甲酸酐、四氢邻苯二甲酸酐、三烷基四氢邻苯二甲酸酐、甲基环己烯二羧酸酐等。
作为芳香族酸酐，可举出邻苯二甲酸酐、偏苯三酸酐、苯四甲酸酐、二苯甲酮四羧酸酐、乙二醇双偏苯三甲酸酯、甘油三偏苯三甲酸酯等。
作为脂肪族羧酸，可举出用下述通式(I)表示的化合物、蚁酸、醋酸、丙酸、丁酸、戊酸、新戊酸、己酸、辛酸、月桂酸、肉豆蔻酸、软脂酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富马酸、马来酸、草酸、丙二酸、琥珀酸等。
HOOC-(CH2)n-COOH                        (1)
[其中，式中n表示0以上20以下的整数。]
作为芳香族羧酸，可举出安息香酸、邻苯二甲酸、间苯二甲酸、对苯二甲酸、连苯三酸、偏苯三酸、1、3、5-苯三酸、偏苯四酸、1，2，3，4-苯四甲酸、苯均四酸、苯六甲酸、甲基苯甲酸、二甲苯甲酸、1，2，3-苯三甲酸(hemeliticacid)、均三甲苯酸、2，3，4-三甲基苯甲酸、甲基苯甲酸、桂皮酸、水杨酸、2，3-二羟基安息香酸、2，4-二羟基安息香酸、龙胆酸(2，5-二羟基安息香酸)、2，6-二羟基安息香酸、3，5-二羟基安息香酸、浸食子酸(3，4，5-三羟基安息香酸)、1，4-二羟基-2-萘甲酸、3，5-二羟基-2-萘甲酸等的萘甲酸酸衍生物；酚酞；二苯酚酸等。
其中，考虑到焊剂活性固化剂具有的活性度、热固化性树脂固化时的排气发生量和半导体晶片接合体240具有的接合层60′的弹性模量或玻璃转变温度等的平衡，优选使用上述通式(I)表示的化合物，更优选式中n为3～10左右。由此，半导体晶片接合体240中，能够抑制热固化性树脂的固化物中的弹性模量的增加，并且，能够提高该固化物和半导体晶片210、220的粘接性。
上述通式(I)表示的化合物中，作为n为3～10的化合物，可举出，例如，n＝3的戊二酸(HOOC-(CH2)3-COOH)、n＝4的己二酸(HOOC-(CH2)4-COOH)、n＝5的庚二酸(HOOC-(CH2)5-COOH)、n＝8的癸二酸(HOOC-(CH2)8-COOH)和n＝10的HOOC-(CH2)10-COOH等。
进一步地，作为具有酚性羟基的焊剂活性固化剂，可举出苯酚类，具体地，可举出，例如，苯酚、o-甲酚、2，6-二甲酚、p-甲酚、m-甲酚、o-乙基苯酚、2，4-二甲酚、2，5-二甲酚、m-乙基苯酚、2，3-二甲酚、2，4，6-三甲苯酚、3，5-二甲酚、p-叔丁基苯酚、儿茶酚、p-叔戊基苯酚、间苯二酚、p-辛基苯酚、p-苯基苯酚、双酚A、双酚F、双酚AF、双酚、二烯丙基双酚F、二烯丙基双酚A、三苯酚、四苯酚等的具有酚性羟基的单体类；苯酚酚醛清漆树脂、o-甲酚酚醛清漆树脂、双酚F酚醛清漆树脂、双酚A酚醛清漆树脂等。
具有如上述的羧基和/或酚性羟基的焊剂活性固化剂，通过和环氧树脂等的热固化性树脂发生反应，进入三维结构。
因此，从提高固化后的环氧树脂的三维网络的形成方面考虑，优选1分子中具有至少2个能够附加在环氧树脂上的酚性羟基和1分子中至少具有1个在焊锡凸块224上显示焊剂作用(还原作用)的芳香族上直接结合的羧基。
作为该焊剂活性固化剂，可举出2，3-二羟基安息香酸、2，4-二羟基安息香酸、龙胆酸(2，5-二羟基安息香酸)、2，6-二羟基安息香酸、3，4-二羟基安息香酸、没食子酸(3，4，5-三羟基安息香酸)等的安息香酸衍生物；1，4-二羟基-2-萘甲酸、3，5-二羟基-2-萘甲酸、3，7-二羟基-2-萘甲酸等的萘甲酸衍生物；酚酞；和二苯酚酸等，这些固化剂既可单独使用，也可两种以上组合使用。
另外，接合层60中的焊剂活性固化剂的配合量，优选在接合层60中含有的构成材料中是1～30重量％左右，更优选为5～25重量％左右。由此，能够提高接合层60中的焊剂活性，并且在半导体晶片接合体240具有的接合层60′中，防止未和热固化性树脂反应的焊剂活性固化剂的残留，能够适当地防止该残留物的存在引起的迁移的发生。
热固化性树脂，在后工序[1A-4]得到的半导体晶片接合体240中，通过由该热固化性树脂的固化物构成的绝缘部226，具有使邻接的连接部225之间绝缘的功能，并且具有使第1半导体晶片210和第2半导体晶片220固着(固定)的功能。
作为上述热固化性树脂，没有特别限定，可举出，例如，环氧树脂、氧杂环丁烷树脂、酚醛树脂、(甲基)丙烯酸酯树脂、不饱和聚酯树脂、二烯丙基邻苯二甲酸酯树脂、马来酰亚胺树脂等。其中，优选使用环氧树脂。环氧树脂，由于固化性和保存性、固化物的耐热性、耐湿性、耐药品性等优异，可适宜作为热固化性树脂使用。
作为环氧树脂，可使用室温下是固态的环氧树脂和室温下是液态的环氧树脂中的任一种，也可含有这两种。通过使用该环氧树脂的构成，能够进一步提高热固化性树脂的熔融举动的设计自由度。
作为在室温下为固态的环氧树脂，没有特别限定，可举出，例如，双酚A型环氧树脂、双酚S型环氧树脂、苯酚酚醛清漆型环氧树脂、甲酚酚醛清漆型环氧树脂、缩水甘油基胺型环氧树脂、缩水甘油基酯型环氧树脂、3官能环氧树脂、4官能环氧树脂等。更具体地，可举出含有固态3官能环氧树脂和甲酚酚醛清漆型环氧树脂的双方的环氧树脂，这些树脂既可单独使用一种，也可两种以上组合使用。
另外，作为室温下为液态的环氧树脂，没有特别限定，可举出双酚A型环氧树脂和双酚F型环氧树脂等，这些树脂既可单独使用一种，也可两种以上组合使用。
室温下为液态的环氧树脂的环氧当量，优选为150～300，更优选为160～250，进一步优选为170～220。由此，能够防止热固化性树脂的固化物中的收缩率变大，通过绝缘部226能够确实防止在半导体晶片接合体240上产生翘曲，并且确实防止与聚酰亚胺树脂的反应性的降低。
另外，接合层60中的热固化性树脂的配合量，优选在接合层60中含有的构成材料中为25～75重量％左右，更优选为45～70重量％左右。由此，在使热固化性树脂固化时，能够得到良好的固化性，并且可进行接合层60的良好的熔融举动的设计。
另外，热固化性树脂中，优选含有具有焊剂活性的固化剂以外的固化剂(下面，单称为“固化剂”。)。由此，能够进一步提高热固化性树脂的固化性。
作为固化剂，没有特别限定，可举出，例如，苯酚类、胺类、硫醇类。其中，作为热固化性树脂使用环氧树脂的情形，优选使用苯酚类。由此，能够在接合层60中得到与环氧树脂的良好的反应性。进一步地，能够得到该接合层60中含有的环氧树脂的固化时的低寸法变化和固化后的合适的物理性质(例如，耐热性、耐湿性等)。
另外，作为苯酚类，没有特别限定，优选具有2个以上能够与环氧树脂反应的官能团。由此，能够提高接合层60′中的环氧树脂的固化物的特性(例如，耐热性、耐湿性等)。
作为该苯酚类，具体地，可举出，例如，双酚A、四甲基双酚A、二烯丙基双酚A、双苯酚、双酚F、二烯丙基双酚F、三苯酚、四苯酚、苯酚酚醛清漆类、甲酚酚醛清漆类等。其中，优选使用苯酚酚醛清漆类和甲酚酚醛清漆类。由此，能够使接合层60的熔融粘度成为合适的粘度，提高与环氧树脂的反应性。进一步地，能够使接合层60′中的环氧树脂的固化物的特性(例如，耐热性、耐湿性等)更优异。
另外，作为固化剂使用苯酚酚醛清漆类的情形，在接合层60中的固化剂的配合量，优选在接合层60中含有的构成材料中是5～30重量％左右，更优选是10～25重量％左右。由此，接合层60中，能够使热固化性树脂确实地固化，并且在接合层60′中，能够防止和热固化性树脂未反应的固化剂的残留，适宜地防止由于该残留物的存在而引起的迁移的发生。
热固化性树脂是环氧树脂的情形，苯酚酚醛清漆树脂的配合量也可以相对于环氧树脂的当量比来规定。
具体地，相对于环氧树脂的苯酚酚醛清漆类的当量比，优选是0.5～1.2左右，更优选是0.6～1.1左右，进一步优选是0.7～0.98左右。通过设定在该范围内，也可获得和上述相同的效果。
进一步地，上述的固化剂之外，还可使用例如融点在150℃以上的咪唑化合物。由此，能够使焊锡凸块224的熔融物确实地在连接部212、222之间凝集，通过该熔融物固化而成的固化物构成的连接部225，能够使连接部212、222之间确实地电连接。
作为该融点在150℃以上的咪唑化合物，可举出2-苯基羟基咪唑、2-苯基-4-甲基羟基咪唑等。对于咪唑化合物的融点的上限，没有特别限定，例如，可根据接合层60的粘接温度进行适当设定。
作为固化剂，使用该咪唑化合物的情形，在接合层60中的固化剂的配合量，优选在接合层60中含有的构成材料中是0.005～10重量％左右，更优选是0.01～5重量％左右。由此，能够进一步有效地发挥热固化性树脂的固化催化剂的功能，在接合层60′中，能够提高热固化性树脂的固化性，并且，在接合层60中，在焊锡凸块224熔融的温度下热固化性树脂的熔融粘度不会变得过高，能够得到良好的连接部225。
如上述的固化剂，可单独使用，也可组合使用两种以上。
另外，接合层60中，作为构成材料，在上述的具有焊剂活性的固化剂和热固化性树脂之外，也可适宜添加耦合剂、为了提高具有焊剂活性的固化剂的活性的焊剂活性剂、和为了使树脂的相溶性、稳定性、作业性等的各种特性提高的各种添加剂。
通过含有如上述的耦合剂的构成，能够进一步提高接合层60和半导体晶片210、220的密接性。
另外，作为耦合剂，可举出环氧硅烷耦合剂、含有芳香族的氨基硅烷耦合剂等的硅烷耦合剂等，这些耦合剂既可单独使用一种，也可组合使用两种以上。
硅烷耦合剂在接合层60中的配合量，优选在接合层60中含有的构成材料中是例如0.01～5重量％左右。
另外，作为如上述的液状材料61中含有的溶剂，没有特别限定，可适宜使用相对于如上述的接合层60(液状材料61)的构成材料为惰性的溶剂。
作为该溶剂，可举出，例如，丙酮、甲基乙基酮、甲基异丁基酮、DIBK(二异丁基酮)、环己酮、DAA(二丙酮醇)等的酮类；苯、二甲苯、甲苯等的芳香族烃类；甲醇、乙醇、异丙醇、n-丁醇等的醇类；甲基溶纤剂、乙基溶纤剂、丁基溶纤剂、甲基溶纤剂乙酸酯、乙基溶纤剂乙酸酯、BCSA(丁基溶纤剂乙酸酯)等的溶纤剂系；NMP(N-甲基-2-吡咯烷酮)、THF(四氢呋喃)、DMF(二甲基甲酰胺)、DBE(二价酸酯)、EEP(3-乙氧基丙酸乙酯)、DMC(二甲基碳酸酯)等。
另外，液状材料61中的溶剂的含量，优选溶剂中混合的固态成分(上述的接合层60的构成材料)的含量是设定在10～60重量％左右。
此处，使用如上述的含有具有焊剂活性的固化剂、热固化性树脂等的液状材料61在背面223上形成的接合层60，优选是具有下述的特性。
即，本实施方式中，在背面223上形成的接合层60，在氧化处理过的铜板的表面上贴合粘接带，然后，在大气中、230℃下还原处理1分钟后，通过下述式(I)求出氧化铜还原率(％)。
氧化铜还原率(％)＝{1-(还原处理后的O原子浓度)/(氧化处理后的O原子浓度)}×100                   式(I)
此处，具有焊剂活性的固化物，具有还原被覆焊锡凸块224的表面的氧化膜而除去氧化膜的还原力，该氧化铜还原率(％)，是用作表示除去氧化膜的还原力的指标。因此，除去氧化膜的充分的氧化铜还原率，优选是70％以上，更优选是75％，进一步优选是80％以上。由此，能够提高在焊锡凸块224的表面上形成的氧化膜的除去率，能够提高接合后的各种环境下的连接部212、222之间通过连接部225的接合可靠性。
上述的氧化铜还原率(％)的测定条件，例如，可设为在大气下、230℃下还原处理1分钟。
氧化铜(CuO)还原率，具体地，例如，通过下述测定方法求出。
(1A)通过市售的蚀刻液软蚀刻70μm厚的铜板(3EC-3，2～3μm厚，三井金属(株)社制造)。
(2A)用烤炉在大气中、220℃下氧化处理软蚀刻过的铜板30分钟。
(3A)在氧化处理过的铜板的表面上贴合25μm厚的粘接带，在大气下、230℃下还原处理1分钟。
(4A)上述工序(3A)的还原处理后，在1分钟以内，用丙酮除去还原处理过的铜板的表面上的粘接带成分。
(5A)将除去树脂成分的铜板快速地转移至真空干燥器(Desiccator)，实施真空干燥，使铜板方面干燥。将铜板在维持真空的状态下保存，直至进行ESCA。
(6A)通过等离子体处理除去仅进行氧化处理的铜板和还原处理过的铜板的表面40
Figure G2008800139248D00161
。接下来，通过ESCA(ULVAC PHI社制)，测定Cu和O原子浓度。等离子体处理和ESCA测定，在真空环境下实施。通过等离子体处理除去铜板的表面40
Figure G2008800139248D00162
的目的，是为了除去在测定时的操作时表面被氧化的部分的影响。
使用的ESCA测定条件，如下所示：
(i)光电子脱出角45deg
(ii)X射线源Alkα线(单色)
(iii)分析范围0.8mmφ。
(7A)通过下述式(I)，算出氧化铜还原率。
氧化铜还原率(％)＝{1-(还原处理后的O原子浓度)/(氧化处理后的O原子浓度)}×100                式(I)
另外，本实施方式中，在背面223上形成的接合层60，在接合层60上配置直径500μm的含有锡的焊锡球，然后，在比该焊锡球的融点高30℃的温度下加热20秒后，通过下述式(II)，求出焊锡湿润扩散率。
焊锡湿润扩散率(％)＝[{(焊锡球的直径)一(湿润扩散后的焊锡的厚度)}/(焊锡球的直径)]×100       式(II)
此处，使用熔融的焊锡凸块224的固化物进行金属接合连接部212、222之间的情形，焊锡的湿润扩散率越大，则越能助长金属间接合，显示出接合强度增加的倾向。因此，为了防止接合不良的发生的充分的焊锡湿润扩散率，优选是40％以上，更优选是45％以上，进一步优选是50％以上。由此，能够提高接合确定率，进一步提高接合后的各种环境下的接合可靠性。
另外，焊锡湿润扩散率在60％以上时，前述的具有焊剂活性的固化剂，优选使用含有脂肪族二羧酸的固化剂。这是由于：在焊锡湿润扩散率高达60％以上，需要强还原力的情形下，通过使用焊剂活性更高的脂肪族二羧酸，有望提高焊锡成分的湿润性，确保电连接可靠性。
另一方面，在焊锡湿润扩散率为40％～60％时，具有焊剂活性的固化剂，优选使用含有具有羧基和酚性羟基的化合物。焊锡湿润扩散率在上述范围内，不需要如上述的强的还原力的情形下，使用与固化性树脂(例如，环氧树脂)的反应性高的化合物，能够更有效地抑制起因于焊剂残渣的迁移的发生。
上述的焊锡湿润扩散率的测定条件，例如，为了降低焊锡球的湿润扩散程度的偏差(ばらつき)，使用比焊锡球的融点高30℃的温度进行加热。另外，考虑到具有焊剂活性的固化剂发生熔融、在焊锡球的表面移动直至焊锡湿润扩散的时间以及焊锡湿润扩散程度的偏差，加热时间设为20秒。
焊锡湿润扩散率，具体地，例如，通过下述测定方法求出。
(1B)在裸Cu板(平井精密工业(株)制造)上贴合厚度15μm的粘接带。
(2B)在粘接带上静置下述的直径为500μm的焊锡球。
(i)“M31”(Sn/Ag/Cu，融点217℃，千住金属工业(株)制造)
(ii)“L20”(Sn/Bi，融点138℃，千住金属工业(株)制造)
(3B)根据ASTM B 545，在比各焊锡的融点高30℃的温度下加热热板，将上述样品在热板上加热20秒。
(4B)计测裸Cu板上湿润扩散的焊锡球的高度。
(5B)通过下述式(II)，算出焊锡湿润扩散率。
焊锡湿润扩散率(％)＝[{(焊锡球的直径)-(湿润扩散后的焊锡的厚度)}/(焊锡球的直径)]×100                式(II)
进一步地，本实施方式中，将背面223上形成的接合层60的厚度设定为100μm的情形，优选在223℃中的接合层60的熔融粘度是10～10000Pa·s左右，更优选是50～5000Pa·s左右，进一步优选是300～1500Pa·s左右。通过设定在该范围内，能够抑制在加热时接合层60从被固着物半导体晶片210、220漏出引起的连接可靠性的降低以及对周边部件的汚染。另外，也能防止发生气泡而导致在半导体晶片210、220之间的间隙中不能充分填充热固化性树脂的固化物等的不良。进一步地，也能防止焊锡凸块224的熔融物(焊锡)过度湿润扩散而导致在邻接的连接部212、222之间短路。另外，通过用焊锡凸块224的固化物构成的连接部225进行金属接合连接部212、222之间时，能够排除焊锡凸块224和连接部212、222间存在的热固化性树脂，从而能够抑制接合不良。
接合层60的熔融粘度，通过以下的测定方法求出。即，通过粘弹性测定装置(ジヤスコインタ一ナシヨナル(株)制造)以升温速度30℃/min、频率1.0Hz下，以固定应变检测应力的方式测定厚度100μm的接合层60，测定Sn/Ag＝96.5/3.5的融点的环境温度223℃下的粘度。
[1A-3]接下来，如图3(c)所示，使第1半导体晶片210和在背面223侧上设置有接合层60的第2半导体晶片220，以功能面211和背面223相对向的方式设置，使半导体晶片210、220之间相对设置。即，以使在功能面211和背面223之间具有接合层60的状态，使半导体晶片210、220之间相对设置。
然后，对第1半导体晶片210和第2半导体晶片220进行定位，使功能面211侧的连接部212的端部和背面223侧的焊锡凸块224相对应，如图3(d)所示进行设置，通过接合层60，使半导体晶片210、220之间接触，由此，形成第1半导体晶片210和第2半导体晶片220层叠的半导体晶片层叠体230(第2工序)。
[1A-4]接下来，如图3(d)所示，边加热半导体晶片层叠体230，边在其厚度方向上加压(第3工序)。
此时，优选进行加热使热固化性树脂的固化在焊锡凸块224的熔融之后完成。
具体地，加热的温度，根据半导体凸块224的构成材料和接合层60的构成材料等的不同而有不同，优选在100～250℃左右，更优选在130～230℃左右。
由此，能够通过具有焊剂活性的固化剂还原焊锡凸块224的表面，并且，能够使构成焊锡凸块224的焊锡成分熔融。其结果是，熔融的焊锡凸块224在连接部212、222之间凝集，然后固化，从而形成由焊锡凸块224的固化物构成的连接部225，由此，能够使连接部212、222之间电连接。
另外，通过使热固化性树脂的固化在焊锡凸块224的熔融之后完成，能够使第1半导体晶片210和第2半导体晶片220之间的焊锡凸块224的熔融物在凝集的区域以外的区域上形成由热固化性树脂的固化物构成的绝缘部226，能够确实地使邻接的连接部225之间电绝缘，并且，能够使第1半导体晶片210和第2半导体晶片220确实地接合(固着)。
通过如上进行，使焊锡凸块224熔融·固化，并且使热固化性树脂固化。其结果是，通过接合层60′使第1半导体晶片210和第2半导体晶片220固着，通过用焊锡凸块224的固化物构成的连接部225，能够形成连接部212和连接部222之间电连接的半导体晶片接合体240。
此处，本发明中，在连接部212、222之间，通过如连接部225的固化物进行电连接。因此，在进行后述的半导体装置10的驱动时，通过半导体芯片20的发热，即使热固化性树脂构成的绝缘部226发生膨胀，也能够适宜地防止该电连接被切断，能够在连接部212、222之间获得稳定的导通。即，能够在连接部212、222之间获得连接可靠性优异的电连接。
连接部225的厚度，即，半导体晶片接合体240中的接合层60′的厚度(平均)，没有特别限定，优选是3～200μm左右，更优选是5～150μm左右。通过使半导体晶片210、220之间的间隔距离缩小，能够使通过单片化半导体晶片接合体240获得的半导体芯片20的厚度变薄。其结果是，能够使具有该半导体芯片20的半导体装置10的全体的厚度变薄，进一步，也能够使半导体装置10轻量化。
换言之，能够使可在一个半导体装置(封装)10内安装的半导体芯片20的集成密度变高，另外，能够使半导体装置10全体小型化。另外，由于能够使在各个功能面211、221上设置的各个电极之间的间隔距离变小，能够使可在一个半导体装置10内收容的信息量增大。
<第2接合方法>
接下来，对于使用半导体晶片的第2接合方法获得半导体晶片接合体240的方法进行说明。
[1B-1]首先，与上述工序[1A-1]相同，如图4(a)所示，准备第1半导体晶片210和第2半导体晶片220(第1工序)。
[1B-2]接下来，准备作为构成材料含有具有焊剂活性的固化剂、热固化性树脂的接合片65，如图4(b)所示，使配置成功能面211和背面223相对向配置的第1半导体晶片210和第2半导体晶片220之间具有接合片65。
作为该接合片65中含有的具有焊剂活性的固化剂或热固化性树脂等的构成材料，可使用与上述工序[1A-2]中说明的构成材料相同的构成材料。
另外，在接合片65中，作为构成材料，在具有焊剂活性的固化剂和热固化性树脂之外，优选进一步地含有成膜性树脂。通过含有成膜性树脂的构成，能够确实地将接合片65制成膜状。
作为该成膜性树脂，可举出，例如，(甲基)丙烯酸系树脂、苯氧基树脂、聚酯树脂、聚氨基甲酸乙酯树脂、聚酰亚胺树脂、硅氧烷改性聚酰亚胺树脂、聚丁二烯、聚丙烯、苯乙烯-丁二烯-苯乙烯共聚物、苯乙烯-乙烯-丁烯-苯乙烯共聚物、聚乙缩醛树脂、聚乙烯丁缩醛树脂、聚乙烯乙缩醛树脂、丁基橡胶、氯丁橡胶、聚酰胺树脂、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、聚醋酸乙烯、尼龙等，这些树脂中可单独使用一种，也可组合两种以上使用。
本说明书中，(甲基)丙烯酸系树脂，是指(甲基)丙烯酸及其衍生物的聚合物，或者是(甲基)丙烯酸及其衍生物和其他的单体的共聚物。此处，记载为(甲基)丙烯酸等时，是指丙烯酸或甲基丙烯酸。
作为(甲基)丙烯酸系树脂，具体地，可举出，聚丙烯酸；聚甲基丙烯酸；聚丙烯酸甲酯、聚丙烯酸乙酯、聚丙烯酸丁酯、聚丙烯酸-2-乙基己基酯等的聚丙烯酸酯；聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯、聚甲基丙烯酸丁酯等的聚甲基丙烯酸酯；聚丙烯腈、聚甲基丙烯腈、聚丙烯酰胺、丙烯酸丁酯-丙烯酸乙酯-丙烯腈共聚物、丙烯腈-丁二烯共聚物、丙烯腈-丁二烯-丙烯酸共聚物、丙烯腈-丁二烯-苯乙烯共聚物、丙烯腈-苯乙烯共聚物、甲基丙烯酸甲酯-苯乙烯共聚物、甲基丙烯酸甲酯-丙烯腈共聚物、甲基丙烯酸甲酯一α-甲基苯乙烯共聚物、丙烯酸丁酯-丙烯酸乙酯-丙烯腈-2-羟基乙基甲基丙烯酸酯-甲基丙烯酸共聚物、丙烯酸丁酯-丙烯酸乙酯-丙烯腈-2-羟基乙基甲基丙烯酸酯-丙烯酸共聚物、丙烯酸丁酯-丙烯腈-2-羟基乙基甲基丙烯酸酯共聚物、丙烯酸丁酯-丙烯腈-丙烯酸共聚物、丙烯酸丁酯-丙烯酸乙酯-丙烯腈共聚物、丙烯酸乙酯-丙烯腈-N，N-二甲基丙烯酰胺共聚物等。其中，优选丙烯酸丁酯-丙烯酸乙酯-丙烯腈共聚物、丙烯酸乙酯-丙烯腈-N，N-二甲基丙烯酰胺。
通过使用使具有腈基、环氧基、羟基、羧基等的官能团的单体共聚而成的(甲基)丙烯酸系树脂，能够提高接合片65(接合层60)与半导体晶片210、220的密接性和与热固化性树脂等的相溶性。该(甲基)丙烯酸系树脂中，具有上述官能团的单体的使用量，没有特别限定，相对于(甲基)丙烯酸系树脂的总重量，优选是0.1～50mol％左右，更优选是0.5～45mol％左右，进一步优选是1～40mol％左右。通过设定在该范围内，接合片65(接合层60)的相对于半导体晶片210、220的密接性优异，并且，能够适宜地防止接合片65的粘接力变得过强，提高作业性。
上述(甲基)丙烯酸系树脂的重均分子量，没有特别限定，优选是10万以上，更优选是15万～100万左右，进一步优选是25万～90万左右。通过使重均分子量设定在上述范围内，能够使接合片65的成膜性提高。
另外，作为成膜性树脂使用苯氧基树脂的情形，优选使用数均分子量是5000～15000左右的苯氧基树脂。通过使用该数均分子量的苯氧基树脂，能够抑制接合层60的流动性，使接合层60的厚度均匀。
苯氧基树脂的骨架，没有特别的限定，可举出，例如，双酚A型、双酚F型、联苯基骨格型等。其中，优选饱和吸水率是1％以下的苯氧基树脂。由此，即使在如半导体晶片接合体240的形成时或得到的半导体芯片20的安装时等的曝露在高温条件下的情形下，也能够抑制起因于接合层60的发泡或剥离等的发生。
饱和吸水率，可通过下述方式算出，即，将苯氧基树脂加工成25μm厚的膜，在100℃环境中干燥1小时(绝对干燥状态)，进一步地，将该膜放置在40℃、90％RH环境的恒温高湿层上，在放置24小时后，测定重量变化，使用重量变化达到饱和时点的重量，通过下述式(III)算出。
饱和吸水率(％)＝{(饱和时点的重量)-(绝对干燥时点的重量)}/(绝对干燥时点的重量)×100                  (III)
另外，作为成膜性树脂使用聚酰亚胺树脂的情形，作为聚酰亚胺树脂，可举出在重复单元中具有酰亚胺键的聚酰亚胺树脂。
作为该聚酰亚胺树脂，可举出，例如，使二胺和二酸酐反应，加热所得到的聚酰胺酸，使其脱水闭环而得到的聚酰亚胺树脂。作为二胺，可举出，作为芳香族二胺的3，3′-二甲基一4，4′-二氨基二苯基、4，6-二甲基-m-亚苯基二胺、2，5-二甲基-p-亚苯基二胺；作为硅氧烷二胺的1，3-双(3-氨基丙基)-1，1，3，3-四甲基二硅氧烷等，这些树脂既可单独使用一种，也可组合使用两种以上。
另外，作为二酸酐，可举出，3，3，4，4′-联苯基四羧酸、苯均四酸二酐、4，4′-氧代二邻苯二甲酸酐等。
该聚酰亚胺树脂，可以是可溶于后述的溶剂的聚酰亚胺树脂，也可以是不溶于后述的溶剂的聚酰亚胺树脂，优选是可溶于后述的溶剂的聚酰亚胺树脂。由此，通过提高与液状材料61中含有的构成材料的相溶解性，使其操作性优异。特别地，由于硅氧烷改性聚酰亚胺树脂能够溶于各种溶剂，因而优选使用硅氧烷改性聚酰亚胺树脂。
另外，成膜性树脂，也可使用市售品。进一步地，在不损害本发明的效果的范围内，可以使用配合各种可塑剂、稳定剂、无机填充剂、抗静电剂或顏料等的添加剂的成膜性树脂。
成膜性树脂的配合量，优选在接合片65中含有的构成材料中是例如5～45重量％左右。通过设定在该范围内，能够抑制接合片65的成膜性的降低，并且能够抑制绝缘部226中的弹性模量的增加。其结果是，能够进一步提高接合层60′与半导体晶片210、220的密接性。进一步地，能够抑制粘接片65的熔融粘度的增加。
该接合片65，例如，能够通过下述方式获得：将具有焊剂活性的固化剂和热固化性树脂、以及根据需要添加的成膜性树脂或其他成分溶解在溶剂中，制备接合片形成用材料(液状材料)，然后，将该接合片形成用材料，涂布到施加了聚酯片等的剥离处理的基材上，以规定的温度除去溶剂，使其干燥而得到。
作为此处使用的溶剂，可使用与上述工序[1A-2]中说明的溶剂相同的溶剂。
另外，接合片65的厚度(平均)，没有特别限定，优选是5～300μm左右，更优选是10～200μm左右。
[1B-3]接下来，对第1半导体晶片210和第2半导体晶片220进行定位，使功能面211侧中的连接部212的端部和背面223侧中的焊锡凸块224对应，如图4(c)所示，通过接合层60(接合片65)使半导体晶片210、220之间接触，形成第1半导体晶片210和第2半导体晶片220层叠的半导体晶片层叠体230(第2工序)。
[1B-4]接下来，与上述工序[1A-4]同样地进行，边加热半导体晶片层叠体230，边在其厚度方向上加压，如图4(d)所示，能够形成半导体晶片接合体240。
<第3接合方法>
接下来，对于使用半导体晶片的第3接合方法获得半导体晶片接合体240的方法进行说明。
[1C-1]首先，分别准备没有图示的形成多个单个电路的第1半导体晶片210和第2半导体晶片220(第1工序)。
本实施方式中，如图5(a)所示，半导体晶片210、220，分别具有在其功能面211、221上设置的与上述单个电路连接的多个电极(未图示)和在半导体晶片210、220的厚度方向上贯通设置的与上述电极电连接的连接部(导体柱)212、222。
[1C-2]接下来，如图5(b)所示，通过在第2半导体晶片220的背面223上，涂布作为构成材料含有具有焊剂活性的固化剂、热固化性树脂和焊锡粉的液状材料61，形成接合层60。
作为在背面223上涂布液状材料61的方法，可使用与上述工序[1A-2]中说明的涂布方法相同的涂布方法。
在背面223上涂布液状材料61后，例如，通过将在液状材料61中含有的溶剂进行脱除溶剂，即，通过干燥液状材料61，形成接合层60。
该液状材料61的干燥，可以是自然干燥，也可以是使用例如加热器等加热第2半导体晶片220的强制干燥。
另外，接合层60，也可根据需要进行临时固化。由此，能够确实地保持形成的接合层60的形状。
另外，本实施方式中，接合层60，在第2半导体晶片220的背面223侧上进行单独设置，但是也可在第1半导体晶片210的功能面211侧上进行单独设置，也可在第2半导体晶片220的背面223侧和第1半导体晶片210的功能面211侧的两者上进行设置。另外，从简化半导体晶片的接合方法中的工序的方面考虑，优选在背面223和功能面211中的任一者上设置接合层60，从提高形成的半导体晶片接合体240的密接性的方面考虑，优选在背面223和功能面211的两者上设置接合层60。
具有焊剂活性的固化剂，在后工序[1C-4]中，在加热加压半导体晶片层叠体230使其固着时，具有还原焊锡粉的表面的功能。由此，能够提高构成焊锡粉的焊锡成分的润湿性，能够促进焊锡粉的自我组织化。其结果是，能够用由熔融的焊锡粉的凝集物固化而成的固化物构成的连接部225连接连接部212、222之间，能够确实地获得通过该连接部225的导通。
另外，该类具有焊剂活性的固化剂，优选具有与热固化性树脂结合的官能团。由此，具有焊剂活性的固化剂，在加热热固化性树脂进行固化时，也作为固化剂起作用，附加至热固化性树脂。其结果是，在形成的半导体晶片接合体240具有的接合层60′中，能够合适地抑制起因于焊剂成分残渣的离子迁移的发生。另外，通过在热固化性树脂上附加具有焊剂活性的固化剂，也能得到能够提高热固化性树脂的固化物的弹性模量和/或Tg的效果。
考虑到以上的问题，作为具有焊剂活性的固化剂，优选使用具有羧基和/或酚性羟基的固化剂。作为该具有焊剂活性的固化剂可使用与上述工序[1A-2]中说明的具有焊剂活性的固化剂相同的具有焊剂活性的固化剂。
具有羧基和/或酚性羟基的焊剂活性固化剂，通过和环氧树脂等的热固化性树脂发生反应，进入三维结构。
因此，从提高固化后的环氧树脂的三维网络的形成方面考虑，优选1分子中具有至少2个能够附加在环氧树脂上的酚性羟基和一分子中至少具有1个在焊锡粉上显示焊剂作用(还原作用)的芳香族上直接结合的羧基。
作为该焊剂活性固化剂，可举出2，3-二羟基安息香酸、2，4-二羟基安息香酸、龙胆酸(2，5-二羟基安息香酸)、2，6-二羟基安息香酸、3，4-二羟基安息香酸、没食子酸(3，4，5-三羟基安息香酸)等的安息香酸衍生物；1，4-二羟基-2-萘甲酸、3，5-二羟基-2-萘甲酸、3，7-二羟基-2-萘甲酸等的萘甲酸衍生物；酚酞；和二苯酚酸等，这些固化剂既可单独使用，也可组合使用两种以上。
另外，接合层60中的焊剂活性固化剂的配合量，优选在接合层60中含有的除焊锡粉以外的构成材料中是1～30重量％左右，更优选为3～25重量％左右。由此，能够提高接合层60中的焊剂活性，并且在半导体晶片接合体240具有的接合层60′中，防止未与热固化性树脂反应的焊剂活性固化剂的残留，能够适当地防止该残留物的存在引起的迁移的发生。
另外，该焊剂活性固化剂，只要在接合层60中在焊锡粉的外部上存在即可，例如，可以是焊锡粉和焊剂活性固化剂分别在热固化性树脂中分散，也可以是在热固化性树脂中分散的焊锡粉的表面上添加有焊剂活性固化剂。由于焊剂活性固化剂在焊锡粉的外部中存在，在后工序[1C-4]中，焊剂活性固化剂在焊锡粉和连接部212、222的表面的界面上有效地移动，能够使这些之间直接接触。其结果是，能够提高连接部212、222和连接部225之间的连接可靠性。
热固化性树脂，在后工序[1C-4]得到的半导体晶片接合体240中，通过该热固化性树脂的固化物构成的绝缘部226，具有使邻接的连接部225之间绝缘的功能，并且具有使第1半导体晶片210和第2半导体晶片220固着(固定)的功能。
作为上述热固化性树脂，可使用与上述工序[1A-2]中说明的热固化性树脂相同的热固化性树脂。
另外，接合层60中的热固化性树脂的配合量，优选在接合层60中含有的除焊锡粉以外的构成材料中是25～90重量％左右，更优选为35～80重量％左右。由此，在使热固化性树脂固化时，得到良好的固化性，并且可进行接合层60的良好的熔融举动的设计。
另外，热固化性树脂中，优选含有具有焊剂活性的固化剂以外的固化剂(下面，单称为“固化剂”。)。由此，能够进一步提高热固化性树脂的固化性。
作为固化剂，可使用与上述工序[1A-2]中说明的固化剂相同的固化剂。
另外，接合层60中，作为构成材料，在上述的具有焊剂活性的固化剂和热固化性树脂之外，也可适宜添加耦合剂、为了提高具有焊剂活性的固化剂的活性的焊剂活性剂、和为了使树脂的相溶性、稳定性、作业性等的各种特性提高的各种添加剂。
通过含有如上述的耦合剂的构成，能够进一步提高接合层60与半导体晶片210、220的密接性。
另外，作为耦合剂，可使用与上述工序[1A-2]中说明的耦合剂相同的耦合剂。
硅烷耦合剂在接合层60中的配合量，优选在接合层60中含有的除焊锡粉以外的构成材料中是例如0.01～5重量％左右。
焊锡粉在后工序[1C-4]中，通过加热·加压半导体晶片层叠体230而熔融，在连接部212、222之间凝集。而且，通过该凝集的凝集物固化而成的固化物，形成连接部225，使连接部212、222之间电连接。
作为构成该焊锡粉的焊锡成分，优选是含有从由锡(Sn)、银(Ag)、铋(Bi)、铟(In)、锌(Zn)、铅(Pb)和铜(Cu)所组成的组中选出的至少2种以上的合金。其中，考虑到焊锡粉的熔融温度和机械特性，优选是Sn-Pb合金、Sn-Bi合金、Sn-Ag合金、Sn-Ag-Cu合金、Sn-In合金等的含Sn合金。
焊锡粉的平均粒径，只要根据半导体晶片210、220的表面积和半导体晶片210、220之间的间隔距离(接合层60的厚度)进行适宜地设定即可，优选是1～100μm左右，更优选是5～100μm左右，进一步优选是10～50μm左右。通过设定在该范围内，能够确实地使焊锡粉的熔融物(焊锡成分)集合(凝集)在连接部212、222的表面上。进一步地，能够抑制在邻接的连接部212、222之间发生桥接(连接)，防止邻接的连接部212、222之间发生短路。
焊锡粉的平均粒径，例如，可通过激光衍射散射法测定。
该类焊锡粉的融点，通常是优选为100～250℃左右，更优选是130～230℃左右。由此，能够充分确保固化前的接合层60中的热固化性树脂等的流动性，并且能够确实防止在半导体晶片210、220上设置的单个电路的热劣化。
另外，作为焊锡粉的构成材料，优选是选择熔融温度比热固化性树脂的固化温度低的材料。由此，能够使焊锡粉进一步确实地凝集在连接部212、222的表面。
另外，焊锡粉的融点，是例如使用DSC(示差扫描量热测定)法测量升温速度10℃/分钟下的构成焊锡粉的焊锡粉单体获得的吸热峰温度。
焊锡粉的配合量，相对于除焊锡粉以外的接合层60的构成成分的合计100重量份，优选是50～250重量份左右，更优选是40～230重量份左右，进一步优选是50～160重量份左右。通过设定在该范围内，能够通过熔融的焊锡粉凝集的固化物确实地形成连接部225。其结果是，能够确实地进行通过该连接部225的连接部212、222之间的电连接。另外，通过热固化性树脂的固化物形成绝缘部226，能够确实地使邻接的连接部225之间绝缘。
作为上述的液状材料61中含有的溶剂，可使用与上述工序[1A-2]中说明的溶剂相同的溶剂。
液状材料61中的溶剂含量，优选是在溶剂中混合的固体成分(上述的接合层60的构成材料)的含量设定为10～60重量％左右的范围。
此处，使用上述的含有具有焊剂活性的固化剂或热固化性树脂等的液状材料61在背面223上形成的接合层60，优选具有下述特性。
即，将背面223上形成的接合层60的厚度设定为100μm的情形，优选在138℃中的接合层60的熔融粘度是0.01～10000Pa·s左右，更优选是0.1～3000Pa·s左右，进一步优选是0.3～1000Pa·s左右。通过设定在该范围内，能够抑制在加热时接合层60从被固着物半导体晶片210、220漏出引起的连接可靠性的降低和对周边部件的汚染。另外，也能防止气泡的发生而导致在半导体晶片210、220之间的间隙中不能充分填充热固化性树脂的固化物等的不良。进一步地，也能防止焊锡粉的熔融物(焊锡)过度湿润扩散而导致邻接的连接部212、222之间短路。另外，通过用熔融的焊锡粉的凝集物固化而成的固化物构成的连接部225进行金属接合连接部212、222之间时，能够抑制连接部225上的热固化性树脂的残留以及绝缘层226上的焊锡粉的残留，因此，能够抑制连接部212、222之间的接合不良。
接合层60的熔融粘度，通过以下的测定方法求出。即，通过粘弹性测定装置(ジヤスコインタ一ナシヨナル(株)制)以升温速度30℃/min、频率1.0Hz下，以固定应变检测应力的方式测定厚度100μm的接合层60，测定Sn/Ag＝96.5/3.5的融点的环境温度223℃下的粘度。
接合层60的厚度，没有特别限定，优选是3～300μm左右，更优选是10～200μm左右，进一步优选是15～150μm左右。通过设定在该范围内，能够确保形成的绝缘部226的充分的厚度，能够确实地赋予绝缘部226机械强度。
[1C-3]接下来，如图5(c)所示，使第1半导体晶片210和在背面223侧上设置有接合层60的第2半导体晶片220，以功能面211和背面223相对向的方式设置，使半导体晶片210、220之间相对设置。即，以使在功能面211和背面223之间具有接合层60的状态，使半导体晶片210、220之间相对设置。
然后，对第1半导体晶片210和第2半导体晶片220进行定位，使功能面211侧的连接部212的端部和背面223侧的连接部222的端部相对应，如图5(d)所示进行设置，通过接合层60使半导体晶片210、220之间重叠，由此，形成第1半导体晶片210和第2半导体晶片220层叠的半导体晶片层叠体230(第2工序)。
[1C-4]接下来，如图5(d)所示，边加热半导体晶片层叠体230，边在其厚度方向上加压(第3工序)。
此时，优选缓缓加热使热固化性树脂的固化在焊锡粉的熔融之后完成。
具体地，加热的温度，根据焊锡粉的构成材料和接合层60的构成材料等的不同而有不同，优选在100～250℃左右，更优选在130～230℃左右。
由此，能够通过具有焊剂活性的固化剂还原焊锡粉的表面，并且，能够使构成焊锡粉的焊锡成分熔融。其结果是，熔融的焊锡粉在接合层60中移动，在连接部212、222的表面上自我整合地进行移动。因此，在连接部212、222之间，熔融的焊锡粉自发地凝集。然后，该凝集的凝集物固化。其结果是，通过该凝集物固化而成的物质构成的连接部225，能够使连接部212、222之间电连接。
另外，通过使热固化性树脂的固化在焊锡粉的熔融之后完成，能够使第1半导体晶片210和第2半导体晶片220之间的焊锡粉的熔融物凝集的区域以外的区域上形成由热固化性树脂的固化物构成的绝缘部226，能够确实地使邻接的连接部225之间电绝缘，并且，能够使第1半导体晶片210和第2半导体晶片220确实地接合(固着)。
通过如上进行，使熔融的焊锡粉凝集，然后使该凝集的凝集物固化，并且使热固化性树脂固化。其结果是，通过接合层60′使第1半导体晶片210和第2半导体晶片220固着，通过由熔融的焊锡粉凝集而成的凝集物的固化物构成的连接部225，能够形成连接部212和连接部222之间电连接的半导体晶片接合体240。
半导体晶片层叠体230的加热，除可使用规定的单一温度进行加热的情形以外，还可采用例如在150℃下加热100秒后，在200℃下加热100秒的梯形固化(step cure)或在180℃下加热加压使其固着10秒后，在200℃下烘烤10分钟使其固化的后固化(post cure)。由此，通过构成焊锡粉的焊锡粒子、连接部212、222的金属接合，能够更加确实地使连接部225和连接部212、222电连接，能够形成连接电阻低、连接可靠性高的连接部225。
另外，通过边加热半导体晶片层叠体230边在其厚度方向上加压的构成，能够在连接部212、222的表面上，挤压焊锡粉使其流动，进而使其有效地移动。
具体地，加压半导体晶片层叠体230的压力，优选是0～20MPa左右，更优选是1～10MPa左右，通过设定在该范围内，能够使熔融的焊锡粉确实地在连接部212、222之间凝集。
另外，即使在半导体晶片层叠体230上主动施加的压力为0MPa，通过第2半导体晶片220的自重，也可在接合层60上施加规定的压力。
此处，本发明中，在连接部212、222之间，通过如连接部225的固化物，进行电连接。因此，在进行后述的半导体装置10的驱动时，通过半导体芯片20的发热，即使热固化性树脂构成的绝缘部226发生膨胀，也能够适宜地防止该电连接被切断，能够获得连接部212、222之间的稳定的导通。即，能够在连接部212、222之间获得连接可靠性优异的电连接。
连接部225的厚度，即，半导体晶片接合体240中的接合层60′的厚度(平均)，没有特别限定，优选是3～200μm左右，更优选是5～150μm左右。通过使半导体晶片210、220之间的间隔距离缩小，能够使通过单片化半导体晶片接合体240获得的半导体芯片20的厚度变薄。其结果是，能够使具有该半导体芯片20的半导体装置10的全体的厚度变薄，进一步地能够使半导体装置10轻量化。
换言之，能够使可在一个半导体装置(封装)10内安装的半导体芯片20的集成密度变高，另外，能够使半导体装置10全体小型化。另外，由于能够使在功能面211、221上设置的各个电极之间的间隔距离变小，能够使可在一个半导体装置10内收容的信息量增大。
<第4接合方法>
接下来，对于使用半导体晶片的第4接合方法获得半导体晶片接合体240的方法进行说明。
[1D-1]首先，与上述工序[1C-1]相同，如图6(a)所示，准备第1半导体晶片210和第2半导体晶片220(第1工序)。
[1D-2]接下来，准备作为构成材料含有具有焊剂活性的固化剂、热固化性树脂和焊锡粉的接合片65，如图6(b)所示，进行配置使功能面211和背面223相对向，使在第1半导体晶片210和第2半导体晶片220之间具有接合片65。
作为该接合片65中含有的具有焊剂活性的固化剂或热固化性树脂及焊锡粉等的构成材料，可使用与上述工序[1A-2]中说明的构成材料相同的构成材料。
另外，在接合片65中，作为构成材料，在具有焊剂活性的固化剂、热固化性树脂和焊锡粉之外，优选进一步地含有成膜性树脂。通过制成含有成膜性树脂的构成，能够确实地将接合片65制成膜状。
作为该成膜性树脂，例如，可使用与上述工序[1B-2]中说明的树脂相同的树脂。
另外，成膜性树脂，也可使用市售品。进一步地，在不损害本发明的效果的范围内，可以使用配合各种可塑剂、稳定剂、无机填充剂、抗静电剂或顏料等的添加剂的成膜性树脂。
成膜性树脂的配合量，优选在接合片65中含有的除焊锡粉以外的构成材料中是例如5～50重量％左右。通过设定在该范围内，能够抑制接合片65的成膜性的降低，并且能够抑制在绝缘部226中的弹性模量的增加。其结果是，能够进一步提高接合层60′和半导体晶片210、220的密接性。进一步地，能够抑制粘接片65的熔融粘度的增加。
该接合片65，例如，能够通过下述方式获得：将具有焊剂活性的固化剂、热固化性树脂和焊锡粉、以及根据需要添加的成膜性树脂或其他成分溶解在溶剂中，制备接合片形成用材料(液状材料)，然后，将该接合片形成用材料，涂布到施加了聚酯片等的剥离处理的基材上，以规定的温度除去溶剂，使其干燥而得到。
作为此处使用的溶剂，可使用与上述工序[1A-2]中说明的溶剂相同的溶剂。
另外，接合片65的厚度(平均)，没有特别限定，优选是5～300μm左右，更优选是10～200μm左右。
[1D-3]接下来，对第1半导体晶片210和第2半导体晶片220进行定位，使功能面211侧中的连接部212的端部和背面223侧中的连接部222的端部对应，如图6(c)所示，通过接合层60(接合片65)使半导体晶片210、220之间重叠，形成第1半导体晶片210和第2半导体晶片220层叠的半导体晶片层叠体230(第2工序)。
[1D-4]接下来，与上述工序[1C-4]同样地进行，边加热半导体晶片层叠体230，边在其厚度方向上加压，如图6(d)所示，能够形成半导体晶片接合体240。
通过如上述的第1～第4接合方法，能够得到半导体晶片接合体240。
[2]接下来，与各半导体晶片210、220上形成的单个电路对应地将半导体晶片接合体240单片化，得到多个半导体芯片20。
如此进行，将通过本发明的半导体晶片的接合方法形成的半导体晶片接合体240单片化，一次得到多个半导体芯片(半导体芯片层叠体)20，通过上述构成，与上述现有技术中说明的单独层叠、接合多个半导体芯片大量生产半导体芯片层叠体的情形相比，能够消减制造工序数，能够提高生产效率。
[3]接下来，准备上表面上设置有布线图案40、下表面上设置有凸块70的底板材料30(基板)，在该底板材料30上通过布线图案40搭载半导体芯片(半导体元件)20。
通过如上所述的工序，能够制造半导体装置10。
如上述进行制造的半导体装置10，能够提高可在一个封装内搭载的半导体芯片20的集成密度，由此，能够对应于电子器件的高功能化以及小型化。
通过本发明的半导体装置的制造方法制造的半导体装置10，例如，可广泛用于移动手机、数字相机、摄像机、汽车导航仪、个人电脑、游戏机、液晶电视、液晶显示器、有机EL显示器、打印机等。
如上所述，对本发明的半导体晶片的接合方法和半导体装置的制造方法进行了说明，但本发明并不限定于此。
例如，在本发明的半导体晶片的接合方法中，对接合一个第1半导体晶片210和一个第2半导体晶片220的情形进行了说明，但并不限于此，例如，也可在一个第1半导体晶片210上层叠二个以上的第2半导体晶片220，然后，一次将这些半导体晶片210、220接合。进一步地，也可如本实施方式所述，在接合一个第1半导体晶片210和一个第2半导体晶片220之后，在得到的半导体晶片接合体240上，进一步，接合第2半导体晶片220。
另外，例如，可在本发明的半导体晶片的接合方法和半导体装置的制造方法中任意地追加1个或2个以上的目的工序。
实施例
接下来，对于本发明的具体地实施例进行说明。
1.接合片的制作和接合层形成用材料的制备
下面所示的样品No.的编号，是与使用各样品No.的接合片或接合层形成用材料形成的各实施例(半导体装置)的编号对应。另外，样品No.1B′与比较例1B对应。
1-1.接合片的制作
[样品No.1A～34A]
按照下述表1-A～1-C中所示的配合，将各成分(构成材料)溶解在甲苯、二甲苯等的芳香族烃系溶剂；乙酸乙酯、乙酸丁酯等的酯系有机溶剂；丙酮、甲乙酮等的酮系有机溶剂中，将得到的清漆(接合片形成用材料)涂布在聚酯片上，适当设定上述溶剂挥发的温度，使清漆干燥，由此，制作各样品No.的接合片。
另外，下述表1-A～1-C中的各成分的配合量，是相对于各成分的总量的重量％。
[样品No.1B～21B、样品No.1B′]
按照下述表3-A～3-B中所示的配合，将各成分(构成材料)溶解在甲苯、二甲苯等的芳香族烃系溶剂；乙酸乙酯、乙酸丁酯等的酯系有机溶剂；丙酮、甲乙酮等的酮系有机溶剂中，将得到的清漆(接合片形成用材料)涂布在聚酯片上，适当设定上述溶剂挥发的温度，使清漆干燥，由此，制作各样品No.的接合片。
另外，下述表3-A～3-B中的各成分的配合量，是相对于各成分的总量的重量％。
1-2.接合层形成用材料的制备
[样品No.35A～45A]
将下述表2中所示的配合的各成分(构成材料)通过三辊机进行混炼，然后，进行真空脱泡，由此，制备各样品No.的接合层形成用材料(液状材料)。
2.半导体装置的制作
下述的各实施例和各比较例中，分别制造20个半导体装置。
实施例1A
(1A)首先，准备如图7所示的设置50个具有贯通金属电极311(铜)的20mm×20mm的电路310的Si晶片(8英寸试验用晶片，厚度：60μm)。
图7(a)是表示Si晶片具有的1个电路310的平面图；图7(b)是图7(a)所示的A-A线部分剖面图。
如图7(a)所示，在该电路310中，区域A～区域D中，分别设置28×28个的贯通金属电极311贯通Si晶片。出于评价连接导通性和绝缘性的目的，在区域A中，设置通过布线与该区域中存在的贯通金属电极311中的任何一者连接的第1端子～第3端子和第22端子～第24端子；在区域B中，设置通过布线与该区域中存在的贯通金属电极311中的任何一者连接的第4端子4～第9端子；在区域C中，设置通过布线与该区域中存在的贯通金属电极311中的任何一者连接的第10端子～第15端子；在区域D中，设置通过布线与该区域中存在的贯通金属电极311中的任何一者连接的第16端子16～第21端子。
邻接的贯通金属电极311之间的间距(pitch)，设置为150μm。
另外，如图7(b)所示，在Si晶片的背面314上，设置有与邻接的贯通金属电极311中的任何电极连接的导电体312。
(2A)接下来，在Si晶片的功能面315的与贯通金属电极311邻接的位置上，使用倒装芯片贴合机，定位无铅焊锡(组成：Sn-3.5Ag、融点：221℃、热膨胀率：22ppm/℃)，在与Si晶片临时接合之后，通过实施回流处理(回流条件：通过最高温度260℃、最低温度183℃的处理时间为60秒的IR回流炉)，使在贯通金属电极311上接合焊锡凸块。
该焊锡凸块的直径是40μm。
(3A)接下来，在该具有焊锡凸块的Si晶片的功能面315侧上，使用真空膜层压机(MVLP-500/600-2A，名机制作所制造)，贴合样品No.1的接合片。
通过真空膜层压机贴合接合片时的处理条件，设为100℃、0.8MPa、30秒。
在Si晶片上贴合的样品No.1的接合片的厚度是40μm。
(4A)接下来，使用2块上述工序(3A)中得到的具有接合片的Si晶片，对其进行定位后，使用挤压装置(VH1-1758)进行临时层叠，由此得到Si晶片层叠体。
临时层叠时的处理条件设为150℃、1.0MPa。
(5A)接下来，将上述工序(4A)中得到的Si晶片层叠体，在保持上述工序(4A)的状态下，缓缓释放压力(0.1MPa以下)，并加热至250℃，由此，如图8所示，通过各电路310具有的贯通金属电极311、熔融的焊锡凸块的固化物313形成金属接合。然后，进一步在180℃×60分钟的条件下追加加热，得到具有2个电路310通过固化物313电连接的电路接合体320的Si晶片接合体。
此处，如图8所示，在电路接合体320中，贯通金属电极311与邻接的贯通金属电极311中的任一者，通过导电体312连接，因此，在相互对向的贯通金属电极311之间通过固化物313连接，形成通过贯通金属电极311、导电体312和固化物313构成的1个布线316。
因此，本实施例中，如图9所示，在区域A中，通过含有28×28个贯通金属电极311的布线316，形成使第1端子与第24端子电连接的电路。另外，在区域B中，通过含有28×28个贯通金属电极311的布线316，形成使第4端子与第5端子电连接的电路。在区域C中，通过含有28×28个贯通金属电极311的布线316，形成使第12端子与第13端子电连接的电路。进一步地，在区域D中，通过含有28×14个贯通金属电极311的布线316，形成使第17端子与第19端子电连接的电路，且通过含有28×14个贯通金属电极311的布线316，形成使第18端子与第20端子电连接的电路。
(6A)接下来，将得到的具有电路接合体320的Si晶片接合体，如图6(c)所示，切断成10mm方形，使电路接合体320在各区域A～D分开，得到单片化的导通测试用的评价用芯片330。
(7A)接下来，在评价用芯片330分别具有的端子的位置上，使用倒装芯片接合机，定位无铅焊锡(组成：Sn-3.5Ag、融点：221℃、热膨胀率：22ppm/℃)，与评价用芯片330临时接合。然后，在印刷布线基板上载置评价用芯片330的状态下，实施回流处理(回流条件：通过最高温度260℃、最低温度183℃的处理时间60秒的IR回流炉)，通过焊锡凸块，使评价用芯片330具有的端子与印刷布线基板接合，制造实施例1A的评价用封装(半导体装置)。
在接合评价用芯片330具有的端子和印刷布线基板时，使评价用芯片330具有的相互对向的端子之间电连接。
另外，本实施例中，本工序(7A)中，使用来自各区域A～D的评价用芯片330各5个，制造具有各个评价用芯片330的半导体装置。即，制造20个半导体装置。
实施例2A～34A
除在上述工序(3A)中分别使用样品No.2A～34A的接合片代替样品No.1A的接合片以外，与上述实施例1A同样地进行，制造实施例2A～34A的半导体装置。
实施例35A
除使用下述工序(3B)代替上述工序(3A)以外，与上述实施例1A同样地进行，制造实施例35A的半导体装置。
(3B)接下来，在该具有焊锡凸块的Si晶片的功能面315侧上，使用旋转涂布法涂布样品No.35的接合层形成用材料，由此，在功能面315上形成接合层。接合层的平均厚度是40μm。
实施例36A～40A
除在上述工序(3B)中分别使用样品No.36A～40A的接合层形成用材料代替样品No.35A的接合层形成用材料以外，与上述实施例35A同样地进行，制造实施例36A～40A的半导体装置。
实施例41A～45A
除在上述工序(3B)中分别使用样品No.41A～45A的接合层形成用材料代替样品No.35A的接合层形成用材料、并且进一步地在上述工序(3B)之后实施90℃×90分钟的加热处理使接合层进行B-stage固化(临时固化)从而保持接合层的形状以外，与上述实施例35A同样地进行，制造实施例41A～45A的半导体装置。
比较例1A、2A
比较例1A中，除在上述工序3A中使用各向异性导电膜(AC-200，日立化成工业株式会社制)代替样品No.1A的接合片并且省略上述工序5A以外，比较例2A中，除在上述工序3A中使用各向异性导电膜(FP2511K，ソニ-ケミカル社制造)代替样品No.1A的接合片并且省略上述工序5A以外，与上述实施例1A同样地进行，制造比较例1A和2A的半导体装置。
实施例1B
(1C)首先，准备上述工序(1A)中说明的Si晶片(8英寸试验用晶片、厚度：60μm)。
(2C)接下来，在该Si晶片的功能面315侧上，使用真空膜层压机(MVLP-500/600-2A，名机制作所制)贴合样品No.1B的接合片。
通过真空膜层压机贴合接合片时的处理条件设为100℃、0.8MPa、30秒。
在Si晶片上贴合的样品No.1B的接合片的厚度是40μm。
(3C)接下来，使用2块上述工序(2C)中得到的具有接合片的Si晶片，对其进行定位后，使用挤压固着装置(280ASB-M001，筑波メカニクス社制造)，进行层叠，由此，得到Si晶片层叠体。
层叠时的处理条件设为160℃、2.0MPa。
(4C)接下来，将上述工序(3C)中得到的Si晶片层叠体在上述工序(3C)的状态下保持10分钟。由此，如图8所示，通过熔融的焊锡粉凝集而成的凝集物的固化物313，得到具有2个电路310电连接的电路接合体320的Si晶片接合体。
此处，制造的Si晶片接合体中，如上述实施例1A中说明的同样，如图9所示，在区域A中，通过含有28×28个贯通金属电极311的布线316，形成使第1端子与第24端子电连接的电路。另外，在区域B中，通过含有28×28个贯通金属电极311的布线316，形成使第4端子与第5端子电连接的电路。在区域C中，通过含有28×28个贯通金属电极311的布线316，形成使第12端子与第13端子电连接的电路。进一步地，在区域D中，通过含有28×14个贯通金属电极311的布线316，形成使第17端子与第19端子电连接的电路，且通过含有28×14个贯通金属电极311的布线316，形成使第18端子与第20端子电连接的电路。
(5C)接下来，将得到的具有电路接合体320的Si晶片接合体，如图10所示，切断成10mm方形，使电路接合体320在各区域A～D分开，得到单片化的导通测试用的评价用芯片330。
(6C)接下来，在评价用芯片330分别具有的端子的位置上，使用倒装芯片接合机，定位无铅焊锡(组成：Sn-3.5Ag、融点：221℃、热膨胀率：22ppm/℃)，与评价用芯片330临时接合。然后，在印刷布线基板上载置评价用芯片330的状态下，实施回流处理(回流条件：通过最高温度260℃、最低温度183℃的处理时间60秒的IR回流炉)，通过焊锡凸块，使评价用芯片330具有的端子与印刷布线基板接合，制造实施例1B的评价用封装(半导体装置)。
在接合评价用芯片330具有的端子与印刷布线基板时，使评价用芯片330具有的相互对向的端子之间电连接。
本实施例中，本工序(6C)中，使用来自各区域A～D的评价用芯片330各5个，制造具有各个评价用芯片330的半导体装置。即，制造20个半导体装置。
实施例2B～21B
除在上述工序2C中分别使用样品No.2B～21B的接合片代替样品No.1B的接合片以外，与上述实施例1同样地进行，制造实施例2B～21B的半导体装置。
比较例1B
除在上述工序(2C)中使用样品No.1B′的接合片代替样品No.1B的接合片以外，与上述实施例1B同样地进行，制造比较例1B的半导体装置。
比较例2B、3B
比较例2B中，除在上述工序(2C)中使用各向异性导电膜(AC-200，日立化成工业株式会社制造)代替样品No.1B的接合片以外，在比较例3B中，除在上述工序(2C)中使用各向异性导电膜(FP2511K、ソニ-ケミカル社制)代替样品No.1B的接合片以外，与上述实施例1B同样地进行，制造比较例2B和3B的半导体装置。
2.评价
将得到的各实施例和各比较例的半导体装置分别准备20个，将交互在-55℃的条件下处理30分钟、125℃的条件下处理30分钟作为1个循环，进行100个该温度循环试验。
接下来，对经过该温度循环试验的各实施例和各比较例的半导体装置，使用导通测试机，在评价用芯片330具有的端子间施加5V电压，由此，确认半导体装置具有的评价用芯片330的导通。
对于具有来自电路接合体320的区域A的评价用芯片330的半导体装置，确认第1端子和第24端子之间的导通。另外，对于具有来自电路接合体320的区域B的评价用芯片330的半导体装置，确认第4端子和第5端子之间的导通。对于具有来自电路接合体320的区域C的评价用芯片330的半导体装置，确认第12端子和第13端子之间的导通。进一步地，对于具有来自电路接合体320的区域D的评价用芯片330的半导体装置，确认第17端子和第19端子之间的导通以及第16端子和第20端子之间的导通。
各实施例和各比较例中，20个半导体装置全部导通的情形，判定为合格品(○)，即使有一个不导通的情形也判定为不合格品(×)。
另外，本实施例中，确认为导通，是指各端子间的电阻值不足80Ω的情形；不认为导通，是指各端子间的电阻值为80Ω以上的情形。
进一步地，经过温度循环试验的各实施例和各比较例的半导体装置中，对于具有来自电路接合体320的区域D的评价用芯片330的半导体装置，使用导电测试仪，确认邻接的布线之间的绝缘性。即，确认连接第17端子和第19端子的布线316与连接第16端子和第20端子的布线316之间的绝缘性。
更具体地，通过在第16端子和第17端子之间施加5V电压，确认这些端子间的绝缘性。进一步地，对于第19端子和第20端子之间也同样地进行，确认这些端子间的绝缘性。
各实施例和各比较例中，5个半导体装置全部认定为绝缘的情形，判定为合格品(○)，即使有一个不认定为绝缘的情形也判定为不合格品(×)。
另外，本实施例中，确认为绝缘性，是指各端子间的电阻值为1.0×109Ω以上；不认为绝缘性，是指各端子间的电阻值不足1.0×109Ω的情形。
这些评价结果分别示于下述的表1～表4。
Figure G2008800139248D00401
Figure G2008800139248D00411
Figure G2008800139248D00431
Figure G2008800139248D00441
Figure G2008800139248D00451
Figure G2008800139248D00461
Figure G2008800139248D00471
Figure G2008800139248D00481
Figure G2008800139248D00501
如表1～表4所示，在各实施例的半导体装置中，均确认获得良好的导通。与此相对，在比较例1A、2A中，在60％的评价封装样品(半导体装置)中，不能确认导通。进一步地，在比较例1B～3B中，在100％的评价封装样品(半导体装置)中，不能确认导通。
另外，在各实施例的半导体装置中，均确保在邻接的布线之间获得良好的绝缘性。与此相对，在比较例1A、2A中，均为在100％的评价封装样品(半导体装置)中不能确保邻接的布线之间的绝缘性。进一步地，在比较例1B～3B中，均为在40～100％的评价封装样品(半导体装置)中不能确保邻接的布线之间的绝缘性。
由此可知，在半导体装置具备的半导体装置中，能够稳定地进行贯通金属电极(连接部)之间的电连接。
工业实用性
根据本发明，能够稳定地进行层叠的半导体晶片分别具备的连接部之间的电连接，得到这些半导体晶片之间接合的半导体晶片接合体。
另外，制成作为接合层的构成材料含有焊锡粉的构成的情形，能够在半导体晶片具有的连接部上不设置焊锡凸块，进行连接部之间的电连接。
进一步地，通过将上述得到的半导体晶片接合体单片化，能够高效地制造多个半导体元件。
另外，能够制造具有上述获得的连接部之间的电连接可靠性优异的半导体元件的半导体装置。因此，具有工业上的可利用性。

Claims (18)

1.一种半导体晶片的接合方法，其是层叠第1半导体晶片和第2半导体晶片使其电连接的半导体晶片的接合方法，其特征在于，具有：
第1工序，该工序准备上述第1半导体晶片和上述第2半导体晶片，上述第1半导体晶片具有在该第1半导体晶片的厚度方向上贯通设置的多个连接部，上述第2半导体晶片具有在该第2半导体晶片的厚度方向上贯通设置的多个连接部和在上述第2半导体晶片的背面侧上与上述连接部的端部连接的焊锡凸块；
第2工序，该工序使在上述第1半导体晶片和上述第2半导体晶片之间具有接合层，该接合层作为构成材料含有具有焊剂活性的固化剂和热固化性树脂，并且对上述第1半导体晶片和上述第2半导体晶片进行定位，以使上述第1半导体晶片的功能面侧的连接部的端部和上述第2半导体晶片的背面侧的焊锡凸块相对应，得到上述第1半导体晶片与上述第2半导体晶片层叠的半导体晶片层叠体；以及
第3工序，该工序通过一边对上述半导体晶片层叠体进行加热一边在其厚度方向上加压，使上述焊锡凸块熔融、固化，并且使上述热固化性树脂固化，从而使上述第1半导体晶片与上述第2半导体晶片固着，由此，得到上述第1半导体晶片的连接部与上述第2半导体晶片的连接部通过上述焊锡凸块的固化物电连接的半导体晶片接合体。
2.如权利要求1所述的半导体晶片的接合方法，其中，上述第2工序中，通过使在上述第1半导体晶片和上述第2半导体晶片之间具有膜状接合片形成上述接合层，该膜状接合片含有上述构成材料。
3.如权利要求1所述的半导体晶片的接合方法，其中，上述第2工序中，通过在上述第1半导体晶片的功能面和/或上述第2半导体晶片的背面上涂布含有上述构成材料的液状材料，形成上述接合层。
4.如权利要求1所述的半导体晶片的接合方法，其中，上述第1工序中，进一步地，准备具有与上述连接部的功能面侧的端部连接的焊锡凸块的上述第1半导体晶片。
5.如权利要求1所述的半导体晶片的接合方法，其中，上述第3工序中，在加热加压上述半导体晶片层叠体使其固着时，上述热固化性树脂的固化是在上述焊锡凸块的熔融之后完成。
6.如权利要求1所述的半导体晶片的接合方法，其中，上述半导体晶片接合体中的上述接合层的厚度是3～200μm。
7.如权利要求1所述的半导体晶片的接合方法，其中，上述构成材料还含有成膜性树脂，该成膜性树脂是(甲基)丙烯酸系树脂、苯氧基树脂和聚酰亚胺树脂中的至少一种。
8.如权利要求1所述的半导体晶片的接合方法，其中，上述接合层是下述接合层：
在氧化处理过的铜板的表面上形成该接合层，在大气中、230℃下还原处理1分钟后，用下述式(I)表示的该铜板的氧化铜还原率是70％以上，
氧化铜还原率(％)＝{1-(还原处理后的O原子浓度)/(氧化处理后的O原子浓度)}×100               式(I)。
9.一种半导体晶片的接合方法，其是层叠第1半导体晶片和第2半导体晶片使其电连接的半导体晶片的接合方法，其特征在于，具有：
第1工序，该工序分别准备上述第1半导体晶片和上述第2半导体晶片，上述第1半导体晶片具有在该第1半导体晶片的厚度方向上贯通设置的多个连接部，上述第2半导体晶片具有在该第2半导体晶片的厚度方向上贯通设置的多个连接部；
第2工序，该工序使在上述第1半导体晶片和上述第2半导体晶片之间具有接合层，该接合层作为构成材料含有具有焊剂活性的固化剂、热固化性树脂和焊锡粉，并且对上述第1半导体晶片和上述第2半导体晶片进行定位，以使上述第1半导体晶片的功能面侧的连接部的端部与上述第2半导体晶片的背面侧的连接部的端部相对应，得到上述第1半导体晶片与上述第2半导体晶片层叠的半导体晶片层叠体；以及
第3工序，该工序通过一边对上述半导体晶片层叠体进行加热一边在其厚度方向上加压，使上述焊锡粉熔融而在上述第1半导体晶片的连接部和上述第2半导体晶片的连接部之间凝集，然后固化，并且使上述热固化性树脂固化，从而使上述第1半导体晶片和上述第2半导体晶片固着，由此，得到上述第1半导体晶片的连接部与上述第2半导体晶片的连接部通过上述焊锡粉熔融而成的凝集物的固化物电连接的半导体晶片接合体。
10.如权利要求9所述的半导体晶片的接合方法，其中，上述第2工序中，通过使在上述第1半导体晶片与上述第2半导体晶片之间具有膜状接合片形成上述接合层，该膜状接合片含有上述构成材料。
11.如权利要求9所述的半导体晶片的接合方法，其中，上述第2工序中，通过在上述第1半导体晶片的功能面和/或上述第2半导体晶片的背面上涂布含有上述构成材料的液状材料，形成上述接合层。
12.如权利要求9所述的半导体晶片的接合方法，其中，上述第3工序中，在加热加压上述半导体晶片层叠体使其固着时，上述热固化性树脂的固化是在上述焊锡粉的熔融之后完成。
13.如权利要求9所述的半导体晶片的接合方法，其中，上述半导体晶片接合体中的上述接合层的厚度是3～300μm。
14.如权利要求9所述的半导体晶片的接合方法，其中，相对于焊锡粉以外的上述构成材料的总量100重量份，上述焊锡粉的含量是20～250重量份。
15.如权利要求9所述的半导体晶片的接合方法，其中，上述接合层，当其厚度是100μm时，在138℃下的熔融粘度是0.01～10000Pa·S。
16.如权利要求1所述的半导体晶片的接合方法，其中，上述具有焊剂活性的固化剂具有羧基和/或酚性羟基。
17.如权利要求1所述的半导体晶片的接合方法，其中，上述热固化性树脂是环氧树脂。
18.一种半导体装置的制造方法，其特征在于，具有：
将通过权利要求1所述的半导体晶片的接合方法接合的上述半导体晶片接合体切断成上述单个电路而单片化成多个半导体元件的工序；
将上述单片化的半导体元件搭载在基板上的工序。
CN2008800139248A 2007-04-27 2008-04-24 半导体晶片的接合方法和半导体装置的制造方法 Expired - Fee Related CN101669197B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP119948/2007 2007-04-27
JP2007119948 2007-04-27
JP2007142436A JP5277564B2 (ja) 2007-05-29 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法
JP142436/2007 2007-05-29
JP154250/2007 2007-06-11
JP2007154250A JP5217260B2 (ja) 2007-04-27 2007-06-11 半導体ウエハーの接合方法および半導体装置の製造方法
PCT/JP2008/057934 WO2008136352A1 (ja) 2007-04-27 2008-04-24 半導体ウエハーの接合方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101669197A true CN101669197A (zh) 2010-03-10
CN101669197B CN101669197B (zh) 2012-07-18

Family

ID=41404348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800139248A Expired - Fee Related CN101669197B (zh) 2007-04-27 2008-04-24 半导体晶片的接合方法和半导体装置的制造方法

Country Status (6)

Country Link
US (1) US8039305B2 (zh)
EP (1) EP2144282A4 (zh)
KR (1) KR20100022960A (zh)
CN (1) CN101669197B (zh)
TW (1) TWI449145B (zh)
WO (1) WO2008136352A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859715A (zh) * 2010-05-19 2010-10-13 南通皋鑫电子股份有限公司 一种硅片叠层合金的加热工艺
CN103748683A (zh) * 2011-08-24 2014-04-23 住友电木株式会社 半导体装置的制造方法、块状层叠体和依次层叠体
CN111683786A (zh) * 2018-01-17 2020-09-18 千住金属工业株式会社 助焊剂和焊膏
CN112469532A (zh) * 2018-08-10 2021-03-09 千住金属工业株式会社 助焊剂组合物、焊膏、钎焊接合部和钎焊接合方法
CN112913016A (zh) * 2018-10-23 2021-06-04 株式会社大赛璐 半导体装置制造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009139153A1 (ja) * 2008-05-16 2009-11-19 住友ベークライト株式会社 半導体部品の製造方法および半導体部品
JP5712615B2 (ja) * 2008-11-25 2015-05-07 住友ベークライト株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
US20120183781A1 (en) * 2009-09-30 2012-07-19 Sumitomo Bakelite Co., Ltd. Conductive connecting material, method for connecting terminals and method for producing connection terminal
JP5353628B2 (ja) * 2009-10-15 2013-11-27 住友ベークライト株式会社 半導体装置の製造方法
JP4924773B2 (ja) * 2009-12-24 2012-04-25 住友ベークライト株式会社 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
JP2011142268A (ja) * 2010-01-08 2011-07-21 Sumitomo Electric Ind Ltd 光モジュールおよびその製造方法
US20120319268A1 (en) * 2010-01-29 2012-12-20 Tomohiro Kagimoto Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
US20120315710A1 (en) * 2010-03-04 2012-12-13 Kazuyuki Hozawa Method for producing reconstituted wafers and method for producing semiconductor devices
US8674502B2 (en) * 2010-07-16 2014-03-18 Hitachi Chemical Company, Ltd. Semiconductor-encapsulating adhesive, semiconductor-encapsulating film-form adhesive, method for producing semiconductor device, and semiconductor device
WO2012163086A1 (en) * 2011-06-01 2012-12-06 The Hong Kong University Of Science And Technology Submount with cavities and through vias for led packaging
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
KR101363344B1 (ko) * 2012-01-10 2014-02-19 주식회사 젠스엔지니어링 전도성 페이스트를 전극으로 사용하는 실리콘 태양전지 모듈 및 그 제조 방법.
KR101917247B1 (ko) * 2012-05-03 2018-11-09 에스케이하이닉스 주식회사 적층 반도체 패키지 및 그 제조방법
KR102105634B1 (ko) * 2013-10-02 2020-04-28 에스케이하이닉스 주식회사 신뢰성 있는 본딩 구조를 갖는 금속 배선 구조, 집적 회로, 집적 회로 패키지 및 이들의 제조 방법
JPWO2016158935A1 (ja) 2015-03-30 2018-02-01 東レエンジニアリング株式会社 半導体装置の製造方法、半導体実装装置および半導体装置の製造方法で製造されたメモリデバイス
JP2017080797A (ja) * 2015-10-30 2017-05-18 パナソニックＩｐマネジメント株式会社 はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
TWI819440B (zh) * 2021-12-21 2023-10-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH113969A (ja) 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
US6512031B1 (en) * 1999-04-15 2003-01-28 Shin-Etsu Chemical Co., Ltd. Epoxy resin composition, laminate film using the same, and semiconductor device
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002232123A (ja) 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
TW574739B (en) 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP4721309B2 (ja) 2001-02-14 2011-07-13 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP5280597B2 (ja) 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP3732148B2 (ja) * 2002-02-19 2006-01-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
US20050048700A1 (en) * 2003-09-02 2005-03-03 Slawomir Rubinsztajn No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
JP4047754B2 (ja) 2003-03-27 2008-02-13 住友ベークライト株式会社 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート
JP2004335647A (ja) * 2003-05-06 2004-11-25 Seiko Epson Corp 半導体装置の製造方法
CN101451053A (zh) * 2004-05-18 2009-06-10 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US20060292823A1 (en) 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859715A (zh) * 2010-05-19 2010-10-13 南通皋鑫电子股份有限公司 一种硅片叠层合金的加热工艺
CN101859715B (zh) * 2010-05-19 2012-04-25 南通皋鑫电子股份有限公司 一种硅片叠层合金的加热工艺
CN103748683A (zh) * 2011-08-24 2014-04-23 住友电木株式会社 半导体装置的制造方法、块状层叠体和依次层叠体
US9349714B2 (en) 2011-08-24 2016-05-24 Sumitomo Bakelite Co., Ltd. Method of manufacturing semiconductor device, block stacked body, and sequential stacked body
CN111683786A (zh) * 2018-01-17 2020-09-18 千住金属工业株式会社 助焊剂和焊膏
CN111683786B (zh) * 2018-01-17 2022-01-11 千住金属工业株式会社 助焊剂和焊膏
CN112469532A (zh) * 2018-08-10 2021-03-09 千住金属工业株式会社 助焊剂组合物、焊膏、钎焊接合部和钎焊接合方法
CN112913016A (zh) * 2018-10-23 2021-06-04 株式会社大赛璐 半导体装置制造方法
CN112913016B (zh) * 2018-10-23 2024-02-13 株式会社大赛璐 半导体装置制造方法

Also Published As

Publication number Publication date
TWI449145B (zh) 2014-08-11
US8039305B2 (en) 2011-10-18
TW200905843A (en) 2009-02-01
CN101669197B (zh) 2012-07-18
KR20100022960A (ko) 2010-03-03
US20100129960A1 (en) 2010-05-27
EP2144282A4 (en) 2010-06-09
WO2008136352A1 (ja) 2008-11-13
EP2144282A1 (en) 2010-01-13

Similar Documents

Publication Publication Date Title
CN101669197B (zh) 半导体晶片的接合方法和半导体装置的制造方法
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP5182094B2 (ja) 半導体電子部品及びそれを用いた半導体装置
CN102473655B (zh) 电子部件的制造方法及电子部件
KR101581984B1 (ko) 도전 접속 재료 및 그것을 이용한 단자간 접속 방법 및 접속 단자의 제조 방법
CN102725912B (zh) 导电连接片、端子间的连接方法、连接端子的形成方法、半导体装置和电子设备
CN102576948B (zh) 导电连接材料和使用其的端子间的连接方法
JP5277564B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
TWI503343B (zh) 導電連接材料、端子間之連接方法及連接端子之製造方法
CN101529590B (zh) 半导体电子部件及使用该部件的半导体装置
CN102687603A (zh) 导电连接材料、电子部件的生产方法以及具有导电连接材料的电子构件和电子部件
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011187487A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2014056992A (ja) 電子機器および電子機器の製造方法
JP2014120631A (ja) 半導体素子の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20150424

EXPY Termination of patent right or utility model