TWI449145B - 半導體晶圓的接合方法及半導體裝置的製造方法 - Google Patents

半導體晶圓的接合方法及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI449145B
TWI449145B TW097115213A TW97115213A TWI449145B TW I449145 B TWI449145 B TW I449145B TW 097115213 A TW097115213 A TW 097115213A TW 97115213 A TW97115213 A TW 97115213A TW I449145 B TWI449145 B TW I449145B
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
semiconductor
bonding
bonding layer
solder
Prior art date
Application number
TW097115213A
Other languages
English (en)
Other versions
TW200905843A (en
Inventor
Kenzou Maejima
Satoru Katsurayama
Mitsuo Sugino
Original Assignee
Sumitomo Bakelite Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007142436A external-priority patent/JP5277564B2/ja
Priority claimed from JP2007154250A external-priority patent/JP5217260B2/ja
Application filed by Sumitomo Bakelite Co filed Critical Sumitomo Bakelite Co
Publication of TW200905843A publication Critical patent/TW200905843A/zh
Application granted granted Critical
Publication of TWI449145B publication Critical patent/TWI449145B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

半導體晶圓的接合方法及半導體裝置的製造方法
本發明係關於半導體晶圓的接合方法及半導體裝置的製造方法。
近年來，隨著電子機器的高功能化及小型化的要求，對半導體積體電路之高密度構裝技術的開發亦積極地進行。關於此構裝技術之一，係有人提出一種於半導體晶片上疊層並安裝有其他的半導體晶片之晶片堆疊(COC：Chip On Chip)型之系統化封裝(SiP：System In Package)半導體裝置。就能夠達到良好的封裝薄型化而言，此構造係受到矚目(參照例如專利文獻1：日本特開平11－3969號公報)。
於該種半導體晶片上疊層其他半導體晶片時，例如係使用一種於疊層的狀態下將從晶圓所切出之個別的半導體晶片彼此予以接合之方法。然而，於此方法中，亦即於藉由將個別的半導體晶片彼此予以接合而獲得半導體晶片的疊層體之方法中，於製造較多的疊層體時，由於導致步驟數的增加並花費較多時間及手續，因而有無法提升生產性之問題。
作為解決此問題之方法，係有人提出一種，將切割成各個半導體晶片前的半導體晶圓彼此予以接合之方法，亦即以下所示之SiP半導體裝置的製造方法。
首先如第11圖(a)所示，準備具有連接部511之第1半導體晶圓510、以及具有連接部521之第2半導體晶圓 520，以連接部521對應於連接部511之方式將半導體晶圓510、520彼此予以定位並接合，藉此可獲得將該等晶圓接合後之半導體晶圓接合體530(參照第11圖(b))。
接著如第11圖(b)所示，切割此接合體530。藉此可形成於連接部511及連接部521經電性連接之接合體，此接合體為從第1半導體晶圓510所切出之半導體晶片540、與從第2半導體晶圓520所切出之半導體晶片550之接合體，亦即形成如第11圖(c)所示之半導體晶片接合體560。
之後如第11圖(d)所示，隔介配線圖案640，將此半導體晶片接合體560安裝於具有配線圖案640及凸塊620之中介層基板(interposer)630上，藉此製造出SiP半導體裝置100。
在此，第11圖(a)之第1半導體晶圓510與第2半導體晶圓520之接合，可考量到例如於這些晶圓彼此之間中介存在有異向性導電薄膜(ACF：Anisotropic Conductive Film)之狀態下，將半導體晶圓510、520彼此予以壓接而進行者。於如此之使用ACF之半導體晶圓510、520彼此的接合中，係藉由ACF中所含之金屬粒子彼此互相接觸，亦即金屬粒子間的點接觸，而確保連接部511、521之間的電性連接。
若於此狀態下驅動半導體裝置100，則由於從半導體晶片接合體560所產生之熱或外部氣溫變動，使ACF中所含之樹脂成分產生膨脹/收縮。結果使金屬粒子彼此間的距離產生變動，且依情況會使金屬粒子彼此成為非接觸狀 態，使連接部511、521之間的電阻值變動或是無法導通。從這些情況來看，於使用ACF之半導體晶圓510、520彼此的接合中，具有於連接部511、521之間無法獲得安定的導通之問題。
本發明之目的在於提供一種可安定地進行疊層後的半導體晶圓所分別具備之連接部彼此間的電性連接，而獲得將這些半導體晶圓彼此接合之半導體晶圓接合體，並且藉由切割該所獲得之半導體晶圓接合體，而能夠有效率地製造出複數個半導體元件之半導體晶圓的接合方法及可靠度較高之半導體裝置的製造方法。
為了達成上述目的，下列(1)至(18)所記載之本發明為：(1)一種半導體晶圓的接合方法，為將第1半導體晶圓及第2半導體晶圓予以疊層並電性連接之半導體晶圓的接合方法，其特徵為具備：第1步驟，係準備：具有貫通前述第1半導體晶圓的厚度方向而設置之複數個連接部之前述第1半導體晶圓；以及具有貫通前述第2半導體晶圓的厚度方向而設置之複數個連接部、及於前述第2半導體晶圓的背面側連接於前述連接部的端部之焊錫凸塊之前述第2半導體晶圓；第2步驟，係使包含具有助焊活性之硬化劑與熱硬化性樹脂作為構成材料之接合層中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間，並且以使前述第1半導體晶圓的功能面側之連接部的端部與前述第2半導體晶圓 的背面側之焊錫凸塊呈對應之方式進行定位，而得到疊層有前述第1半導體晶圓及前述第2半導體晶圓的半導體晶圓疊層體；以及第3步驟，係藉由一邊加熱前述半導體晶圓疊層體一邊往其厚度方向加壓，使前述焊錫凸塊熔融、固化，並且使前述熱硬化性樹脂硬化，而將前述第1半導體晶圓與前述第2半導體晶圓予以固接，藉此，得到以前述焊錫凸塊的固化物使前述第1半導體晶圓的連接部與前述第2半導體晶圓的連接部電性連接的半導體晶圓接合體。
(2)如上述(1)所記載之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由使含有前述構成材料之薄膜狀的接合薄片中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間而形成。
(3)如上述(1)所記載之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由將含有前述構成材料之液狀材料塗佈於前述第1半導體晶圓的功能面及/或前述第2半導體晶圓的背面而形成。
(4)如上述(1)所記載之半導體晶圓的接合方法，其中，於前述第1步驟中，係準備更具有連接於前述連接部之功能面側的端部之焊錫凸塊之前述第1半導體晶圓。
(5)如上述(1)所記載之半導體晶圓的接合方法，其中，於前述第3步驟中，於加熱壓接前述半導體晶圓疊層體時，前述熱硬化性樹脂的硬化係以較前述焊錫凸塊的熔融為延遲之方式而結束。
(6)如上述(1)所記載之半導體晶圓的接合方法，其中，前述半導體晶圓接合體之前述接合層的厚度為3至200μm。
(7)如上述(1)所記載之半導體晶圓的接合方法，其中，前述構成材料更包含薄膜形成性樹脂，該薄膜形成性樹脂係為(甲基)丙烯酸((Meth)acrylic Acid)系樹脂、苯氧(Phenoxy)樹脂及聚醯亞胺(Polyimide)樹脂中的至少1種。
(8)如上述(1)所記載之半導體晶圓的接合方法，其中，前述接合層係為，於經氧化處理後之銅板的表面形成該接合層、並於大氣中於230℃進行1分鐘的還原處理時，以下列第(I)式所表示之該銅板的氧化銅還原率為70%以上者；氧化銅還原率(%)＝{1－(還原處理後的氧原子濃度)/(氧化處理後的氧原子濃度)}×100%………第(I)式。
(9)一種半導體晶圓的接合方法，為將第1半導體晶圓及第2半導體晶圓予以疊層並電性連接之半導體晶圓的接合方法，其特徵為具備：第1步驟，係分別準備：具有貫通其厚度方向而設置之複數個連接部之前述第1半導體晶圓及前述第2半導體晶圓；第2步驟，係使包含具有助焊活性之硬化劑、熱硬化性樹脂、及焊錫粉作為構成材料之接合層中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間，並且以使前述第1半導體晶圓的功能面側之連接部的端部與前述第2 半導體晶圓的背面側之連接部的端部呈對應之方式進行定位，而得到疊層有前述第1半導體晶圓及前述第2半導體晶圓的半導體晶圓疊層體；以及第3步驟，係藉由一邊加熱前述半導體晶圓疊層體一邊往其厚度方向加壓，而使前述焊錫粉熔融，並在凝聚於前述第1半導體晶圓的連接部與前述第2半導體晶圓的連接部之間後進行固化，並且使前述熱硬化性樹脂硬化而將前述第1半導體晶圓與前述第2半導體晶圓予以固接，藉此，得到以前述焊錫粉熔融後之凝聚物的固化物使前述第1半導體晶圓的連接部與前述第2半導體晶圓的連接部電性連接的半導體晶圓接合體。
(10)如上述(9)所記載之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由使含有前述構成材料之薄膜狀的接合薄片中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間而形成。
(11)如上述(9)所記載之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由將含有前述構成材料之液狀材料塗佈於前述第1半導體晶圓的功能面及/或前述第2半導體晶圓的背面而形成。
(12)如上述(9)所記載之半導體晶圓的接合方法，其中，於前述第3步驟中，於加熱壓接前述半導體晶圓疊層體時，前述熱硬化性樹脂的硬化係以較前述焊錫粉的熔融為延遲之方式而結束。
(13)如上述(9)所記載之半導體晶圓的接合方法，其 中，前述半導體晶圓接合體之前述接合層的厚度為3至300μm。
(14)如上述(9)所記載之半導體晶圓的接合方法，其中，前述焊錫粉相對於該焊錫粉以外之前述構成材料的合計100重量份，係包含有20至250重量份。
(15)如上述(9)所記載之半導體晶圓的接合方法，其中，前述接合層於其厚度為100μm時，其138℃之熔融黏度為0.01至10000Pa．s。
(16)如上述(1)所記載之半導體晶圓的接合方法，其中，前述具有助焊活性之硬化劑，係具備羧基(Carboxyl Group)及/或酚性羥基(Phenolic Hydroxyl Group)。
(17)如上述(1)所記載之半導體晶圓的接合方法，其中，前述熱硬化性樹脂為環氧樹脂。
(18)一種半導體裝置的製造方法，其特徵為具備：將藉由上述(1)所記載之半導體晶圓的接合方法所接合之前述半導體晶圓接合體依每個前述個別電路進行裁切，而個體化成複數個半導體元件之步驟；以及將前述個體化後的半導體元件裝載於基板之步驟。
以下係根據附加圖式所示之較佳實施形態，詳細說明本發明之半導體晶圓的接合方法及半導體裝置的製造方法。
首先，於說明本發明之半導體晶圓的接合方法之前，先說明藉由本發明之半導體裝置的製造方法所製造之半導 體裝置。
第1圖係顯示藉由本發明之半導體裝置的製造方法所製造之半導體裝置的一例之縱向剖面圖。於以下的說明中，以第1圖中的上側為「上」，下側為「下」。
第1圖所示之半導體裝置10，為晶片堆疊(COC)型之系統化封裝(SiP)，係具有：半導體晶片(2個疊層體)20；支撐半導體晶片20之中介層基板(基板)30；形成為預定圖案之配線圖案40；及複數個具有導電性之凸塊(端子)70。
中介層基板30為絕緣基板，例如由聚醯亞胺、環氧、氰酸酯、雙馬來醯亞胺三氮雜苯(Bismaleimide Triazine；BT樹脂)等各種樹脂材料所構成。此中介層基板30的俯視形狀，一般為正方形或長方形等之四角形。
於中介層基板30的上表面(一邊的面)，例如以預定形狀設置有由銅等導電性金屬材料所構成之配線圖案40。
此外，於中介層基板30，形成有貫通其厚度方向之未圖示的複數個導孔(Through Hole：貫通孔)。
各凸塊70係分別經介各導孔，將其一端(上端)電性連接於配線圖案40的一部分，並使另一端(下端)從中介層基板30的下表面(另一邊的面)突出。
凸塊70之從中介層基板30突出的部分，係形成大致為球狀(圓球狀)。
此凸塊70例如係以焊錫、銀焊材、銅焊材、磷銅焊材之焊材為主材料而構成。
於中介層基板30上形成有配線圖案40。半導體晶片 20係經介連接部82而電性連接於此配線圖案40。
此外，於半導體晶片20與中介層基板30或配線圖案40之間的間隙，填入有例如以環氧系樹脂等各種樹脂材料所構成之密封劑，藉由此密封劑的硬化物，而形成密封層80。此密封層80係具有提升半導體晶片20與中介層基板30或配線圖案40之間的接合強度、以及防止雜質或水分等侵入於前述間隙之功能。
如此的半導體裝置10例如可藉由以下方式製造出。
第2圖係用以說明半導體裝置的製造方法之縱向剖面圖，第3圖係用以說明將半導體晶圓彼此予以接合之第1接合方法之縱向剖面圖，第4圖係用以說明將半導體晶圓彼此予以接合之第2接合方法之縱向剖面圖，第5圖係用以說明將半導體晶圓彼此予以接合之第3接合方法之縱向剖面圖，第6圖係用以說明將半導體晶圓彼此予以接合之第4接合方法之縱向剖面圖。於以下的說明中，以第2圖至第6圖中的上側為「上」，下側為「下」。
[1]首先如第2圖(a)所示，準備隔介接合層60’而接合有第1半導體晶圓210與第2半導體晶圓220之半導體晶圓接合體240。
於此半導體晶圓接合體240的形成中，可適用本發明之半導體晶圓的接合方法。
以下說明使用本發明之半導體晶圓的接合方法，而獲得隔介接合層60’而接合有第1半導體晶圓210與第2半導體晶圓220之半導體晶圓接合體240之方法。
於以下的第1接合方法及第2接合方法中，係針對令設於第1半導體晶圓210與第2半導體晶圓220之間的接合層60的構成材料不包含焊錫粉、且使焊錫凸塊224接觸於第2半導體晶圓220所具備的連接部222而設置之情況，此外，於第3接合方法及第4接合方法中，係說明令接合層60的構成材料包含焊錫粉、且於連接部222未設置有焊錫凸塊224之情況。
<第1接合方法>
首先，說明使用半導體晶圓的第1接合方法而獲得半導體晶圓接合體240之方法。
[1A－1]首先，分別準備形成有未圖示的複數個個別電路之第1半導體晶圓210、及第2半導體晶圓220(第1步驟)。
於本實施形態中，如第3圖(a)所示，第1半導體晶圓210係具有：設於其功能面211且連接於前述個別電路之複數個電極(未圖示)；及貫通第1半導體晶圓210的厚度方向而設置，且與前述電極電性連接之連接部(導體柱)212。
此外，如第3圖(a)所示，第2半導體晶圓220係具有：設於其功能面221且連接於前述個別電路之複數個電極(未圖示)；貫通第2半導體晶圓220的厚度方向而設置，且與前述電極電性連接之連接部222；及於背面223側連接於連接部(導體柱)222的端部之焊錫凸塊224。
於連接部222之背面223側的端部形成焊錫凸塊224 之方法，可使用各種方法來進行，例如可列舉有安裝球狀焊錫之方法、印刷焊錫膏之方法或是藉由鍍覆進行成長之方法等。此外，如此方式形成之焊錫凸塊224，可於形成後進行回焊處理。
於第3圖(a)中，焊錫凸塊224僅形成於第2半導體晶圓220的背面223側，但較理想為，亦於第1半導體晶圓210的功能面211側，以連接於連接部212的端部之方式形成有焊錫凸塊224。藉此，可隔介後述之連接部225而確實地將連接部212、222彼此予以電性連接。
此外，復亦可於第1半導體晶圓210的背面213側及第2半導體晶圓220的功能面221側形成有焊錫凸塊224。
構成焊錫凸塊224之焊錫成分，較理想為包含從由錫(Sn)、銀(Ag)、鉍(Bi)、銦(In)、鋅(Zn)、鉛(Pb)及銅(Cu)所組成之群組中所選擇之至少2種以上之合金。在這當中，考量到焊錫凸塊224的熔融溫度及機械物性，較理想為包Sn－Pb合金、Sn－Bi合金、Sn－Ag合金、Sn－Ag－Cu合金、Sn－In合金等之含Sn的合金。
該類焊錫凸塊24的熔點，一般而言以100至250℃左右為較佳，以130至230℃左右為更佳。藉此，可充份地確保硬化前接合層60中的熱硬化性樹脂等之流動性，且可確實地防止設於半導體晶圓210、220上的個別電路之熱劣化。
其中，焊錫凸塊224的熔點係設定為例如使用DSC(示差掃描熱析法：Differential Scanning Calorimetry)法以升 溫速度10℃/分對構成焊錫凸塊224之焊錫粉單體進行測定時之吸熱峰值溫度。
此外，關於焊錫凸塊224的大小，較理想為直徑約1至500μm，更理想為約5至300μm，尤其理想為約10至200μm。藉此，可充分地確保後述之連接部225的電性連接可靠度。
[1A－2]接著如第3圖(b)所示，將包含具有助焊活性之硬化劑與熱硬化性樹脂之液狀材料作為構成材料而予以塗佈於第2半導體晶圓220的背面223，藉此形成接合層60。
關於將液狀材料61塗佈於背面223上之方法，可使用各種塗佈法，例如可使用旋轉塗佈法、壓鑄法、微凹版塗佈法、棒塗佈法、滾輪塗佈法、浸泡塗佈法、噴霧塗佈法、網版印刷法、膠版印刷法、平版印刷法、噴墨印刷法等各種塗佈法。根據這些塗佈法，可相對容易地將液狀材料61供應至背面223上。
於將液狀材料61塗佈於背面223後，例如可藉由對液狀材料61中所含之溶劑進行脫溶劑處理，亦即使液狀材料61乾燥而形成接合層60。
此液狀材料61的乾燥可為自然乾燥，或是例如使用加熱器等來加熱第2半導體晶圓220之強制乾燥。
接合層60的厚度(平均)並無特別限定，較理想為約5至300μm，更理想為約10至200μm。
此外，接合層60亦可因應必要進行暫時硬化。藉此，可確實地保持所形成之接合層60的形狀。
於本實施形態中，接合層60係單獨設置於第2半導體晶圓220的背面223側，但亦可單獨設置於第1半導體晶圓210的功能面211側，或設置於第2半導體晶圓220的背面223側與第1半導體晶圓210的功能面211側之兩者。就達成半導體晶圓的接合方法之步驟簡化的觀點來看，較理想為於背面223及功能面211當中任一者設置接合層60，就達成提升所形成之半導體晶圓接合體240的密著性之觀點來看，較理想為於背面223及功能面211兩者設置接合層60。
於後步驟[1A－4]中，加熱壓接半導體晶圓疊層體230時，具有助焊活性之硬化劑為具有使焊錫凸塊224的表面還原之功能者。藉此，可提高構成焊錫凸塊224之焊錫成分的潤濕性，而提升熔融的焊錫凸塊224相對於後述之連接部212、222間之凝聚力。結果可藉由以熔融的焊錫凸塊224的固化物所構成之連接部225，將連接部212、222間予以連接，並經介此連接部225而確實地獲得導通。
此外，此具有助焊活性之硬化劑，較理想為具有可與熱硬化性樹脂鍵合之官能基。藉此，具有助焊活性之硬化劑，於藉由熱硬化性樹脂的加熱而進行硬化時，亦具有硬化劑之功能而附加於熱硬化性樹脂。結果為，於所形成之半導體晶圓接合體240所具備的接合層60’中，可適當地抑制因助焊成分的殘渣所導致之離子遷移的產生。此外，藉由將具有助焊活性之硬化劑附加於熱硬化性樹脂，亦可獲得提高熱硬化性樹脂之硬化物的彈性率及/或Tg之效 果。
考量到以上所說明者，關於具有助焊活性之硬化劑，較理想為使用具備羧基(Carboxyl Group)及/或酚性羥基(Phenolic Hydroxyl Group)者。
所謂的具備羧基及/或酚性羥基之具有助焊活性之硬化劑(以下亦有簡稱為「助焊活性硬化劑」的情形)，為於分子中至少存在1個以上之羧基及/或酚性羥基者，可為液狀或固體。
在這當中，具備羧基之助焊活性硬化劑，例如有脂肪族酸酐、脂環式酸酐、芳香族酸酐、脂肪族羧酸、芳香族羧酸等。
此外，脂肪族酸酐例如有琥珀酸酐(Succinic Anhydride)、聚己二酸酐、聚壬二酸酐、聚癸二酸酐等。
脂環式酸酐例如有甲基四氫苯二甲酸酐、甲基六氫苯二甲酸酐、甲基內亞甲基四氫苯酐(Methyl Himic Anhydride)、六氫苯二甲酸酐、四氫苯二甲酸酐、三烷基四氫苯二甲酸酐、甲基環己烯二羧酸酐等。
芳香族酸酐例如有苯二甲酸酐、偏苯三甲酸酐(Phthalic Anhydride Trimellitic Anhydride)、均苯四甲酸酐(Pyromellitic anhydride)、二苯甲酮四羧酸酐、乙二醇雙偏苯三甲酸酯(Ethylene Glycol Bistrimellitate)、甘油參偏苯三甲酸酯等。
脂肪族羧酸，可列舉有以下列一般式(1)所示之化合物，以及甲酸、醋酸、丙酸、丁酸、戊酸、特戊酸(pivalic acid)、己酸、辛酸、月桂酸、肉豆蔻酸、棕櫚酸、硬脂酸、丙烯酸、甲基丙烯酸、巴豆酸、油酸、富馬酸、順丁烯二酸、草酸、丙二酸、琥珀酸等。
HOOC－(CH2 )n －COOH………(1)
[在此，式中n為0以上20以下的整數]
芳香族羧酸例如有苯甲酸、鄰苯二甲酸、異苯二甲酸、對苯二甲酸、半蜜臘酸(hemimellitic acid)、偏苯三甲酸、1,3,5－苯三甲酸(trimesic acid)、1,2,3,5－苯四甲酸(mellophanic acid)、1,2,3,4－苯四甲酸(prehnitic acid)、均苯四甲酸、苯六甲酸(mellitic acid)、甲基苯甲酸、二甲基苯甲酸(xylic acid)、2,3－二甲基苯甲酸、3,5－二甲基苯甲酸、2,3,4－三甲基苯甲酸(prehnitylic acid)、甲基苯甲酸(tolnic acid)、肉桂酸、水楊酸、2,3－二羥基苯甲酸、2,4－二羥基苯甲酸、龍膽酸(2,5－二羥基苯甲酸)、2,6－二羥基苯甲酸、3,5－二羥基苯甲酸、沒食子酸(3,4,5－三羥基苯甲酸)、1,4－二羥基－2－萘甲酸、3,5－二羥基－2－萘甲酸等萘甲酸衍生物；酚酞啉(phenol phathalin)；二酚酸(diphenolic acid)等。
在這當中，考量到助焊活性硬化劑所具有的活性度、於熱硬化性樹脂的硬化時之排出氣體的產生量、及半導體晶圓接合體240所具備之接合層60’的彈性率及玻璃轉移溫度等之均衡，較理想為使用上述一般式(1)所表示之化合物，更理想為使用式中的n約為3至10者。藉此，於半導體晶圓接合體240中，可抑制熱硬化性樹脂的硬化物之彈性率的增加，並且提升此硬化物與半導體晶圓210、220 之間的接著性。
於上述一般式(1)所表示之化合物中，n為3至10者，例如有n＝3之戊二酸(HOOC－(CH2 )3 －COOH)、n＝4之己二酸(HOOC－(CH2 )4 －COOH)、n＝5之庚二酸(HOOC－(CH2 )5 －COOH)、n＝8之癸二酸(HOOC－(CH2 )8 －COOH)及n＝10之HOOC－(CH2 )10 －COOH－等。
再者，具備酚性羥基之助焊活性硬化劑，例如有酚類，具體而言，例如有酚類、鄰甲酚(o－Cresol)、2,6－二甲苯酚(2,6－Xylenol)、對甲酚、間甲酚、鄰乙基酚(o－Ethyl phenol)、2,4－二甲苯酚、2,5－二甲苯酚、間乙基酚、2,3－二甲苯酚、2,4,6－三甲苯酚(mesitol)、3,5－二甲苯酚、對三級丁基酚、兒茶酚(Catechol)、對三級戊基酚、間苯二酚(Resorcinol)、對辛基酚、對苯基酚(p－Phenyl Phenol)、雙酚(Bisphenol)A、雙酚F、雙酚AF、聯苯二酚(Biphenol)、二烯丙基雙酚F、二烯丙基雙酚A、三酚(Trisphenol)、四酚(Tetrakisphenol)等之含酚性羥基之單體類；酚酚醛樹脂(phenol novolac resin)、鄰甲酚酚醛樹脂、雙酚F酚醛樹脂、雙酚A酚醛樹脂等。
上述具備羧基及/或酚性羥基之助焊活性硬化劑，可藉由與環氧樹脂般之熱硬化性樹脂之間的反應而以三維方式被加入。
因此，就提升硬化後的環氧樹脂之三維網路的形成之觀點來看，較理想為，於1個分子中至少具有2個可附加於環氧樹脂之酚性羥基者、以及於1個分子中至少具有1 個於焊錫凸塊224中顯現出助焊作用(還原作用)之直接鍵合於芳香族之羧基者。
關於此助焊活性硬化劑，例如有2,3－二羥基苯甲酸、2,4－二羥基苯甲酸、龍膽酸(2,5－二羥基苯甲酸)、2,6－二羥基苯甲酸、3,4－二羥基苯甲酸、沒食子酸(3,4,5－三羥基苯甲酸)等之苯甲酸衍生物；1,4－二羥基－2－萘甲酸、3,5－二羥基－2－萘甲酸、3,7－二羥基－2－萘甲酸等之萘甲酸衍生物；酚酞啉；及二酚酸等，這些化合物可單獨使用或組合2種以上而使用。
此外，關於接合層60中之助焊活性硬化劑的調配量，較宜為於接合層60中所含之構成材料中為約1至30重量%，更理想為約5至25重量%。藉此，可提升接合層60中的助焊活性，並且於半導體晶圓接合體240所具備的接合層60’中，可防止未與熱硬化性樹脂反應的助焊活性硬化劑之殘存，而可適當地防止因此殘存物的存在所導致之離子遷移的產生。
熱硬化性樹脂係具有下述功能，亦即，於後步驟[1A－4]所獲得之半導體晶圓接合體240中，可藉由以此熱硬化性樹脂的硬化物所構成之絕緣部226，而使鄰接的連接部225彼此成絕緣之功能，以及可將第1半導體晶圓210與第2半導體晶圓220予以固接(固定)之功能。
此類的熱硬化性樹脂並無特別限定，例如有環氧樹脂、氧雜環丁烷樹脂、酚類樹脂、(甲基)丙烯酸酯樹脂、不飽和聚酯樹脂、鄰苯二甲酸二烯丙酯樹脂、馬來醯亞胺 樹脂等，在這當中，較理想為使用環氧樹脂，由於環氧樹脂具有良好的硬化性及保存性、以及硬化物具有較佳的耐熱性、耐濕性、耐藥性等，因此乃適合作為熱硬化性樹脂。
環氧樹脂可使用於室溫下為固形之環氧樹脂、以及於室溫下為液狀之環氧樹脂中的任一種或是兩者兼具。藉由構成為使用上述環氧樹脂，更可提高熱硬化性樹脂的熔融動作之設計自由度。
室溫下為固形之環氧樹脂並無特別限定，例如有雙酚A型環氧樹脂、雙酚S型環氧樹脂、酚酚醛型環氧樹脂、甲酚酚醛型環氧樹脂、縮水甘油胺型環氧樹脂、縮水甘油酯型環氧樹脂、3官能環氧樹脂、4官能環氧樹脂等。更具體而言，例如有使用包含固形3官能環氧樹脂及甲酚酚醛型環氧樹脂兩者之樹脂，在這當中，可使用1種或是兼用2種以上。
此外，室溫下為液狀之環氧樹脂並無特別限定，例如有雙酚A型環氧樹脂及雙酚F型環氧樹脂等，在這當中，可使用1種或是兼用2種以上。
室溫下為液狀之環氧樹脂的環氧當量，較理想為150至300，更理想為160至250，尤其理想為170至220。藉此可防止熱硬化性樹脂的硬化物之收縮率變大，而確實地防止因絕緣部226使半導體晶圓接合體240產生翹曲之情形，並且可而確實地防止與聚醯亞胺樹脂之間的反應性。
此外，接合層60中之熱硬化性樹脂的調配量，較理想為，於接合層60中所含之構成材料中為約25至75重量 %，更理想為約45至70重量%。藉此，於使熱硬化性樹脂硬化時可獲得良好的硬化性，並且可進行接合層60之良好的熔融動作之設計。
此外，較理想為於熱硬化性樹脂中，包含具有助焊活性之硬化劑以外的硬化劑(以下僅稱為「硬化劑」)。藉此，更可提升熱硬化性樹脂的硬化性。
硬化劑並無特別限定，例如有酚類、胺類、硫醇類等。在這當中，於使用環氧樹脂作為熱硬化性樹脂時，較理想為使用酚類。藉此，於接合層60中可獲得與環氧樹脂之良好的反應性，並且更可獲得此接合層60中所含之環氧樹脂於硬化時的低尺寸變化性及硬化後的適當物性(例如耐熱性、耐濕性等)。
此外，酚類並無特別限定，較理想為具有2個以上可與環氧樹脂進行反應的官能基者。藉此，可謀求提升接合層60’之環氧樹脂硬化物的特性(例如耐熱性、耐濕性等)。
如此的酚類，具體而言例如有雙酚A、四甲基雙酚A、二烯丙基雙酚A、聯苯二酚、雙酚F、二烯丙基雙酚F、三酚、四酚、酚酚醛類、甲酚酚醛類等，在這當中，較理想為使用酚酚醛類及甲酚酚醛類。藉此，可使接合層60的熔融黏度達到良好黏度，並提升與環氧樹脂之反應性。再者，更可提升接合層60’之環氧樹脂硬化物的特性(例如耐熱性、耐濕性等)。
此外，於使用酚酚醛類作為硬化劑時，接合層60’中之硬化劑的調配量較宜為，於接合層60中所含之構成材料 中為約5至30重量%，更理想為約10至25重量%。藉此，於接合層60中可確實地使熱硬化性樹脂硬化，並且於接合層60’中，可防止未與熱硬化性樹脂反應的硬化劑之殘存，而可適當地防止因該殘存物的存在所導致之離子遷移的產生。
於熱硬化性樹脂為環氧樹脂時，酚酚醛樹脂的調配量可由對環氧樹脂之當量比來規定。
具體而言，酚酚醛樹脂對環氧樹脂之當量比，較理想為約0.5至1.2，更理想為約0.6至1.1，尤其理想為約0.7至0.98。可藉由設定於該範圍內，而獲得與前述為同樣之效果。
此外，除了上述硬化劑之外，例如亦可使用熔點為150℃以上的咪唑化合物。藉此，可確實地將焊錫凸塊224的熔融物凝聚於連接部212、222彼此之間，並藉由以此熔融物固化而成的固化物所構成之連接部225，確實地將連接部212、222彼此予以電性連接。
關於此熔點為150℃以上的咪唑化合物，例如有2－苯基羥基咪唑、2－苯基－4－甲基羥基咪唑等。咪唑化合物之熔點的上限並無限制，例如可因應接合層60的接著溫度而適當地設定。
於使用此咪唑化合物作為硬化劑時，接合層60中之硬化劑的調配量較宜為，於接合層60中所含之構成材料中為約0.005至10重量%，更理想為約0.01至5重量%。藉此，可更有效地發揮作為熱硬化性樹脂的硬化觸媒之功能，於 接合層60’中可提升熱硬化性樹脂的硬化性，並且於接合層60中，於焊錫凸塊224所熔融之溫度中不會使熱硬化性樹脂的熔融黏度變得過高，而可獲得良好的連接部225。
上述硬化劑可單獨使用或是組合2種以上而使用。
此外，於接合層60中，構成材料除了上述具有助焊活性之硬化劑以及熱硬化性樹脂之外，亦可適當地添加偶合劑，或是用以提升具有助焊活性之硬化劑的活性之助焊活性劑、以及用以提升樹脂的相溶性、安定性、操作性等各種特性之各種添加劑。
藉由構成為包含上述偶合劑，更可提高接合層60對半導體晶圓210、220之密著性。
此外，偶合劑例如可使用環氧矽烷偶合劑、含芳香族之胺基矽烷偶合劑等矽烷偶合劑等，這些矽烷偶合劑可使用1種或是組合2種以上而使用。
矽烷偶合劑於接合層60中之調配量較宜為，於接合層60中所含之構成材料中例如為約0.01至5重量%。
此外，關於上述液狀材料61中所含之溶劑，並無特別限定，較理想為使用對上述接合層60(液狀材料61)的構成材料具有非活性者。
此類的溶劑，例如有丙酮、丁酮、甲基異丁基酮、DIBK(二異丁酮)、環己酮、DAA(二丙酮醇)等酮類；苯、二甲苯、甲苯等芳香族烴類；甲醇、乙醇、異丙醇、正丁醇等醇類；甲氧基乙醇(methyl cellusolve)、乙氧基乙醇、丁氧基乙醇、甲氧基乙醇醋酸酯、乙氧基乙醇醋酸酯、 BCSA(丁醯氧基乙醇乙酸酯)等氧基乙醇(cellusolve)系；NMP(N－甲基－2－吡咯烷酮)、THF(四氫呋喃)、DMF(二甲基甲醯胺)、DBE(二元酯(dibasic ester))、EEP(3－乙氧基丙酸乙酯)、DMC(碳酸二甲酯)等。
此外，液狀材料61中之溶劑的含有量，較理想係設定為，使混合於溶劑之固形成分(上述接合層60的構成材料)的含有量成為約10至60重量%之範圍。
在此，使用如上所述之包含具有助焊活性之硬化劑及熱硬化性樹脂等之液狀材料61而形成於背面223之接合層60，較理想為具有下列特性。
亦即，於本實施形態中，關於形成於背面223之接合層60，於經氧化處理後之銅板的表面貼附接著膠帶，並於大氣中於230℃進行1分鐘的還原處理時，可藉由下列第(I)式來求取氧化銅還原率。
氧化銅還原率(%)＝{1－(還原處理後的氧原子濃度)/(氧化處理後的氧原子濃度)}×100%………第(I)式。
在此，具有助焊活性之硬化物，係具有使被覆焊錫凸塊224的表面之氧化膜還原，而去除氧化膜之還原力，此氧化銅還原率(%)係作為表示去除氧化膜之還原力之指標而使用。因此，可充分去除氧化膜之氧化銅還原率，較理想為70%以上，更理想為75%以上，尤其理想為80%以上。藉此，可提高焊錫凸塊224的表面所形成之氧化膜的去除率，並且提升於接合後的種種環境下，透過連接部225將連接部212、222彼此予以接合之接合可靠度。
上述氧化銅還原率(%)的測定條件，係設為例如於大氣中、於230℃進行1分鐘的還原處理。
氧化銅(CuO)還原率具體而言例如以下列測定方法所求取。
(1A)使用市售的蝕刻液，對70μm厚的銅板(三井金屬股份有限公司製3EC－3，2至3μm厚)進行軟蝕刻。
(2A)將經軟蝕刻處理後的銅板放置於烘烤爐，於大氣中，於220℃進行30分鐘的氧化處理。
(3A)於經氧化處理後之銅板的表面貼附25μm厚的接著膠帶，並於大氣中於230℃進行1分鐘的還原處理。
(4A)於前述步驟(3A)的還原處理後，於1分鐘以內，以丙酮將位於還原處理後之銅板的表面之接著膠帶成分予以去除。
(5A)迅速地將去除樹脂成分後的銅板移送至真空乾燥器，進行真空乾燥使銅板乾燥。此外，銅板至進行ESCA(Electron SPectroscopy for Chemical Analysis：電子光譜化學分析)測定為止，均於維持在真空的狀態下予以保持。
(6A)藉由電漿處理，將僅經氧化處理後之銅板以及經還原處理後之銅板的表面予以去除40。接著藉由ESCA(ULVAC PHI公司製)測定Cu及O原子濃度。電漿處理及ESCA測定均於真空中環境下進行。藉由電漿處理將銅板的表面予以去除40之目的，為用以消除於進行測定時的拿取時表面產生氧化所產生之影響。
所使用之ESCA測定條件如下：(i)光電子脫離角45deg (ii)X射線源Alk α射線(單色) (iii)分析範圍0.8mmΦ。
(7A)藉由下列第(I)式來算出氧化銅還原率。
氧化銅還原率(%)＝{1－(還原處理後的氧原子濃度)/(氧化處理後的氧原子濃度)}×100%………第(I)式。
此外，於本實施形態中，關於形成於背面223之接合層60，係於將直徑500μm的含錫焊球配置於接合層60上、且於較該焊球的熔點還高30℃的溫度中加熱20秒時，可藉由下列第(II)式求取焊錫潤濕擴散率。
焊錫潤濕擴散率(%)＝[{(焊球直徑)－(潤濕擴散後的焊錫厚度)}/(焊球直徑)]×100………第(II)式。
在此，於使用熔融的焊錫凸塊224之固化物將連接部212、222彼此予以金屬接合時，顯示具有焊錫潤濕擴散率愈大、愈可增進金屬間鍵合而增加接合強度之傾向。因此，為了防止接合不良的產生之充分的焊錫潤濕擴散率較理想為40%以上，更理想為45%以上，尤其理想為50%以上。藉此，可提高接合機率並更為提升於接合後的種種環境下之接合可靠度。
於焊錫潤濕擴散率為60%以上時，前述具有助焊活性之硬化劑較理想為使用包含脂肪族二羧酸者。此係由於，於焊錫潤濕擴散率高於60%而需具有較強的還原力時，藉由使用助焊活性較高之脂肪族二羧酸，可提高焊錫成分的 潤濕性並確保電性連接可靠度之故。
另一方面，於焊錫潤濕擴散率為40%至60%時，具有助焊活性之硬化劑較理想為使用包含具有羧基與酚性羥基之化合物。於焊錫潤濕擴散率位於上述範圍而不需具有如此強的還原力時，可使用與硬化性樹脂(例如為環氧樹脂)的反應性較高之化合物，而更能夠有效地抑制因助焊殘渣所導致之離子遷移的產生，因而較為理想。
關於上述焊錫潤濕擴散率的測定條件，例如為了降低焊球之潤濕擴散程度的變動，可於較焊球的熔點還高30℃的溫度中進行加熱，此外，就考量到具有助焊活性之硬化劑產生熔融、而於焊球的表面移動而使焊錫的潤濕擴散為止之時間，以及焊球之潤濕擴散程度的變動，加熱時間係設定為20秒。
焊錫潤濕擴散率具體而言例如以下列測定方法所求取。
(1B)將厚度為15μm的接著膠帶貼附於裸Cu板(平井精密工業股份有限公司製)。
(2B)將下列直徑為500μm的焊球靜置於接著膠帶上。 (i)「M31」(Sn/Ag/Cu、熔點217℃、千住金屬工業股份有限公司製) (ii)「L20」(Sn/Bi、熔點138℃、千住金屬工業股份有限公司製)
(3B)依據ASTM B 545，將加熱板加熱至較各焊錫的熔點還高30℃的溫度，並於加熱板上加熱上述樣本為20秒。
(4B)測量於裸Cu板上潤濕擴散後之焊球的高度。
(5B)以下列第(II)式算出焊錫潤濕擴散率。
焊錫潤濕擴散率(%)＝[{(焊球直徑)－(潤濕擴散後的焊錫厚度)}/(焊球直徑)]×100………第(II)式。
再者，於本實施形態中，當形成於背面223之接合層60的厚度設定為100μm時，223℃之接合層60的熔融黏度較理想為約10至10000 Pa．s，更理想為約50至5000Pa．s，尤其理想為約300至1500Pa．s。藉由設定於該範圍內，可抑制因加熱時接合層60從屬於被黏著物的半導體晶圓210、220中滲流出所導致之連接可靠度的降低以及對周邊構件之污染。此外，亦可防止氣泡的產生、以及熱硬化性樹脂的硬化物無法充分填入於半導體晶圓210、220彼此的間隙等缺失。再者，亦可防止焊錫凸塊224的熔融物(焊錫)過度潤濕擴散，而於鄰接的連接部212、222間產生短路之問題。此外，於透過以焊錫凸塊224的固化物所構成之連接部225將連接部212、222予以金屬接合時，由於焊錫凸塊224與連接部212、222之間所存在之熱硬化性樹脂被排除，因此可抑制接合不良。
接合層60的熔融黏度，係以下列測定方法所求取。亦即，使用黏彈性測定裝置(JASCO International股份有限公司製)，於升溫速度30℃/分、頻率數1.0Hz、且以應變固定－應力偵測，對厚度為100μm的接合層60進行測定，可測得屬於Sn/Ag＝96.5/3.5的熔點之環境溫度223℃下的黏度。
[1A－3]接著如第3圖(c)所示，將第1半導體晶圓210、以及於背面223側設置有接合層60之第2半導體晶圓220，以使功能面211與背面223呈相對向之方式使半導體晶圓210、220彼此面對。亦即，於功能面211與背面223之間中介存在有接合層60之狀態下，使半導體晶圓210、220彼此面對。
之後，以使功能面211側之連接部212的端部與背面223側之焊錫凸塊224呈對應之方式進行定位，且如第3圖(d)所示，隔介接合層60使半導體晶圓210、220彼此接觸，藉此，可形成疊層有第1半導體晶圓210及第2半導體晶圓220之半導體晶圓疊層體230(第2步驟)。
[1A－4]然後如第3圖(d)所示，一邊加熱半導體晶圓疊層體230一邊往其厚度方向加壓(第3步驟)。
此時，較理想係以使熱硬化性樹脂的硬化較焊錫凸塊224的熔融更為延遲地結束之方式進行加熱。
具體而言，加熱溫度雖因焊錫凸塊224的構成材料及接合層60的構成材料等不同而有些許不同，但較理想為約100至250℃，更理想為約130至230℃。
藉此，可藉由具有助焊活性之硬化劑將焊錫凸塊224的表面予以還原，並且使構成焊錫凸塊224之焊錫成分熔融。結果可使熔融的焊錫凸塊224凝聚於連接部212、222彼此之間，之後，並藉由以因固化所形成之焊錫凸塊224的固化物所構成之連接部225，將連接部212、222彼此予以電性連接。
藉由使熱硬化性樹脂的硬化較焊錫凸塊224的熔融更為延遲地結束，可於第1半導體晶圓210與第2半導體晶圓220之間之焊錫凸塊224的熔融物所凝聚之區域以外的區域，形成由熱硬化性樹脂的硬化物所構成之絕緣部226，而確實地使鄰接的連接部225彼此形成電性絕緣，並且可確實地將第1半導體晶圓210及第2半導體晶圓220予以接合(固接)。
如上所述，係使焊錫凸塊224熔融、固化，並且使熱硬化性樹脂硬化。結果可形成，隔介接合層60’使第1半導體晶圓210及第2半導體晶圓220固接，並藉由以焊錫凸塊224的固化物所構成之連接部225，使連接部212與連接部222形成電性連接之半導體晶圓接合體240。
在此，於本發明中，連接部212、222彼此係隔介連接部225之類的固化物而電性連接。因此，於後述之半導體裝置10的驅動時，即使因半導體晶片20的發熱，使由熱硬化性樹脂所構成之絕緣部226產生膨脹，亦可適當地防止此電性連接的切斷，而獲得連接部212、222間的安定導通。亦即，可獲得於連接部212、222間具有良好的連接可靠度之電性連接。
連接部225的厚度、亦即半導體晶圓接合體240之接合層60’的厚度(平均)並無特別限定，較理想為約3至200μm，更理想為約5至150μm。藉由縮短半導體晶圓210、220彼此的間隔距離，可薄化藉由切割半導體晶圓接合體240所獲得之半導體晶片20的厚度。結果亦可薄化具 有此半導體晶片20之半導體裝置10全體的厚度，並進一步達到半導體裝置10的輕量化。
換言之，可提高1個半導體裝置(封裝)10內可安裝之半導體晶片20的積體密度，並可達成半導體裝置10整體的小型化。此外，由於可縮短設置於各個功能面211、221之電極彼此的間隔距離，因此可增加1個半導體裝置10內所能夠收納之資訊量。
<第2接合方法>
接著，說明使用半導體晶圓的第2接合方法而獲得半導體晶圓接合體240之方法。
[1B－1]首先，與前述步驟[1A－1]相同，如第4圖(a)所示，準備第1半導體晶圓210及第2半導體晶圓220(第1步驟)。
[1B－2]接著，係準備包含具有助焊活性之硬化劑與熱硬化性樹脂之接合薄片65作為構成材料，且如第4圖(b)所示，以使功能面211與背面223呈相對向之方式，使接合薄片65中介存在於第1半導體晶圓210與第2半導體晶圓220之間。
關於此接合薄片65中所含之具有助焊活性之硬化劑及熱硬化性樹脂等的構成材料，可使用與前述步驟[1A－2]中所說明者為相同之材料。
此外，於接合薄片65中，做為構成材料者除了具有助焊活性之硬化劑以及熱硬化性樹脂之外，較理想為更包含薄膜形成性樹脂。藉由構成為包含薄膜形成性樹脂，可確 實地將接合薄片65形成為薄膜狀。
此類的薄膜形成性樹脂，例如有(甲基)丙烯酸系樹脂、苯氧樹脂、聚酯樹脂、聚氨基甲酸酯(polyurethane)樹脂、聚醯亞胺樹脂、矽氧烷變性聚醯亞胺樹脂、聚丁二烯樹脂、聚丙烯、苯乙烯－丁二烯－苯乙烯共聚物、苯乙烯－乙烯－丁烯－苯乙烯共聚物、聚縮醛樹脂、聚乙烯丁醛(polyvinyl butyral)樹脂、聚乙烯縮醛樹脂、丁基橡膠、氯丁二烯橡膠、聚醯胺樹脂、丙烯腈－丁二烯共聚物、丙烯腈－丁二烯－丙烯酸共聚物、丙烯腈－丁二烯－苯乙烯共聚物、聚醋酸乙烯酯、尼龍等，這些樹脂可使用1種或是組合2種以上使用。
於本說明書中，所謂的(甲基)丙烯酸系樹脂，係意味著(甲基)丙烯酸及其衍生物的聚合物，或是(甲基)丙烯酸及其衍生物與其他單體之共聚物。在此，於記載為(甲基)丙烯酸等時，係意味著丙烯酸或甲基丙烯酸。
(甲基)丙烯酸系樹脂，具體而言例如有聚丙烯酸、聚甲基丙烯酸、聚丙烯酸甲酯、聚丙烯酸乙酯、聚丙烯酸丁酯、聚丙烯酸－2－乙基己酯等聚丙烯酸酯；聚甲基丙烯酸甲酯、聚甲基丙烯酸乙酯、聚甲基丙烯酸丁酯等聚甲基丙烯酸酯；聚丙烯腈、聚甲基丙烯腈、聚丙烯醯胺、丙烯酸丁酯－丙烯酸乙酯－丙烯腈共聚物、丙烯腈－丁二烯共聚物、丙烯腈－丁二烯－丙烯酸共聚物、丙烯腈－丁二烯－苯乙烯共聚物、丙烯腈－苯乙烯共聚物、甲基丙烯酸甲酯－苯乙烯共聚物、甲基丙烯酸甲酯－丙烯腈共聚物、甲基丙烯酸甲酯－α－ 甲基苯乙烯共聚物、丙烯酸丁酯－丙烯酸乙酯－丙烯腈－甲基丙烯酸2－羥乙酯－甲基丙烯酸共聚物、丙烯酸丁酯－丙烯酸乙酯－丙烯腈－甲基丙烯酸2－羥乙酯－丙烯酸共聚物、丙烯酸丁酯－丙烯腈－甲基丙烯酸2－羥乙酯共聚物、丙烯酸丁酯－丙烯腈－丙烯酸共聚物、丙烯酸丁酯－丙烯酸乙酯－丙烯腈共聚物、丙烯酸乙酯－丙烯腈－N,N－二甲基丙烯醯胺共聚物等。在這當中，較理想為丙烯酸丁酯－丙烯酸乙酯－丙烯腈共聚物、丙烯酸乙酯－丙烯腈－N,N－二甲基丙烯醯胺。
藉由使用將具有腈基、環氧基、羥基、羧基等的官能基之單體予以共聚而成之(甲基)丙烯酸系樹脂，可提升接合薄片65(接合層60)對半導體晶圓210、220之密著性及其與熱硬化性樹脂等之相溶性。於如此之(甲基)丙烯酸系樹脂中，具有前述官能基之單體的使用量並無特別限定，對於(甲基)丙烯酸系樹脂的全重量，較理想為約0.1至50mol%，更理想為約0.5至45mol%，尤其理想為約1至40mol%。藉由設定於該範圍內，可提升接合薄片65(接合層60)對半導體晶圓210、220之良好密著性，並適當地防止接合薄片65的黏著力變得過強，而達到操作性的提升。
前述(甲基)丙烯酸系樹脂的重量平均分子量並無特別限定，較理想為10萬以上，更理想約為15萬至100萬，尤其理想約為25萬至90萬。藉由設定重量平均分子量於前述範圍，可提升接合薄片65的成膜性。
此外，於使用苯氧樹脂作為薄膜形成性樹脂時，該數量平均分子量較理想約為5000至15000。藉由使用該數量 平均分子量之苯氧樹脂，可抑制接合層60的流動性，並使接合層60的厚度達到均一化。
苯氧樹脂的骨幹並無特別限定，例如有雙酚A形式、雙酚F形式、二苯基骨幹形式等。在這當中，較理想為飽和吸水率為1%以下的苯氧樹脂，藉此，即使在半導體晶圓接合體240的形成時、或所獲得之半導體晶片20的構裝時等暴露於高溫條件下之情形中，亦可抑制因接合層60所導致之發泡或剝離等的產生。
飽和吸水率可藉由下列方式算出，亦即將苯氧樹脂加工為25μm厚的薄片，於100℃環境中進行1小時的乾燥(極乾狀態)，之後將此薄膜放置於40℃、90%RH環境的恆溫高濕槽，每隔24小時測定重量變化，並使用重量變化達到飽和的時點之重量，以下列第(III)式算出。
飽和吸水率(%)＝{(達到飽和的時點之重量)－(極乾時點之重量)}/(極乾時點之重量)×100………第(III)式
此外，於使用聚醯亞胺樹脂作為薄膜形成性樹脂時，聚醯亞胺樹脂例如有於重覆單位中具有醯亞胺鍵合者。
此類的聚醯亞胺樹脂，例如有使二胺與酸二酐進行反應，且加熱所獲得的聚醯胺酸並進行脫水閉環而藉此獲得者。二胺例如芳香族二胺之3,3’－二甲基－4,4’－二胺基聯苯(3,3’－dimethyl－4,4’－diaminodiphenyl)、4,6－二甲基－間－伸苯基二胺、2,5－二甲基－對－伸苯基二胺；矽氧烷二胺之1,3－雙(3－胺基丙基)－1,1,3,3－四甲基二矽氧烷等，可使用當中1種或組合2種以上。
此外，酸二酐例如有3,3,4,4’－聯苯四羧酸、均苯四甲酸二酐、4,4’－氧基二鄰苯二甲酸二酐等。
此類的聚醯亞胺樹脂，可使用能夠溶解於後述之溶劑或無法溶解者，但較理想為使用能夠溶解於溶劑者。藉此，可提升與液狀材料61中所含的構成材料之間的相溶性，因而具有較佳的處置性。尤其矽氧烷變性聚醯亞胺樹脂可溶解於種種溶劑中，因而較為理想。
此外，薄膜形成性樹脂亦可使用市售品。再者，亦可在不損及本發明的效果之範圍內，使用調配有各種可塑劑、安定劑、無機填充材、抗靜電劑或顏料等添加劑者。
薄膜形成性樹脂的調配量較宜為，於接合薄片65中所含之構成成分中為例如約5至45重量%。藉由設定於此範圍，可抑制接合薄片65之成膜性的降低，並抑制絕緣部226之彈性率的增加。結果更可提升接合層60’與半導體晶圓210、220之間的密著性。此外，可抑制接合薄片65之熔融黏度的增加。
例如可將具有助焊活性之硬化劑及熱硬化性樹脂，並且可因應必要將薄膜形成性樹脂或其他成分溶解於溶劑中，而調製出接合薄片形成用材料(液狀材料)，之後將此接合薄片形成用材料，塗佈於聚酯薄片等之經剝離處理後的基材上，於特定溫度下去除溶劑並進行乾燥而獲得此接合薄片65。
在此所使用之溶劑，可使用與前述步驟[1A－2]中所說明之溶劑為相同者。
此外，接合薄片65的厚度(平均)，並無特別限定，較理想約為5至300μm，更理想約為10至200μm。
[1B－3]接著以使功能面211側之連接部212的端部與背面223側之焊錫凸塊224呈對應之方式進行定位，且如第4圖(c)所示，隔介接合層60(接合薄片65)使半導體晶圓210、220彼此接觸，藉此，形成疊層有第1半導體晶圓210及第2半導體晶圓220之半導體晶圓疊層體230(第2步驟)。
[1B－4]然後，與前述步驟[1A－4]相同，一邊加熱半導體晶圓疊層體230一邊往其厚度方向加壓，藉此，如第4圖(d)所示，可形成半導體晶圓接合體240。
<第3接合方法>
接下來，說明使用半導體晶圓的第3接合方法而獲得半導體晶圓接合體240之方法。
[1C－1]首先，分別準備形成有未圖示的複數個個別電路之第1半導體晶圓210及第2半導體晶圓220(第1步驟)。
於本實施形態中，如第5圖(a)所示，半導體晶圓210、220係分別具有：分別連接於設置在這些功能面211、221的前述個別電路之複數個電極(未圖示)；及貫通半導體晶圓210、220的厚度方向而設置，且與前述電極電性連接之連接部(導體柱)212、222。
[1C－2]接著如第5圖(b)所示，將包含具有助焊活性之硬化劑、熱硬化性樹脂、及焊錫粉之液狀材料61，作為構成材料而塗佈於第2半導體晶圓220的背面223，藉此形 成接合層60。
關於將液狀材料61塗佈於背面223之方法，可使用與前述步驟[1A－2]所說明者為相同之方法。
於將液狀材料61塗佈於背面223後，例如可藉由對液狀材料61中所含之溶劑進行脫溶劑處理，亦即使液狀材料61乾燥而形成接合層60。
此液狀材料61的乾燥可為自然乾燥，或是例如使用加熱器等來加熱第2半導體晶圓220之強制乾燥。
此外，接合層60可因應必要進行暫時硬化。藉此，可確實地保持所形成之接合層60的形狀。
於本實施形態中，接合層60係單獨設置於第2半導體晶圓220的背面223側，但亦可單獨設置於第1半導體晶圓210的功能面211側，或設置於第2半導體晶圓220的背面223側與第1半導體晶圓210的功能面211側之兩者。就達成半導體晶圓的接合方法之步驟簡化的觀點來看，較理想為於背面223及功能面211中之任一者設置接合層60，就達成提升所形成之半導體晶圓接合體240的密著性之觀點來看，較理想為於背面223及功能面211兩者設置接合層60。
具有助焊活性之硬化劑，於後步驟[1C－4]中，於加熱壓接半導體晶圓疊層體230時，係具有使焊錫粉的表面還原之功能。藉此，可提高構成焊錫粉之焊錫成分的潤濕性，而能促進焊錫粉的自我組織化。結果可藉由以熔融的焊錫粉的凝聚物固化而成之固化物所構成之連接部225，將連 接部212、222間予以連接，而可確實地獲得經介此連接部225的導通。
此外，此具有此種助焊活性之硬化劑，較理想為具有與熱硬化性樹脂鍵合之官能基。藉此，具有助焊活性之硬化劑，於藉由熱硬化性樹脂的加熱而進行硬化時，亦具有硬化劑之功能而附加於熱硬化性樹脂。結果為，於所形成之半導體晶圓接合體240所具備的接合層60’中，可適當地抑制因助焊成分的殘渣所導致之離子遷移的產生。此外，藉由將具有助焊活性之硬化劑附加於熱硬化性樹脂，亦可獲得提高熱硬化性樹脂之硬化物的彈性率及/或Tg之效果。
考量到以上所說明者，關於具有助焊活性之硬化劑，較理想為使用具備羧基及/或酚性羥基者。具有助焊活性之此種硬化劑，可使用與前述步驟[1A－2]所說明者為相同之硬化劑。
具備羧基及/或酚性羥基之具有助焊活性之硬化劑，可藉由與環氧樹脂之類的熱硬化性樹脂之間的反應，以三維方式加入。
因此，就提升硬化後的環氧樹脂之三維網路的形成之觀點來看，較理想為，於1個分子中至少具有2個可附加於環氧樹脂之酚性羥基者、以及於1個分子中至少具有1個於焊錫粉中顯現出助焊作用(還原作用)之直接鍵合於芳香族之羧基者。
關於此助焊活性硬化劑，例如有2,3－二羥基苯甲酸、 2,4－二羥基苯甲酸、龍膽酸(2,5－二羥基苯甲酸)、2,6－二羥基苯甲酸、3,4－二羥基苯甲酸、沒食子酸(3,4,5－三羥基苯甲酸)等苯甲酸衍生物；1,4－二羥基－2－萘甲酸、3,5－二羥基－2－萘甲酸、3,7－二羥基－2－萘甲酸等萘甲酸衍生物；酚酞啉；及二酚酸等，這些化合物可單獨使用或組合2種以上而使用。
此外，接合層60中之助焊活性硬化劑的調配量較宜為，於接合層60中所含之扣除焊錫粉後的構成材料中為約1至30重量%，更理想為約3至25重量%。藉此，可提升接合層60中的助焊活性，並且於半導體晶圓接合體240所具備的接合層60’中，可防止未與熱硬化性樹脂反應的助焊活性硬化劑之殘存，而可適當地防止因該殘存物的存在所導致之離子遷移的產生。
此外，上述助焊活性硬化劑於接合層60中只要存在於焊錫粉的外部即可，例如，可使焊錫粉與助焊活性硬化劑分別分散在熱硬化性樹脂中，或是助焊活性硬化劑附著於分散在熱硬化性樹脂中之焊錫粉的表面。由於助焊活性硬化劑存在於焊錫粉的外部，因此於後步驟[1C－4]中，助焊活性硬化劑能夠有效率地於焊錫粉與連接部212、222表面之間的界面移動，並使這些彼此直接接觸。結果可提升連接部212、222與連接部225之間的連接可靠度。
熱硬化性樹脂係具有下述功能，亦即，於後步驟[1C－4]中所獲得之半導體晶圓接合體240中藉由以此熱硬化性樹脂的硬化物所構成之絕緣部226而使鄰接的連接部225彼 此成絕緣之功能，以及將第1半導體晶圓210與第2半導體晶圓220予以固接(固定)之功能。
此熱硬化性樹脂可使用與前述步驟[1A－2]所說明者為相同之樹脂。
此外，接合層60中之熱硬化性樹脂的調配量較宜為，於接合層60中所含之扣除焊錫粉後的構成材料中為約25至90重量%，更理想為約35至80重量%。藉此，於使熱硬化性樹脂硬化時可獲得良好的硬化性，並且可進行接合層60之良好的熔融動作之設計。
此外，較理想為於熱硬化性樹脂中，包含具有助焊活性之硬化劑以外的硬化劑(以下僅稱為「硬化劑」)。藉此，更可提升熱硬化性樹脂的硬化性。
硬化劑可使用與前述步驟[1A－2]所說明者為相同之硬化劑。
此外，於接合層60中，構成材料除了上述具有助焊活性之硬化劑以及熱硬化性樹脂之外，亦可適當的添加偶合劑，或是用以提升具有助焊活性之硬化劑的活性之助焊活性劑、以及用以提升樹脂的相溶性、安定性、操作性等各種特性之各種添加劑。
藉由構成為包含此種偶合劑，更可提高接合層60對半導體晶圓210、220之密著性。
此外，偶合劑可使用與前述步驟[1A－2]所說明者為相同之偶合劑。
矽烷偶合劑的接合層60之調配量較宜為，於接合層 60中所含之扣除焊錫粉後的構成材料中為例如約0.01至5重量%。
焊錫粉係於後步驟[1C－4]中，藉由對半導體晶圓疊層體230進行加熱、加壓而熔融，並凝聚於連接部212、222彼此之間。之後，藉由此凝聚的凝聚物所固化而成之固化物，來形成連接部225而將連接部212、222彼此予以電性連接。
構成上述焊錫粉之焊錫成分，較理想為包含從由錫(Sn)、銀(Ag)、鉍(Bi)、銦(In)、鋅(Zn)、鉛(Pb)及銅(Cu)所組成之群組中所選擇之至少2種以上之合金。在這當中，考量到焊錫粉的熔融溫度及機械物性，較理想為Sn－Pb合金、Sn－Bi合金、Sn－Ag合金、Sn－Ag－Cu合金、Sn－In合金等之含Sn的合金。
焊錫粉的平均粒徑，可因應半導體晶圓210、220的表面積及半導體晶圓210、220彼此的間隔距離(接合層60的厚度)而適當地設定，較理想為約1至100μm，更理想為約5至100μm，尤其理想為約10至500μm。藉由設定於此範圍內，可確實地使焊錫粉的熔融物(焊錫成分)聚集(凝聚)於連接部212、222的表面。此外，可抑制於鄰接的連接部212、222彼此間形成橋接(連接)，而防止於鄰接的連接部212、222間產生短路。
焊錫粉的平均粒徑例如可藉由雷射繞射散射法進行測定。
該焊錫粉的熔點，一般較理想約為100至250℃，更 理想約為130至230℃。藉此，可充分地確保硬化前的接合層60中之熱硬化性樹脂等的流動性，並且可確實地防止半導體晶圓210、220上所設置之個別電路的熱劣化。
此外，關於焊錫粉的構成材料，可選擇該熔融溫度較熱硬化性樹脂的硬化溫度還低者。藉此，可確實地使焊錫粉凝聚於連接部212、222的表面。
焊錫粉的熔點係為，例如使用DSC(示差掃描熱析)法，於升溫速度10℃/分對構成焊錫粉之焊錫粉單體進行測定時之吸熱峰值溫度。
相對於焊錫粉以外之接合層60的構成成分之合計100重量份，焊錫粉的調配量較理想為約20至250重量份，更理想為約40至230重量份，尤其理想為約50至160重量份。藉由設定於此範圍內，可藉由以熔融的焊錫粉所凝聚而成之固化物，而確實地形成連接部225。結果可確實地進行經介該連接部225之連接部212、222彼此間的電性連接。此外，可藉由熱硬化性樹脂的硬化物形成絕緣部226，而確實地使鄰接的連接部225彼此形成絕緣。
此外，關於上述液狀材料61中所含之溶劑，可使用與前述步驟[1A－2]所說明者為相同之溶劑。
液狀材料61中之溶劑的含有量較理想係設定為，使混合於溶劑之固形成分(上述接合層60的構成材料)的含有量成為10至60重量%左右之範圍。
在此，使用如上所述之包含具有助焊活性之硬化劑及熱硬化性樹脂等之液狀材料61而形成於背面223之接合層 60，較理想為具有下列特性。
亦即，當形成於背面223之接合層60的厚度設定為100μm時，138℃之接合層60的熔融黏度較理想約為0.01至10000 Pa．s，更理想約為0.1至3000Pa．s，尤其理想約為0.3至1500Pa．s。藉由設定於該範圍內，可抑制因加熱時接合層60從屬於被黏著物的半導體晶圓210、220中滲流出所導致之連接可靠度的降低以及對周邊構件之污染。此外，亦可防止氣泡的產生、以及熱硬化性樹脂的硬化物無法充分填入於半導體晶圓210、220彼此的間隙等缺失。再者，亦可防止焊錫粉的熔融物(焊錫)過度潤濕擴散，而於鄰接的連接部212、222間產生短路之問題。此外，於經介以熔融的焊錫粉的凝聚物所固化而成之固化物所構成之連接部225，將連接部212、222彼此予以金屬接合時，由於可抑制熱硬化性樹脂及焊錫粉分別殘留於連接部225及絕緣部226，因此可抑制連接部212、222彼此間的接合不良。
接合層60的熔融黏度係以下列測定方法所求取。亦即，使用黏彈性測定裝置(JASCO International股份有限公司製)，於升溫速度30℃/分、頻率數1.0Hz、且以應變固定－應力偵測之方式，對厚度為100μm的接合層60進行測定，並測定屬於Sn/Ag＝96.5/3.5的熔點之環境溫度223℃下的黏度而獲得。
接合層60的厚度並無特別限定，較理想為約3至300μm，更理想為約10至200μm，尤其理想為約15至 150μm。藉由設定於該範圍內，可就所形成的絕緣部226而言確保充分的厚度，而確實地對絕緣部226賦予充分的機械強度。
[1C－3]接著如第5圖(c)所示，將第1半導體晶圓210以及於背面223側設置有接合層60之第2半導體晶圓220，以使功能面211與背面223呈對向之方式使半導體晶圓210、220彼此面對。亦即，於功能面211與背面223之間中介存在有接合層60之狀態下，使半導體晶圓210、220彼此面對。
之後，以使功能面211側之連接部212的端部與背面223側之連接部222的端部呈對應之方式進行定位，且如第5圖(d)所示，隔介接合層60使半導體晶圓210、220彼此重疊，藉此，可形成疊層有第1半導體晶圓210及第2半導體晶圓220之半導體晶圓疊層體230(第2步驟)。
[1C－4]然後如第5圖(d)所示，一邊加熱半導體晶圓疊層體230一邊往其厚度方向加壓(第3步驟)。
此時，較理想係以使熱硬化性樹脂的硬化較焊錫粉的熔融為延遲地結束之方式進行緩慢加熱。
具體而言，加熱溫度雖因焊錫粉的構成材料及接合層60的構成材料等不同而有些許不同，但較理想為約100至250℃，更理想為約130至230℃。
藉此，可藉由具有助焊活性之硬化劑將焊錫粉的表面予以還原，並且可使構成焊錫粉之焊錫成分熔融。結果可使熔融的焊錫粉於接合層60中移動而自我整合地移動至 連接部212、222的表面。因此，熔融的焊錫粉係以自對位之方式凝聚於連接部212、222彼此之間。之後，該凝聚的凝聚物進行固化。結果，並藉由以此凝聚物所固化而成者所構成之連接部225，將連接部212、222彼此予以電性連接。
此外，藉由使熱硬化性樹脂的硬化以較焊錫粉的熔融為延遲之方式結束，可於第1半導體晶圓210與第2半導體晶圓220之間之焊錫粉的熔融物所凝聚之區域以外的區域，形成以熱硬化性樹脂的硬化物所構成之絕緣部226，而確實地使鄰接的連接部225彼此形成電性絕緣，並且可確實地將第1半導體晶圓210及第2半導體晶圓220予以接合(固接)。
如上所述，係使熔融焊錫粉凝聚後，固化該凝聚的凝聚物，並且使熱硬化性樹脂硬化。結果可形成，透過接合層60’使第1半導體晶圓210及第2半導體晶圓220固接，並藉由以熔融的焊錫粉所凝聚而成之凝聚物的固化物所構成之連接部225，使連接部212與連接部222電性連接之半導體晶圓接合體240。
半導體晶圓疊層體230的加熱，除了以預定的單一溫度進行加熱外，亦可進行例如以150℃加熱100秒後再以200℃加熱100秒之階段硬化，或是以180℃進行10秒的熱壓接後，於200℃下於烘烤爐中進行10分鐘的硬化之後硬化。藉此，透過構成焊錫粉的焊錫粒子與連接部212、222的金屬接合，可更確實地將連接部225及連接部212、 222予以電性連接，而形成連接電阻較低且連接可靠度較高之連接部225。
此外，藉由構成為一邊加熱半導體晶圓疊層體230一邊往其厚度方向加壓，可於連接部212、222的表面使焊錫粉加壓流動，而更有效率地移動。
具體而言，加壓半導體晶圓疊層體230之壓力，較理想為約0至20MPa，更理想為約1至10MPa。藉由設定於該範圍內，可更確實地使熔融的焊錫粉凝聚於連接部212、222彼此間。
即使意圖性地加壓於半導體晶圓疊層體230之壓力為0MPa，亦可藉由第2半導體晶圓220本身的重量，將預定壓力施加於接合層60。
在此，於本發明中，連接部212、222彼此係經介連接部225般之固化物而電性連接。因此，於後述之半導體裝置10的驅動時，即使因半導體晶片20的發熱，使由熱硬化性樹脂所構成之絕緣部226產生膨脹，亦可適當地防止此電性連接被切斷，而獲得連接部212、222間的安定導通。亦即，可獲得於連接部212、222間具有良好的連接可靠度之電性連接。
連接部225的厚度、亦即半導體晶圓接合體240之接合層60’的厚度(平均)，並無特別限定，較理想為約3至300μm，更理想為約5至150μm。藉由縮短半導體晶圓210、220彼此的間隔距離，可薄化藉由切割半導體晶圓接合體240所獲得之半導體晶片20的厚度。結果可薄化具有 此半導體晶片20之半導體裝置10全體的厚度，並達到半導體裝置10的輕量化。
換言之，可提高1個半導體裝置(封裝)10內可安裝之半導體晶片20的積體密度，並可達成半導體裝置10全體的小型化。此外，由於可縮短各個功能面211、221上所設置之電極彼此的間隔距離，因此可增加1個半導體裝置10內所能夠收納之資訊量。
<第4接合方法>
接下來，說明使用半導體晶圓的第4接合方法而獲得半導體晶圓接合體240之方法。
[1D－1]首先，與前述步驟[1C－1]相同，如第6圖(a)所示，準備第1半導體晶圓210及第2半導體晶圓220(第1步驟)。
[1D－2]接著，係準備包含具有助焊活性之硬化劑、熱硬化性樹脂、及焊錫粉之接合薄片65作為構成材料，且如第6圖(b)所示，以使功能面211與背面223呈相對向之方式，使接合薄片65中介存在於第1半導體晶圓210與第2半導體晶圓220之間。
關於此接合薄片65中所含之具有助焊活性之硬化劑、熱硬化性樹脂、及焊錫粉等的構成材料，可使用與前述步驟[1A－2]中所說明者為相同之材料。
此外，於接合薄片65中，構成材料除了具有助焊活性之硬化劑、熱硬化性樹脂及焊錫粉之外，較理想為更包含薄膜形成性樹脂。藉由構成為包含薄膜形成性樹脂，可確 實地將接合薄片65形成為薄膜狀。
此薄膜形成性樹脂例如可使用與前述步驟[1B－2]中所說明者為相同之樹脂。
此外，薄膜形成性樹脂亦可使用市售品。再者，亦可在不損及本發明的效果之範圍內，使用調配有各種可塑劑、安定劑、無機填充材、抗靜電劑或顏料等添加劑者。
薄膜形成性樹脂的調配量較宜為，於接合薄片65中所含之扣除焊錫粉後構成成分中例如為約5至50重量%。藉由設定於此範圍，可抑制接合薄片65之成膜性的降低，並抑制絕緣部226之彈性率的增加。結果更可提升接合層60’與半導體晶圓210、220之間的密著性。此外，可抑制接合薄片65之熔融黏度的增加。
關於此接合薄片65，例如可將具有助焊活性之硬化劑、熱硬化性樹脂及焊錫粉、以及因應必要之薄膜形成性樹脂或其他成分溶解於溶劑中，而調製出接合薄片形成用材料(液狀材料)，之後將此接合薄片形成用材料塗佈於聚酯薄片等之經剝離處理後的基材上，於預定溫度下去除溶劑並進行乾燥而獲得。
在此所使用之溶劑，可使用與前述步驟[1A－2]中所說明之溶劑為相同者。
此外，接合薄片65的厚度(平均)並無特別限定，較理想為約5至300μm，更理想為約10至200μm。
[1D－3]接著以使功能面211側之連接部212的端部與背面223側之連接部222的端部呈對應之方式進行定位， 且如第6圖(c)所示，隔介接合層60(接合薄片65)使半導體晶圓210、220彼此重疊，藉此，形成疊層有第1半導體晶圓210及第2半導體晶圓220之半導體晶圓疊層體230(第2步驟)。
[1D－4]然後，與前述步驟[1C－4]相同，一邊加熱半導體晶圓疊層體230一邊往其厚度方向加壓，藉此，如第6圖(d)所示，可形成半導體晶圓接合體240。
藉由以上的第1至第4接合方法，可獲得半導體晶圓接合體240。
[2]然後以對應於形成在各半導體晶圓210、220之個別電路之方式對半導體晶圓接合體240進行個體化，藉此獲得複數個半導體晶片20。
如此，藉由構成為將本發明之半導體晶圓的接合方法所形成之半導體晶圓接合體240予以個體化而一併地獲得複數個半導體晶片(半導體晶片疊層體)20，相較於如上述先前技術所說明之個別地將複數個半導體晶片予以疊層、接合而大量生產出半導體晶片疊層體之情況，更可減少步驟數而達到生產性的效率化。
[3]接著準備於上面及下面分別設置有配線圖案40及凸塊70之中介層基板30(基板)，並透過配線圖案40將半導體晶片(半導體元件)20安裝於此中介層基板30上。
經由上述步驟，可製造出半導體裝置10。
如此製造出之半導體裝置10，由於可提高1個封裝內可安裝之半導體晶片20的積體密度，因此可對應於電子機 器之高功能化及小型化。
藉由本發明之半導體裝置的製造方法所製造之半導體裝置10，可廣泛使用於例如行動電話、數位相機、數位攝影機、車載導航裝置、個人電腦、遊戲機、液晶電視、液晶顯示器、有機電激發光顯示器、印表機等。
以上係說明本發明之半導體晶圓的接合方法及半導體裝置的製造方法，但本發明並不限定於此。
例如，於本發明之半導體晶圓的接合方法中，係說明將1個第1半導體晶圓210及1個第2半導體晶圓220予以接合之情況，但並不限定於此，例如可於1個第1半導體晶圓210上，疊層2個以上的第2半導體晶圓220之後，總括地將這些半導體晶圓210、220予以接合。再者，如本實施形態所述，於將1個第1半導體晶圓210及1個第2半導體晶圓220予以接合後，再於所獲得之半導體晶圓接合體240上，更將第2半導體晶圓220予以接合。
此外，例如於本發明之半導體晶圓的接合方法及半導體裝置的製造方法中，更可追加1個或2個以上之依據任意目的之步驟。
實施例
接著說明本發明的具體實施例。
1.接合薄片的製作及接合層形成用材料的調製 以下所示之樣本No.的號碼，係對應於使用各樣本No.的接合薄片或接合層形成用材料所形成之各實施例(半導體裝置)的號碼。此外，樣本No.1B’係對應於比較例1B’。
1－1.接合薄片的製作 [樣本No.1A至34A] 以下列第1－A至1－C表所示之調配比例，將各成分(構成材料)溶解於甲苯、二甲苯等之芳香族烴系溶劑，或醋酸乙酯、醋酸丁酯般之酯系有機溶劑，或丙酮、丁酮般之酮系有機溶劑，將所獲得之清漆(接合薄片形成用材料)塗佈於聚酯薄片上，並適當地設定於上述溶劑揮發之溫度使清漆乾燥，藉此製作出各樣本No.的接合薄片。
此外，下列第1－A至1－C表中之各成分的調配量，為各成分之對合計量的重量%。
[樣本No.1B至21B、樣本No.1B’] 以下列第3－A至3－B表所示之調配比例，將各成分(構成材料)溶解於甲苯、二甲苯等芳香族烴系溶劑，或醋酸乙酯、醋酸丁酯等酯系有機溶劑，或丙酮、丁酮等酮系有機溶劑，將所獲得之清漆(接合薄片形成用材料)塗佈於聚酯薄片上，並適當地設定於上述溶劑揮發之溫度使清漆乾燥，藉此製作出各樣本No.的接合薄片。
此外，下列第3－A至3－B表中之各成分的調配量，為各成分之對合計量的重量%。
1－2.接合層形成用材料的調製 [樣本No.35A至45A] 藉由3個軋輥將下列第2表所示之調配比例的各成分(構成材料)予以捏合後，進行真空脫泡，藉此調製出各樣本No.的接合層形成用材料(液狀材料)。
2.半導體裝置的製作 於以下各項實施例及比較例中，分別製造20個半導體裝置。
[實施例1A]
－1A－首先準備，設置有50個具有第7圖所示之貫通金屬電極311(銅)之20mm×20mm的電路310之Si晶圓(8吋測試用晶圓，厚度：60μm)。
第7圖(a)係顯示Si晶圓所具備之1個電路310之俯視圖，第7圖(b)係顯示第7圖(a)所示之A－A線部分剖面圖。
如第7圖(a)所示，於此電路310中，係於區域A至區域D中分別以貫通Si晶圓之方式設置28×28個貫通金屬電極311。之後，以評估連接導通性及絕緣性之目的，分別於區域A中設置經介配線而連接於此區域中所存在之貫通金屬電極311中的任一個之第1端子至第3端子及第22端子至第24端子，於區域B中設置經介配線而連接於此區域中所存在之貫通金屬電極311中的任一個之第4端子至第9端子，於區域C中設置經介配線而連接於此區域中所存在之貫通金屬電極311中的任一個之第10端子至第15端子，於區域D中設置有經介配線而連接於此區域中所存在之貫通金屬電極311中的任一個之第16端子至第21端子。
此外，鄰接之貫通金屬電極311彼此的間隔(間距)係設定為150μm。
此外，如第7圖(b)所示，於Si晶圓的背面314，設置有連結於鄰接之貫通金屬電極311中的任一個之導電體312。
－2A－接著，於Si晶圓的功能面315之接觸於貫通金屬電極311的位置，使用覆晶黏晶機將無鉛焊錫(組成：Sn－3.5Ag、熔點：221℃、熱膨脹率：22ppm/℃)予以定位並與Si晶圓暫時接合後，進行回焊處理(回焊條件：通過最高溫度260℃、最低溫度183℃之處理時間為60秒的IR回焊爐)，藉此將焊錫凸塊接合於貫通金屬電極311。
此焊錫凸塊的直徑係設定為40μm。
－3A－接著於此附有焊錫凸塊之Si晶圓的功能面315側，使用真空薄膜壓合機(「MVLP－500/600－2A」、名機製作所製)，將樣本No.1的接合薄片予以貼附。
藉由真空薄膜壓合機貼附接合薄片時之處理條件，係設定為100℃、0.8MPa、30秒。
此外，貼附於Si晶圓之樣本No.1的接合薄片之厚度，係設定為40μm。
－4A－然後，使用2片於前述步驟－3A－中所獲得之具備接合薄片的Si晶圓而予以定位後，藉由沖壓成型裝置(VH1－1758)進行暫時疊層，藉此獲得Si晶圓疊層體。
暫疊層時之處理條件，係設定為150℃、1.0MPa。
－5A－接著將於前述步驟－4A－中所獲得之Si晶圓疊層體，一邊保持前述步驟－4A－的狀態，一邊逐漸開放壓力(0.1MPa以下)並加熱至250℃為止，藉此，如第8圖所示， 藉由各電路310所具備之貫通金屬電極311以及熔融之焊錫凸塊的固化物313，來形成金屬接合。之後更於180℃×60分鐘的條件下進行追加加熱，而獲得具有電路接合體320之Si晶圓接合體，此電路接合體320係經介固化物313使2個電路310電性連接。
在此，如第8圖所示，於電路接合體320中，貫通金屬電極311係藉由導電體312與鄰接之貫通金屬電極311中的任一個連接，因此可藉由隔介固化物313將互為對向之貫通金屬電極311彼此予以連接，而形成由貫通金屬電極311、導電體312及固化物313所構成之1條配線316。
因此，於本實施例中，如第9圖所示，於區域A中，係藉由包含28×28個貫通金屬電極311之配線316，以使第1端子與第24端子電性連接之方式形成電路。此外，於區域B中，係藉由包含28×28個貫通金屬電極311之配線316，以使第4端子與第5端子電性連接之方式形成電路。此外，於區域C中，係藉由包含28×28個貫通金屬電極311之配線316，以使第12端子與第13端子電性連接之方式形成電路。再者，於區域D中，係藉由包含28×14個貫通金屬電極311之配線316，以使第17端子與第19端子電性連接，並且藉由包含28×14個貫通金屬電極311之配線316，以使第18端子與第20端子電性連接之方式地形成電路。
－6A－然後如第6圖(c)所示，將具備所獲得的電路接合體320之Si晶圓接合體，以使電路接合體320於各區域 A至D分離之方式以10mm見方予以裁切，而獲得切割後之導通測試用的評估用晶片330。
－7A－然後於評估用晶片330所各自具備之端子的位置，使用覆晶黏晶機將無鉛焊錫(組成：Sn－3.5Ag、熔點：221℃、熱膨脹率：22ppm/℃)予以定位並與評估用晶片330暫接合。之後，於將評估用晶片330載置於印刷配線基板之狀態下進行回焊處理(回焊條件：通過最高溫度260℃、最低溫度183℃之處理時間為60秒的IR回焊爐)，藉此，透過焊錫凸塊將評估用晶片330所具備之端子與印刷配線基板予以接合，而製造出實施例1A之評估用封裝(半導體裝置)。
於將評估用晶片330所具備之端子與印刷配線基板予以接合時，亦使評估用晶片330所具備之互為對向的端子彼此電性連接。
此外，於本實施例中，於本步驟－7A－中，係分別使用來自各區域A至D之評估用晶片330各5個，而製造出各個具有評估用晶片330之半導體裝置。亦即製造出20個半導體裝置。
[實施例2A至34A]
於前述步驟－3A－中，分別使用樣本No.2A至34A的接合薄片來取代樣本No.1A的接合薄片，除此之外係與前述實施例1A相同，而製作出實施例2A至34A之半導體裝置。
[實施例35A]
採用下列步驟－3B－來取代前述步驟－3A－，除此之外係與前述實施例1A相同，而製作出實施例35A之半導體裝置。
－3B－接著於此附有焊錫凸塊之Si晶圓的功能面315側，使用旋轉塗佈法將樣本No.35A的接合層形成用材料予以塗佈，而在功能面315上形成接合層。接合層的平均厚度為40μm。
[實施例36A至40A]
於前述步驟－3B－中，分別使用樣本No.36A至40A的接合層形成用材料來取代樣本No.35A的接合層形成用材料，除此之外係與前述實施例35A相同，而製作出實施例36A至40A之半導體裝置。
[實施例41A至45A]
於前述步驟－3B－中，分別使用樣本No.41A至45A的接合層形成用材料來取代樣本No.35A的接合層形成用材料，並且於前述步驟－3B－後，進行90℃×90分鐘的加熱處理，藉此對接合層進行B－stage硬化(暫時硬化)而藉此保持接合層的形狀，除此之外係與前述實施例35A相同，而製作出實施例41A至45A之半導體裝置。
[比較例1A、2A]
於前述步驟－3A－中，使用異向性導電薄膜(「AC－200」，日立化成工業股份有限公司製)來取代樣本No.1A的接合薄片以作為比較例1A，並且使用異向性導電薄膜(「FP2511K」，Sony Chemical公司製)來取代樣本No.1A 的接合薄片以作為比較例2A，並省略前述步驟－5A－，除此之外係與前述實施例1A相同，而製作出比較例1A及2A之半導體裝置。
[實施例1B]
－1C－首先準備於前述步驟－1A－中所說明之Si晶圓(8吋測試用晶圓，厚度：60μm)。
－2C－接著，於此Si晶圓的功能面315側，使用真空薄膜壓合機(「MVLP－500/600－2A」、名機製作所製)，將樣本No.1B的接合薄片予以貼附。
藉由真空薄膜壓合機貼附接合薄片時之處理條件，係設定為100℃、0.8MPa、30秒。
此外，貼附於Si晶圓之樣本No.1B的接合薄片之厚度係為40μm。
－3C－然後，使用2片於前述步驟－2C－中所獲得之具備接合薄片的Si晶圓而予以定位後，藉由壓接裝置(「280ASB－M001」，筑波Mechanics公司製)予以疊層，而獲得Si晶圓疊層體。
疊層時之處理條件，係設定為160℃、2.0MPa。
－4C－接著將於前述步驟－3C－中所獲得之Si晶圓疊層體，保持前述步驟－3C－的狀態達10分鐘。藉此，如第8圖所示，可獲得具有電路接合體320之Si晶圓接合體，此電路接合體320係經介熔融的焊錫粉所凝聚而成之凝聚物的固化物313使2個電路310電性連接。
在此，於所製造出之Si晶圓接合體中，與前述實施例 1A中所說明者相同地，如第9圖所示，於區域A中，係藉由包含28×28個貫通金屬電極311之配線316，以使第1端子與第24端子電性連接之方式形成電路。此外，於區域B中，係藉由包含28×28個貫通金屬電極311之配線316，以使第4端子與第5端子電性連接之方式形成電路。於區域C中，係藉由包含28×28個貫通金屬電極311之配線316，以使第12端子與第13端子電性連接之方式形成電路。再者，於區域D中，係藉由包含28×14個貫通金屬電極311之配線316，以使第17端子與第19端子電性連接，並且藉由包含28×14個貫通金屬電極311之配線316，以使第18端子與第20端子電性連接之方式形成電路。
－5C－然後如第10圖所示，將具備所獲得的電路接合體320之Si晶圓接合體，以使電路接合體320於各區域A至D中分離之方式以10mm見方予以裁切，而獲得切割後之導通測試用的評估用晶片330。
－6C－然後於評估用晶片330所各自具備之端子的位置，使用覆晶黏晶機將無鉛焊錫(組成：Sn－3.5Ag、熔點：221℃、熱膨脹率：22ppm/℃)予以定位並與評估用晶片330暫時接合。之後，於將評估用晶片330載置於印刷配線基板之狀態下進行回焊處理(回焊條件：通過最高溫度260℃、最低溫度183℃之處理時間為60秒的IR回焊爐)，藉此，透過焊錫凸塊將評估用晶片330所具備之端子與印刷配線基板予以接合，而製造出實施例1B之評估用封裝(半導體裝置)。
於將評估用晶片330所具備之端子與印刷配線基板予以接合時，亦使評估用晶片330所具備之互為對向的端子彼此電性連接。
此外，於本實施例中，於本步驟－6C－中分別使用來自各區域A至D之評估用晶片330各5個，而製造出各個具有評估用晶片330之半導體裝置。亦即製造出20個半導體裝置。
[實施例2B至21B]
於前述步驟－2C－中，分別使用樣本No.2B至21B的接合薄片來取代樣本No.1B的接合薄片，除此之外係與前述實施例1B相同，而製作出實施例2B至21B之半導體裝置。
[比較例1B]
於前述步驟－2C－中，使用樣本No.1B’的接合薄片來取代樣本No.1B的接合薄片，除此之外係與前述實施例1B相同，而製作出比較例1B之半導體裝置。
[比較例2B、3B]
於前述步驟－2C－中，使用異向性導電薄膜(「AC－200」，日立化成工業股份有限公司製)來取代樣本No.1B的接合薄片以作為比較例2B，並且使用異向性導電薄膜(「FP2511K」，Sony Chemical公司製)來取代樣本No.1B的接合薄片以作為比較例3B，除此之外係與前述實施例1B相同，而製作出比較例2B及3B之半導體裝置。
2.評估 各自使用20個所獲得之各實施例及比較例的半導體 裝置，以交互暴露於－55℃的條件下30分鐘及125℃的條件下30分鐘者為1個循環，對這些半導體裝置進行100個循環之溫度循環測試。
針對進行此溫度循環測試後之各實施例及比較例的半導體裝置，使用導通測試機對評估用晶片330所具備之端子間施加5V的電壓，而確認出半導體裝置所具備之評估用晶片330的導通。
關於具有來自電路接合體320的區域A之評估用晶片330之半導體裝置，係確認第1端子與第24端子之間的導通。此外，關於具有來自電路接合體320的區域B之評估用晶片330之半導體裝置，係確認第4端子與第5端子之間的導通。此外，關於具有來自電路接合體320的區域C之評估用晶片330之半導體裝置，係確認第12端子與第13端子之間的導通。再者，關於具有來自電路接合體320的區域D之評估用晶片330之半導體裝置，係確認第17端子與第19端子之間的導通、以及第16端子與第20端子之間的導通。
對於各實施例及比較例，於20個半導體裝置均可獲得導通時，係判定為合格品(○)，於即使1個為非導通時，亦判定為不合格品(×)。
於本實施例中，所謂的獲得導通，是指各端子間的電阻值為未滿80[Ω]之情形，所謂的未獲得導通，是指各端子間的電阻值為80[Ω]以上之情形。
再者，於進行溫度循環測試後之各實施例及比較例的 半導體裝置中，對於具有來自電路接合體320的區域D之評估用晶片330之半導體裝置，係使用導電測試機來確認鄰接之配線彼此的絕緣性。亦即，係確認連接於第17端子與第19端子之配線316、與連接於第16端子與第20端子之配線316之間的絕緣性。
更具體而言，於第16端子與第17端子之間施加5V的電壓而藉此確認該等端子間的絕緣性。此外，於第19端子與第20端子之間施加5V的電壓而藉此確認該等端子間的絕緣性。
於各實施例及比較例中，於可確認5個半導體裝置均具有絕緣性時，係判定為合格品(○)，於即使1個為不具有絕緣性時，亦判定為不合格品(×)。
於本實施例中，所謂的具有絕緣性，是指各端子間的電阻值為1.0×109 [Ω]以上之情形，所謂的不具有絕緣性，是指各端子間的電阻值為未滿1.0×109 [Ω]之情形。
這些評估結果分別顯示於下列第1表至第4表中。
如第1表至第4表所示，於各實施例的半導體裝置中，均可獲得良好的導通。相對於此，於比較例1A及2A中，於60%的評估封裝樣本(半導體裝置)中，無法獲得導通。再者，於比較例1B至3B中，於100%的評估封裝樣本(半導體裝置)中，無法獲得導通。
此外，於各實施例的半導體裝置中，於鄰接之配線彼此間均可確保良好的絕緣性。相對於此，於比較例1A及2A中，於100%的評估封裝樣本(半導體裝置)中，無法確 保鄰接之配線彼此間的絕緣性。再者，於比較例1B至3B中，均於40至100%的評估封裝樣本(半導體裝置)中，無法確保鄰接之配線彼此間的絕緣性。
藉此，於半導體裝置所具備之半導體元件中，可安定地進行貫通金屬電極(連接部)彼此間的電性連接。
(產業利用可能性)
根據本發明，可安定地進行疊層後的半導體晶圓所分別具備之連接部彼此間的電性連接，而獲得這些半導體晶圓彼此為接合之半導體晶圓接合體。
此外，於接合層的構成材料為包含有焊錫粉之構成時，不須於半導體晶圓所具備之連接部設置焊錫凸塊，即可進行連接部彼此間的電性連接。
再者，藉由將上述所獲得之半導體晶圓接合體予以個體化，而能夠有效率地製造出複數個半導體元件。
此外，可製造出具有上述所獲得之半導體元件之半導體裝置，其中，此半導體元件之連接部彼此間的電性連接可靠度良好。因此具有高度的產業利用可能性。
10、100‧‧‧半導體裝置
20、540、550‧‧‧半導體晶片
30、630‧‧‧中介層基板
40、640‧‧‧配線圖案
60、60’‧‧‧接合層
61‧‧‧液狀材料
65‧‧‧接合薄片
70、620‧‧‧凸塊
80‧‧‧密封層
82、212、222、225、511、521‧‧‧連接部
210、220、510、520‧‧‧半導體晶圓
211、221‧‧‧功能面
213‧‧‧背面
223‧‧‧第2半導體晶圓的背面
224‧‧‧焊錫凸塊
226‧‧‧絕緣部
230‧‧‧半導體晶圓疊層體
240、530‧‧‧半導體晶圓接合體
310‧‧‧電路
311‧‧‧貫通金屬電極
312‧‧‧導電體
313‧‧‧固化物
314‧‧‧Si晶圓的背面
315‧‧‧Si晶圓的功能面
316‧‧‧配線
320‧‧‧電路接合體
330‧‧‧評估用晶片
560‧‧‧半導體晶片接合體
第1圖係顯示藉由本發明之半導體裝置的製造方法所製造之半導體裝置的一例之縱向剖面圖。
第2圖(a)至(c)係用以說明半導體裝置的製造方法之縱向剖面圖。
第3圖(a)至(e)係用以說明將半導體晶圓彼此予以接合之第1接合方法之縱向剖面圖。
第4圖(a)至(d)係用以說明將半導體晶圓彼此予以接合之第2接合方法之縱向剖面圖。
第5圖(a)至(e)係用以說明將半導體晶圓彼此予以接合之第3接合方法之縱向剖面圖。
第6圖(a)至(d)係用以說明將半導體晶圓彼此予以接合之第4接合方法之縱向剖面圖。
第7圖(a)及(b)係用以說明測試用晶圓所具備之電路的構成之圖式。
第8圖係用以說明接合電路後之電路接合體的構成之圖式。
第9圖係用以說明接合電路後之電路接合體的構成之圖式。
第10圖係用以說明接合電路後之電路接合體的構成之圖式。
第11圖(a)至(d)係用以說明將習知半導體晶圓予以接合之方法之圖式。
60、60’‧‧‧接合層
61‧‧‧液狀材料
212、222、225‧‧‧連接部
210、220‧‧‧半導體晶圓
211、221‧‧‧功能面
213‧‧‧背面
223‧‧‧第2半導體晶圓的背面
224‧‧‧焊錫凸塊
226‧‧‧絕緣部
230‧‧‧半導體晶圓疊層體
240‧‧‧半導體晶圓接合體

Claims (17)

  1. 一種半導體晶圓的接合方法，為將第1半導體晶圓及第2半導體晶圓予以疊層並電性連接之半導體晶圓的接合方法，其特徵為具備：第1步驟，係準備：具有貫通前述第1半導體晶圓的厚度方向而設置之複數個連接部之前述第1半導體晶圓；以及具有貫通前述第2半導體晶圓的厚度方向而設置之複數個連接部、及於前述第2半導體晶圓的背面側連接於前述連接部的端部之焊錫凸塊之前述第2半導體晶圓；第2步驟，係使包含具有助焊活性之硬化劑與熱硬化性樹脂作為構成材料之接合層中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間，並且以使前述第1半導體晶圓的功能面側之連接部的端部與前述第2半導體晶圓的背面側之焊錫凸塊呈對應之方式進行定位，而得到疊層有前述第1半導體晶圓及前述第2半導體晶圓的半導體晶圓疊層體；以及第3步驟，係藉由一邊加熱前述半導體晶圓疊層體一邊往其厚度方向加壓，使前述焊錫凸塊熔融、固化，並且使前述熱硬化性樹脂硬化，而將前述第1半導體晶圓與前述第2半導體晶圓予以固接，藉此，得到以前述焊錫凸塊的固化物使前述第1半導體晶圓的連接部與前述第2半導體晶圓的連接部電性連接的半導體晶圓接合 體；前述接合層係為，於經氧化處理後之銅板的表面形成該接合層、並於大氣中於230℃進行了1分鐘的還原處理時，以下列第(I)式所表示之該銅板的氧化銅還原率為70%以上者；氧化銅還原率(%)={1-(還原處理後的氧原子濃度)/(氧化處理後的氧原子濃度)}×100%……第(I)式。
  2. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由使含有前述構成材料之薄膜狀的接合薄片中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間而形成。
  3. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由將含有前述構成材料之液狀材料塗佈於前述第1半導體晶圓的功能面及/或前述第2半導體晶圓的背面而形成。
  4. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，於前述第1步驟中，係準備復具有連接於前述連接部之功能面側的端部之焊錫凸塊之前述第1半導體晶圓。
  5. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，於前述第3步驟中，於加熱壓接前述半導體晶圓疊層體時，前述熱硬化性樹脂的硬化係以較前述焊錫凸塊的熔融為延遲之方式結束。
  6. 如申請專利範圍第1項之半導體晶圓的接合方法，其中， 前述半導體晶圓接合體之前述接合層的厚度為3至200μm。
  7. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，前述構成材料係包含薄膜形成性樹脂，該薄膜形成性樹脂係為(甲基)丙烯酸系樹脂、苯氧樹脂及聚醯亞胺樹脂中之至少1種。
  8. 一種半導體晶圓的接合方法，為將第1半導體晶圓及第2半導體晶圓予以疊層並電性連接之半導體晶圓的接合方法，其特徵為具備：第1步驟，係分別準備：具有貫通其厚度方向而設置之複數個連接部之前述第1半導體晶圓及前述第2半導體晶圓；第2步驟，使包含具有助焊活性之硬化劑、屬於環氧樹脂之熱硬化性樹脂、焊錫粉、及屬於酚類之與包含有助焊活性之硬化劑為不同者的硬化劑作為構成材料之接合層中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間，並且以使前述第1半導體晶圓的功能面側之連接部的端部與前述第2半導體晶圓的背面側之連接部的端部呈對應之方式進行定位，而得到疊層有前述第1半導體晶圓及前述第2半導體晶圓的半導體晶圓疊層體；以及第3步驟，係藉由一邊加熱前述半導體晶圓疊層體一邊往其厚度方向加壓，而使前述焊錫粉熔融，並在凝聚於前述第1半導體晶圓的連接部與前述第2半導體晶 圓的連接部之間後進行固化，並且使前述熱硬化性樹脂硬化而將前述第1半導體晶圓與前述第2半導體晶圓予以固接，藉此，得到以前述焊錫粉熔融後之凝聚物的固化物使前述第1半導體晶圓的連接部與前述第2半導體晶圓的連接部電性連接的半導體晶圓接合體。
  9. 如申請專利範圍第8項之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由使含有前述構成材料之薄膜狀的接合薄片中介存在於前述第1半導體晶圓與前述第2半導體晶圓之間而形成。
  10. 如申請專利範圍第8項之半導體晶圓的接合方法，其中，於前述第2步驟中，前述接合層係藉由將含有前述構成材料之液狀材料塗佈於前述第1半導體晶圓的功能面及/或前述第2半導體晶圓的背面而形成。
  11. 如申請專利範圍第8項之半導體晶圓的接合方法，其中，於前述第3步驟中，於加熱壓接前述半導體晶圓疊層體時，前述熱硬化性樹脂的硬化係以較前述焊錫粉的熔融為延遲之方式而結束。
  12. 如申請專利範圍第8項之半導體晶圓的接合方法，其中，前述半導體晶圓接合體之前述接合層的厚度為3至300μm。
  13. 如申請專利範圍第8項之半導體晶圓的接合方法，其中，前述焊錫粉相對於該焊錫粉以外之前述構成材料的合計100重量份，為包含有20至250重量份。
  14. 如申請專利範圍第8項之半導體晶圓的接合方法，其 中，前述接合層於其厚度為100μm時，其138℃之熔融黏度為0.01至10000Pa．s。
  15. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，前述具有助焊活性之硬化劑係具備羧基及/或酚性羥基。
  16. 如申請專利範圍第1項之半導體晶圓的接合方法，其中，前述熱硬化性樹脂為環氧樹脂。
  17. 一種半導體裝置的製造方法，其特徵為具備：將藉由申請專利範圍第1項之半導體晶圓的接合方法所接合之前述半導體晶圓接合體依每個前述個別電路進行裁切，而個體化成複數個半導體元件之步驟；以及將前述個體化後的半導體元件安裝於基板之步驟。
TW097115213A 2007-04-27 2008-04-25 半導體晶圓的接合方法及半導體裝置的製造方法 TWI449145B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007119948 2007-04-27
JP2007142436A JP5277564B2 (ja) 2007-05-29 2007-05-29 半導体ウエハーの接合方法および半導体装置の製造方法
JP2007154250A JP5217260B2 (ja) 2007-04-27 2007-06-11 半導体ウエハーの接合方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200905843A TW200905843A (en) 2009-02-01
TWI449145B true TWI449145B (zh) 2014-08-11

Family

ID=41404348

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097115213A TWI449145B (zh) 2007-04-27 2008-04-25 半導體晶圓的接合方法及半導體裝置的製造方法

Country Status (6)

Country Link
US (1) US8039305B2 (zh)
EP (1) EP2144282A4 (zh)
KR (1) KR20100022960A (zh)
CN (1) CN101669197B (zh)
TW (1) TWI449145B (zh)
WO (1) WO2008136352A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110010718A (ko) * 2008-05-16 2011-02-07 스미토모 베이클리트 컴퍼니 리미티드 반도체 부품의 제조 방법 및 반도체 부품
CN102224584A (zh) 2008-11-25 2011-10-19 住友电木株式会社 电子部件封装件以及制备电子部件封装件的方法
JP5367616B2 (ja) * 2009-02-23 2013-12-11 新光電気工業株式会社 配線基板及びその製造方法
US20120183781A1 (en) * 2009-09-30 2012-07-19 Sumitomo Bakelite Co., Ltd. Conductive connecting material, method for connecting terminals and method for producing connection terminal
JP5353628B2 (ja) * 2009-10-15 2013-11-27 住友ベークライト株式会社 半導体装置の製造方法
SG181575A1 (en) * 2009-12-24 2012-07-30 Sumitomo Bakelite Co Conductive connection material, method for producing electronic component, electronic member with conductive connective material and electronic component
JP2011142268A (ja) * 2010-01-08 2011-07-21 Sumitomo Electric Ind Ltd 光モジュールおよびその製造方法
US20120319268A1 (en) * 2010-01-29 2012-12-20 Tomohiro Kagimoto Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device
EP2363373A1 (en) * 2010-03-02 2011-09-07 SensoNor Technologies AS Bonding process for sensitive micro-and nano-systems
WO2011108327A1 (ja) * 2010-03-04 2011-09-09 株式会社日立製作所 再配列ウェーハの製造方法および半導体装置の製造方法
CN101859715B (zh) * 2010-05-19 2012-04-25 南通皋鑫电子股份有限公司 一种硅片叠层合金的加热工艺
US8674502B2 (en) 2010-07-16 2014-03-18 Hitachi Chemical Company, Ltd. Semiconductor-encapsulating adhesive, semiconductor-encapsulating film-form adhesive, method for producing semiconductor device, and semiconductor device
US9431592B2 (en) * 2011-06-01 2016-08-30 The Hong Kong University Of Science And Technology Submount with cavities and through vias for LED packaging
JP2013016577A (ja) * 2011-07-01 2013-01-24 Elpida Memory Inc 半導体装置の製造方法
JP2013065835A (ja) 2011-08-24 2013-04-11 Sumitomo Bakelite Co Ltd 半導体装置の製造方法、ブロック積層体及び逐次積層体
KR101363344B1 (ko) * 2012-01-10 2014-02-19 주식회사 젠스엔지니어링 전도성 페이스트를 전극으로 사용하는 실리콘 태양전지 모듈 및 그 제조 방법.
KR101917247B1 (ko) * 2012-05-03 2018-11-09 에스케이하이닉스 주식회사 적층 반도체 패키지 및 그 제조방법
KR102105634B1 (ko) * 2013-10-02 2020-04-28 에스케이하이닉스 주식회사 신뢰성 있는 본딩 구조를 갖는 금속 배선 구조, 집적 회로, 집적 회로 패키지 및 이들의 제조 방법
KR20170128445A (ko) 2015-03-30 2017-11-22 토레이 엔지니어링 컴퍼니, 리미티드 반도체 장치의 제조 방법, 반도체 실장 장치 및 반도체 장치의 제조 방법으로 제조된 메모리 디바이스
JP2017080797A (ja) * 2015-10-30 2017-05-18 パナソニックＩｐマネジメント株式会社 はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
JP6540833B1 (ja) * 2018-01-17 2019-07-10 千住金属工業株式会社 フラックス及びソルダペースト
JP6489274B1 (ja) * 2018-08-10 2019-03-27 千住金属工業株式会社 フラックス組成物、はんだペースト、はんだ接合部及びはんだ接合方法
JP7224138B2 (ja) * 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
TWI819440B (zh) * 2021-12-21 2023-10-21 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017710A1 (en) * 2000-08-04 2002-02-14 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
TW200538528A (en) * 2004-05-18 2005-12-01 Hitachi Chemical Co Ltd Adhesive film, semiconductor device using the same and fabricating method therefor

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH113969A (ja) 1997-06-13 1999-01-06 Matsushita Electric Ind Co Ltd チップ部品が積層された基板部品
US6512031B1 (en) * 1999-04-15 2003-01-28 Shin-Etsu Chemical Co., Ltd. Epoxy resin composition, laminate film using the same, and semiconductor device
JP2002232123A (ja) 2001-01-31 2002-08-16 Mitsubishi Electric Corp 複合回路基体の製造方法
TW574739B (en) 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP4721309B2 (ja) 2001-02-14 2011-07-13 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP5280597B2 (ja) * 2001-03-30 2013-09-04 サンスター技研株式会社 一液加熱硬化型エポキシ樹脂組成物および半導体実装用アンダーフィル材
JP3732148B2 (ja) * 2002-02-19 2006-01-05 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
US20050048700A1 (en) * 2003-09-02 2005-03-03 Slawomir Rubinsztajn No-flow underfill material having low coefficient of thermal expansion and good solder ball fluxing performance
JP4047754B2 (ja) * 2003-03-27 2008-02-13 住友ベークライト株式会社 硬化性フラックス機能付接着剤および硬化性フラックス機能付接着剤シート
JP2004335647A (ja) * 2003-05-06 2004-11-25 Seiko Epson Corp 半導体装置の製造方法
JP2006128567A (ja) * 2004-11-01 2006-05-18 Three M Innovative Properties Co 半導体パッケージのプリント配線板への接続方法
US20060292823A1 (en) 2005-06-28 2006-12-28 Shriram Ramanathan Method and apparatus for bonding wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020017710A1 (en) * 2000-08-04 2002-02-14 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
TW200538528A (en) * 2004-05-18 2005-12-01 Hitachi Chemical Co Ltd Adhesive film, semiconductor device using the same and fabricating method therefor

Also Published As

Publication number Publication date
EP2144282A1 (en) 2010-01-13
WO2008136352A1 (ja) 2008-11-13
CN101669197A (zh) 2010-03-10
TW200905843A (en) 2009-02-01
KR20100022960A (ko) 2010-03-03
US8039305B2 (en) 2011-10-18
EP2144282A4 (en) 2010-06-09
US20100129960A1 (en) 2010-05-27
CN101669197B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
TWI449145B (zh) 半導體晶圓的接合方法及半導體裝置的製造方法
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP5182094B2 (ja) 半導体電子部品及びそれを用いた半導体装置
JP5277564B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
TWI503343B (zh) 導電連接材料、端子間之連接方法及連接端子之製造方法
TWI540039B (zh) 導電連接材料，電子零件之製造方法，附有導電連接材料之電子構件及電子零件
TWI455220B (zh) 焊料連接方法，電子機器及其製造方法
KR101578968B1 (ko) 도전 접속 재료 및 그것을 사용한 단자 사이의 접속 방법
WO2011007531A1 (ja) 電子部品の製造方法および電子部品
US20120319268A1 (en) Conductive connection sheet, method for connecting terminals, method for forming connection terminal, semiconductor device, and electronic device
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2011171258A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2014075317A (ja) 導電接続シート、半導体装置および電子機器
JP2011181467A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5471551B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP5471601B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381784B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011181703A (ja) 導電接続シートの製造方法、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2014120631A (ja) 半導体素子の製造方法および半導体装置の製造方法
JP2013225702A (ja) 端子間の接続方法及び接続端子の製造方法
JP2012079526A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees