KR20110010718A - 반도체 부품의 제조 방법 및 반도체 부품 - Google Patents

반도체 부품의 제조 방법 및 반도체 부품 Download PDF

Info

Publication number
KR20110010718A
KR20110010718A KR1020107024918A KR20107024918A KR20110010718A KR 20110010718 A KR20110010718 A KR 20110010718A KR 1020107024918 A KR1020107024918 A KR 1020107024918A KR 20107024918 A KR20107024918 A KR 20107024918A KR 20110010718 A KR20110010718 A KR 20110010718A
Authority
KR
South Korea
Prior art keywords
circuit board
semiconductor component
manufacturing
flux activity
resin
Prior art date
Application number
KR1020107024918A
Other languages
English (en)
Inventor
히로키 니카이도
미츠오 스기노
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20110010718A publication Critical patent/KR20110010718A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Abstract

본 발명의 반도체 부품의 제조 방법은 기능면에 돌기 전극이 형성된 반도체 웨이퍼와, 한쪽 면 측에 땜납 범프를 가지고 다른 쪽 면 측에 전극 패드를 가지는 회로 기판을 준비하는 공정과, 상기 반도체 웨이퍼와 상기 회로 기판 사이에 플럭스 활성을 가지는 수지층을 마련함과 동시에, 상기 플럭스 활성을 가지는 수지층을 관통해 상기 돌기 전극과 상기 땜납 범프가 맞닿도록 상기 반도체 웨이퍼와 상기 회로 기판을 접합해 접합체를 얻는 접합 공정과, 상기 접합체의 상기 전극 패드에 땜납재를 부여하는 공정과, 상기 접합체를 절단해 복수의 반도체 부품을 얻는 공정을 포함하는 것을 특징으로 한다.

Description

반도체 부품의 제조 방법 및 반도체 부품{SEMICONDUCTOR COMPONENT FABRICATION METHOD AND SEMICONDUCTOR COMPONENT}
본 발명은 반도체 부품의 제조 방법 및 반도체 부품에 관한 것이다.
근래 전자기기의 고기능화와 모바일 용도에 대한 확대에 대응해 반도체 장치의 고밀도화, 고집적화의 요구가 강해져 IC 패키지의 대용량 고밀도화가 진행되고 있다. 이들 반도체 장치의 제조 방법으로는 규소, 갈륨, 비소 등으로 이루어진 반도체용 웨이퍼에 점착 시트(다이싱 시트)를 첩착(貼着)하고 다이싱에 의해 개개의 반도체 소자로 절단 분리[개편화(segmentation)]한 후 확장(expanding), 개편화한 반도체 소자의 픽업을 실시하고, 그 다음에 반도체 소자를 금속 리드 프레임, 테이프 기판 및 유기 경질 기판 등에 다이본딩하는 반도체 장치의 조립공정에 이송된다.
이와 같은 공정에 있어서는, 반도체 소자의 기판 등에 대한 탑재를 개별적으로 실시하지 않으면 안 되었다. 게다가 플립 칩 실장 등의 영역(area) 실장 방식에 대응하기 위해서는 개별적으로 땜납 볼을 형성할 필요가 있어 공정이 번잡하게 되어 있었다.
본 발명의 목적은 반도체 부품의 생산성을 향상시키는 것이 가능한 반도체 부품의 제조 방법을 제공하는 것에 있다.
이와 같은 목적은 하기 (1)~(17)에 기재된 본 발명에 의해 달성된다.
(1) 기능면에 돌기 전극이 형성된 반도체 웨이퍼와, 한쪽 면 측에 땜납 범프를 가지고 다른 쪽 면 측에 전극 패드를 가지는 회로 기판을 준비하는 공정과,
상기 반도체 웨이퍼와 상기 회로 기판 사이에 플럭스 활성을 가지는 수지층을 마련함과 동시에, 상기 플럭스 활성을 가지는 수지층을 관통해 상기 돌기 전극과 상기 땜납 범프가 맞닿도록 상기 반도체 웨이퍼와 상기 회로 기판을 접합해 접합체를 얻는 접합 공정과,
상기 접합체의 상기 전극 패드에 땜납재를 부여하는 공정과,
상기 접합체를 절단해 복수의 반도체 부품을 얻는 공정을 포함하는 반도체 부품의 제조 방법.
(2) 상기 회로 기판에는 상기 반도체 웨이퍼와 상기 회로 기판을 접합했을 때에 상기 플럭스 활성을 가지는 수지층이 스며나오는 개구부가 형성되어 있는 (1)에 기재된 반도체 부품의 제조 방법.
(3) 상기 플럭스 활성을 가지는 수지층은 필름이며,
상기 접합 공정에 있어서, 상기 필름을 상기 반도체 웨이퍼의 상기 기능면에 첩부한 상태로 상기 반도체 웨이퍼와 상기 회로 기판을 접합하는 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(4) 상기 플럭스 활성을 가지는 수지층은 필름이며,
상기 접합 공정에 있어서, 상기 필름을 상기 회로 기판의 상기 땜납 범프를 가지는 면에 첩부한 상태로 상기 반도체 웨이퍼와 상기 회로 기판을 접합하는 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(5) 상기 회로 기판이 플렉서블(flexible) 회로 기판인 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(6) 상기 회로 기판이 리지드(rigid) 회로 기판인 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(7) 상기 플렉서블 회로 기판의 기판 평면 방향의 열팽창 계수가 10[ppm/K] 이하인 (5)에 기재된 반도체 부품의 제조 방법.
(8) 상기 플렉서블 회로 기판의 기판 평면 방향의 열팽창 계수가 4[ppm/K] 이상인 (5)에 기재된 반도체 부품의 제조 방법.
(9) 상기 리지드 회로 기판의 기판 평면 방향의 열팽창 계수가 15[ppm/K] 이하인 (6)에 기재된 반도체 부품의 제조 방법.
(10) 상기 리지드 회로 기판의 기판 평면 방향의 열팽창 계수가 5[ppm/K] 이상인 (6)에 기재된 반도체 부품의 제조 방법.
(11) 상기 회로 기판은 지지체에 복수의 회로 기판이 첩착되어서 이루어진 것인 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(12) 상기 플럭스 활성을 가지는 수지층은 가교 반응 가능한 수지와 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것인 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(13) 상기 플럭스 활성을 가지는 화합물은 상기 가교 반응 가능한 수지의 경화제로서 작용하는 것인 (12)에 기재된 반도체 부품의 제조 방법.
(14) 상기 플럭스 활성을 가지는 화합물은 분자 중에 카르복실기 또는 페놀성 수산기를 적어도 1개 이상 가지는 (12)에 기재된 반도체 부품의 제조 방법.
(15) 상기 플럭스 활성을 가지는 화합물은 하기 식 (1)로 기재되는 것인 (12)에 기재된 반도체 부품의 제조 방법.
Figure pct00001
[n은 0 이상 20 이하의 정수이다.]
(16) 상기 땜납재가 부여된 상기 전극 패드에 플럭스 활성을 가지는 수지층을 추가로 배치한 것인 (1) 또는 (2)에 기재된 반도체 부품의 제조 방법.
(17) (1) 또는 (2)에 기재된 반도체 부품의 제조 방법으로 얻어진 반도체 부품.
본 발명에 의하면 반도체 부품의 생산성을 향상시키는 것이 가능한 반도체 부품의 제조 방법을 제공할 수 있다.
상술한 목적 및 그 외의 목적, 특징 및 이점은 이하에 설명하는 바람직한 실시 형태 및 그에 부수하는 이하의 도면에 의해서 더욱 분명해진다.
도 1은 본 발명에서 이용되는 반도체용 웨이퍼의 일례를 모식적으로 나타내는 단면도이다.
도 2는 본 발명에서 이용되는 회로 기판의 일례를 모식적으로 나타내는 단면도이다.
도 3은 본 발명에서 이용되는 회로 기판의 일례를 모식적으로 나타내는 단면도이다.
도 4는 본 발명에서 이용되는 반도체용 웨이퍼와 회로 기판을 접합해 얻은 접합체의 일례를 모식적으로 나타내는 단면도이다.
도 5는 본 발명에서 이용되는 접합체에 땜납재를 부여한 일례를 나타내는 단면도이다.
도 6은 본 발명에서 이용되는 회로 기판의 일례를 모식적으로 나타내는 단면도이다.
도 7은 본 발명에서 이용되는 회로 기판의 일례를 모식적으로 나타내는 상면도(上面圖)이다.
본 발명의 반도체 부품의 제조 방법 및 반도체 부품에 대해서 설명한다.
본 발명의 반도체 부품의 제조 방법은 기능면에 돌기 전극이 형성된 반도체 웨이퍼와, 한쪽 면 측에 땜납 범프를 가지고 다른 쪽 면 측에 전극 패드를 가지는 회로 기판을 준비하는 공정과, 상기 반도체 웨이퍼와 상기 회로 기판 사이에 플럭스 활성을 가지는 수지층을 마련함과 동시에, 상기 플럭스 활성을 가지는 수지층을 관통해 상기 돌기 전극과 상기 땜납 범프가 맞닿도록 상기 반도체 웨이퍼와 상기 회로 기판을 접합해 접합체를 얻는 접합 공정과, 상기 접합체의 상기 전극 패드에 땜납재를 부여하는 공정과, 상기 접합체를 절단해 복수의 반도체 부품을 얻는 공정을 포함하는 것을 특징으로 한다.
이와 같이, 반도체용 웨이퍼 레벨로 회로 기판과 일괄 적층한 후 다이싱 처리 등 함으로써 복수의 반도체 부품을 효율적으로 생산할 수 있는 것이다.
이하, 본 발명의 반도체 부품 제조 방법의 바람직한 실시 형태에 대해서 도면에 근거해 상세하게 설명한다.
도 1은 반도체 웨이퍼의 기능면에 돌기 전극이 형성되어 있는 상태를 나타내는 단면도이다.
도 1에 나타낸 바와 같이, 반도체용 웨이퍼(1)의 기능면(11) 측에 복수의 돌기 전극(12)이 형성되어 있는 반도체용 웨이퍼(1)를 준비한다.
돌기 전극(12)은 예를 들면 금 범프, 범프의 표면에 니켈·금 도금하고 추가로 땜납 도금을 실시한 구리 범프 혹은 구리 포스트, 땜납 범프 등을 들 수 있다. 이들 중에서도 선단(先端)을 날카롭게 할 수 있는 금 범프가 바람직하다. 이에 의해 접합성을 향상시킬 수 있다.
이와 같은 돌기 전극(12)끼리의 피치(중심 간 거리)는 50~300㎛ 정도가 현재 많이 채택되고 있지만 이에 한정되지 않고, 더욱 좁은 피치로도 대응하는 것이 가능하다(이하, 「~」은 특별히 명시하지 않는 한 상한값과 하한값을 포함하는 것을 나타낸다).
또, 도 2에 나타낸 바와 같이, 한쪽 면 측에 땜납 범프(21)를 가지고 다른 쪽 면 측에 전극 패드(22)를 가지는 회로 기판(2)을 준비한다.
회로 기판(2)으로는 특별히 한정되지 않고 리지드 회로 기판, 플렉서블 회로 기판 중 어느 하나를 이용할 수 있지만, 좁은 피치에서의 비아(via) 형성이나 경제적인 관점에서 플렉서블 회로 기판을 이용하는 것이 바람직하다.
회로 기판(2)의 일례로는 도 2에 나타낸 바와 같이, 지지 기재(23)의 비아 내에 땜납 범프(21)가 형성되어 있다. 이 지지 기재(23) 위에 배선 패턴(24)이 형성되어 있다. 또, 지지 기재(23)의 한쪽 면이 솔더 레지스트(25)로 덮여 있다.
전극 패드(22)는 메인보드나 모듈 기판 등에 대한 입출력 단자가 되기 위해, 예를 들면 전극 패드(22)끼리의 피치는 0.3~0.8mm가 현재 많이 채택되고 있지만 이것으로 한정되지 않고, 더욱 좁은 피치로도 대응하는 것이 가능하다.
또한, 전극 패드(22)는 구리가 노출되는 것보다 니켈/금 도금을 실시하는 편이 금속 확산·금속 화합물 생성을 억제할 수 있는 관점으로부터 바람직하다.
여기서, 회로 기판(2)의 일례로서 개구부(30)가 형성되어 있는 회로 기판(2)에 대해서 도 7을 참조해 설명한다.
도 7(a)는 반도체 웨이퍼(1)의 기능면(11)의 레이아웃을 나타낸다. 도 7 (b)는 회로 기판(2)의 접합부(26)(기능면)의 레이아웃을 나타낸다. 기능면(11)의 레이아웃과 접합부(26)의 레이아웃은 동일한 배치 패턴으로 한다. 배치 패턴으로는 특별히 한정되지 않지만 어레이(array) 모양으로 한다. 기능면(11)에는 복수의 돌기 전극(도시하지 않음)이 형성되어 있다. 한편, 접합부(26)의 한쪽 면 측에 복수의 땜납 범프(도시하지 않음)가 형성되고, 다른 쪽 면 측에 복수의 전극 패드(도시하지 않음)가 형성되어 있다.
이때, 도 7 (c)(d)에 나타낸 바와 같이, 회로 기판(2)의 접합부(26)를 둘러싸도록 개구부(30)가 형성되어 있다. 도 7 (c)에서는 접합부(26)의 4변에 각각 개구부(30)가 형성되어 있다. 즉, 접합부(26)의 상하좌우의 변에 대해서 대략 평행으로 4개의 개구부(30)가 형성되어 있다. 또, 도 7(d)에서는 접합부(26)의 상하의 변에 대해서 대략 평행으로 2개의 개구부(30)가 형성되어 있다. 이 개구부(30)는 회로 기판(2)의 표면으로부터 이면(裏面)을 관통한다.
이와 같이, 회로 기판(2)에는 반도체용 웨이퍼(1)와 회로 기판(2)을 접합했을 때에 플럭스 활성을 가지는 수지층(13)이 스며나올 수 있는 개구부(30)가 형성되어 있는 것인 것이 바람직하다(도 7 (c)(d)). 이에 의해 반도체용 웨이퍼(1)와 회로 기판(2)을 접합하는 열압착 시에 과잉인 플럭스 활성을 가지는 수지층(13) 성분을 개구부(30)의 위치로 스며나오도록 유도할 수 있다. 이에 의해 돌기 전극(12)과 땜납 범프(21)의 위치 어긋남(misalign)을 방지할 수 있어 양호한 접속성을 일괄적으로 얻을 수 있다(오염 등이 억제된 반도체 부품을 얻을 수 있다).
또, 각 개구부(30)는 다이싱 라인 위에 형성되어 있는 편이 바람직하다. 즉, 접합부(26)의 윗변에 대해 대략 평행한 복수의 개구부(30)는 접합부(26)의 윗변 방향에 대해 평행이 되도록 형성되어 있다. 이 때문에 다이싱할 때 개구부(30)를 삭제할 수 있다. 즉, 개구부(30)로부터 스며나온 플럭스 활성을 가지는 수지층(13) 성분을 닦아내지 않고 제거할 수 있다. 이 때문에 전체로서 공정수를 저감할 수 있다. 즉, 반도체 부품의 생산성을 향상시킬 수 있다.
또, 접합부(26)의 한 변에 대해서 복수의 개구부(30)가 연속해 형성되어 있어도 된다. 또, 도 7 (c)에 나타낸 바와 같이, 1개의 접합부(26)에 대해서 4개의 개구부(30)가 형성되어 있는 것이 바람직하다. 1개의 접합부(26)에 대한 개구부(30)가 많은 편이 플럭스 활성을 가지는 수지층(13) 성분을 효율적으로 스며나오게 할 수 있다. 이에 의해 돌기 전극(12)과 땜납 범프(21)의 위치 어긋남을 보다 저감할 수 있다.
또한, 개구부(30)의 형상은 특별히 한정되는 것은 아니다. 예를 들어 도 7 (c)(d)에 나타낸 바와 같이, 기판에 대해 수직선 방향에서 본 개구부(30)의 형상은 장방형으로 할 수 있다. 또, 강도가 균일하게 유지될 수 있는 원형 형상이 바람직하고, 개구 면적은 수지가 충분히 흘러들 수 있는 면적이면 된다.
또한, 다이싱 방향의 개구부(30)의 폭은 접합부(26)의 변의 길이와 동일해도 되고, 상기 변의 길이보다 작아도 된다. 또, 다이싱 방향에 대해 직교 방향의 개구부(30)의 폭은 특별히 한정되지 않지만, 예를 들어 다이싱 폭과 거의 동일하게 할 수 있다. 이에 의해 다이싱 할 때 플럭스 활성을 가지는 수지층(13) 성분을 제거할 수 있다. 그 때문에 반도체 부품의 생산성을 향상시킬 수 있다.
상기 플렉서블 회로 기판을 이용하는 경우, 기판 평면 방향에서의 열팽창 계수는 특별히 한정되지 않지만 10[ppm/K] 이하인 것이 바람직하고, 특히 4~8[ppm/K]가 바람직하다. 열팽창 계수가 상기 범위 내이면 특히 일괄 접속성이 뛰어나다.
상기 리지드 회로 기판을 이용하는 경우, 기판 평면 방향에서의 열팽창 계수는 특별히 한정되지 않지만, 15[ppm/K] 이하인 것이 바람직하고, 특히 5~12[ppm/K]가 바람직하다. 열팽창 계수가 상기 범위 내이면 특히 일괄 접속성이 뛰어나다.
또, 도 6에 나타낸 바와 같이, 회로 기판(2)은 지지체(5)에 복수의(단독의) 회로 기판(51)이 첩착된 것이어도 상관없다. 이에 의해 소정의 위치에 회로 기판(2)과 반도체 웨이퍼(1)를 접합할 수 있고, 후에 다이싱 처리 등 함으로써 복수의 반도체 부품을 얻을 수 있다.
다음에, 반도체용 웨이퍼(1)의 복수의 돌기 전극(12)을 덮도록 플럭스 활성을 가지는 수지층(13)을 도포, 라미네이트 등 한다(도 3). 이에 의해 돌기 전극(12)과 땜납 범프(21)를 플럭스 처리 없이 땜납 접속하는 것이 가능해진다.
또한, 본 실시 형태에서는 플럭스 활성을 가지는 수지층(13)을 반도체용 웨이퍼(1) 측에 플럭스 활성을 가지는 수지층(13)의 필름을 배치했지만, 이것으로 한정되지 않고, 회로 기판(2)(회로 기판(2)의 땜납 범프(21) 측의 면)에 플럭스 활성을 가지는 수지층(13)의 필름을 배치해도 된다. 즉, 반도체용 웨이퍼(1)와 회로 기판(2) 사이의 어느 한쪽 면에 플럭스 활성을 가지는 수지층(13) 필름이 첩부된 상태로 배치되어 있으면 된다.
이와 같은 플럭스 활성을 가지는 수지층(13)을 얻으려면, 예를 들면 페이스트상의 수지 조성물을 도포, 건조해 얻는 방법, 필름상의 수지 조성물을 라미네이트하는 방법 등을 들 수 있다.
플럭스 활성을 가지는 수지층(13)을 구성하는 수지 조성물은 예를 들면 가교 반응 가능한 수지와 플럭스 활성을 가지는 화합물을 포함하고 있다.
상기 가교 반응 가능한 수지로는 예를 들면 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴 프탈레이트 수지, 말레이미드 수지 등의 이른바 열경화성 수지로 분류되는 것에 더하여 카르복실기, 에폭시기 등의 관능기를 가지는 열가소성 수지 등도 본 발명의 가교 반응 가능한 수지로서 들 수 있다. 이들 중에서도 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 뛰어난 에폭시 수지가 매우 적합하게 이용된다.
상기 에폭시 수지로는 실온에서 고형인 에폭시 수지 및 실온에서 액상인 에폭시 수지 중 어느 하나를 이용해도 된다. 또, 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 병용해도 된다. 이에 의해 수지층(13)의 용융 거동의 설계 자유도를 한층 더 높일 수 있다.
상기 실온에서 고형인 에폭시 수지로는 특별히 한정되는 것은 아니고, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지 등의 비스페놀형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등의 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3 관능 에폭시 수지, 4 관능 에폭시 수지 등의 다관능 에폭시 수지 등을 들 수 있다. 더욱 구체적으로는 상기 실온에서 고형인 에폭시 수지는 실온에서 고형인 3 관능 에폭시 수지와 크레졸 노볼락형 에폭시 수지를 포함하는 것이 바람직하다. 이에 의해 얻어진 반도체 부품의 내습 신뢰성을 향상시킬 수 있다.
상기 실온에서 액상인 에폭시 수지로는 특별히 한정되는 것은 아니고, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 A핵 수첨형(水添型) 에폭시 수지, 4-t-부틸카테콜형 에폭시 수지, 나프탈렌형 에폭시 수지 등을 들 수 있다.
상기 가교 반응 가능한 수지의 함유량은 상기 수지 조성물 전체의 25중량% 이상, 75중량% 이하인 것이 바람직하고, 특히 45중량% 이상, 70중량% 이하인 것이 바람직하다. 함유량이 상기 범위 내이면 양호한 경화성을 얻을 수 있음과 동시에 양호한 용융 거동의 설계가 가능해진다.
상기 플럭스 활성을 가지는 화합물은 가열 등에 의해서 금속 산화막을 없애는 효과를 가지고 있는 것이면 특별히 한정되지 않는다. 예를 들면 활성 로진, 카르복실기를 가지는 유기 화합물 등의 유기산, 아민, 페놀, 알코올, 아진 등의 스스로 플럭스 활성을 가지고 있거나 플럭스 활성을 조장하거나 하는 작용을 가지는 화합물이어도 된다.
이 플럭스 활성을 가지는 화합물로서, 보다 구체적으로는 분자 중에 카르복실기 및/또는 페놀성 수산기를 적어도 1개 이상 가지는 화합물을 들 수 있고, 이것은 액상이어도 고체여도 상관없다. 예를 들어 플럭스 활성을 가지는 화합물로는 예를 들어 2가의 카르복시산을 들 수 있다.
상기 카르복실기를 함유하는 화합물로는 예를 들면 지방족 산 무수물, 지환식 산 무수물, 방향족 산 무수물, 지방족 카르복시산, 방향족 카르복시산 등을 들 수 있다. 페놀성 수산기를 가지는 플럭스 화합물로는 예를 들면 페놀류를 들 수 있다.
상기 지방족 산 무수물로는 예를 들면 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물, 폴리세바신산 무수물 등을 들 수 있다.
상기 지환식 산 무수물로는 예를 들면 메틸 테트라히드로 무수 프탈산, 메틸 헥사히드로 무수 프탈산, 무수 메틸하이믹산, 헥사히드로 무수 프탈산, 테트라히드로 무수 프탈산, 트리알킬테트라히드로 무수 프탈산, 메틸시클로헥센 디카르복시산 무수물 등을 들 수 있다.
상기 방향족 산 무수물로는 예를 들면 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논 테트라카르복시산 무수물, 에틸렌글리콜 비스트리멜리테이트, 글리세롤 트리스트리멜리테이트 등을 들 수 있다.
상기 지방족 카르복시산으로는 예를 들면 하기 식 (1)로 나타내는 화합물 등을 들 수 있다.
Figure pct00002
[n은 0 이상 20 이하의 정수이다.]
상기 식 (1)로 나타내는 화합물은 플럭스 활성, 접착시의 아웃 가스 및 접착제층(2)의 경화 후의 탄성률이나 유리 전이 온도의 밸런스로부터 상기 식 (1) 중의 n이 3 이상, 10 이하인 것이 바람직하고, 특히 4 이상, 8 이하인 것이 바람직하다. n을 상기 하한값 이상으로 함으로써 경화 후의 탄성률의 증가를 억제해, 피접착물과의 접착성을 향상시킬 수 있다. 또, n을 상기 상한값 이하로 함으로써 수지층(13)의 탄성률의 저하를 억제해, 반도체 부품의 접속 신뢰성을 한층 더 향상시킬 수 있다.
상기 식 (1)로 나타내는 화합물로서 예를 들면 n=3인 글루타르산(HOOC-(CH2)3-COOH), n=4인 아디프산(HOOC-(CH2)4-COOH), n=5인 피멜산(HOOC-(CH2)5-COOH), n=8인 세바신산(HOOC-(CH2)8-COOH) 및 n=10인 HOOC-(CH2)10-COOH 등을 들 수 있다.
다른 지방족 카르복시산으로는 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프로산, 카프릴산, 라우르산, 미리스트산, 팔미트산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레산, 푸말산, 말레산, 옥살산, 말론산, 숙신산 등을 들 수 있다.
상기 방향족 카르복시산으로는 예를 들면 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메신산, 멜로판산, 프레니트산(prehnitic acid), 피로멜리트산, 멜리트산, 톨릴산, 크실릴산, 헤멜리트산, 메시틸렌산, 프레니틸산(prehnitylic acid), 톨루일산, 신남산, 살리실산, 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티신산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,5-디히드록시벤조산, 갈산(3,4,5-트리히드록시벤조산), 1,4-디히드록시-2-나프토산, 3,5-디히드록시-2-나프토산 등의 나프토산 유도체; 페놀프탈레인; 디페놀산 등을 들 수 있다.
상기 페놀성 수산기를 가지는 화합물로는 예를 들면 페놀, o-크레졸, 2,6-크실레놀, p-크레졸, m-크레졸, o-에틸 페놀, 2,4-크실레놀, 2,5-크실레놀, m-에틸 페놀, 2,3-크실레놀, 메디톨, 3,5-크실레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸 페놀, p-페닐 페놀, 비스페놀 A, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴 비스페놀 F, 디알릴 비스페놀 A, 트리스페놀, 테트라키스 페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등을 들 수 있다.
또, 이와 같은 플럭스 활성을 가지는 화합물은 에폭시 수지와 같은 가교 반응 가능한 수지와의 반응으로 3차원적으로 도입되는 것과 같은 플럭스 활성을 가지는 경화제인 것이 바람직하다. 이에 의해 플럭스 활성 후의 세정 공정을 생략하는 것에 더하여 신뢰성을 보다 향상시킬 수 있다.
이 플럭스 활성을 가지는 경화제로는 예를 들면 1분자 중에 에폭시 수지 등의 가교 반응 가능한 수지에 부가할 수 있는 적어도 2개의 페놀성 수산기와 금속 산화막에 대해서 플럭스 작용을 나타내는, 방향족에 직접 결합한 카르복실기를 1분자 중에 적어도 1개 가지는 화합물을 들 수 있다. 구체적으로는 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티신산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,4-디히드록시벤조산, 갈산(3,4,5-트리히드록시벤조산) 등의 벤조산 유도체; 1,4-디히드록시-2-나프토산, 3,5-디히드록시-2-나프토산, 3,7-디히드록시-2-나프토산 등의 나프토산 유도체; 페놀프탈레인; 및 디페놀산 등을 들 수 있다.
이들 플럭스 활성을 가지는 화합물은 단독으로 이용해도 2종 이상을 조합해 이용해도 된다.
상기 플럭스 활성을 가지는 화합물의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 1중량% 이상, 30중량% 이하인 것이 바람직하고, 특히 5중량% 이상, 25중량% 이하인 것이 바람직하다. 함유량이 상기 하한값 미만이면 플럭스 활성의 효과가 불충분하게 되는 경우가 있고, 상기 상한값을 넘으면 가교 반응 가능한 수지와 미반응한 플럭스 활성을 가지는 화합물이 잔류하는 경우가 있어 마이그레이션의 원인이 되는 경우가 있다. 또, 함유량이 상기 범위 내이면 구리박 표면의 산화막을 환원해 강도가 큰 양호한 접합을 얻을 수 있다.
상기 수지 조성물은 특별히 한정되지 않지만 경화제를 포함해도 된다.
상기 경화제로는 예를 들면 페놀류, 아민류, 티올류를 들 수 있다. 가교 반응 가능한 수지로서 에폭시 수지가 이용되는 경우, 이 에폭시 수지와의 양호한 반응성, 경화시의 낮은 치수 변화 및 경화 후의 적절한 물성(예를 들면 내열성, 내습성 등)을 얻을 수 있다고 하는 점에서 페놀류가 매우 적합하게 이용된다.
상기 페놀류로는 특별히 한정되는 것은 아니지만 접착제층(2)의 경화 후의 물성을 생각했을 경우 2 관능 이상이 바람직하다. 예를 들면 비스페놀 A, 테트라메틸 비스페놀 A, 디알릴 비스페놀 A, 비페놀, 비스페놀 F, 디알릴 비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락류, 크레졸 노볼락류 등을 들 수 있지만, 용융 점도, 에폭시 수지와의 반응성 및 경화 후의 물성을 생각했을 경우, 페놀 노볼락류 및 크레졸 노볼락류를 매우 적합하게 이용할 수 있다.
상기 경화제로서 페놀 노볼락류가 이용되는 경우, 그 함유량은 특별히 한정되지 않지만 상기 가교 반응 가능한 수지를 확실히 경화시키는 관점에서는 상기 수지 조성물 전체의 5중량% 이상이 바람직하고, 특히 10중량% 이상이 바람직하다. 또, 에폭시 수지와 미반응한 페놀 노볼락류가 잔류하고 있으면 마이그레이션의 원인이 된다. 따라서, 잔사로서 남지 않게 하기 위해서는 상기 함유량은 상기 수지 조성물 전체의 30중량% 이하가 바람직하고, 특히 25중량% 이하가 바람직하다.
가교 반응 가능한 수지가 에폭시 수지인 경우, 페놀 노볼락 수지의 함유량은 에폭시 수지에 대한 당량비로 규정해도 된다. 구체적으로는 에폭시 수지에 대한 페놀 노볼락류의 당량비는 0.5 이상, 1.2 이하가 바람직하고, 특히 0.6 이상, 1.1 이하가 바람직하며, 0.7 이상 0.98 이하가 가장 바람직하다. 상기 에폭시 수지에 대한 페놀 노볼락 수지의 당량비를 상기 하한값 이상으로 함으로써 경화 후의 내열성, 내습성을 확보할 수 있고, 이 당량비를 상한값 이하로 함으로써 경화 후의 에폭시 수지와 미반응한 잔류 페놀 노볼락 수지의 양을 저감할 수 있어 내(耐)마이그레이션성이 양호해진다.
다른 경화제로는 예를 들면 이미다졸 화합물, 인 화합물 등을 들 수 있다.
상기 이미다졸 화합물로는 예를 들면 이미다졸, 2-메틸 이미다졸, 2-운데실 이미다졸, 2-헵타데실 이미다졸, 1,2-디메틸 이미다졸, 2-에틸-4-메틸 이미다졸, 2-페닐 이미다졸, 2-페닐-페닐-4-메틸 이미다졸, 1-벤질-2-페닐 이미다졸, 1-벤질-2-메틸 이미다졸, 1-시아노에틸-2-메틸 이미다졸, 1-시아노에틸-2-에틸-4-메틸 이미다졸, 1-시아노에틸-2-운데실 이미다졸, 1-시아노에틸-2-페닐 이미다졸, 1-시아노에틸-2-운데실 이미다졸륨 트리멜리테이트, 1-시아노에틸-2-페닐 이미다졸륨 트리멜리테이트, 2,4-디아미노-6-[2'-메틸 이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-운데실 이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-에틸-4-메틸 이미다졸릴(1')]-에틸-s-트리아진, 2,4-디아미노-6-[2'-메틸 이미다졸릴(1')]-에틸-s-트리아진 이소시아눌산 부가물, 2-페닐 이미다졸 이소시아눌산 부가물, 2-메틸 이미다졸 이소시아눌산 부가물, 2-페닐-페닐-4,5-디히드록시 디메틸 이미다졸, 2-페닐-4-메틸-5-히드록시메틸 이미다졸 등을 들 수 있다.
이와 같은 이미다졸 화합물 중에서도 융점이 150℃ 이상인 이미다졸 화합물을 사용하는 것이 바람직하다. 이에 의해 수지층(13)의 경화와 플럭스 기능의 양립을 도모하는 것이 쉬워진다. 즉, 이미다졸 화합물의 융점이 너무 낮으면 땜납 범프(21)의 산화막이 제거되어 땜납 범프(21)와 돌기 전극(12)이 금속 접합되기 전에 수지층(13)이 경화해 버려 접속이 불안정하게 되거나 수지층(13)의 보존성이 저하하거나 하는 경우를 억제할 수 있다.
융점이 150℃ 이상인 이미다졸 화합물로는 예를 들면 2-페닐히드록시이미다졸, 2-페닐-4-메틸 히드록시이미다졸, 2-페닐-4-메틸 이미다졸 등을 들 수 있다. 또한, 이미다졸 화합물의 융점의 상한에 특별히 제한은 없고, 예를 들면 수지층(13)의 접착 온도에 따라 적당히 설정할 수 있다.
상기 경화제로서 이미다졸 화합물이 사용되는 경우, 그 함유량은 특별히 한정되지 않지만 상기 수지 조성물 전체의 0.005중량% 이상, 10중량% 이하가 바람직하고, 특히 0.01중량% 이상, 5중량% 이하가 바람직하다. 이미다졸 화합물의 함유량을 상기 하한값 이상으로 함으로써 가교 반응 가능한 수지의 경화 촉매로서의 기능을 한층 더 효과적으로 발휘시켜 수지층(13)의 경화성을 향상시킬 수 있다. 또, 이미다졸 화합물의 배합비를 상기 상한값 이하로 함으로써 땜납이 용융하는 온도에서 수지의 용융 점도가 너무 높지 않아 양호한 땜납 접합 구조를 얻을 수 있다. 또, 수지층(13)의 보존성을 한층 더 향상시킬 수 있다.
상기 인 화합물로는 예를 들면 트리페닐 포스핀; 테트라 치환 포스포늄과 다관능 페놀 화합물의 분자성 화합물; 테트라 치환 포스포늄과 프로톤 공여체와 트리알콕시실란 화합물의 분자성 화합물 등을 들 수 있다. 이들 중에서도 수지층(13)의 속(速)경화성, 반도체 소자의 알루미늄 패드에 대한 부식성, 나아가서는 수지층(13)의 보존성이 보다 뛰어난 테트라 치환 포스포늄과 다관능 페놀 화합물의 분자성 화합물, 및 테트라 치환 포스포늄과 프로톤 공여체와 트리알콕시실란 화합물의 분자성 화합물이 특히 바람직하다.
상기 수지 조성물은 특별히 한정되지 않지만 상기 가교 반응 가능한 수지와 상이한 필름 형성성 수지를 포함해도 된다.
상기 필름 형성성 수지로는 예를 들면 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐 부티랄 수지, 폴리비닐 아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산 비닐, 나일론, 아크릴 고무 등을 이용할 수 있다. 이들은 단독으로 이용해도 2종 이상을 조합해서 이용해도 된다.
필름 형성성 수지로서 페녹시 수지가 이용되는 경우, 그 수 평균 분자량이 5000~15000인 페녹시 수지가 바람직하다. 이와 같은 페녹시 수지를 이용함으로써 경화 전의 수지층(13)의 유동성을 억제해 층간 두께를 균일하게 할 수 있다. 페녹시 수지의 골격은 비스페놀 A형, 비스페놀 F형, 비페닐 골격형 등을 들 수 있지만 이들로 한정되지 않는다. 바람직하게는, 포화흡수율이 1% 이하인 페녹시 수지가 접합시나 땜납 실장시의 고온 하에서도 발포나 박리 등의 발생을 억제할 수 있기 때문에 바람직하다.
또, 상기 필름 형성성 수지로서 접착성이나 다른 수지와의 상용성을 향상시킬 목적으로 니트릴기, 에폭시기, 수산기, 카르복실기를 가지는 수지를 이용해도 되고, 이와 같은 수지로서 예를 들어 아크릴 고무를 이용할 수 있다.
필름 형성성 수지로서 아크릴 고무가 이용되는 경우, 필름상의 수지층(13)을 제작할 때의 성막 안정성을 향상시킬 수 있다. 또, 수지층(13)의 탄성률을 저하시켜 피접착물과 수지층(13) 사이의 잔류 응력을 저감할 수 있기 때문에 피접착물에 대한 밀착성을 향상시킬 수 있다.
아크릴 고무는 에폭시기, 수산기, 카르복실기 또는 니트릴기 등을 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체인 것이 바람직하다. 이에 의해 반도체 소자의 이면, 및 반도체 소자 위의 코트재 등의 피착체에 대한 밀착성을 보다 향상시킬 수 있다. 이와 같은 (메타)아크릴산 에스테르 공중합체에 이용되는 모노머로는 예를 들면 글리시딜기를 가지는 글리시딜 (메타)아크릴레이트, 수산기를 가지는 (메타)아크릴레이트, 카르복실기를 가지는 (메타)아크릴레이트, 니트릴기를 가지는 (메타)아크릴로니트릴 등을 들 수 있다.
이들 중에서도 특히 글리시딜기 또는 카르복실기를 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체를 이용하는 것이 바람직하다. 이에 의해 접착 필름의 경화가 한층 더 촉진되고, 나아가 피착체에 대한 접착성을 향상시킬 수 있다.
카르복실기를 가지는 모노머 단위를 포함하는 (메타)아크릴산 에스테르 공중합체를 이용하는 경우, 카르복실기를 가지는 모노머 단위의 공중합체 내의 함유량은 피착체에 대한 접착성을 보다 향상시키는 관점에서는, 예를 들어 (메타)아크릴산 에스테르 공중합체 전체의 0.5중량% 이상, 바람직하게는 1중량% 이상이다. 또, 카르복실기를 가지는 모노머 단위의 함유량은 수지층(13)의 보존성을 보다 한층 향상시키는 관점에서는, 예를 들어 (메타)아크릴산 에스테르 공중합체 전체의 10중량% 이하, 바람직하게는 5중량% 이하이다.
(메타)아크릴산 에스테르 공중합체의 중량 평균 분자량은 예를 들면 1,000 이상, 100만 이하이며, 3,000 이상, 90만 이하로 하는 것이 바람직하다. 상기 범위로 함으로써 수지층(13)의 성막성을 한층 더 향상시킬 수 있음과 동시에 접착시의 유동성을 확보하는 것이 가능해진다.
(메타)아크릴산 에스테르 공중합체의 중량 평균 분자량은 예를 들면, 겔 침투 크로마토그래피(GPC)로 측정할 수 있고, 측정 조건 예로는 예를 들면 토소(주)제, 고속 GPC SC-8020 장치로, 칼럼은 TSK-GEL GMHXL-L, 온도 40℃, 용매 테트라히드로푸란을 이용할 수 있다.
(메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 접착 필름의 점착이 너무 강해지는 것을 억제해 작업성을 한층 더 향상시키는 관점에서는 예를 들어 0℃ 이상, 바람직하게는 5℃ 이상이다. 또, (메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 저온에서의 접착성을 한층 더 향상시키는 관점에서는 예를 들어 30℃ 이하, 바람직하게는 20℃ 이하이다.
(메타)아크릴산 에스테르 공중합체의 유리 전이 온도는 예를 들면 열기계 특성 분석 장치(세이코인스트루먼트(주)제, TMA/SS6100)을 이용하여, 일정 하중(10mN)에서 -65℃로부터 승온 속도 5℃/분으로 온도를 상승시키면서 인장했을 때의 변극점으로부터 측정할 수 있다.
필름 형성성 수지의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 5중량% 이상, 50중량% 이하로 하는 것이 바람직하다. 필름 형성성 수지가 상기 범위 내에서 배합되는 경우, 성막성의 저하가 억제됨과 동시에 수지층(13)이 경화한 후의 탄성률의 증가가 억제되기 때문에 피접착물과의 밀착성을 한층 더 향상시킬 수 있다. 또, 상기 범위 내로 함으로써 수지층(13)의 용융 점도의 증가가 억제된다.
또, 내열성이나 치수 안정성, 내습성 등의 특성이 특별히 요구되는 경우에는 무기 충전제를 추가로 함유하는 것이 바람직하다. 이와 같은 무기 충전제로는 예를 들면 탈크, 소성 클레이, 미소성 클레이, 마이카, 유리 등의 규산염, 산화 티탄, 알루미나, 용융 실리카(용융 구상 실리카, 용융 파쇄 실리카), 결정 실리카 등의 분말 등의 산화물, 탄산 칼슘, 탄산 마그네슘, 하이드로탈사이트 등의 탄산염, 수산화 알루미늄, 수산화 마그네슘, 수산화 칼슘 등의 수산화물, 황산 바륨, 황산 칼슘, 아황산 칼슘 등의 황산염 또는 아황산염, 붕산 아연, 메타붕산 바륨, 붕산 알루미늄, 붕산 칼슘, 붕산 나트륨 등의 붕산염, 질화 알루미늄, 질화 붕소, 질화 규소 등의 질화물 등을 들 수 있다. 이들 무기 충전제는 단독으로도, 혼합하여 사용해도 된다. 이들 중에서도 용융 실리카, 결정 실리카 등의 실리카 분말이 바람직하고, 특히 구상 용융 실리카가 바람직하다.
무기 충전제를 수지 조성물에 포함시킴으로써 수지 조성물을 경화시킨 후의 내열성, 내습성, 강도 등을 향상시킬 수 있고, 또 수지층(13)의 박리성을 향상시킬 수 있다. 또한, 무기 충전제의 형상은 특별히 한정되지 않지만 진구상(眞球狀)인 것이 바람직하고, 이에 의해 특히 이방성이 없는 수지층(13)으로 하여 바람직한 수지 조성물을 제공할 수 있다.
또, 무기 충전제의 평균 입경은 특별히 한정되지 않지만 0.5㎛ 이하가 바람직하고, 특히 0.01~0.45㎛가 바람직하며, 0.01~0.3㎛가 가장 바람직하다. 이 평균 입자 지름이 너무 작아지면 무기 충전제가 응집하기 쉬워진 결과, 강도가 저하하는 경우가 있고, 한편으로 너무 커지면 수지층(13)의 투명도가 저하해 반도체 소자 표면의 위치 맞춤 마크의 인식이 어려워져 반도체 소자와 기판의 위치 맞춤이 곤란해지는 경우가 있다.
여기서, 무기 충전제의 함유량은 특별히 한정되지 않지만, 상기 수지 조성물 전체의 10~60중량%가 바람직하고, 특히 20~50중량%가 바람직하다. 무기 충전제의 함유량이 너무 작아지면 내열성, 내습성, 강도 등을 향상시키는 효과가 저하하는 경우가 있고, 한편으로 너무 커지면 투명성이 저하하거나 수지층(13)의 점착성(tacky property)이 저하하거나 하는 경우가 있다.
또, 상기 수지 조성물은 실란 커플링제를 추가로 포함해도 된다. 실란 커플링제를 포함한 구성으로 함으로써 수지층(13)의 피접착물에 대한 밀착성을 한층 더 높일 수 있다. 실란 커플링제로는 에폭시실란 커플링제, 방향족 함유 아미노실란 커플링제 등을 들 수 있다. 이들은 단독으로 이용해도, 2종 이상을 조합하여 이용해도 된다. 실란 커플링제의 함유량은 특별히 한정되지 않지만 상기 수지 조성물 전체의 0.01~5중량%로 하는 것이 바람직하다.
상기 수지 조성물은 상기 이외의 성분을 포함하고 있어도 된다. 예를 들면 수지의 상용성, 안정성, 작업성 등의 각종 특성 향상을 위해, 각종 첨가제를 적당히 첨가해도 된다.
이 플럭스 활성을 가지는 수지층(13)이 마련된 반도체용 웨이퍼(1)와 회로 기판(2)을 돌기 전극(12)과 땜납 범프(21)가 맞닿도록 플럭스 활성을 가지는 수지층(13)을 통하여 접합해 접합체(3)를 얻는다(도 4). 이때 반도체 웨이퍼(1)와 회로 기판(2) 사이에 마련된 플럭스 활성을 가지는 수지층(13)을 돌기 전극(12)이 관통해 땜납 범프(21)와 맞닿는다. 이와 같이 돌기 전극(12)과 땜납 범프(21)가 플럭스 활성을 가지는 수지층(13)으로 덮인 상태로, 돌기 전극(12)이 땜납 범프(21)에 맞닿는다.
접합하는 조건으로는 특별히 한정되지 않지만, 25~175℃, 1 유닛당 0.5~5kgf로 돌기 전극(12)과 땜납 범프(21)의 위치를 맞추어 가압착(접속)을 한 후 땜납부의 접합(본접속)을 얻기 위해서 200~300℃×1~60초간, 1 유닛당 0.1~15kgf가 바람직하다. 특히 200~230℃×5~180초간이 바람직하다. 접합 온도는 땜납 범프의 땜납종의 융점에 의존하고 하중은 접합하는 단자수에 의존한다.
여기서, 플럭스 활성을 가지는 수지층(13)을 통하여 돌기 전극(12)과 땜납 범프(21)를 접합하므로 땜납 범프(21)의 표면이 산화되는 것을 억제하면서(표면 산화막을 제거하면서) 땜납을 접속할 수 있게 된다.
이 접합체(3)를 추가로 가열함으로써 플럭스 활성을 가지는 수지층(13)을 구성하는 수지를 경화시키는 것이 바람직하다.
이때의 가열 조건은 특별히 한정되지 않지만, 120~200℃×30~180분간이 바람직하고, 이에 의해 플럭스 활성을 가지는 수지층(13)이 경화함으로써 돌기 전극(12)과 땜납 범프(21) 사이를 봉지해 접속 신뢰성을 향상시킬 수 있다.
또한, 본 실시 형태에서는 접합체(13)를 얻은 후 플럭스 활성을 가지는 수지층(13)을 경화시켰지만 이것으로 한정되지 않고, 플럭스 활성을 가지는 수지층(13)을 경화시킨 후에 접합체(13)를 얻는 방법이어도 된다.
다음에, 접합체(3)의 전극 패드(22)에 땜납재를 부여한다.
땜납재로는 예를 들면 도 5에 나타내는 것과 같은 땜납 볼(4)이 바람직하다. 이에 의해 다른 기판 등에 대한 2차 실장이 쉬워진다.
땜납 볼(4)을 부여하는 방법으로는 예를 들면 도금법, 페이스트 인쇄법, 볼 탑재법을 들 수 있다.
다음에, 땜납 볼(4)을 가지는 접합체(3)를 다이싱하여, 복수의 반도체 부품(31)을 얻는다. 접합체(3)를 다이싱할 때에는 접합체(3)의 땜납 볼(4)이 부여되고 있는 것과 반대측의 면에 다이싱 시트를 부여하고 다이싱을 실시한다.
또한, 다이싱하기 전에 접합체(3)의 땜납 볼(4)이 부여되고 있는 측의 면에 플럭스 활성을 가지는 수지층을 배치해 두는 것이 바람직하다. 이에 의해 2차 실장에서의 땜납 접속이 용이해짐과 동시에 플럭스 처리를 생략할 수 있어 생산성이나 온도 사이클성, 낙하 시험 등의 2차 실장 후의 신뢰성을 향상시킬 수 있다.
여기서, 사용하는 다이싱 시트로는 시판되고 있는 것을 그대로 이용할 수 있다.
상술한 바와 같은 공정을 거침으로써 반도체 웨이퍼 레벨로 회로 기판과의 접합을 하는 것이 가능해져, 그것을 다이싱함으로써 생산성이 뛰어난 반도체 부품의 제조 방법을 제공할 수 있다. 즉, 이 제조 방법에 의하면 전체 공정수를 저감할 수 있다.
실시예
이하, 본 발명을 실시예 및 비교예에 근거해 상세하게 설명하지만, 본 발명은 이것으로 한정되는 것은 아니다.
( 실시예 1)
1. 돌기 전극을 가지는 반도체용 웨이퍼의 제조
금선 보드 본딩(gold wire board bonding)법에 의해 반도체용 웨이퍼(6인치 지름, 250㎛ 두께) 위의 70㎛ 피치의 Al 패드에 범프 본더(bump bonder)로 금 스터드(stud) 범프를 형성했다. 금 스터드 범프의 형상은 범프 지름 30~35㎛, 범프 받침대가 15~20㎛, 범프 높이 40~45㎛이며, 선단은 레벨링 등의 처리를 실시하지 않고 예각(銳角)인 상태를 유지했다.
2. 땜납 범프를 가지는 플렉서블 회로 기판의 제조
구리박의 두께가 12㎛, 지지 기재로서 폴리이미드(우베 닛토사제 BE2508DFF, 선팽창 계수 11ppm/K, 두께 25㎛)로 구성되는 구리 부착 판에 레이저 가공에 의해 30㎛ 지름의 비아를 형성하고, 디스미어 처리 후 땜납(Sn-Ag) 도금을 실시해 비아 내에 땜납 범프를 형성했다.
범프면을 보호한 후, 구리측에 레지스트를 첩부하고, 노광, 현상, 에칭, 레지스트 박리함으로써 배선 패턴을 형성했다. 그 후 솔더 레지스트를 인쇄·도포하고, 프리큐어, 노광, 현상, 포스트큐어함으로써 외부 접속 단자인 랜드(land)만이 노출된 구조가 되어, 랜드부에 니켈/금 도금을 실시함으로써 땜납 범프를 가지는 플렉서블 회로 기판을 제작했다. 마지막에 개구부 포함한 외형 가공을 금형으로 실시했다.
3. 플럭스 활성을 가지는 수지층의 조제
가교 반응 가능한 수지로서 에폭시 수지(NC6000, 에폭시 당량 200g/eq, 니폰 카야쿠사제) 47.0중량%, 필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세 켐텍스사제, SG-708-6, 중량 평균 분자량: 500,000) 14.6중량%와 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아 합성사제) 14.6중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모 베이클리트사제) 10.3중량%, 경화촉진제로서 이미다졸 화합물(2P4MHZ, 시코쿠화성공업사제) 0.1중량%, 플럭스 화합물로서 페놀프탈레인 12.9중량%, 커플링제로서 프로필트리메톡시실란(KBM303, 신에츠 화학공업사제) 0.4중량%, 레벨링제로서 아크릴 폴리머(BYK-361N, 빅케미 재팬사제) 0.1중량%를 메틸 에틸 케톤에 용해해 수지 고형분 40%의 수지 바니시를 얻었다.
얻어진 바니시를 폴리에스테르 시트상으로 도포하고 상기 용제가 휘발하는 온도로 적당히 설정해 바니시를 건조시킴으로써 플럭스 활성을 가지는 수지층 시트를 얻었다.
4. 접합체의 제조
상술한 반도체용 웨이퍼의 기능면 측에 진공 필름 라미네이터(「MVLP-500/600-2A」, 메이키 제작소제)로 플럭스 활성을 가지는 수지층 시트를 첩부하였다. 진공 필름 라미네이터에 의해 플럭스 활성을 가지는 수지층 시트를 첩부할 때의 처리 조건은 120℃, 0.8MPa, 30초간으로 했다. 반도체용 웨이퍼 위에 첩부한 플럭스 활성을 가지는 수지층 시트의 두께는 30㎛였다.
다음에, 돌기 전극을 가지는 반도체용 웨이퍼와 땜납 범프를 가지는 플렉서블 회로 기판의 접합에 대해서는, 땜납 범프와 금 스터드 범프의 상하 위치를 맞추어 프레스 장치(VH1-1758)로 가열압착했다. 가열압착 조건은 150℃, 1.0MPa로 했다. 추가로 압력을 서서히 개방하면서(0.1MPa 이하), 250℃까지 가열함으로써 웨이퍼 위의 금 스터드 범프와 용융한 플렉서블 회로 기판의 땜납 범프가 금속 형성했다. 더욱이, 180℃, 120분간 추가 가열함으로써 전기적으로도 접속된 접합체(플렉서블 회로 기판 부착 웨이퍼)를 얻을 수 있었다.
5. 반도체 부품의 제조
얻어진 반도체용 웨이퍼에 땜납 볼을 탑재하고, 시판 다이싱 시트의 커버 필름을 박리하여 접착 필름면을 6인치, 250㎛ 두께의 웨이퍼 이면에 첩부하고, 접합체를 다이싱 소(dicing saw, DISCO제)를 이용하여 스핀들 회전수 30,000rpm, 절단 속도 50mm/sec로 칩 사이즈로 다이싱(절단)하여 복수의 반도체 부품을 얻었다.
( 실시예 2)
회로 기판으로서 이하의 것을 이용한 것 이외에는 실시예 1과 동일하게 하였다.
땜납 범프를 가지는 플렉서블 회로 기판의 지지 기재로서 선팽창 계수 2.5ppm/K의 폴리이미드(토요보제)를 적용한 것을 이용했다.
( 실시예 3)
회로 기판으로서 도 6에 나타낸 지지체(5)에 복수의 회로 기판(51)이 첩착되어서 이루어진 것을 이용한 것 이외에는 실시예 1과 동일하게 했다. 또한, 이 경우는 개구부를 가지지 않은 것을 이용했다.
( 실시예 4)
회로 기판으로서 다음과 같은 것을 이용한 것 이외에는 실시예 1과 동일하게 하였다.
회로 기판으로서 구리박의 두께 12㎛, 30㎛ 두께 유리 직물이 들어간 구리 부착 적층판(스미토모 베이클리트사제 ELC-4785GS, 선팽창 계수 9ppm/K)을 적용했다.
( 실시예 5)
플럭스 활성을 가지는 수지층으로서 이하의 것을 이용한 것 이외에는 실시예 1과 동일하게 했다.
가교 반응 가능한 수지로서 에폭시 수지(NC6000(에폭시 당량 200g/eq, 니폰 카야쿠사제) 47.4중량%, 필름 형성성 수지로서 아크릴산 에스테르 공중합체(아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-아크릴산-아크릴산 히드록시에틸 공중합체, 나가세 켐텍스사제, SG-708-6, 중량 평균 분자량: 500,000) 14.6중량%와 아크릴 수지(아크릴산-스티렌 공중합체, 중량 평균 분자량: 5,500, UC-3900, 토아 합성사제) 14.6중량%, 경화제로서 고형 페놀 수지(PR-53647, 수산기 당량 104g/OH기, 스미토모 베이클리트사제) 16.4중량%, 경화촉진제로서 이미다졸 화합물(2P4MHZ, 시코쿠화성공업사제) 0.1중량%, 플럭스 화합물로서 세바신산 6.4중량%, 커플링제로서 프로필 트리메톡시실란(KBM303, 신에츠 화학공업사제) 0.4중량%, 레벨링제로서 아크릴 폴리머(BYK-361N, 빅케미 재팬사제) 0.1중량%를 메틸 에틸 케톤에 용해해 수지 고형분 40%의 수지 바니시를 얻었다. 얻어진 바니시를 폴리에스테르 시트상으로 도포하고, 상기 용제가 휘발하는 온도로 적당히 설정해, 바니시를 건조시킴으로써 플럭스 활성을 가지는 수지층의 시트를 얻었다.
(비교예 1)
비교예로서 플립 칩 CSP(칩 사이즈 패키지)를 제작했다.
반도체용 웨이퍼(사이즈: 6인치, 두께 350㎛) 위에 감광성 폴리이미드(스미토모 베이클리트사제 CRC-8300)를 스핀 코터에 의해 도포하고, Al 패드를 노광·현상·경화함으로써 Al 패드를 개구시켜 개구부에 니켈의 무전해 도금, 그 다음에 금의 무전해 도금을 실시하고, 땜납 볼을 탑재해 칩 사이즈로 다이싱했다.
다음에, 땜납 볼이 탑재된 것과 동일한 위치에 단자를 가지는 리지드 기판(암 전자사제)에 플립 칩 본더를 이용하여, 전술한 땜납 볼이 탑재된 칩과 기판의 단자를 접합했다. 또한, 리지드 기판 표측의 단자에는 프리솔더(pre-solder)를 인쇄에 의해 형성하고, 접합 전에 상하 땜납의 땜납 산화막을 플럭스에 의해 제거했다.
접합 후 플럭스를 세정하고, 접합부의 캐필러리 언더필(capillary underfill, 스미토모 베이클리트사제, CRP-4152D)을 흘려 넣어 경화시켰다. 리지드 기판 뒤편에는 실장 기판에 실장하기 위한 영역 단자가 형성되어 있고 표측 단자와 뒤편의 단자는 구리 회로로 접속되어 있다. 영역 단자에 땜납 볼을 탑재함으로써 플립 칩 타입의 CSP를 얻었다.
(비교예 2)
비교예로서 재배선 타입(re-distribution-type)의 웨이퍼 레벨 CSP를 제작했다.
반도체용 웨이퍼(사이즈: 6인치, 두께 450㎛) 위에 감광성 폴리이미드(스미토모 베이클리트사제 CRC-8300)를 스핀 코터에 의해 도포하고, Al 패드를 노광·현상·경화함으로써 Al 패드를 개구시키며, 티탄 스퍼터링에 의해 두께가 500Å인 티탄막을 형성하고, 추가로 구리 스퍼터링에 의해 3,000Å의 구리막을 적층한 후 레지스트를 도포하고, 칩의 단자로부터 실장 기판의 외부 접속 영역 단자에 재배선(re-distributing)하기 위한 회로 패턴을 노광, 현상 처리한 후 회로 패턴 부분만 구리 도금을 실시했다. 그 후 레지스트를 박리하고 구리막 및 티탄막을 에칭 처리함으로써 웨이퍼 위에 구리 회로 패턴을 형성했다. 더욱이 절연층으로서 감광성 폴리이미드(스미토모 베이클리트사제 CRC-3900)를 그 위에 재차 도포하고 랜드 패턴을 노광·현상·경화시킴으로써 외부 단자를 형성해 랜드 부분을 니켈 도금, 그 다음에 금 도금한 후 랜드 부분에 땜납 볼을 탑재해 칩 사이즈로 다이싱함으로써 반도체 부품을 얻었다.
각 실시예 및 비교예에서 얻어진 반도체 부품에 대해서 다음과 같은 평가를 실시했다. 평가 항목을 내용과 함께 나타낸다. 얻어진 결과를 표 1에 나타낸다.
1. 생산성
비교예 1의 생산 공정수를 기준(100)으로 하여 다른 실시예 및 비교예의 생산성을 비교했다. 각 부호는 이하와 같다.
◎: 비교예 1의 생산 공정수를 기준(100)으로 하여 생산 공정수가 40 이상, 60 미만이었다.
○: 비교예 1의 생산 공정수를 기준(100)으로 하여 생산 공정수가 60 이상, 80 미만이었다.
△: 비교예 1의 생산 공정수를 기준(100)으로 하여 생산 공정수가 80 이상, 100 미만이었다.
×: 비교예 1의 생산 공정수를 기준(100)으로 하여 생산 공정수가 100 이상이었다.
2. 접속 신뢰성
접속 신뢰성은 얻어진 반도체 부품을 온도 사이클 시험 후에 도통이 확인되었는지 여부로 평가했다.
구체적으로는, 반도체 소자, 기판 사이의 접속 저항을 디지털 멀티미터에 의해 측정했다. 측정은 반도체 부품을 제작 후와, -65℃에서 1시간 및 150℃에서 1시간의 온도 사이클 1,000 사이클 후의 양쪽 모두를 측정했다. 각 부호는 이하와 같다.
◎: 20/20개의 반도체 부품에서 도통이 확인되었다.
○: 18~19/20개의 반도체 부품에서 도통이 확인되었다.
△: 16~17/20의 반도체 부품에서 도통이 확인되었다.
×: 16 이하/20의 반도체 부품에서 도통이 확인되었다.
3. 내리플로우크랙성 ( Reflow Crack Resistance )
내리플로우크랙성은 얻어진 반도체 부품을 85℃, 상대 습도 85%의 항온항습조에서 168시간, 흡습 처리한 후 신속하게 리플로우 장치를 이용해 리플로우 처리(최대 260도 10초)를 실시하고 초음파탐상기(SAT)로 내부 박리 유무를 확인했다. 또한, 처리에 대해서는 JEDEC 표준에 준했다. 각 부호는 이하와 같다. n수는 20으로 했다.
◎: 처리 후 내부 박리가 발생하지 않음
×: 처리 후 내부 박리 발생 있음
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예 1 비교예 2
생산성 40◎ 40◎ 40◎ 40◎ 40◎ 100 80△
접속 신뢰성 20○ 20○ 19○ 20○ 20○ 20○ 20○
내리플로우크랙성 ◎ ◎ ◎ ◎ ◎ × ×
표 1로부터 분명한 바와 같이, 실시예 1~5는 생산성이 뛰어난 것이 확인되었다.
또, 실시예 1~5에서 얻어진 반도체 부품은 접속 신뢰성 및 내리플로우크랙성도 우수했다.

Claims (17)

  1. 기능면에 돌기 전극이 형성된 반도체 웨이퍼와, 한쪽 면 측에 땜납 범프를 가지고 다른 쪽 면 측에 전극 패드를 가지는 회로 기판을 준비하는 공정과,
    상기 반도체 웨이퍼와 상기 회로 기판 사이에 플럭스 활성을 가지는 수지층을 마련함과 동시에, 상기 플럭스 활성을 가지는 수지층을 관통해 상기 돌기 전극과 상기 땜납 범프가 맞닿도록 상기 반도체 웨이퍼와 상기 회로 기판을 접합해 접합체를 얻는 접합 공정과,
    상기 접합체의 상기 전극 패드에 땜납재를 부여하는 공정과,
    상기 접합체를 절단해 복수의 반도체 부품을 얻는 공정을 포함하는 반도체 부품의 제조 방법.
  2. 청구항 1에 있어서,
    상기 회로 기판에는 상기 반도체 웨이퍼와 상기 회로 기판을 접합했을 때에 상기 플럭스 활성을 가지는 수지층이 스며나오는 개구부가 형성되어 있는 반도체 부품의 제조 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 플럭스 활성을 가지는 수지층은 필름이며,
    상기 접합 공정에 있어서, 상기 필름을 상기 반도체 웨이퍼의 상기 기능면에 첩부한 상태로 상기 반도체 웨이퍼와 상기 회로 기판을 접합하는 반도체 부품의 제조 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 플럭스 활성을 가지는 수지층은 필름이며,
    상기 접합 공정에 있어서, 상기 필름을 상기 회로 기판의 상기 땜납 범프를 가지는 면에 첩부한 상태로 상기 반도체 웨이퍼와 상기 회로 기판을 접합하는 반도체 부품의 제조 방법.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 회로 기판이 플렉서블 회로 기판인 반도체 부품의 제조 방법.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 회로 기판이 리지드 회로 기판인 반도체 부품의 제조 방법.
  7. 청구항 5에 있어서,
    상기 플렉서블 회로 기판의 기판 평면 방향의 열팽창 계수가 10[ppm/K] 이하인 반도체 부품의 제조 방법.
  8. 청구항 5에 있어서,
    상기 플렉서블 회로 기판의 기판 평면 방향의 열팽창 계수가 4[ppm/K] 이상인 반도체 부품의 제조 방법.
  9. 청구항 6에 있어서,
    상기 리지드 회로 기판의 기판 평면 방향의 열팽창 계수가 15[ppm/K] 이하인 반도체 부품의 제조 방법.
  10. 청구항 6에 있어서,
    상기 리지드 회로 기판의 기판 평면 방향의 열팽창 계수가 5[ppm/K] 이상인 반도체 부품의 제조 방법.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 회로 기판은 지지체에 복수의 회로 기판이 첩착되어서 이루어진 것인 반도체 부품의 제조 방법.
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 플럭스 활성을 가지는 수지층은 가교 반응 가능한 수지와 플럭스 활성을 가지는 화합물을 포함하는 수지 조성물로 구성되어 있는 것인 반도체 부품의 제조 방법.
  13. 청구항 12에 있어서,
    상기 플럭스 활성을 가지는 화합물은 상기 가교 반응 가능한 수지의 경화제로서 작용하는 것인 반도체 부품의 제조 방법.
  14. 청구항 12에 있어서,
    상기 플럭스 활성을 가지는 화합물은 분자 중에 카르복실기 또는 페놀성 수산기를 적어도 1개 이상 가지는 반도체 부품의 제조 방법.
  15. 청구항 12에 있어서,
    상기 플럭스 활성을 가지는 화합물은 하기 식 (1)로 기재되는 것인 반도체 부품의 제조 방법.
    Figure pct00003

    [n은 0 이상 20 이하의 정수이다.]
  16. 청구항 1 또는 청구항 2에 있어서,
    상기 땜납재가 부여된 상기 전극 패드에 플럭스 활성을 가지는 수지층을 추가로 배치한 것인 반도체 부품의 제조 방법.
  17. 청구항 1 또는 청구항 2에 기재된 반도체 부품의 제조 방법으로 얻어진 반도체 부품.
KR1020107024918A 2008-05-16 2009-05-13 반도체 부품의 제조 방법 및 반도체 부품 KR20110010718A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-129067 2008-05-16
JP2008129067 2008-05-16

Publications (1)

Publication Number Publication Date
KR20110010718A true KR20110010718A (ko) 2011-02-07

Family

ID=41318528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107024918A KR20110010718A (ko) 2008-05-16 2009-05-13 반도체 부품의 제조 방법 및 반도체 부품

Country Status (7)

Country Link
US (1) US8247270B2 (ko)
EP (1) EP2296175A4 (ko)
JP (1) JP5682308B2 (ko)
KR (1) KR20110010718A (ko)
CN (1) CN102027584B (ko)
TW (1) TW201005814A (ko)
WO (1) WO2009139153A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451620B2 (en) * 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
US9911683B2 (en) * 2010-04-19 2018-03-06 Nitto Denko Corporation Film for back surface of flip-chip semiconductor
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
WO2012067158A1 (ja) * 2010-11-18 2012-05-24 日立化成工業株式会社 半導体封止充てん用フィルム状樹脂組成物、半導体装置の製造方法及び半導体装置
JP5673496B2 (ja) * 2011-11-07 2015-02-18 信越化学工業株式会社 樹脂組成物、樹脂フィルム及び半導体装置とその製造方法
TWI572555B (zh) * 2011-11-29 2017-03-01 Mitsubishi Chem Corp 氮化硼凝集粒子、含有該粒子之組成物、以及含有該粒子或該組成物之成形體
TWI463585B (zh) * 2012-01-03 2014-12-01 Chipbond Technology Corp 半導體封裝方法及其結構
JP5531188B2 (ja) * 2012-03-12 2014-06-25 株式会社弘輝 フラックス、はんだ組成物および電子回路実装基板の製造方法
JP6024200B2 (ja) * 2012-05-18 2016-11-09 富士電機機器制御株式会社 表面実装基板への電子部品実装方法
DE112013003124T5 (de) * 2012-06-20 2015-03-12 Fuji Electric Co., Ltd. Lötflussmittel und Lotzusammensetzung
JP6115060B2 (ja) * 2012-09-21 2017-04-19 富士通株式会社 電子デバイスの製造方法
US9192048B1 (en) * 2014-06-20 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Bonding pad for printed circuit board and semiconductor chip package using same
JP6660771B2 (ja) * 2016-03-03 2020-03-11 ナミックス株式会社 フィルム状樹脂組成物
JP6489274B1 (ja) * 2018-08-10 2019-03-27 千住金属工業株式会社 フラックス組成物、はんだペースト、はんだ接合部及びはんだ接合方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
JP3150347B2 (ja) * 1996-12-27 2001-03-26 松下電器産業株式会社 回路基板への電子部品の実装方法及びその装置
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
AU4726397A (en) 1997-10-30 1999-05-24 Hitachi Limited Semiconductor device and method for manufacturing the same
US6768197B2 (en) * 1999-12-27 2004-07-27 Sumitomo Bakelite Company, Ltd Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2004186629A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004193497A (ja) 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
EP1714316A1 (en) * 2004-02-11 2006-10-25 Infineon Technologies AG Semiconductor package with contact support layer and method to produce the package
JP4449495B2 (ja) * 2004-03-03 2010-04-14 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP2006093305A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 電子部品及びその製造方法
US7423096B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Underfill of resin and sulfonic acid-releasing thermally cleavable compound
KR20100022960A (ko) * 2007-04-27 2010-03-03 스미토모 베이클리트 컴퍼니 리미티드 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW201005814A (en) 2010-02-01
US20110037174A1 (en) 2011-02-17
US8247270B2 (en) 2012-08-21
CN102027584B (zh) 2013-03-27
WO2009139153A1 (ja) 2009-11-19
JP5682308B2 (ja) 2015-03-11
JPWO2009139153A1 (ja) 2011-09-15
CN102027584A (zh) 2011-04-20
EP2296175A1 (en) 2011-03-16
EP2296175A4 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
KR20110010718A (ko) 반도체 부품의 제조 방법 및 반도체 부품
JP5533663B2 (ja) 電子装置の製造方法
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
KR101640280B1 (ko) 전자 부품의 제조 방법 및 전자 부품
TWI455220B (zh) 焊料連接方法，電子機器及其製造方法
EP2242090A1 (en) Film for semiconductor, method for manufacturing semiconductor device and semiconductor device
JP4730484B2 (ja) 導電接続材料、端子間の接続方法及び接続端子の製造方法
WO2010073583A1 (ja) 接着フィルム、多層回路基板、半導体用部品および半導体装置
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
US20110262697A1 (en) Flexible substrate and electronic device
JP5842322B2 (ja) 樹脂組成物、及び電子装置の製造方法
JP2011014717A (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP2012079880A (ja) 接着剤、多層回路基板、半導体用部品および半導体装置
JP2012089574A (ja) 電子装置の製造方法および電子装置
JP2012015444A (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP2012156385A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2013253135A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品
JP2012089727A (ja) 電子装置、その製造方法
JP5263121B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP5316441B2 (ja) 電子部品の製造方法及び電子部品
JP2014047247A (ja) 樹脂組成物、半導体装置、多層回路基板および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application