JP6115060B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP6115060B2
JP6115060B2 JP2012208833A JP2012208833A JP6115060B2 JP 6115060 B2 JP6115060 B2 JP 6115060B2 JP 2012208833 A JP2012208833 A JP 2012208833A JP 2012208833 A JP2012208833 A JP 2012208833A JP 6115060 B2 JP6115060 B2 JP 6115060B2
Authority
JP
Japan
Prior art keywords
temperature
bump
package substrate
electronic device
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012208833A
Other languages
English (en)
Other versions
JP2014063924A (ja
Inventor
哲也 ▲高▼橋
哲也 ▲高▼橋
森谷　康雄
康雄 森谷
公保 中村
公保 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2012208833A priority Critical patent/JP6115060B2/ja
Priority to US13/922,332 priority patent/US9391031B2/en
Publication of JP2014063924A publication Critical patent/JP2014063924A/ja
Application granted granted Critical
Publication of JP6115060B2 publication Critical patent/JP6115060B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子デバイスの製造方法に関する。
ハンダバンプを有する半導体チップの実装方法としては、ハンダバンプにフラックスを転写した後にパッケージ基板上に仮置きし、リフロー炉にて接合を行う、いわゆるマウントリフロー方式（以下、ＭＲ方式と言う。）が広く普及している。その一方で、フリップチップボンダを用いてハンダバンプを溶融して接続する、いわゆるローカルリフロー方式（以下、ＬＲ方式と言う。）も行われている。ハンダバンプを有する半導体チップの実装方式としては、上記した２種の方式が主流である。
特開２００４−２８８７６８号公報 特開２０１０−２２６１４０号公報
近時では、パッケージ・オン・パッケージ（以下、ＰｏＰと言う。）に代表される半導体パッケージ形態において、低背化及び高集積化(パッケージ間接続数の高密度化)が進んでおり、半導体チップには多機能化且つ薄型化が求められている。半導体チップの多機能化により、チップサイズは肥大する。
ＭＲ方式では、大型且つ薄型の半導体チップを実装する場合に、リフロー時における半導体チップの反り(チップ機能面を下にして、半導体チップが凹状態となる方向の反り)が増大する。特に、有機パッケージ基板を用いる場合には、線熱膨張係数の差も加わってリフローによる接続が難しくなりつつある。現状では、半導体チップの厚みは従前の７０μｍ〜１００μｍに対して４０μｍ〜５０μｍが求められており、半導体チップの反りによる実装不良が想定される。
半導体チップの反り発生の問題に対処するため、ＬＲ方式を用いる場合が増加してきている。しかしながらＬＲ方式では、１チップ当りの実装時間として５０秒〜６０秒間を要し、生産性が極端に低下する。
また、ＭＲ方式及びＬＲ方式の双方に共通の問題がある。半導体チップには、配線間を埋める層間絶縁膜として、低誘電率材料である脆弱なUltra low-k材料(以下、ＵＬＫ材量と言う。)が用いられている。この半導体チップを有機パッケージ基板に実装する場合に、半導体チップとパッケージ基板との線熱膨張係数の差により、半導体チップのＵＬＫ材量からなる層間絶縁膜にクラックが発生する。
上記した諸問題に対処すべく、予めパッケージ基板に接着材を塗布しておき、その後、半導体チップをパッケージ基板に実装する方法（以下、接着材の先塗布方式と言う。）がある。しかしながらこの方法では、接着材が低粘度状態から硬化する途中における高粘度 (ゲル化)状態が非常に短く、接着材の低粘度状態に起因するハンダバンプの潰れや流れの発生、逆に接着材の高粘度状態に起因する接合不良の発生が多発する。従って、安定な量産は困難である。更に、接着材の低粘度状態におけるフラックス成分が反応することでボイドが生じる不良も発生する。
本発明は、上記の課題に鑑みてなされたものであり、接着材の先塗布方式を採用するも、電子部品とパッケージ基板との良好な接合を得ると共に、接着材のボイドを大幅に低減し、信頼性の高い電子デバイスを実現する、電子デバイスの製造方法を提供することを目的とする。
電子デバイスの製造方法の一態様は、電子部品とパッケージ基板とがバンプにより接合されてなる電子デバイスの製造方法であって、前記パッケージ基板上にフィルム状接着材を貼付する第１の工程と、前記第１の工程の後、前記電子部品と前記パッケージ基板とを前記バンプを介して突き合せ、前記フィルム状接着材の反応開始温度よりも高く且つ前記バンプの溶融点よりも低い第１の温度まで昇温しながら第１の荷重まで載荷する第２の工程と、前記第２の工程の後、前記第１の温度を維持して、前記第１の荷重より低い第２の荷重まで除荷する第３の工程と、前記第３の工程の後、前記第２の荷重を維持して、前記バンプの溶融点以上の第２の温度まで昇温する第４の工程とを含み、前記フィルム状接着材は、フラックス成分として酸無水物及び有機酸の少なくとも１種を含有し、常温では固体状であり、前記第１の温度よりも低い反応開始温度に達するまでは液状であり、前記第１の温度及び前記第２の温度では半固体状である。
上記の諸態様によれば、接着材の先塗布方式を採用するも、電子部品とパッケージ基板との良好な接合を得ると共に、接着材のボイドを大幅に低減し、信頼性の高い電子デバイスが実現する。
第１の実施形態による半導体デバイスの製造方法で用いる半導体チップ及びパッケージ基板を示す概略断面図である。 従来の半導体デバイスの製造方法で用いるパッケージ基板を示す概略断面図である。 第１の実施形態による半導体デバイスの製造方法を工程順に示す概略断面図である。 第１の実施形態による半導体デバイスの製造プロセスにおけるフィルム状接着材の温度及び接合荷重を示す特性図である。 第１の実施形態により作製された半導体デバイスを示す概略断面図である。 第１の実施形態により作製された半導体デバイスのハンダバンプの写真及び従来の半導体デバイスハンダバンプの写真を示す図である。 第１の実施形態よる半導体デバイスについて、信頼性試験を行った結果を示す特性図である。 第２の実施形態によるチップ内蔵基板の構成を示す概略断面図である。
以下、電子デバイスの製造方法及び電子デバイスの具体的な諸実施形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本実施形態では、電子デバイスとして、半導体チップをフェイスダウンによりパッケージ基板にフリップチップ接合してなる半導体デバイスを例示する。
本実施形態の半導体チップを図１（ａ）に示す。
半導体チップ１０は、Ｓｉ等の半導体基板１１と、素子層１２と、保護層１３とを備えている。
素子層１２は、半導体基板１１の表面に、ＣＭＯＳトランジスタや半導体メモリ等が形成され、これらを覆う層間絶縁膜及び配線等を有するものである。保護層１３は、素子層１２の表面を保護する絶縁膜である。素子層２の複数の電極パッド１２ａには、フリップチップ接合のためのハンダバンプ１４が設けられる。
本実施形態のパッケージ基板を図１（ｂ），図１（ｃ）に示す。図１（ｃ）は、図１（ｂ）を一部拡大した図である。
パッケージ基板２０は、ポリイミド等の基板２１と、配線構造２２とを備えている。
配線構造２２は、基板２１の表面に形成されており、図示の例ではライン＆スペースの配線２２ａと、配線２２ａ間の所定部位にハンダバンプ１４が接続される接続電極２２ｂとを有している。
比較例として、従来のフェイスダウンのフリップチップ接合によるパッケージ基板を図２に示す。
従来のパッケージ基板１０１では、配線構造１０２の配線１０２ａを覆うようにソルダーレジスト１０３を形成する必要がある。パッケージ基板２０は、このソルダーレジストが不要であり、これを有しない構成とされる。また、従来のパッケージ基板１０１では、配線構造１０２の接続電極１０２ｂを露出するようにソルダーレジスト１０３に形成された開口１０３ａを埋め込む接続部１０４が形成され、接続部１０４にハンダバンプが接続される構成を採る。パッケージ基板２０は、この接続部１０４も不要であり、これを有しない構成とされる。
図３は、第１の実施形態による半導体デバイスの製造方法を工程順に示す概略断面図である。図４は、第１の実施形態による半導体デバイスの製造プロセスにおけるフィルム状接着材の温度及び接合荷重を示す特性図である。
本実施形態による電子デバイスを作製するには、先ず図３（ａ）に示すように、パッケージ基板２０の表面に、フィルム状接着材１を貼付する。
フィルム状接着材１の貼付は、例えば１０ｋＰａ以下の真空度とされた真空状態において、フィルム状接着材１の粘度が適宜低下する温度、例えば８０℃以上の温度、０．５ＭＰａ以上の加圧下で行う。これにより、フィルム状接着材１にボイドが発生することのない良好な貼付が可能となる。
フィルム状接着材１は、熱硬化性のエポキシ樹脂等の絶縁性樹脂からなる絶縁性フィルム（ＮＣＦ）であり、フラックス成分として酸無水物及び有機酸のうちの少なくとも１種を含有する。フィルム状接着材１の含有する酸無水物及び有機酸のうちの少なくとも１種は、マイクロカプセル処理されているものである。フィルム状接着材１の含有する酸無水物は、メチルテトラヒドロ無水フタル酸、テトラヒドロ無水フタル酸、無水メチルナジック酸、ヘキサヒドロ無水フタル酸、及びメチルヘキサヒドロ無水フタル酸のうちの少なくとも１種である。フィルム状接着材１の含有する有機酸は、不飽和カルボン酸類、芳香族カルボン酸、ジカルボン酸のうちの少なくとも１種である。
フィルム状接着材１は、常温（２５℃程度）では固体状であり、常温から昇温して反応開始温度（１２０℃程度〜１３０℃程度）までは粘度が低下して液状となる。更に昇温して反応開始温度に達してから粘度が増加してゆき、半固体状（粘度：１０００Ｐａ・ｓ程度〜１００００Ｐａ・ｓ程度）となる。
続いて、工程Ｓ１を実行する。
工程Ｓ１では、図３（ｂ）に示すように、パッケージ基板２０の表面に半導体チップ１０を位置合せし、パッケージ基板２０の裏面に設置した加熱加圧ツール２により加熱及び加圧し、ハンダバンプ１４が接続電極２２ｂに当接するように突き合わせる。
工程Ｓ１では、図４の工程Ｓ１のように、加熱及び加圧を行う。具体的には、先ず２分間程度、フィルム状接着材１の反応開始温度を越える第１の温度Ｔ１まで漸次加熱すると共に、第１の荷重Ｗ１まで加圧する。第１の温度Ｔ１は、ハンダバンプ１４の溶融点よりも低い温度である。ここで、フィルム状接着材１は、加熱を開始して反応開始温度までは液状であり、反応開始温度に達してから粘度が増加してゆき、第１の温度Ｔ１では半固体状となる。工程Ｓ１における初期段階では、フィルム状接着材１への荷重伝達の速度に比べて温度増加の速度は遅いため、フィルム状接着材１が液状のままで加熱加圧ツール２からの圧力はハンダバンプ１４に伝達する。従って、ハンダバンプ１４を所期の高さに潰すことができる。図３（ｂ）では、ハンダバンプ１４が加圧で変形する直前の様子を例示している。第１の温度Ｔ１に達すると共に第１の荷重Ｗ１に達した後は、第１の温度Ｔ１及び第１の荷重Ｗ１を維持する。
なお、工程Ｓ１において、加熱加圧ツール２の表面に防着フィルムを設けて、加熱加圧ツール２により防着フィルムを介してパッケージ基板２０を加熱・加圧するようにしても良い。防着フィルムを設けることにより、半導体チップ１０をパッケージ基板２０に実装する際に、液状化したフィルム状接着材１が半導体チップ１０の外側に流出し、加熱加圧ツール２に付着することが防止され、所期の加熱加圧が可能となる。
続いて、工程Ｓ２を実行する。
工程Ｓ２では、第１の温度Ｔ１を維持して、第１の荷重Ｗより低い第２の荷重Ｗ２まで除荷する。工程Ｓ２では、フィルム状接着材１は、工程Ｓ１における後半の第１の温度Ｔ１の加熱と合せた加熱により、半固体状を維持する。
続いて、工程Ｓ３を実行する。
工程Ｓ３では、第２の荷重Ｗ２を維持して、ハンダバンプ１４の溶融点よりも高い温度である第２の温度Ｔ２まで昇温して加熱する。このとき、図３（ｃ）に示すように、フィルム状接着材１が半固体状を維持したままハンダバンプ１４が溶融し、横長の楕円体形状であるハンダバンプ１４により半導体チップ１０とパッケージ基板２０とが接合される。フィルム状接着材１は、当該接合後には常温まで温度が低下し、固体状となる。
従来のフェイスダウンによるフリップチップ接合では、接着材の樹脂が液状でハンダバンプが溶融するため、溶融したハンダが飛散してハンダバンプ間でショートが発生する。ハンダの飛散を防止するために加圧の荷重を微小に抑えれば、ハンダバンプと接続電極との間に樹脂が挟まったり、いわゆるコールドジョイントが発生する。本実施形態では、ハンダバンプ１４の溶融時にフィルム状接着材１が半固体状であるため、所期の荷重で加圧してもハンダの飛散の懸念がない。従って、溶融したハンダバンプ１４により、半導体チップ１０とパッケージ基板２０とを電気的（更にはハンダバンプ１４が固化すれば機械的にも）確実に接合することができる。
本実施形態では、フィルム状接着材１を用いて、工程Ｓ１ではハンダバンプ１４をスタンドオフとし、工程Ｓ３では半硬化の接着材をスタンドオフとする。これにより、ハンダバンプ１４の半田潰れや半田流れを発生させずに半導体チップ１０とパッケージ基板２０とを良好に接合することができる。そのため、大型且つ薄型の半導体チップの有機パッケージ基板への実装が可能となり、ハンダバンプの小型化及び高密度化も可能である。更に、ＬＲ方式よりも短時間で実装ができる(一例として、１チップ当りの実装時間は約１５秒間)。本実施形態では、接着材の先塗布方式を採用し、半導体チップ１０とパッケージ基板２０との接合に先立ってパッケージ基板２０に接着材を付与する。そのため、半導体チップ１０とパッケージ基板２０との線熱膨張係数の差による半導体チップ１０のＵＬＫ材のクラック発生が防止される。
本実施形態により作製された半導体デバイスを図５（ａ），図５（ｂ）に示す。図５（ｂ）は、図５（ａ）を一部拡大した図である。
半導体チップ１０とパッケージ基板２０とが、電極パッド１２ａと接続電極２２ｂとの間をハンダバンプ１４により接続することにより、接合されている。
本実施形態では、上記の工程Ｓ３のように、フィルム状接着材１が半固体状でハンダバンプ１４を溶融するため、従来のフリップチップ接合で用いるソルダーレジスト、更には接続電極上に形成されハンダバンプが接続される接続部が不要となる。パッケージ基板２０は、ソルダーレジスト及び接続部を有しない。そのため、フィルム状接着材１の接着材は、ハンダバンプ１４と、ハンダバンプ１４が接続されるパッケージ基板２０の接続電極２２ｂとを直接的に覆い、半導体チップ１０の表面とパッケージ基板２０の表面との間を充填する。この構成により、半導体デバイスの低背化及び高集積化に寄与する。
本実施形態では、ハンダバンプ１４は、横長の楕円体形状となって半導体チップ１０とパッケージ基板２０とを接合する。半導体デバイスにおけるハンダバンプの様子を図６（ａ），図６（ｂ）の写真に示す。図６（ａ）は本実施形態によるハンダバンプを、図６（ｂ）は比較例としてＭＲ方式によるハンダバンプを、それぞれ示している。本実施形態では、ハンダバンプは、高さを抑えた横長の所期の楕円体形状となり、しかもそのサイズが小さくバンプ径は７０μｍ程度である。この構成により、半導体デバイスの更なる低背化及び高集積化に寄与する。これに対して比較例では、ハンダバンプは、高さが本実施形態よりも２倍以上高い略真球状となり、そのサイズが大きくバンプ径は１００μｍ程度である。図５（ｂ）のように、接続電極２２ｂのランド径Ｒ１は、ハンダバンプ１４はバンプ径Ｒ２よりも小さい。本実施形態においては、このようにランド径が縮小されるため、パッケージ基板２０の表面における配線の引き回し自由度が向上し、配線層数を削減することができる。
本実施形態では、フィルム状接着材１がフラックス成分を含有している。これにより、フィルム状接着材１を表面処理することなく貼付が可能であり、工程Ｓ２，Ｓ３において高粘度状態でフラックス成分を反応させることでボイドの発生が抑止される（極微小なままで成長しない。）。
本実施形態による半導体デバイスについて、信頼性試験を行った結果を図７に示す。図７は、本実施形態による半導体デバイスのサンプルを１０個作製し、これらについて抵抗値（Ω）の平均値、最大値、最小値をプロットした特性図である。
この信頼性試験では、吸湿リフロー（Moisture Sensitivity Level：ＭＳＬ）の後に、温度サイクル(Deep Thermal Cycle：ＤＴＣ)試験を行った。ＭＳＬは、JDEC Level3(３０℃／６０％ＲＨ−１９６時間後にリフロー Ｍａｘ２６０℃×３回)で行った。ＤＴＣ試験は、−５５℃／１２５℃で行い、１０００ｃｙｃで不良無しが確認された。図７のように、本実施形態による半導体デバイスでは、信頼性試験の全体を通して安定した抵抗値を示すことが判った。
以上説明したように、本実施形態によれば、接着材の先塗布方式を採用するも、半導体チップ１０とパッケージ基板２０との良好な接合を得ると共に、接着材のボイドを大幅に低減し、信頼性の高い半導体デバイスが実現する。
（第２の実施形態）
本実施形態では、電子デバイスとして、第１の実施形態による半導体デバイスの構造を有するチップ内蔵基板を例示する。第１の実施形態の半導体デバイスと対応する構成部材等については、同符号を付して詳しい説明を省略する。
図８は、第２の実施形態によるチップ内蔵基板の構成を示す概略断面図である。
本実施形態によるチップ内蔵基板は、半導体チップ１０が基体３０に実装された半導体デバイスの構造を有している。
基体３０は、第１の実施形態のパッケージ基板２０に対応しており、ポリイミド等の基板３１と、配線２２ａ及び接続電極２２ｂを有する配線構造２２とを備えている。
半導体デバイスは、半導体チップ１０と基体３０とが、電極パッド１２ａと接続電極２２ｂとをハンダバンプ１４で接続することにより、電気的及び機械的に接合されてなる。半導体チップ１０と基体３０との間には、横長の楕円体形状のハンダバンプ１４及び接続電極２２ｂを直接的に覆い、両者間を充填する接着材が設けられている。この接着材には、フィルム状接着材１が用いられる。当該半導体デバイスは、第１の実施形態で説明した図３の諸工程により作製される。
基体３０は、基板３１上において、半導体チップ１０が実装されると共に、キャパシタ等の受動素子４１が実装される。基板３１上に実装された半導体チップ１０及び受動素子４１を覆うように、エポキシ樹脂等の樹脂４２が充填される。基板３１には、各接続電極２２ｂの一端、各受動素子４１の一端と接続されるフィルドビア３２がそれぞれ形成される。樹脂４２には、各受動素子４１の他端と接続されるフィルドビア４３がそれぞれ形成される。裏面側にはフィルドビア３２と接続される配線層４４が、表面側にはフィルドビア４３と接続される配線層４５がそれぞれ形成される。
以上説明したように、本実施形態によれば、接着材の先塗布方式を採用するも、半導体チップ１０とパッケージ基板２０との良好な接合が得られる。それと共に、接着材のボイドが大幅に低減された半導体デバイスを備えた、低背化及び製造コストの削減を実現する信頼性の高いチップ内蔵基板が実現する。
以下、電子デバイスの製造方法及び電子デバイスの諸態様を付記としてまとめて記載する。
（付記１）電子部品とパッケージ基板とがバンプにより接合されてなる電子デバイスの製造方法であって、
前記パッケージ基板上にフィルム状接着材を貼付する第１の工程と、
前記第１の工程の後、前記電子部品と前記パッケージ基板とを前記バンプを介して突き合せ、前記フィルム状接着材の反応開始温度よりも高く且つ前記バンプの溶融点よりも低い第１の温度まで昇温しながら第１の荷重まで載荷する第２の工程と、
前記第２の工程の後、前記第１の温度を維持して、前記第１の荷重より低い第２の荷重まで除荷する第３の工程と、
前記第３の工程の後、前記第２の荷重を維持して、前記バンプの溶融点以上の第２の温度まで昇温する第４の工程と
を含むことを特徴とする電子デバイスの製造方法。
（付記２）前記フィルム状接着材は、常温では固体状であり、前記第１の温度よりも低い反応開始温度に達するまでは液状であり、前記第１の温度及び前記第２の温度では半固体状であることを特徴とする付記１に記載の電子デバイスの製造方法。
（付記３）前記フィルム状接着材は、前記バンプと、前記バンプが接続される前記パッケージ基板の接続電極とを直接的に覆い、前記電子部品と前記パッケージ基板との間を充填することを特徴とする付記１又は２に記載の電子デバイスの製造方法。
（付記４）前記接続電極は、その幅が前記バンプの幅よりも狭いことを特徴とする付記３に記載の電子デバイスの製造方法。
（付記５）前記バンプは、横長の楕円体形状となることを特徴とする付記１〜４のいずれか１項に記載の電子デバイスの製造方法。
（付記６）前記フィルム状接着材は、フラックス成分として酸無水物及び有機酸の少なくとも１種を含有することを特徴とする付記１〜５のいずれか１項に記載の電子デバイスの製造方法。
（付記７）電子部品とパッケージ基板とがバンプにより接合されてなる電子デバイスであって、
前記バンプと、前記バンプが接続される前記パッケージ基板の接続電極とを直接的に覆い、前記電子部品と前記パッケージ基板との間を充填する接着材を備えたことを特徴とする電子デバイス。
（付記８）前記接続電極は、その幅が前記バンプの幅よりも狭いことを特徴とする付記７に記載の電子デバイス。
（付記９）前記バンプは、横長の楕円体形状であることを特徴とする付記７又は８に記載の電子デバイス。
（付記１０）前記フィルム状接着材は、フラックス成分として酸無水物及び有機酸の少なくとも１種を含有することを特徴とする付記７〜９のいずれか１項に記載の電子デバイス。
１ フィルム状接着材
２ 加熱加圧ツール
１０ 半導体チップ
１１ 半導体基板
１２ 素子層
１２ａ 電極パッド
１３ 保護層
１４ ハンダバンプ
２０，１０１ パッケージ基板
２１，３１ 基板
２２，１０２ 配線構造
２２ａ，１０２ａ 配線
２２ｂ，１０２ｂ 接続電極
３０ 基体
３２，４３ フィルドビア
４１ 受動素子
４２ 樹脂
４４，４５ 配線層
１０３ ソルダーレジスト
１０３ａ 開口
１０４ 接続部

Claims (4)

  1. 電子部品とパッケージ基板とがバンプにより接合されてなる電子デバイスの製造方法であって、
    前記パッケージ基板上にフィルム状接着材を貼付する第１の工程と、
    前記第１の工程の後、前記電子部品と前記パッケージ基板とを前記バンプを介して突き合せ、前記フィルム状接着材の反応開始温度よりも高く且つ前記バンプの溶融点よりも低い第１の温度まで昇温しながら第１の荷重まで載荷する第２の工程と、
    前記第２の工程の後、前記第１の温度を維持して、前記第１の荷重より低い第２の荷重まで除荷する第３の工程と、
    前記第３の工程の後、前記第２の荷重を維持して、前記バンプの溶融点以上の第２の温度まで昇温する第４の工程と
    を含み、
    前記フィルム状接着材は、フラックス成分として酸無水物及び有機酸の少なくとも１種を含有し、常温では固体状であり、前記第１の温度よりも低い反応開始温度に達するまでは液状であり、前記第１の温度及び前記第２の温度では半固体状であることを特徴とする電子デバイスの製造方法。
  2. 前記フィルム状接着材は、前記バンプと、前記バンプが接続される前記パッケージ基板の接続電極とを直接的に覆い、前記電子部品と前記パッケージ基板との間を充填することを特徴とする請求項１に記載の電子デバイスの製造方法。
  3. 前記接続電極は、その幅が前記バンプの幅よりも狭いことを特徴とする請求項２に記載の電子デバイスの製造方法。
  4. 前記バンプは、横長の楕円体形状となることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイスの製造方法。
JP2012208833A 2012-09-21 2012-09-21 電子デバイスの製造方法 Active JP6115060B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012208833A JP6115060B2 (ja) 2012-09-21 2012-09-21 電子デバイスの製造方法
US13/922,332 US9391031B2 (en) 2012-09-21 2013-06-20 Method for manufacturing electronic device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208833A JP6115060B2 (ja) 2012-09-21 2012-09-21 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2014063924A JP2014063924A (ja) 2014-04-10
JP6115060B2 true JP6115060B2 (ja) 2017-04-19

Family

ID=50338083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208833A Active JP6115060B2 (ja) 2012-09-21 2012-09-21 電子デバイスの製造方法

Country Status (2)

Country Link
US (1) US9391031B2 (ja)
JP (1) JP6115060B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159687B2 (en) * 2012-07-31 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Solder bump for ball grid array
WO2016185994A1 (ja) * 2015-05-15 2016-11-24 住友ベークライト株式会社 電子装置の製造方法
WO2021019697A1 (ja) * 2019-07-30 2021-02-04 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、及び電子部品装置
JP7434758B2 (ja) * 2019-08-29 2024-02-21 株式会社レゾナック 電子部品装置を製造する方法、及び電子部品装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP3301075B2 (ja) * 1999-04-20 2002-07-15 ソニーケミカル株式会社 半導体装置の製造方法
JP2004288768A (ja) 2003-03-20 2004-10-14 Mitsubishi Electric Corp 多層配線基体の製造方法
US7901983B2 (en) * 2004-11-10 2011-03-08 Stats Chippac, Ltd. Bump-on-lead flip chip interconnection
JP2008182120A (ja) * 2007-01-25 2008-08-07 Toyota Industries Corp 半田付け方法、半田付け装置、及び半導体装置の製造方法
US8247270B2 (en) * 2008-05-16 2012-08-21 Sumitomo Bakelite Co., Ltd. Method of manufacturing semiconductor component, and semiconductor component
US9368374B2 (en) * 2009-02-27 2016-06-14 Dexerials Corporation Method of manufacturing semiconductor device
JP5540916B2 (ja) 2010-06-15 2014-07-02 デクセリアルズ株式会社 接続構造体の製造方法
JP5373736B2 (ja) * 2010-10-28 2013-12-18 信越化学工業株式会社 接着剤組成物及び接着剤シート、半導体装置保護用材料、及び半導体装置

Also Published As

Publication number Publication date
US20140084491A1 (en) 2014-03-27
JP2014063924A (ja) 2014-04-10
US9391031B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
US8461690B2 (en) Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process
US8390106B2 (en) Circuit board with built-in semiconductor chip and method of manufacturing the same
JP3934565B2 (ja) 半導体装置
US7148081B2 (en) Method of manufacturing a semiconductor device
US10121774B2 (en) Method of manufacturing a semiconductor package
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
JP2010251347A (ja) 半導体装置の製造方法
WO2014112167A1 (ja) モジュールおよびその製造方法
JP2007109790A (ja) フリップチップ型半導体装置
TWI825418B (zh) 改善封裝翹曲及可靠性之混合熱介面材料及低溫焊接圖案
JP6115060B2 (ja) 電子デバイスの製造方法
US11205644B2 (en) Method for fabricating electronic package
US7071576B2 (en) Semiconductor device and method of manufacturing the same
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2007511101A (ja) Ｌｏｗ−ｋ誘電体含有半導体デバイスと共に使用される電子パッケージング材料
US9875930B2 (en) Method of packaging a circuit
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2010272609A (ja) 半導体装置及びその製造方法
JP2001298146A (ja) 多層配線基体の製造方法および多層配線基体
JP2006222470A (ja) 半導体装置および半導体装置の製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007517405A (ja) 半導体チップ・パッケージ
JP3610770B2 (ja) 半導体装置の製造方法
WO2013084384A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170306

R150 Certificate of patent or registration of utility model

Ref document number: 6115060

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150