JP2007517405A - 半導体チップ・パッケージ - Google Patents

半導体チップ・パッケージ Download PDF

Info

Publication number
JP2007517405A
JP2007517405A JP2006547343A JP2006547343A JP2007517405A JP 2007517405 A JP2007517405 A JP 2007517405A JP 2006547343 A JP2006547343 A JP 2006547343A JP 2006547343 A JP2006547343 A JP 2006547343A JP 2007517405 A JP2007517405 A JP 2007517405A
Authority
JP
Japan
Prior art keywords
substrate
chip
conductive material
stud
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006547343A
Other languages
English (en)
Inventor
アーノルド、リチャード、ウィルソン
コーエンス、マーヴィン、ウェイン
オデガード、チャールズ、アンソニー
Original Assignee
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テキサス インスツルメンツ インコーポレイテッド filed Critical テキサス インスツルメンツ インコーポレイテッド
Publication of JP2007517405A publication Critical patent/JP2007517405A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

半導体チップ・パッケージは集積回路チップと基板を含む。チップ・コンタクト・パッドがチップの第１面上に形成される。スタッドがワイヤ・ボンド機を使用してワイヤからチップ・コンタクト・パッド上に形成される。スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有する。スタッドはまた部分的に押しつぶされたボール部分から延びる延長部分を有する。絶縁材の第１層が基板の第１面上にある。底部付きのウェルが第１層に形成され基板の第１面に開口する。第１導電材は少なくとも部分的にウェルを充填する。第１導電材は基板の少なくとも１つのトレース線路に電気的に接続される。スタッドは第１導電材に部分的に埋め込まれてチップと基板との間の電気的接続を形成する。

Description

本発明は半導体チップのパッケージに一般的に関係する。ある面では、これはフリップチップ構成で基板に電気的に接続された集積回路チップに特に関係する。
集積回路素子はパッケージに組立てられた半導体ダイまたはチップを通常含む。パッケージは通常チップが電気的に接続される基板部分を有する。通常基板はチップより大きく、チップより大きな端子、リード、または電気的接点部分を有してパッケージされたチップを回路ボードに容易に電気的に接続可能とする（例えば、システムの回路ボードに組立てる時）。このようなパッケージ構成の１つにフリップチップ・パッケージがある。
従来のフリップチップ・パッケージ２０の例を図１に示す。本例では、チップ２２はハンダ・バンプ（ｂｕｍｐ）２６のアレイにより基板２４に電気的に接続されている。本例の基板２４はハンダ・ボール２８のアレイ（例えば、ボール・グリッド・アレイ、またはＢＧＡ）を有し、これを使用してパッケージされたチップ２０を、例えば回路ボード（図示せず）に取り付ける。通常、チップ２２をハンダ・バンプ２６を介して基板２４に電気的に接続した後に、アンダーフィル（ｕｎｄｅｒｆｉｌｌ ｍａｔｅｒｉａｌ：アンダーフィル材）３０をチップ２２と基板２４との間の隙間または間隙に注入する。図１では、アンダーフィル３０の一部を切り取って中のハンダ・バンプ２６のいくつかを図示している。チップ２２を基板２４に電気的に接続し、アンダーフィル３０を配置し硬化させた後のある時点で、通常カバー３２がチップ上に配置される。カバー３２は図１では図解の都合上破線で示されている。パッケージ２０のチップ２２を保護することに加えて、このカバー３２を例えばアルミニウムから製造してヒートシンクとして作用させ、チップ２２の良好な冷却を提供してもよい。
アンダーフィル３０の目的の１つは、チップ２２と基板２４との間の応力をより均一に分布させ、ハンダ・バンプ２６、ハンダ・バンプ接点、及び／またはハンダ接点上下の回路層が受ける応力（ｓｔｒｅｓｓ）を減少させることである。これらの応力は、少なくとも部分的には、チップ２２、ハンダ・バンプ２６、及び基板２４との間の異なる熱膨張係数（すなわち、熱膨張係数不整合）により発生する。チップ２２は通常シリコン・ウェファから製造され、基板２４は銅線と貫通する孔を有する有機材から通常製造され、ハンダ・バンプ２６は例えば低融点の金属複合材から通常製造される。従って、チップ２２と基板２４との間の異なる膨張／縮小率のため温度変化（例えば、チップ２２の使用中）によりチップ２２を基板２４に接続するハンダ・バンプ２６に応力が発生する。アンダーフィル３０はまた、ハンダ・バンプ２６のみがチップを適所に保持するのではないように、チップ２２を基板２４に保持する助けとなる接着剤としても作用する。
上述したような、ハンダ・バンプを使用するフリップチップ・パッケージの製造と組立はチップを基板に取り付けるほかの方法（例えば、ワイヤ・ボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ））より高価となる。また、ワイヤ・ボンディングを使用した接続はハンダ・バンプを使用した接続よりしばしば強固である。さらに、多数の製造施設は既にワイヤ・ボンド機を所有している。しかしながら、ワイヤ・ボンドは通常フリップチップ構成に適合せず、またフリップチップ構成はある種の製造業者に好まれている。従って、ワイヤ・ボンド機を使用し、フリップチップ構成を使用してチップを基板に取り付ける方法を提供することが望ましい。
上記した問題と必要性は本発明の実施例により解決される。本発明の１つの側面によると、集積回路チップ、チップ・コンタクト・パッド、スタッド、及び基板を含む半導体チップ・パッケージが提供される。チップ・コンタクト・パッドはチップの第１面に形成される。スタッドはチップ・コンタクト・パッド上に形成される。スタッドはワイヤ・ボンド機を使用してワイヤから形成される。スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有する。スタッドはまた部分的に押しつぶされたボール部分から延びる延長部分も有する。基板は、絶縁材の第１層と、ウェルと、第１導電材と、第２層とを含む。絶縁材の第１層は基板の第１面にある。ウェルは第１層内に形成され、基板の第１面に開口する。ウェルは底部を有する。第１導電材は少なくとも部分的にウェルを充填する。第２層はその中に形成した導電トレース線路を有する。第１導電材はトレース線路の少なくとも１つに電気的に接続する。スタッドは第１導電材に部分的に埋め込まれてチップと基板との間の電気的接続を形成する。チップの第１面は基板の第１面に対向する。
本発明の他の側面によると、半導体チップ・パッケージを形成する方法が提供される。本方法は、本段落で記載する以下の段階を含み、その順序は変更してもよい。集積回路チップを与える。チップはチップの第１面に形成したチップ・コンタクト・パッドを含む。ワイヤ・ボンド機のワイヤを与える。ワイヤの先端はボール形状部分を有する。ワイヤのボール形状部分はワイヤ・ボンド機によりチップ・コンタクト・パッドにワイヤ・ボンドされる。ワイヤのボール形状部分はワイヤ・ボンド時に部分的に押しつぶされる。ワイヤの延長部分が部分的に押しつぶされたボール形状部分から伸びてスタッドを形成するようにワイヤが切断される。絶縁材の第１層と、ウェルと、第１導電材と、第２層とを含む基板が与えられる。絶縁材の第１層は基板の第１面上にある。ウェルが第１層内に形成され、基板の第１面に開口する。ウェルは底部を有する。第１導電材は少なくとも部分的にウェルを充填する。第２層はその中に形成した導電トレース線路（ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ ｌｉｎｅｓ）を有する。第１導電材は少なくとも１つのトレース線路と電気的に接続される。スタッドの延長部分の少なくとも一部は第１導電材に浸されて（ｉｍｍｅｒｓｅｄ）チップと基板との間の電気的接続を形成する。チップの第１面は基板の第１面に対向する。
本発明のさらに他の側面によると、集積回路チップと、チップ・コンタクト・パッドと、スタッドと、基板と、支持部材とを含む半導体チップ・パッケージが提供される。チップ・コンタクト・パッドはチップの第１面上に形成される。スタッドはチップ・コンタクト・パッド上に形成される。スタッドはワイヤ・ボンド機を使用してワイヤから形成される。スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有する。スタッドは部分的に押しつぶされたボール部分から延びる延長部分を有する。基板は絶縁材の第１層と、ウェルと、導電ライナ（ｃｏｎｄｕｃｔｉｖｅ ｌｉｎｅｒ：導電性内張り）と、第１導電材と、第２層とを含む。絶縁材の第１層は基板の第１面上にある。ウェルは第１層内に形成され、基板の第１面に開口している。ウェルは底部を有する。導電ライナはウェルを少なくとも部分的に覆う。第１導電材は少なくとも部分的にウェルを充填する。第２層はその中に形成した導電トレース線路を有する。第１導電材は導電ライナを介して少なくとも１つのトレース線路に電気的に接続される。支持部材はチップと基板との間で基板の第１層から延びる。スタッドは第１導電材内に部分的に浸されて（ｉｍｍｅｒｓｅｄ）チップと基板との間の電気的接続を形成する。チップの第１面は基板の第１面と対向する。チップは支持部材により少なくとも部分的に支持される。
以下に続く本発明の詳細な説明をより良く理解するために本発明の特徴を以上に広く概観した。本発明の別な特徴と利点は本発明の請求項の主題を形成する以後に記載してある。当業者には、開示した概念と特定の実施例は本発明と同じ目的を実施するための他の構造または過程を変更するまたは設計するための基礎として容易に利用可能であることが認められるべきである。当業者にはまた、このような等価な構造は添付の請求項に記載した本発明の要旨と範囲から逸脱するものではないことも理解されるべきである。
ここで、本明細書で同じ参照番号を使用して各種図を通して同じ要素を指示している、図面を参照すると、本発明の例示実施例が図示され記載されている。図面は必ずしもスケールを合わせて描かれておらず、ある種の例では図面は図解用に適所で誇張され及び／または簡略化されている。当業者は本発明の以下の例示実施例を基に本発明の多数の可能な応用例と変形を認めるであろう。
図２と図３は本発明の第１実施例による半導体チップ・パッケージ２０を図示する。図２はパッケージ２０の側面図である。図１のように、アンダーフィル３０の一部は図２のスタッド４０を図示するために切り取ってある。また、カバー３２には図解用に図２で破線で図示してある。図２では、集積回路チップ２２はフリップチップ構成で基板２４に電気的に接続されている。
図３はパッケージ２０の断面を示す図２の拡大部分である。最初にパッケージ２０のチップ部分を説明する。チップ・コンタクト・パッド４２はチップ２２の第１面４４上に形成される。チップ２２の第１面４４は基板２４と対向する。少なくともいくつかのチップ・コンタクト・パッド４２にはスタッド４０が接着される。スタッド４０はワイヤ・ボンド機（図示せず）を使用してワイヤから形成される。接着される前に、例えば標準的なワイヤ・ボンド処理のように、スタッド４０はワイヤ・ボンド機（図示せず）から送られるボール形状先端部（図示せず）を有するワイヤとして開始する。ワイヤのボール形状先端部はワイヤ・ボンド機によりその各々のチップ・コンタクト・パッド４２に接着される。ボール形状先端部はワイヤ・ボンド機により（例えば、キャピラリー（ｃａｐｉｌｌａｒｙ：毛管）により）、少なくとも部分的に押しつぶされる。ワイヤの先端部をチップ・コンタクト・パッド４２に接着した後、所定長のワイヤが引抜かれてスタッド４０の延長部分４６を与える。次いで、例えば図３に示すように、ワイヤ・ボンド機はワイヤを切断してスタッド４０を形成する。このように、スタッド４０は部分的に押しつぶされたボール部分４７と延長部分４６とを有する。延長部分４６は部分的に押しつぶされたボール部分４７から延びる。チップ２２の第１面４４上に全てのスタッド４０が形成されるまでこの過程が繰返される。ワイヤ・ボンド機に依存するが、スタッド４０のいくつかまたは全てが同時に（すなわち、並列に）形成されてもよい。
チップ・コンタクト・パッド４２は、例えば（以下には限定されないが）、金、アルミニウム、ニッケル、パラジウム、タングステン、銅、またはその組合せを含む各種の適切な材料のどれかから製造される。スタッド４０は、例えば（以下には限定されないが）、金、銀、銅、アルミニウム、鉛、錫、ハンダ、及びその組合せを含む、各種の適切な材料のどれかから製造される。チップ・コンタクト・パッド４２とスタッド４０に使用する材料に少なくとも部分的に依存して、ワイヤ・ボンド機は超音波エネルギを使用してもしなくともよい。スタッド４０に金を、チップ・コンタクト・パッド４２の最外部の露出材料に金を（従って、金対金接着）使用することが望ましい。スタッド４０とチップ・コンタクト・パッド４２に金を使用する利点の１つは、低い毛管力（ｃａｐｉｌｌａｒｙ ｆｏｒｃｅ）での接着を可能とし、従って接着時のチップ２２に及ぼす応力を低下することである。チップ上の応力を減少することは、例えば脆弱な、低ｋ誘電材料（ｌｏｗ−ｋ ｄｉｅｌｅｃｔｒｉｃ ｍａｔｅｒｉａｌ）をチップ構造に実装する場合に主要な関心点となる。また、金対金接着はスタッド４０とチップ・コンタクト・パッド４２との間の接着を形成するために超音波エネルギ及び／または高熱を使用する必要性を減少または除去し、これもまた利点となる。例えば、金対金接着を使用することによりチップ２２に及ぼす力を減少できる場合、チップ・コンタクト・パッド４２をまたチップの中央部分に移動してもよく、従ってチップ・コンタクト・パッド４２の配置を第１チップ面４４上の殆ど任意の位置にすることが可能となる。これは、チップ面積当りより多くのチップ・コンタクト・パッド４２を及び／またはチップ・コンタクト・パッド４２間により大きな間隔を可能とする。
さらに図３を参照して、パッケージ２０の基板部分を次に説明する。絶縁材の第１層４８が図３に示すように基板２４の第１面５０に設けられる。この第１層４８は単一層、複合層（ｃｏｍｐｏｓｉｔｅ ｌａｙｅｒ）、及び／または複数層（ｍｕｌｔｉｐｌｅ ｌａｙｅｒｓ）でもよい。図３では、第１層４８は図解上単一層として図示されている。基板２４の第１面５０はチップ２２と対向する。ウェル５４は第１基板層４８内に形成され、第１基板面５０に開口する。ウェル５４は底部５６を有する。望ましい実施例では、導電ライナ５８が少なくともいくつかのウェル５４で少なくとも部分的に覆う。図３では、導電ライナ５８は例えば各ウェル５４の壁部と底部５６を覆うのが図示されている。第１導電材６０は各ウェル５４を少なくとも部分的に充填する。
第１基板層４８は、（以下には限定されないが）、例えば、有機材（例えば、低コストの基板に一般的に使用されるようなもの）、セラミック、ファイバグラス、樹脂、プラスチック、ポリマー、及びその組合せを含む、各種の適切な材料のどれかから製造してもよい。導電ライナ５８は、（以下には限定されないが）、例えば、金属、銅、銀、金、アルミニウム、チタン、タンタル、及びその組合せを含む、各種の適切な材料のどれかから製造してもよい。望ましい実施例では、ウェル５４は有機材で形成した銅ライナ５８を有する。
第１導電材６０は、（以下には限定されないが）、例えば、ハンダ、導電接着剤、導電ポリマー材、金属複合物（ｍｅｔａｌ ｃｏｍｐｏｕｎｄｓ）、及びその組合せを含む、各種の適切な材料のどれかでよい。第１導電材６０にハンダを使用した場合、これは例えば９０μｍより小さいピッチを可能とする超微細ピッチハンダであることが望ましい。このような超微細ピッチハンダは例えばウェル５４にスクリーン印刷してもよい。他の望ましいハンダは例えばハリマ・ケミカルズ（Ｈａｒｉｍａ Ｃｈｅｍｉｃａｌｓ）によるＳｕｐｅｒ Ｓｏｌｄｅｒ（登録商標）で、これはＳｎ、ＲＣＯＯ−Ｃｕ、ＲＣＯＯ−Ａｇ、及びフラックスの組合せを有する。しかしながら、多数のその他の適切なハンダが利用可能であり、本発明の実施例で同様に使用してもよい。図３では、鉛フリーハンダを例えば導電材６０に使用する。ウェル５４の第１導電材６０にハンダを使用した時、これはウェル５４に堆積され、次いでスタッド４０をハンダに挿入するときに、例えば基板２４を加熱することによりリフローされる（すなわち、加熱してスタッド４０によりハンダを貫通可能とする）。
ウェル５４の第１導電材６０に導電接着剤（例えば、導電ポリマー材）を使用した時、これはウェル５４に堆積され、次いで例えばこれが硬化する前にスタッド４０を第１導電材６０に挿入する。望ましい実施例では、導電接着剤は処理するまで未硬化のままで、スタッド４０を挿入する適切な時間を提供してもよい。前記処理は、例えば接着剤を加熱する、接着剤に他の化学物質を追加する、接着剤をある種の気体または環境に露出する、またはその組合せにより提供されてもよい。しかしながら、他の実施例では、導電接着剤は単に特定の時間で硬化してもよい。望ましい実施例では、導電接着剤は硬化後もある程度の柔軟性を保持して例えば熱応力を解放するため中のスタッド４０のわずかな移動を可能とする。第１導電材６０としてハンダによるものを含む、このまたはその他の実施例では、チップ２２と基板２４との間に延びるワイヤ・スタッド４６によって柔軟性が提供されてもよい。柔軟性は、例えば異なる材料の異なるＣＴＥにより生じる応力からの解放を提供する。
チップ２２が、例えば図３に示すように、基板２４に電気的に接続されると、スタッド４０はウェル５４の第１導電材６０に少なくとも部分的に埋め込まれてチップ２２と基板２４との間の電気的接続を形成する。望ましくは、スタッド４０は、スタッド４０がウェル５４に挿入される前にチップ２２に形成される。また、ウェル５４は、スタッド４０をウェル５４に挿入する前に第１導電材６０により充填される（または部分的に充填される）ことが望ましい。
スタッド４０がウェル５４の第１導電材６０に挿入されてチップ２２を基板２４に相互接続した後、例えば図２及び図３に示すようにチップ２２と基板２４との間にアンダーフィル３０を与えてもよい。アンダーフィル３０は、例えば従来のアンダーフィルでよい。
図３の基板２４に焦点を戻すと、中に導電トレース線路６４を形成された第２基板層を第１基板層４８の下に配置する。少なくとも１つのウェル５４の第１導電材６０は第２基板層６２の少なくとも１つの導電トレース線路６４に電気的に接続される。従って、図３に示すように、ウェル・ライナ５８がウェル５４の底部５６を覆うと、第１導電材６０はウェル・ライナ５８を介して１つ以上のトレースに電気的に接続される。実施例の基板２４は導電トレース線路の１つ以上の層（例えば、第２基板層６２のように）を有してもよい。図３にはそのような層６２が２つ図示されているが、例えば任意数の追加の層６２が間にあってもよい。導電トレース線路６４は、（以下には限定されないが）、例えば、金属、銅、アルミニウム、金、またはその組合せを含む多数の適切な材料のどれかから製造してもよい。絶縁材（例えば、有機材）を、例えば基板２４に従来設けるように、導電トレース線路６４を含む層６２に使用してもよい。
ビア（Ｖｉａｓ）６８は基板２４の第２面７０に延びて、図３に示すように第２導電材７２（例えば、金属）で充填される。端子７４は第２基板面に配置される。導電ビア（ｃｏｎｄｎｃｔｉｖｅ ｖｉａｓ）６８は端子７４と導電トレース線路６４との間の電気的接続を与える。端子７４は、例えば図２及び図３に示すように、ボール・グリッド・アレイ構造を与えるため形成されたハンダ・ボール２８を有してもよい。従って、図３の例では、第２基板面７０上に図示したハンダ・ボール２８は、例えば、スタッド４０、第１導電材６０で充填したウェル５４、少なくとも１本の導電トレース線路６４、導電ビア材７２、及び端子７４を通してチップ２２上のコンタクト・パッド４２の１つと電気的に接続される。
スタッド４０の挿入の深さに応じて、またスタッド長の一貫性に応じてスタッド４０の一部または全てをウェル５４の底部５６に載せてもよいことに注意されたい。チップ２２を一時的に基板２４の上に保持することにより、スタッド４０をウェル５４に挿入した後、第１導電材６０が固体状に硬化しまたは冷却する間スタッド４０の殆どまたは全てがウェルの底部５６に到達しないようにしてもよい。
図４及び図５は本発明の第２実施例による半導体チップ・パッケージ２０を図示する。第１導電材６０の選択が変更され、支持部材８０が設けられた（図４及び図５参照）点を除いて、第２実施例は第１実施例（図２及び図３参照）と同様である。図４は第２実施例のパッケージ２０の側面図である。図１及び図２のように、図４でスタッド４０と支持部材８０を図示するためにアンダーフィル３０の一部を切り欠いている。図５はパッケージ２０の断面をより詳細に図示する図４の拡大図である。
図５を参照すると、本例では第１基板層４８から支持部材８０が延びているのが図示されている。支持部材８０は第１基板層４８の一体部分でもよい。他の実施例では、支持部材８０は第１基板層４８に形成し及び／または取り付けてもよい。さらに他の実施例では、支持部材８０はチップ２２の一部、チップから延びる、及び／またはチップに取り付けてもよい。支持部材８０に使用する材料は、（以下には限定されないが）、例えばポリマー、有機材、金属、プラスチック、セラミック、ファイバーグラス、樹脂、シリコン、及びその組合せを含む、各種の適切な材料のどれかから選択してもよい。望ましくは、支持部材８０は全て同じ高さを有する。しかし他の実施例では、例えば、支持部材８０は全て同じ高さでなくともよい（例えば、基板２４に対して傾いたチップ２２）。
望ましい実施例では、チップ２２は支持部材８０に載り少なくとも部分的に支持される。支持部材８０の使用は、スタッド４０が一貫した長さを有していない状況に有利である。また、チップ２２を支持部材８０上に載せることにより、チップ２２と基板２４との間の距離を、スタッド４０の長さ及び／またはウェル５４の深さではなく、支持部材８０の高さにより制御できる。図５に示した例示構成では、支持部材８０はウェル５４の深さに対して、かつ平均スタッド長に対してある高さを有し、従ってスタッド４０はウェル底部５６に接触しない。従って、スタッド４０を第１導電材６０の中に漬けた後に第１導電材６０が固形状に硬化または冷却するまで、チップ２２は支持部材８０により完全に支持されてもよい。第１導電材６０が固体化しアンダーフィル３０がチップ２２と基板２４との間に配置された後、第１導電材６０とアンダーフィル３０もチップを適所に支持し保持するのに貢献してもよい。図２−５の第１及び第２実施例でアンダーフィル３０を図示しているが、必要ない及び／または望まない場合には他の実施例（図示せず）ではアンダーフィルがなくともよい。これは応力を解放する構造にさらなる柔軟性を与える。
当業者には明らかなように、支持部材８０の高さ、形状、配置、及び数は本発明の実施例に応じて変更してもよい。また、ウェル５４の深さと幅（または直径）も本発明の実施例に応じて変更してもよい。ウェル５４の断面形状は、（以下には限定されないが）例えば丸、楕円、正方形、長方形、隅丸付き（ｗｉｔｈ ｒｏｕｎｄｅｄ ｃｏｒｎｅｒｓ）を含み、同様に変更してもよい。また、ワイヤ寸法、ボール寸法、及びスタッド長も本発明の実施例に応じて変更してもよい。例示の例として、ウェル５４は約２００μｍの深さと約１００μｍの直径を有し、スタッド４０は約５０μｍのワイヤ直径と約３００μｍの長さを有し、支持部材８０は約１５０μｍの高さを有してもよい。従って、この場合、例えば第１チップ面４４と第１基板面５０との間の間隔は約１５０μｍであり、スタッド４０の先端はウェル底部５６から約５０μｍであり、スタッド４０の約１５０μｍが第１導電材６０に浸かっている（この場合スタッド４０を挿入した後第１導電材６０がウェル５４を充填すると仮定する）。他の実施例では、スタッド４０は、例えば約５０μｍと約３００μｍとの間の長さと約３０μｍと約５０μｍとの間の線直径を有してもよい。
各ウェル５４に配置した第１導電材６０の量は、スタッド４０を挿入した後ウェル５４が満たされる、充填以下である、または第１導電材６０が流れ出るように、様々であってもよい。スタッド４０の挿入後第１導電材６０がウェル６０を過充填した場合、第１導電材６０の過剰部分は基板面より上のスタッド４０の側面に付着してこれを湿らすことになり、これは第１導電材６０の過剰部分が第１基板面５０上に拡散して望ましくない短絡が発生するのを防止する。このように、第１導電材６０によるスタッド４０このような濡らしまたは吸着（ｗｉｃｋｉｎｇ）は設計の望ましいかつ有利な特徴である。望ましい実施例では、第１導電材６０はウェル５４を丁度充填する（例えば、図３及び図５を参照）か、またはウェル５４をわずかに過充填して（スタッド４０に吸着）スタッド４０と第１導電材６０との間の接触面積を最大化する。しかしながら、他の実施例では、第１導電材６０の量はスタッド４０を挿入した後にウェル５４を過小充填（ｕｎｄｅｒｆｉｌｌ）してもよい。第１実施例のように、第１導電材６０は、例えばハンダでもよい。
望ましい実施例では、例えば基板は、ウェル５４を中に形成した（例えば、バンプ・ランディング・パッドではなく）厚い第１基板層４８を有する低コストの基板２４でもよい。また、他の実施例（図示せず）では、基板２４は、例えば第２基板面７０または基板の他の面から延びるピンまたはリード線を有する基板２４のような、ＢＧＡ以外の構成でもよい。本開示の利点により、当業者は本発明の実施例の底部付きウェル５４を組み込みつつ基板設計に多数のその他の変形を実現可能である。また、チップ２２上のチップ・コンタクト・パッド４２（及び従ってスタッド４０）の配置とアレイ構成は、当業者には明らかなように、広範囲に変更してもよい。
本発明の他の利点は、ハンダ・バンプ構成（例えば図１を参照）のハンダ接点で通常出会う応力集中が著しく減少する点である。前記応力は、チップ２２、ハンダ・バンプ２６（例えば図１参照）、及び基板２４の間の熱膨張係数（ＣＴＥ）不整合によりしばしば発生する。本発明の実施例により提供される構造構成により、前記ＣＴＥ不整合はチップ２２の接着接点上に衝撃を与える程度が小さくなり、またより小さい応力を及ぼし、及び／または実施例の構造はより大きな応力に（ハンダ・バンプ構成と比較して）対処可能となる。また、チップ２２がより一般的となってきているような、内部金属誘電層の脆弱な誘電材（例えば、低ｋ及び超低ｋ誘電材）を包含する時にはＣＴＥ不整合によりチップに発生する応力やその他の応力ソースを減少することは重要である。スタッド４０はハンダ・バンプより横方向の柔軟性を可能とし、これは、チップ２２に応力をただ伝達するのではなく、ＣＴＥ不整合により生じる熱応力の解放に貢献する。従って、スタッド４０は堅牢な材料ではなく、柔軟な材料（例えば、金）から製造することが望ましい。
図２−５の第１及び第２実施例でスタッド４０はボール形状先端を最初に有したワイヤから形成するものとして図示し説明してきたが、他の実施例（図示せず）ではワイヤ先端の初期形状を変更してもよい。例えば、初期のワイヤ先端は初期スタッドを形成するために切断した後に特別に形成した形状を有していなくともよい。スタッドは、例えばウエッジ・ボンディング（ｗｅｄｇｅ ｂｏｎｄ）によりチップ・コンタクト・パッド上に形成してもよい。または、ワイヤ先端の初期形状を、例えばその他の形状（すなわち、ボール形状以外）に形成してもよい。本開示の利点により、当業者はスタッド４６のその他の可能な変形を実現できる。
本発明の実施例とその利点を詳細に記載してきたが、添付の請求の範囲に定義するような本発明の要旨と範囲から逸脱することなく各種の変更、置換え、及び修正が可能であることを理解すべきである。さらに、本願の範囲は明細書に記載した特定の実施例の過程、機械、製造法、物質の組成、手段、方法及び段階に限定する意図のものではない。本発明の開示から当業者は容易に認識できるように、本明細書で記載した対応する実施例と実質的に同様な機能を実行する、または実質的に同様な結果を得る、既存のまたは将来開発される、過程、機械、製造法、物質の組成、手段、方法、または段階も本発明に従って利用されてもよい。従って、添付の請求の範囲は、前記の過程、機械、製造法、物質の組成、手段、方法、または段階をその範囲内に含む意図である。
以下は、本発明の例示実施例を図示する、図面の簡単な説明である。
従来技術のフリップチップ・パッケージの側面図。 本発明の第１実施例によるフリップチップ・パッケージの側面図。 図２の一部の拡大断面図。 本発明の第２実施例によるフリップチップ・パッケージの側面図。 図４の一部の拡大断面図。

Claims (20)

  1. 半導体チップ・パッケージにおいて、
    集積回路チップと、
    チップの第１面上に形成されたチップ・コンタクト・パッドと、
    チップ・コンタクト・パッド上に形成されたスタッドであって、ワイヤ・ボンド機を使用してワイヤから形成され、チップ・コンタクト・パッドから延びる延長部分を有する前記スタッドと、
    基板であって、
    基板の第１面上の絶縁材の第１層と、
    第１層に形成され、基板の第１面に開口するウェルであって、底部を有するウェルと、
    ウェルを少なくとも部分的に充填する第１導電材と、
    中に導電トレース線路を形成された第２層であって、第１導電材は少なくともトレース線路の１つと電気的に接続されている前記第２層と、
    を含む前記基板と、を含み、
    スタッドは第１導電材に部分的に埋め込まれてチップと基板との間の電気的接続を形成し、チップの第１面は基板の第１面と対向している、
    半導体チップ・パッケージ
  2. 請求項１記載の半導体チップ・パッケージにおいて、
    ウェルを少なくとも部分的に内張りする導電ライナであって、ウェルの第１導電材は導電ライナを介して少なくとも１つのトレース線路に電気的に接続される、前記導電ライナと、をさらに含む、半導体チップ・パッケージ。
  3. 請求項１記載の半導体チップ・パッケージにおいて、導電ライナは銅を含む、半導体チップ・パッケージ。
  4. 請求項１記載の半導体チップ・パッケージにおいて、スタッドは金を含み、コンタクト・パッドの最外面は金を含む、半導体チップ・パッケージ。
  5. 請求項１記載の半導体チップ・パッケージにおいて、第１基板層の絶縁材は有機材を含む、半導体チップ・パッケージ。
  6. 請求項１記載の半導体チップ・パッケージにおいて、第１導電材はハンダを含む、半導体チップ・パッケージ。
  7. 請求項１記載の半導体チップ・パッケージにおいて、第１導電材は導電接着剤を含む、半導体チップ・パッケージ。
  8. 請求項１記載の半導体チップ・パッケージにおいて、基板は、
    導電トレース線路を中に形成された２つ以上の層と、
    第１面と対向する第２面と、
    第２面上の端子と、
    第２導電材で充填されたビアであって、端子はビア中の第２導電材に電気的に接続され、第２導電材は少なくとも１つの導電トレース線路に電気的に接続され、端子はスタッド、第１導電材、少なくとも１つの導電トレース線路、そして第２導電材を介してチップ・コンタクト・パッドに電気的に接続される、前記ビアと、
    をさらに含む、半導体チップ・パッケージ。
  9. 請求項１記載の半導体チップ・パッケージにおいて、
    チップと基板との間で基板の第１層から延びる支持部材であって、チップは少なくとも部分的に支持部材により支持される前記支持部材と、
    をさらに含む、半導体チップ・パッケージ。
  10. 請求項９記載の半導体チップ・パッケージにおいて、支持部材はポリマー材を含む、半導体チップ・パッケージ。
  11. 請求項１記載の半導体チップ・パッケージにおいて、チップと基板との間に配置されたアンダーフィルをさらに含む、半導体チップ・パッケージ。
  12. 請求項１記載の半導体チップ・パッケージにおいて、スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有し、延長部分が部分的に押しつぶされたボール部分から延びている、半導体チップ・パッケージ。
  13. 半導体チップ・パッケージを形成する方法において、
    ワイヤ・ボンド機により集積回路チップの第１面上のチップ・コンタクト・パッドにワイヤをワイヤ・ボンディングする段階と、
    ワイヤの延長部分がチップ・コンタクト・パッドから延びてスタッドを形成するようにワイヤを切断する段階と、
    スタッドの延長部分の少なくとも一部を第１導電材に浸してチップと基板との間の電気的接続を形成する段階であって、第１導電材はウェル中に形成され、ウェルは基板内の第１層に形成され、ウェルは基板の第１面に開口し、ウェルは底部を有し、第１導電材は基板の第２層内に形成されたトレース線路に電気的に接続され、チップの第１面が基板の第１面と対向するよう、第１基板層は第２基板層の上にある、前記電気的接続を形成する段階と、
    を含む、方法。
  14. 請求項１３記載の方法において、ワイヤ・ボンドの前にワイヤはボール形状先端部を有し、ボール形状先端部はワイヤ・ボンディング時にチップ・コンタクト・パッドに対して部分的に押しつぶされたようになる、方法。
  15. 請求項１３記載の方法において、第１導電材は導電接着剤を含み、
    第１導電材によりウェルを少なくとも部分的に充填する段階と、
    浸した後に第１導電材を硬化する段階と、
    をさらに含む、方法。
  16. 請求項１３記載の方法において、第１導電材はハンダを含み、浸す前にハンダを少なくとも部分的に溶解する段階をさらに含む、方法。
  17. 半導体チップ・パッケージにおいて、
    集積回路チップと、
    チップの第１面上に形成されたチップ・コンタクト・パッドと、
    チップ・コンタクト・パッド上に形成されたスタッドであって、チップ・コンタクト・パッドから延びる延長部分を有する前記スタッドと、
    基板であって、
    基板の第１面上の絶縁材の第１層と、
    第１層内に形成され、基板の第１面に開口するウェルであって、底部を有するウェルと、
    ウェルを少なくとも部分的に内張りする導電ライナと、
    ウェルを少なくとも部分的に充填する第１導電材と、
    中に導電トレース線路が形成された第２層であって、第１導電材は導電ライナを介して少なくともトレース線路の１つと電気的に接続されている前記第２層と、
    を含む前記基板と、
    チップと基板との間で基板の第１層から延びる支持部材であって、スタッドは第１導電材に部分的に埋め込まれてチップと基板との間の電気的接続を形成し、チップの第１面は基板の第１面と対向していて、チップは少なくとも部分的に支持部材により支持される前記支持部材と、
    を含む、半導体チップ・パッケージ
  18. 請求項１７記載の半導体チップ・パッケージにおいて、スタッドはチップ・コンタクト・パッドに接着された部分的に押しつぶされたボール部分を有し、延長部分が部分的に押しつぶされたボール部分から延びている、半導体チップ・パッケージ。
  19. 請求項１７記載の半導体チップ・パッケージにおいて、第１導電材はハンダを含む、半導体チップ・パッケージ。
  20. 請求項１７記載の半導体チップ・パッケージにおいて、第１導電材は導電接着剤を含む、半導体チップ・パッケージ。
JP2006547343A 2003-12-30 2004-12-21 半導体チップ・パッケージ Pending JP2007517405A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/749,111 US20050151273A1 (en) 2003-12-30 2003-12-30 Semiconductor chip package
PCT/US2004/043223 WO2005065255A2 (en) 2003-12-30 2004-12-21 Semiconductor chip package

Publications (1)

Publication Number Publication Date
JP2007517405A true JP2007517405A (ja) 2007-06-28

Family

ID=34739080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547343A Pending JP2007517405A (ja) 2003-12-30 2004-12-21 半導体チップ・パッケージ

Country Status (7)

Country Link
US (1) US20050151273A1 (ja)
EP (1) EP1714319A2 (ja)
JP (1) JP2007517405A (ja)
KR (1) KR20060108742A (ja)
CN (1) CN1890807A (ja)
TW (1) TW200536131A (ja)
WO (1) WO2005065255A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504828B2 (en) 2018-03-12 2019-12-10 Chipbond Technology Corporation Semiconductor package and circuit substrate thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
US7928574B2 (en) * 2007-08-22 2011-04-19 Texas Instruments Incorporated Semiconductor package having buss-less substrate
FR2928032B1 (fr) * 2008-02-22 2011-06-17 Commissariat Energie Atomique Composant de connexion muni d'inserts avec cales compensatrices.
FR2936359B1 (fr) * 2008-09-25 2010-10-22 Commissariat Energie Atomique Connexion par emboitement de deux inserts soudes.
FR2977370B1 (fr) * 2011-06-30 2013-11-22 Commissariat Energie Atomique Composant de connexion muni d'inserts creux

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US5098305A (en) * 1987-05-21 1992-03-24 Cray Research, Inc. Memory metal electrical connector
US5349495A (en) * 1989-06-23 1994-09-20 Vlsi Technology, Inc. System for securing and electrically connecting a semiconductor chip to a substrate
US5130768A (en) * 1990-12-07 1992-07-14 Digital Equipment Corporation Compact, high-density packaging apparatus for high performance semiconductor devices
JPH08510358A (ja) * 1993-04-14 1996-10-29 アムコール・エレクトロニクス・インク 集積回路チップと基板との相互接続
US5650918A (en) * 1993-11-25 1997-07-22 Nec Corporation Semiconductor device capable of preventing occurrence of a shearing stress
GB9400384D0 (en) * 1994-01-11 1994-03-09 Inmos Ltd Circuit connection in an electrical assembly
JPH08279670A (ja) * 1995-04-07 1996-10-22 Hitachi Ltd 電子部品の表面実装構造
US6016254A (en) * 1996-07-15 2000-01-18 Pfaff; Wayne K. Mounting apparatus for grid array packages
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
JPH10242595A (ja) * 1997-02-26 1998-09-11 Brother Ind Ltd 回路基板
JP2991155B2 (ja) * 1997-05-09 1999-12-20 日本電気株式会社 電子部品およびその実装構造
US6054772A (en) * 1998-04-29 2000-04-25 National Semiconductor Corporation Chip sized package
US6203690B1 (en) * 1998-09-29 2001-03-20 International Business Machines Corporation Process of reworking pin grid array chip carriers
US6274937B1 (en) * 1999-02-01 2001-08-14 Micron Technology, Inc. Silicon multi-chip module packaging with integrated passive components and method of making
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
US6555757B2 (en) * 2000-04-10 2003-04-29 Ngk Spark Plug Co., Ltd. Pin solder jointed to a resin substrate, made having a predetermined hardness and dimensions
JP2002072235A (ja) * 2000-08-29 2002-03-12 Sharp Corp 液晶モジュールとプリント基板との接続構造および半導体装置並びに液晶モジュール
US6639321B1 (en) * 2000-10-06 2003-10-28 Lsi Logic Corporation Balanced coefficient of thermal expansion for flip chip ball grid array
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US7297572B2 (en) * 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US7095619B2 (en) * 2002-02-25 2006-08-22 Molex Incorporated Power delivery to base of processor
US6590772B1 (en) * 2002-04-17 2003-07-08 Ted Ju CPU and circuit board mounting arrangement
TW569416B (en) * 2002-12-19 2004-01-01 Via Tech Inc High density multi-chip module structure and manufacturing method thereof
US6963494B2 (en) * 2003-06-13 2005-11-08 Itt Manufacturing Enterprises, Inc. Blind hole termination of pin to pcb

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504828B2 (en) 2018-03-12 2019-12-10 Chipbond Technology Corporation Semiconductor package and circuit substrate thereof

Also Published As

Publication number Publication date
EP1714319A2 (en) 2006-10-25
KR20060108742A (ko) 2006-10-18
WO2005065255A2 (en) 2005-07-21
TW200536131A (en) 2005-11-01
US20050151273A1 (en) 2005-07-14
WO2005065255A3 (en) 2005-10-13
CN1890807A (zh) 2007-01-03

Similar Documents

Publication Publication Date Title
US7115444B2 (en) Semiconductor device with improved heat dissipation, and a method of making semiconductor device
JP6408986B2 (ja) Ｂｖａインタポーザ
US8552545B2 (en) Manufacturing method for semiconductor device, semiconductor device and semiconductor chip
US6618938B1 (en) Interposer for semiconductor package assembly
JP4988843B2 (ja) 半導体フリップチップパッケージ用の基板およびプロセス
EP2084739B1 (en) Flip chip semiconductor package with encapsulant retaining structure and strip
US6638638B2 (en) Hollow solder structure having improved reliability and method of manufacturing same
JP5085932B2 (ja) 実装体及びその製造方法
US20140042621A1 (en) Package on Package Devices and Methods of Forming Same
KR20090103886A (ko) 전기 상호접속 구조물 및 그 형성 방법
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
TW200908262A (en) Mounting substrate and manufacturing method thereof
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US7550852B2 (en) Composite metal column for mounting semiconductor device
JP6115060B2 (ja) 電子デバイスの製造方法
JP2007517405A (ja) 半導体チップ・パッケージ
JP2008210842A (ja) バンプ付電子部品の実装方法
US7494924B2 (en) Method for forming reinforced interconnects on a substrate
US20080188040A1 (en) Method of manufacturing semiconductor device
KR101440340B1 (ko) 반도체 패키지 제조용 서포팅 장치 및 이를 이용한 반도체 패키지 제조 방법
EP4090141A1 (en) Composite wiring substrate, semiconductor device, and method of manufacturing composite wiring substrate
JP2006121008A (ja) 半導体部品実装体及び半導体部品実装体の製造方法
JP3832385B2 (ja) 電子部品の実装構造
TW202410352A (zh) 半導體封裝體及其形成方法
KR20160026168A (ko) 플렉시블 솔더 범프와 이를 이용한 패지키 제조방법