JPWO2009139153A1 - 半導体部品の製造方法および半導体部品 - Google Patents

半導体部品の製造方法および半導体部品

Info

Publication number
JPWO2009139153A1
JPWO2009139153A1 JP2010511881A JP2010511881A JPWO2009139153A1 JP WO2009139153 A1 JPWO2009139153 A1 JP WO2009139153A1 JP 2010511881 A JP2010511881 A JP 2010511881A JP 2010511881 A JP2010511881 A JP 2010511881A JP WO2009139153 A1 JPWO2009139153 A1 JP WO2009139153A1
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor component
manufacturing
component according
flux activity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010511881A
Other languages
English (en)
Other versions
JP5682308B2 (ja
Inventor
広基 二階堂
広基 二階堂
光生 杉野
光生 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2010511881A priority Critical patent/JP5682308B2/ja
Publication of JPWO2009139153A1 publication Critical patent/JPWO2009139153A1/ja
Application granted granted Critical
Publication of JP5682308B2 publication Critical patent/JP5682308B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29388—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81208—Compression bonding applying unidirectional static pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明の半導体部品の製造方法は、機能面に突起電極が形成された半導体ウエハと、一方面の側に半田バンプを有し他方面の側に電極パッドを有する回路基板と、を用意する工程と、上記半導体ウエハと上記回路基板と間にフラックス活性を有する樹脂層を設けるとともに、上記フラックス活性を有する樹脂層を突き抜けて上記突起電極と上記半田バンプとが当接するように、上記半導体ウエハと上記回路基板とを接合して接合体を得る接合工程と、上記接合体の前記電極パッドに半田材を付与する工程と、上記接合体を切断して複数の半導体部品を得る工程と、を含むことを特徴とする。

Description

本発明は、半導体部品の製造方法および半導体部品に関する。
近年の電子機器の高機能化とモバイル用途への拡大に対応して半導体装置の高密度化、高集積化の要求が強まり、ＩＣパッケージの大容量高密度化が進んでいる。これらの半導体装置の製造方法としては、ケイ素、ガリウム、ヒ素などからなる半導体用ウエハに粘着シート（ダイシングシート）を貼着し、ダイシングにより個々の半導体素子に切断分離（個片化）した後、エキスパンディング、個片化した半導体素子のピックアップを行い、次いで、半導体素子を金属リードフレーム、テープ基板および有機硬質基板等にダイボンディングする半導体装置の組立工程へ移送される。
このような工程においては、半導体素子の基板等への搭載を個別に行わなければならなかった。さらに、フリップチップ実装等のエリア実装方式に対応するためには、個別に半田ボールを形成する必要があり、工程が煩雑になっていた。
 発明の概要
本発明の目的は、半導体部品の生産性を向上させることが可能な半導体部品の製造方法を提供することにある。
このような目的は、下記（１）〜（１７）に記載の本発明により達成される。
(１)機能面に突起電極が形成された半導体ウエハと、一方面の側に半田バンプを有し他方面の側に電極パッドを有する回路基板と、を用意する工程と、
前記半導体ウエハと前記回路基板と間にフラックス活性を有する樹脂層を設けるとともに、前記フラックス活性を有する樹脂層を突き抜けて前記突起電極と前記半田バンプとが当接するように、前記半導体ウエハと前記回路基板とを接合して接合体を得る接合工程と、
前記接合体の前記電極パッドに半田材を付与する工程と、
前記接合体を切断して複数の半導体部品を得る工程と、を含む、半導体部品の製造方法。
(２)前記回路基板には、前記半導体ウエハと前記回路基板とを接合した際に、前記フラックス活性を有する樹脂層が染み出す開口部が形成されている、(１)に記載の半導体部品の製造方法。
(３)前記フラックス活性を有する樹脂層は、フィルムであり、
前記接合工程おいて、前記フィルムを前記半導体ウエハの前記機能面に貼り付けた状態で、前記半導体ウエハと前記回路基板とを接合する、(１)または(２)に記載の半導体部品の製造方法。
(４)前記フラックス活性を有する樹脂層は、フィルムであり、
前記接合工程おいて、前記フィルムを前記回路基板の前記半田バンプを有する面に貼り付けた状態で、前記半導体ウエハと前記回路基板とを接合する、(１)または(２)に記載の半導体部品の製造方法。
(５)前記回路基板が、フレキシブル回路基板である、(１)または(２)に記載の半導体部品の製造方法。
(６)前記回路基板が、リジッド回路基板である、(１)または(２)に記載の半導体部品の製造方法。
(７)前記フレキシブル回路基板の基板平面方向の熱膨張係数が、１０［ｐｐｍ／Ｋ］以下である、(５)に記載の半導体部品の製造方法。
(８)前記フレキシブル回路基板の基板平面方向の熱膨張係数が、４［ｐｐｍ／Ｋ］以上である、(５)に記載の半導体部品の製造方法。
(９)前記リジッド回路基板の基板平面方向の熱膨張係数が、１５［ｐｐｍ／Ｋ］以下である、(６)に記載の半導体部品の製造方法。
(１０)前記リジッド回路基板の基板平面方向の熱膨張係数が、５［ｐｐｍ／Ｋ］以上である、(６)に記載の半導体部品の製造方法。
(１１)前記回路基板は、支持体に複数の回路基板が貼着されてなるものである、(１)または(２)に記載の半導体部品の製造方法。
(１２)前記フラックス活性を有する樹脂層は、架橋反応可能な樹脂と、フラックス活性を有する化合物とを含む樹脂組成物で構成されているものである、(１)または(２)に記載の半導体部品の製造方法。
(１３)前記フラックス活性を有する化合物は、前記架橋反応可能な樹脂の硬化剤として作用するものである、(１２)に記載の半導体部品の製造方法。
(１４)前記フラックス活性を有する化合物は、分子中にカルボキシル基またはフェノール性水酸基を、少なくとも１つ以上有する、(１２)に記載の半導体部品の製造方法。
(１５)前記フラックス活性を有する化合物は、下記式（１）で記載されるものである、(１２)に記載の半導体部品の製造方法。
Figure 2009139153
(１６)前記半田材が付与された前記電極パッドに、さらにフラックス活性を有する樹脂層を配置するものである、(１)または(２)に記載の半導体部品の製造方法。
(１７)(１)または(２)に記載の半導体部品の製造方法で得られた半導体部品。
本発明によれば、半導体部品の生産性を向上させることが可能な半導体部品の製造方法を提供することができる。
上述した目的、および、その他の目的、特徴および利点は、以下に述べる好適な実施の形態、および、それに付随する以下の図面によって、さらに明らかになる。
本発明で用いる半導体用ウエハの一例を模式的に示す断面図である。 本発明で用いる回路基板の一例を模式的に示す断面図である。 本発明で用いる回路基板の一例を模式的に示す断面図である。 本発明で用いる半導体用ウエハと回路基板とを接合して得た接合体の一例を模式的に示す断面図である。 本発明で用いる接合体に半田材を付与した一例を示す断面図である。 本発明で用いる回路基板の一例を模式的に示す断面図である。 本発明で用いる回路基板の一例を模式的に示す上面図である。
発明を実施するための形態
本発明の半導体部品の製造方法および半導体部品について説明する。
本発明の半導体部品の製造方法は、機能面に突起電極が形成された半導体ウエハと、一方面の側に半田バンプを有し他方面の側に電極パッドを有する回路基板と、を用意する工程と、上記半導体ウエハと上記回路基板と間にフラックス活性を有する樹脂層を設けるとともに、上記フラックス活性を有する樹脂層を突き抜けて上記突起電極と上記半田バンプとが当接するように、上記半導体ウエハと上記回路基板とを接合して接合体を得る接合工程と、上記接合体の前記電極パッドに半田材を付与する工程と、上記接合体を切断して複数の半導体部品を得る工程と、を含むことを特徴とする。
このように、半導体用ウエハレベルで回路基板と一括積層した後、ダイシング処理等することにより複数の半導体部品を効率良く生産することができるものである。
以下、本発明の半導体部品製造方法の好適な実施形態について、図面に基づいて詳細に説明する。
図１は、半導体ウエハの機能面に突起電極が形成されている状態を示す断面図である。
図１に示すように、半導体用ウエハ１の機能面１１側に、複数の突起電極１２が形成されている半導体用ウエハ１を用意する。
突起電極１２は、例えば金バンプ、バンプの表面にニッケル・金メッキし、更に半田メッキを施した銅バンプもしくは銅ポスト、半田バンプ等を挙げることができる。これらの中でも先端を鋭くすることができる金バンプが好ましい。これにより、接合性を向上することができる。
このような突起電極１２同士のピッチ（中心間距離）は、５０〜３００μｍ程度が現在多く扱われているが、これに限定されず、さらに狭いピッチでも対応することが可能である(以下、「〜」は、特に明示しない限り、上限値と下限値を含むことを表す)。
また、図２に示すように、一方面の側に半田バンプ２１を有し、他方の面側に電極パッド２２を有する回路基板２を用意する。
回路基板２としては、特に限定されず、リジッド回路基板、フレキシブル回路基板のいずれを用いることができるが、狭ピッチでのビア形成や経済的な観点でフレキシブル回路基板を用いることが好ましい。
回路基板２の一例としては、図２に示すように、支持基材２３のビア内に半田バンプ２１が形成されている。この支持基材２３上に配線パターン２４が形成されている。また、支持基材２３の一方面がソルダーレジスト２５で覆われている。
電極パッド２２は、マザーボードやモジュール基板等への入出力端子となるため、例えば電極パッド２２同士のピッチは、０．３〜０．８ｍｍが現在多く扱われているが、これに限定されず、さらに狭いピッチでも対応することが可能である。
尚、電極パッド２２は銅剥き出しよりも、ニッケル／金メッキを施した方が、金属拡散・金属化合物生成を抑えられる観点から望ましい。
ここで、回路基板２の一例として、開口部３０が形成されている回路基板２について図７を参照して説明する。
図７(ａ)は、半導体ウエハ１の機能面１１のレイアウトを示す。図７(ｂ)は、回路基板２の接合部２６(機能面)のレイアウトを示す。機能面１１のレイアウトと接合部２６のレイアウトとは、同じ配置パターンとする。配置パターンとしては、特に限定されないが、アレイ状とする。機能面１１には、複数の突起電極(図示せず)が形成されている。一方、接合部２６の一方面の側に複数の半田バンプ(図示せず)が形成され、他方の面側に複数の電極パッド(図示せず)が形成されている。
このとき、図７(ｃ)(ｄ)に示すように、回路基板２の接合部２６を囲むように開口部３０が形成されている。図７(ｃ)では、接合部２６の４辺に、それぞれ開口部３０が形成されている。つまり、接合部２６の上下左右の辺に対して略平行に４つの開口部３０が形成されている。また、図７(ｄ)では、接合部２６の上下の辺に対して略平行に２つの開口部３０が形成されている。この開口部３０は、回路基板２の表面から裏面を貫通する。
このように、回路基板２には、半導体用ウエハ１と回路基板２とを接合した際に、フラックス活性を有する樹脂層１３を染み出すことができる開口部３０が形成されているものであることが好ましい(図７(ｃ)(ｄ))。これにより、半導体用ウエハ１と回路基板２とを接合する熱圧着の際に、過剰なフラックス活性を有する樹脂層１３成分を開口部３０の位置に染み出すように誘導することができる。これにより、突起電極１２と、半田バンプ２１との位置ズレを防止でき、良好な接続性を一括で得ることができる（汚染等が抑制された半導体部品を得ることができる）。
また、各開口部３０は、ダイシングライン上に形成されている方が好ましい。つまり、接合部２６の上辺に対して略平行な複数の開口部３０は、接合部２６の上辺方向に対して、平行となるように形成されている。このため、ダイシングの際、開口部３０を削除することができる。すなわち、開口部３０から染み出たフラックス活性を有する樹脂層１３成分を、拭き取らずに、除去することができる。そのため、全体としての工程数を低減することができる。すなわち、半導体部品の生産性を向上させることができる。
また、接合部２６の一辺に対して複数の開口部３０が連続して形成されていてもよい。また、図７(ｃ)に示すように、１つの接合部２６に対して４つの開口部３０が形成されていることが好ましい。１つの接合部２６に対する開口部３０が多いほうが、フラックス活性を有する樹脂層１３成分を効率良く染み出させることができる。これにより、突起電極１２と、半田バンプ２１との位置ズレをより低減することができる。
尚、開口部３０の形状は、特に限定されるものではない。たとえば、図７(ｃ)(ｄ)に示すように、基板に対して垂線方向から見た開口部３０の形状は、長方形とすることができる。また、強度が一様に保てる円形の形状が望ましく、開口面積は樹脂が十分に流れ込める面積であればよい。
さらに、ダイシング方向の開口部３０の幅は、接合部２６の辺の長さと、同じでもよく、当該辺の長さより、小さくてもよい。また。ダイシング方向に対して直交方向の開口部３０の幅は、特に限定されないが、たとえば、ダイシング幅とほぼ同じとすることができる。これにより、ダイシングする際、フラックス活性を有する樹脂層１３成分を除去することができる。そのため、半導体部品の生産性を向上させることができる。
前記フレキシブル回路基板を用いる場合、基板平面方向での熱膨張係数は、特に限定されないが、１０［ｐｐｍ／Ｋ］以下であることが好ましく、特に４〜８［ｐｐｍ／Ｋ］が好ましい。熱膨張係数が前記範囲内であると、特に一括接続性に優れる。
前記リジッド回路基板を用いる場合、基板平面方向での熱膨張係数は、特に限定されないが、１５［ｐｐｍ／Ｋ］以下であることが好ましく、特に５〜１２［ｐｐｍ／Ｋ］が好ましい。熱膨張係数が前記範囲内であると、特に一括接続性に優れる。
また、図６に示すように、回路基板２は、支持体５に複数の（単独の）回路基板５１が貼着されたものであっても構わない。これにより、所定の位置に回路基板２と半導体ウエハ１とを接合することができ、後にダイシング処理等することにより複数の半導体部品を得ることができる。
次に、半導体用ウエハ１の複数の突起電極１２を覆うように、フラックス活性を有する樹脂層１３を塗布、ラミネート等する（図３）。これにより、突起電極１２と、半田バンプ２１とをフラックス処理無しに、半田接続することが可能となる。
なお、本実施形態では、フラックス活性を有する樹脂層１３を半導体用ウエハ１側に、フラックス活性を有する樹脂層１３のフィルムを配置したが、これに限定されず、回路基板２（回路基板２の半田バンプ２１側の面）にフラックス活性を有する樹脂層１３のフィルムを配置しても良い。すなわち、半導体用ウエハ１と回路基板２の間のいずれか一方の面に、フラックス活性を有する樹脂層１３のフィルムが貼り付けられた状態で配置されていればよい。
このようなフラックス活性を有する樹脂層１３を得るには、例えばペースト状の樹脂組成物を塗布、乾燥して得る方法、フィルム状の樹脂組成物をラミネートする方法等が挙げられる。
フラックス活性を有する樹脂層１３を構成する樹脂組成物は、例えば架橋反応可能な樹脂と、フラックス活性を有する化合物とを含んでいる。
前記架橋反応可能な樹脂としては、例えばエポキシ樹脂、オキセタン樹脂、フェノール樹脂、（メタ）アクリレート樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、マレイミド樹脂等のいわゆる熱硬化性樹脂に分類されるものに加え、カルボキシル基、エポキシ基等の官能基を有する熱可塑性樹脂等も本発明の架橋反応可能な樹脂として挙げることができる。これらの中でも、硬化性と保存性、硬化物の耐熱性、耐湿性、耐薬品性に優れるエポキシ樹脂が好適に用いられる。
前記エポキシ樹脂としては、室温で固形のエポキシ樹脂および室温で液状のエポキシ樹脂のいずれを用いても良い。また、室温で固形のエポキシ樹脂と、室温で液状のエポキシ樹脂とを併用しても良い。これにより、樹脂層１３の溶融挙動の設計自由度を、さらに高めることができる。
前記室温で固形のエポキシ樹脂としては、特に限定されるものではなく、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂等のビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂等のノボラック型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、３官能エポキシ樹脂、４官能エポキシ樹脂等の多官能エポキシ樹脂等が挙げられる。さらに具体的には、前記室温で固形のエポキシ樹脂は、室温で固形の３官能エポキシ樹脂とクレゾールノボラック型エポキシ樹脂とを含むことが好ましい。これにより、得られた半導体部品の耐湿信頼性を向上することができる。
前記室温で液状のエポキシ樹脂としては、特に限定されるものではなく、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＡ核水添型エポキシ樹脂、４−ｔ−ブチルカテコール型エポキシ樹脂、ナフタレン型エポキシ樹脂等が挙げられる。
前記架橋反応可能な樹脂の含有量は、前記樹脂組成物全体の２５重量％以上、７５重量％以下であることが好ましく、特に４５重量％以上、７０重量％以下であることが好ましい。含有量が前記範囲内であると、良好な硬化性が得られると共に、良好な溶融挙動の設計が可能となる。
前記フラックス活性を有する化合物は、加熱等によって金属酸化膜を取り除く効果を有しているものであれば特に限定されない。例えば活性ロジン、カルボキル基を有する有機化合物等の有機酸、アミン、フェノール、アルコール、アジン等の自らフラックス活性を持っていたり、フラックス活性を助長したりする作用を有する化合物でも良い。
このフラックス活性を有する化合物として、より具体的には分子中にカルボキシル基および／またはフェノール性水酸基を少なくとも１つ以上有する化合物が挙げられ、これは液状であっても固体であっても構わない。たとえば、フラックス活性を有する化合物としては、たとえば、２価のカルボン酸が挙げられる。
前記カルボキシル基を含有する化合物としては、例えば脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸等が挙げられる。フェノール性水酸基を有するフラックス化合物としては、例えばフェノール類が挙げられる。
前記脂肪族酸無水物としては、例えば無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物等が挙げられる。
前記脂環式酸無水物としては、例えばメチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物等が挙げられる。
前記芳香族酸無水物としては、例えば無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテート等が挙げられる。
前記脂肪族カルボン酸としては、例えば下記式（１）で示される化合物等が挙げられる。
Figure 2009139153
前記式（１）で示される化合物は、フラックス活性、接着時のアウトガスおよび接着剤層２の硬化後の弾性率やガラス転移温度のバランスから、前記式（１）中のｎが、３以上、１０以下であることが好ましく、特に４以上、８以下であることが好ましい。ｎを前記下限値以上とすることにより、硬化後の弾性率の増加を抑制し、被接着物との接着性を向上させることができる。また、ｎを前記上限値以下とすることにより、樹脂層１３の弾性率の低下を抑制し、半導体部品の接続信頼性をさらに向上させることができる。
前記式（１）で示される化合物として、例えばｎ＝３のグルタル酸（ＨＯＯＣ−（ＣＨ２）３−ＣＯＯＨ）、ｎ＝４のアジピン酸（ＨＯＯＣ−（ＣＨ２）４−ＣＯＯＨ）、ｎ＝５のピメリン酸（ＨＯＯＣ−（ＣＨ２）５−ＣＯＯＨ）、ｎ＝８のセバシン酸（ＨＯＯＣ−（ＣＨ２）８−ＣＯＯＨ）およびｎ＝１０のＨＯＯＣ−（ＣＨ２）１０−ＣＯＯＨ−等が挙げられる。
他の脂肪族カルボン酸としては、蟻酸、酢酸、プロピオン酸、酪酸、吉草酸、ピバル酸カプロン酸、カプリル酸、ラウリン酸、ミリスチン酸、パルミチン酸、ステアリン酸、アクリル酸、メタクリル酸、クロトン酸、オレイン酸、フマル酸、マレイン酸、シュウ酸、マロン酸、琥珀酸等が挙げられる。
前記芳香族カルボン酸としては、例えば安息香酸、フタル酸、イソフタル酸、テレフタル酸、ヘミメリット酸、トリメリット酸、トリメシン酸、メロファン酸、プレートニ酸、ピロメリット酸、メリット酸、トリイル酸、キシリル酸、ヘメリト酸、メシチレン酸、プレーニチル酸、トルイル酸、ケイ皮酸、サリチル酸、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，５−ジヒドロキシ安息香酸、浸食子酸（３，４，５−トリヒドロキシ安息香酸）、１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；ジフェノール酸等が挙げられる。
前記フェノール性水酸基を有する化合物としては、例えばフェノール、ｏ−クレゾール、２，６−キシレノール、ｐ−クレゾール、ｍ−クレゾール、ｏ−エチルフェノール、２，４−キシレノール、２，５キシレノール、ｍ−エチルフェノール、２，３−キシレノール、メジトール、３，５−キシレノール、ｐ−ターシャリブチルフェノール、カテコール、ｐ−ターシャリアミルフェノール、レゾルシノール、ｐ−オクチルフェノール、ｐ−フェニルフェノール、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＡＦ、ビフェノール、ジアリルビスフェノールＦ、ジアリルビスフェノールＡ、トリスフェノール、テトラキスフェノール等のフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、ｏ−クレゾールノボラック樹脂、ビスフェノールＦノボラック樹脂、ビスフェノールＡノボラック樹脂等が挙げられる。
また、このようなフラックス活性を有する化合物は、エポキシ樹脂のような架橋反応可能な樹脂との反応で３次元的に取り込まれるようなフラックス活性を有する硬化剤であることが好ましい。これにより、フラックス活性後の洗浄工程を省略することに加えて、信頼性をより向上できる。
このフラックス活性を有する硬化剤としては、例えば１分子中にエポキシ樹脂等の架橋反応可能な樹脂に付加することができる少なくとも２個のフェノール性水酸基と、金属酸化膜に対してフラックス作用を示す、芳香族に直接結合したカルボキシル基を一分子中に少なくとも１個有する化合物が挙げられる。具体的には、２，３−ジヒドロキシ安息香酸、２，４−ジヒドロキシ安息香酸、ゲンチジン酸（２，５−ジヒドロキシ安息香酸）、２，６−ジヒドロキシ安息香酸、３，４−ジヒドロキシ安息香酸、没食子酸（３，４，５−トリヒドロキシ安息香酸）等の安息香酸誘導体；１，４−ジヒドロキシ−２−ナフトエ酸、３，５−ジヒドロキシ−２−ナフトエ酸、３，７−ジヒドロキシ−２−ナフトエ酸等のナフトエ酸誘導体；フェノールフタリン；およびジフェノール酸等が挙げられる。
これらのフラックス活性を有する化合物は、単独で用いても、２種以上を組み合わせて用いてもよい。
前記フラックス活性を有する化合物の含有量は、特に限定されないが、前記樹脂組成物全体の１重量％以上、３０重量％以下であることが好ましく、特に５重量％以上、２５重量％以下であることが好ましい。含有量が前記下限値未満であるとフラックス活性の効果が不十分となる場合があり、前記上限値を超えると架橋反応可能な樹脂と未反応のフラックス活性を有する化合物が残留する場合があり、マイグレーションの原因となる場合がある。また、含有量が前記範囲内であると、銅箔表面の酸化膜を還元し強度の大きい良好な接合が得られる。
前記樹脂組成物は、特に限定されないが、硬化剤を含んでも良い。
前記硬化剤としては、例えばフェノール類、アミン類、チオール類が挙げられる。架橋反応可能な樹脂としてエポキシ樹脂が用いられる場合、このエポキシ樹脂との良好な反応性、硬化時の低寸法変化および硬化後の適切な物性（例えば、耐熱性、耐湿性等）が得られるという点で、フェノール類が好適に用いられる。
前記フェノール類としては、特に限定されるものではないが、接着剤層２の硬化後の物性を考えた場合、２官能以上が好ましい。たとえば、ビスフェノールＡ、テトラメチルビスフェノールＡ、ジアリルビスフェノールＡ、ビフェノール、ビスフェノールＦ、ジアリルビスフェノールＦ、トリスフェノール、テトラキスフェノール、フェノールノボラック類、クレゾールノボラック類等が挙げられるが、溶融粘度、エポキシ樹脂との反応性および硬化後の物性を考えた場合、フェノールノボラック類およびクレゾールノボラック類を好適に用いることができる。
前記硬化剤としてフェノールノボラック類が用いられる場合、その含有量は、特に限定されないが、前記架橋反応可能な樹脂を確実に硬化させる観点では、前記樹脂組成物全体の５重量％以上が好ましく、特に１０重量％以上が好ましい。また、エポキシ樹脂と未反応のフェノールノボラック類が残留していると、マイグレーションの原因となる。したがって、残渣として残らないようにするためには、前記含有量は前記樹脂組成物全体の３０重量％以下が好ましく、特に２５重量％以下が好ましい。
架橋反応可能な樹脂がエポキシ樹脂である場合、フェノールノボラック樹脂の含有量は、エポキシ樹脂に対する当量比で規定してもよい。具体的には、エポキシ樹脂に対するフェノールノボラック類の当量比は、０．５以上、１．２以下が好ましく、特に０．６以上、１．１以下が好ましく、最も０．７以上０．９８以下が好ましい。前記エポキシ樹脂に対するフェノールノボラック樹脂の当量比を前記下限値以上とすることで、硬化後の耐熱性、耐湿性を確保することができ、この当量比を上限値以下とすることで、硬化後のエポキシ樹脂と未反応の残留フェノールノボラック樹脂の量を低減することができ、耐マイグレーション性が良好となる。
他の硬化剤としては、例えばイミダゾール化合物、リン化合物等を挙げることができる。
前記イミダゾール化合物としては、例えばイミダゾール、２−メチルイミダゾール、２−ウンデシルイミダゾール、２−ヘプタデシルイミダゾール、１，２−ジメチルイミダゾール、２−エチルー４−メチルイミダゾール、２−フェニルイミダゾール、２−フェニルー−フェニル−４−メチルイミダゾール、１−ベンジル−２−フェニルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−メチルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾール、１−シアノエチル−２−フェニルイミダゾール、１−シアノエチル−２−ウンデシルイミダゾリウムトリメリテイト、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト、２，４−ジアミノ−６−［２´−メチルイミダゾリル（１´）］−エチル−ｓトリアジン、２，４−ジアミノ−６−［２´−ウンデシルイミダゾリル（１´）］−エチル−ｓトリアジン、２，４−ジアミノ−６−［２´−エチル−４−メチルイミダゾリル（１´）］−エチル−ｓトリアジン、２，４−ジアミノ−６−［２´−メチルイミダゾリル（１´）］−エチル−ｓトリアジンイソシアヌル酸付加物、２−フェニルイミダゾールイソシアヌル酸付加物、２−メチルイミダゾールイソシアヌル酸付加物、２−フェニルー−フェニル−４，５−ジヒドロキシジメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール等が挙げられる。
このようなイミダゾール化合物の中でも、融点が１５０℃以上のイミダゾール化合物を使用することが好ましい。これにより、樹脂層１３の硬化と、フラックス機能との両立を図ることが容易となる。すなわち、イミダゾール化合物の融点が低すぎると、半田バンプ２１の酸化膜が除去され、半田バンプ２１と突起電極１２が金属接合する前に樹脂層１３が硬化してしまい、接続が不安定になったり、樹脂層１３の保存性が低下したりする場合を抑制することができる。
融点が１５０℃以上のイミダゾール化合物としては、例えば２−フェニルヒドロキシイミダゾール、２−フェニル−４−メチルヒドロキシイミダゾール、２−フェニル−４−メチルイミダゾール等が挙げられる。なお、イミダゾール化合物の融点の上限に特に制限はなく、例えば樹脂層１３の接着温度に応じて適宜設定することができる。
前記硬化剤としてイミダゾール化合物が使用される場合、その含有量は、特に限定されないが、前記樹脂組成物全体の０．００５重量％以上、１０重量％以下が好ましく、特に０．０１重量％以上、５重量％以下が好ましい。イミダゾール化合物の含有量を前記下限値以上とすることにより、架橋反応可能な樹脂の硬化触媒としての機能をさらに効果的に発揮させて、樹脂層１３の硬化性を向上させることができる。また、イミダゾール化合物の配合比を前記上限値以下とすることにより、半田が溶融する温度において樹脂の溶融粘度が高すぎず、良好な半田接合構造が得られる。また、樹脂層１３の保存性をさらに向上させることができる。
前記リン化合物としては、例えばトリフェニルホスフィン；テトラ置換ホスホニウムと多官能フェノール化合物との分子性化合物；テトラ置換ホスホニウムとプロトン供与体とトリアルコキシシラン化合物との分子性化合物等が挙げられる。これらの中でも、樹脂層１３の速硬化性、半導体素子のアルミパッドへの腐食性、さらには樹脂層１３の保存性により優れる、テトラ置換ホスホニウムと多官能フェノール化合物との分子性化合物、およびテトラ置換ホスホニウムとプロトン供与体とトリアルコキシシラン化合物との分子性化合物が特に好ましい。
前記樹脂組成物は、特に限定されないが、前記架橋反応可能な樹脂と異なるフィルム形成性樹脂を含んでも良い。
前記フィルム形成性樹脂としては、例えばフェノキシ樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリイミド樹脂、シロキサン変性ポリイミド樹脂、ポリブタジエン、ポリプロピレン、スチレン−ブタジエン−スチレン共重合体、スチレン−エチレン−ブチレン−スチレン共重合体、ポリアセタール樹脂、ポリビニルブチラール樹脂、ポリビニルアセタール樹脂、ブチルゴム、クロロプレンゴム、ポリアミド樹脂、アクリロニトリル−ブタジエン共重合体、アクリロニトリル−ブタジエン−アクリル酸共重合体、アクリロニトリル−ブタジエン−スチレン共重合体、ポリ酢酸ビニル、ナイロン、アクリルゴム等を用いることができる。これらは、単独で用いても、２種以上を組み合わせて用いてもよい。
フィルム形成性樹脂として、フェノキシ樹脂が用いられる場合、その数平均分子量が５０００〜１５０００であるフェノキシ樹脂が好ましい。このようなフェノキシ樹脂を用いることにより、硬化前の樹脂層１３の流動性を抑制し、層間厚みを均一にすることができる。フェノキシ樹脂の骨格は、ビスフェノールＡタイプ、ビスフェノールＦタイプ、ビフェニル骨格タイプなどが挙げられるが、これらに限定されない。好ましくは、飽和吸水率が１％以下であるフェノキシ樹脂が、接合時やはんだ実装時の高温下においても発泡や剥離などの発生を抑えることができるため、好ましい。
また、上記フィルム形成性樹脂として、接着性や他の樹脂との相溶性を向上させる目的で、ニトリル基、エポキシ基、水酸基、カルボキシル基を有する樹脂を用いてもよく、このような樹脂として、たとえばアクリルゴムを用いることができる。
フィルム形成性樹脂として、アクリルゴムが用いられる場合、フィルム状の樹脂層１３を作製する際の成膜安定性を向上させることができる。また、樹脂層１３の弾性率を低下させ、被接着物と樹脂層１３間の残留応力を低減することができるため、被接着物に対する密着性を向上させることができる。
アクリルゴムは、エポキシ基、水酸基、カルボキシル基、またはニトリル基等を有するモノマー単位を含む（メタ）アクリル酸エステル共重合体であることが好ましい。これにより、半導体素子の裏面、および半導体素子上のコート材等の被着体への密着性をより向上することができる。このような（メタ）アクリル酸エステル共重合体に用いるモノマーとしては、例えば、グリシジル基を有するグリシジル（メタ）クリレート、水酸基を有する（メタ）クリレート、カルボキシル基を有する（メタ）クリレート、ニトリル基を有する（メタ）アクリロニトリル等が挙げられる。
これらの中でも、特に、グリシジル基またはカルボキシル基を有するモノマー単位を含む（メタ）アクリル酸エステル共重合体を用いることが好ましい。これにより、接着フィルムの硬化がさらに促進され、さらに、被着体に対する接着性を向上することができる。
カルボキシル基を有するモノマー単位を含む（メタ）アクリル酸エステル共重合体を用いる場合、カルボキシル基を有するモノマー単位の、共重合体中の含有量は、より被着体に対する接着性を向上させる観点では、たとえば（メタ）アクリル酸エステル共重合体全体の０．５重量％以上、好ましくは１重量％以上である。また、カルボキシル基を有するモノマー単位の含有量は、樹脂層１３の保存性をより一層向上させる観点では、たとえば（メタ）アクリル酸エステル共重合体全体の１０重量％以下、好ましくは５重量％以下である。
（メタ）アクリル酸エステル共重合体の重量平均分子量は、例えば１，０００以上、１００万以下であり、３，０００以上、９０万以下とすることが好ましい。上記範囲とすることにより、樹脂層１３の成膜性をさらに向上させることができるとともに接着時の流動性を確保することが可能となる。
（メタ）アクリル酸エステル共重合体の重量平均分子量は、例えば、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定することができ、測定条件例としては、例えば、東ソー（株）製、高速ＧＰＣ ＳＣ−８０２０装置で、カラムはＴＳＫ−ＧＥＬ ＧＭＨＸＬ−Ｌ、温度４０℃、溶媒テトラヒドロフランを用いることができる。
（メタ）アクリル酸エステル共重合体のガラス転移温度は、接着フィルムの粘着が強くなりすぎることを抑制して作業性をさらに向上させる観点では、たとえば０℃以上、好ましくは５℃以上である。また、（メタ）アクリル酸エステル共重合体のガラス転移温度は、低温での接着性をさらに向上させる観点では、たとえば３０℃以下、好ましくは２０℃以下である。
（メタ）アクリル酸エステル共重合体のガラス転移温度は、例えば、熱機械特性分析装置（セイコーインスツル（株）製、ＴＭＡ／ＳＳ６１００）を用いて、一定荷重（１０ｍＮ）で−６５℃から昇温速度５℃／分で温度を上昇させながら引っ張った際の変極点より測定することができる。
フィルム形成性樹脂の含有量は、特に限定されないが、前記樹脂組成物全体の５重量％以上、５０重量％以下とすることが好ましい。フィルム形成性樹脂が上記範囲内で配合される場合、成膜性の低下が抑制されるとともに、樹脂層１３が硬化した後の弾性率の増加が抑制されるため、被接着物との密着性をさらに向上させることができる。また、上記範囲内とすることにより、樹脂層１３の溶融粘度の増加が抑制される。
また、耐熱性や、寸法安定性、耐湿性等の特性が特に要求される場合には、さらに無機充填剤を含有することが好ましい。このような無機充填剤としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラス等のケイ酸塩、酸化チタン、アルミナ、溶融シリカ（溶融球状シリカ、溶融破砕シリカ）、結晶シリカ等の粉末等の酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイト等の炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウム等の水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素等の窒化物等を挙げることができる。これらの無機充填剤は単独でも混合して使用しても良い。これらの中でも溶融シリカ、結晶シリカ等のシリカ粉末が好ましく、特に球状溶融シリカが好ましい。
無機充填剤を樹脂組成物に含めることにより、樹脂組成物を硬化させた後の耐熱性、耐湿性、強度等を向上させることができ、また樹脂層１３の剥離性を向上させることができる。なお、無機充填剤の形状は、特に限定されないが、真球状であることが好ましく、これにより、特に異方性のない樹脂層１３として好適な樹脂組成物を提供することができる。
また、無機充填剤の平均粒径は、特に限定されないが、０．５μｍ以下が好ましく、特に０．０１〜０．４５μｍが好ましく、最も０．０１〜０．３μｍが好ましい。この平均粒子径が小さくなりすぎると無機充填剤が凝集しやすくなった結果、強度が低下する場合があり、一方で大きくなりすぎると樹脂層１３の透明度が低下し、半導体素子表面の位置合わせマークの認識が難しくなり、半導体素子と基板の位置合わせが困難となる場合がある。
ここで、無機充填剤の含有量は、特に限定されないが、前記樹脂組成物全体の１０〜６０重量％が好ましく、とくに２０〜５０重量％が好ましい。無機充填剤の含有量が小さくなりすぎると耐熱性、耐湿性、強度等を向上させる効果が低下する場合があり、一方で大きくなりすぎると透明性が低下したり、樹脂層１３のタック性が低下したりする場合がある。
また、前記樹脂組成物は、シランカップリング剤をさらに含んでもよい。シランカップリング剤を含む構成とすることにより、樹脂層１３の被接着物への密着性をさらに高めることができる。シランカップリング剤としては、エポキシシランカップリング剤、芳香族含有アミノシランカップリング剤等が挙げられる。これらは単独で用いても、２種以上を組み合わせて用いてもよい。シランカップリング剤の含有量は、特に限定されないが、前記樹脂組成物全体の０．０１〜５重量％とすることが好ましい。
前記樹脂組成物は、上記以外の成分を含んでいてもよい。例えば、樹脂の相溶性、安定性、作業性等の各種特性向上のため、各種添加剤を適宜添加してもよい。
このフラックス活性を有する樹脂層１３が設けられた半導体用ウエハ１と、回路基板２とを、突起電極１２と、半田バンプ２１とが当接するようにフラックス活性を有する樹脂層１３を介して接合して接合体３を得る（図４）。このとき、半導体ウエハ１と回路基板２と間に設けられたフラックス活性を有する樹脂層１３を、突起電極１２が突き抜けて半田バンプ２１と当接する。このように、突起電極１２と半田バンプ２１とがフラックス活性を有する樹脂層１３に覆われた状態で、突起電極１２が半田バンプ２１に当接する。
接合する条件としては、特に限定されないが、２５〜１７５℃、１ユニット当たり０．５〜５ｋｇｆで突起電極１２と半田バンプ２１の位置を合わせて仮圧着（接続）をした後、半田部の接合（本接続）を得るために２００〜３００℃×１〜６０秒間、１ユニット当たり０．１〜１５ｋｇｆが好ましい。特に２００〜２３０℃×５〜１８０秒間が好ましい。接合温度は半田バンプの半田種の融点に依存し、荷重は接合する端子数に依存する。
ここで、フラックス活性を有する樹脂層１３を介して、突起電極１２と半田バンプ２１とを接合するので、半田バンプ２１の表面が酸化されるのを抑制しながら（表面酸化膜を除去しながら）半田を接続することができるようになる。
この接合体３を、さらに加熱することによりフラックス活性を有する樹脂層１３を構成する樹脂を硬化させることが好ましい。
この際の加熱条件は、特に限定されないが、１２０〜２００℃×３０〜１８０分間が好ましく、これにより、フラックス活性を有する樹脂層１３が硬化することにより、突起電極１２と半田バンプ２１の間を封止し、接続信頼性を向上することができる。
なお、本実施形態では、接合体１３を得た後、フラックス活性を有する樹脂層１３を硬化させたが、これに限定されず、フラックス活性を有する樹脂層１３を硬化させた後に接合体１３を得る方法でも良い。
次に、接合体３の電極パッド２２に半田材を付与する。
半田材としては、例えば図５に示すような半田ボール４が好ましい。これにより、他の基板等への２次実装が容易となる。
半田ボール４を付与する方法としては、例えばメッキ法、ペースト印刷法、ボール搭載法が挙げられる。
次に、半田ボール４を有する接合体３をダイシングして、複数の半導体部品３１を得る。接合体３をダイシングする際には、接合体３の半田ボール４が付与されているのと反対側の面にダイシングシートを付与してダイシングを行う。
なお、ダイシングする前に、接合体３の半田ボール４が付与されている側の面にフラックス活性を有する樹脂層を配置しておくことが好ましい。これにより、２次実装での半田接続が容易となると共に、フラックス処理を省略することができ、生産性や温度サイクル性、落下試験等の２次実装後の信頼性を向上することができる。
ここで、使用するダイシングシートとしては、市販されているものをそのまま用いることができる。
上述のような工程を経ることにより、半導体ウエハレベルで回路基板との接合をすることが可能となり、それをダイシングすることで生産性に優れる半導体部品の製造方法を提供することができる。つまり、この製造方法によれば、全体の工程数を低減することができる。
以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
（実施例１）
１．突起電極を有する半導体用ウエハの製造
金線ボードボンディング法により、半導体用ウエハ（６ｉｎｃｈ径、２５０μｍ厚さ）上の７０μｍピッチのＡＬパッドに、バンプボンダーで金スタッドバンプを形成した。金スタッドバンプの形状は、バンプ径３０〜３５μｍ、バンプ台座が１５〜２０μｍ、バンプ高さ４０〜４５μｍであり、先端はレベリング等の処理を実施しないで鋭角な状態を残した。
２．半田バンプを有するフレキシブル回路基板の製造
銅箔の厚さが１２μｍ、支持基材としてポリイミド（宇部日東社製 ＢＥ２５０８ＤＦＦ、線膨張係数１１ｐｐｍ／Ｋ、厚さ２５μｍ）で構成される銅張板に、レーザー加工により３０μｍ径のビアを形成し、デスミア処理後、半田（Ｓｎ−Ａｇ）メッキを施し、ビア内に半田バンプを形成した。
バンプ面を保護した後、銅側にレジストを貼り付け、露光、現像、エッチング、レジスト剥離することで配線パターンを形成した。その後、ソルダーレジストを印刷・塗布し、プレキュア、露光、現像、ポストキュアすることで、外部接続端子であるランドのみが露出した構造になり、ランド部にニッケル／金のメッキを施すことで半田バンプを有するフレキシブル回路基板を作製した。最後に開口部含む外形加工を金型にて実施した。
３．フラックス活性を有する樹脂層の調製
架橋反応可能な樹脂としてエポキシ樹脂（ＮＣ６０００、エポキシ当量２００ｇ／ｅｑ、日本化薬社製）４７．０重量％、フィルム形成性樹脂としてアクリル酸エステル共重合体（アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−アクリル酸−アクリル酸ヒドロキシエチル共重合体、ナガセケムテックス社製、ＳＧ−７０８−６、重量平均分子量：５００，０００）１４．６重量％とアクリル樹脂（アクリル酸−スチレン共重合体、重量平均分子量：５，５００、ＵＣ−３９００、東亜合成社製）１４．６重量％、硬化剤として固形フェノール樹脂（ＰＲ−５３６４７、水酸基当量１０４ｇ／ＯＨ基、住友ベークライト社製）１０．３重量％、硬化促進剤としてイミダゾール化合物（２Ｐ４ＭＨＺ、四国化成工業社製）０．１重量％、フラックス化合物としてフェノールフタリン１２．９重量％、カップリング剤としてプロピルトリメトキシシラン（ＫＢＭ３０３、信越化学工業社製）０．４量％、レベリング剤としてアクリルポリマー（ＢＹＫ−３６１Ｎ、ビックケミージャパン社製）０．１重量％をメチルエチルケトンに溶解して樹脂固形分４０％の樹脂ワニスを得た。
得られたワニスをポリエステルシート状に塗布し、上記溶剤が揮発する温度に適宜設定し、ワニスを乾燥させることにより、フラックス活性を有する樹脂層のシートを得た。
４．接合体の製造
上述の半導体用ウエハの機能面側に、真空フィルムラミネータ（「ＭＶＬＰ−５００／６００−２Ａ」、名機製作所製）でフラックス活性を有する樹脂層のシートを貼り付けた。真空フィルムラミネータによりフラックス活性を有する樹脂層のシートを貼り付ける際の処理条件は、１２０℃、０．８ＭＰａ、３０秒間とした。半導体用ウエハ上に貼り付けたフラックス活性を有する樹脂層のシートの厚さは３０μｍであった。
次に、突起電極を有する半導体用ウエハと、半田バンプを有するフレキシブル回路基板の接合については、半田バンプと金スタッドバンプの上下位置を合わせ、プレス装置（ＶＨ１−１７５８）で、仮熱圧着した。仮熱圧着条件は１５０℃、１．０ＭＰａとした。更に圧力を徐々に開放しながら（０．１ＭＰａ以下）、２５０℃まで加熱することにより、ウエハ上の金スタッドバンプと溶融したフレキシブル回路基板の半田バンプが金属形成した。更に１８０℃、１２０分間追加熱することにより、電気的にも接続された接合体（フレキシブル回路基板付きウエハ）が得られた。
５．半導体部品の製造
得られた半導体用ウエハに半田ボールを搭載し、市販ダイシングシートのカバーフィルムを剥離して、接着フィルム面を６インチ、２５０μｍウエハ厚の裏面に貼り付け、接合体を、ダイシングソー（ＤＩＳＣＯ製）を用いて、スピンドル回転数３０，０００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃでチップサイズにダイシング（切断）して、複数の半導体部品を得た。
（実施例２）
回路基板として、以下のものを用いた以外は、実施例と同様にした。
半田バンプを有するフレキシブル回路基板の支持基材として線膨張係数２．５ｐｐｍ／Ｋのポリイミド（東洋紡製）を適用したものを用いた。
（実施例３）
回路基板として、図６に示すような支持体５に複数の回路基板５１が貼着されてなるものを用いた以外は、実施例１と同様にした。なお、この場合は開口部を有していないものを用いた。
（実施例４）
回路基板として、以下のものを用いた以外は、実施例１と同様にした。
回路基板として銅箔の厚さ１２μｍ、３０μｍ厚さガラスクロス入銅張積層板（住友ベークライト社製 ＥＬＣ−４７８５ＧＳ、線膨張係数９ｐｐｍ／Ｋ）を適用した。
（実施例５）
フラックス活性を有する樹脂層として、以下のものを用いた以外は、実施例１と同様にした。
架橋反応可能な樹脂としてエポキシ樹脂（ＮＣ６０００（エポキシ当量２００ｇ／ｅｑ、日本化薬社製）４７．４重量％、フィルム形成性樹脂としてアクリル酸エステル共重合体（アクリル酸ブチル−アクリル酸エチル−アクリロニトリル−アクリル酸−アクリル酸ヒドロキシエチル共重合体、ナガセケムテックス社製、ＳＧ−７０８−６、重量平均分子量：５００，０００）１４．６重量％とアクリル樹脂（アクリル酸−スチレン共重合体、重量平均分子量：５，５００、ＵＣ−３９００、東亜合成社製）１４．６重量％、硬化剤として固形フェノール樹脂（ＰＲ−５３６４７、水酸基当量１０４ｇ／ＯＨ基、住友ベークライト社製）１６．４重量％、硬化促進剤としてイミダゾール化合物（２Ｐ４ＭＨＺ、四国化成工業社製）０．１重量％、フラックス化合物としてセバシン酸６．４重量％、カップリング剤としてプロピルトリメトキシシラン（ＫＢＭ３０３、信越化学工業社製）０．４量％レベリング剤としてアクリルポリマー（ＢＹＫ−３６１Ｎ、ビックケミージャパン社製）０．１重量％をメチルエチルケトンに溶解して樹脂固形分４０％の樹脂ワニスを得た。得られたワニスをポリエステルシート状に塗布し、上記溶剤が揮発する温度に適宜設定し、ワニスを乾燥させることにより、フラックス活性を有する樹脂層のシートを得た。
（比較例１）
比較例としてフリップチップＣＳＰ（チップサイズパッケージ）を作製した。
半導体用ウエハ（サイズ：６インチ、厚さ３５０μｍ）上に感光性ポリイミド（住友ベークライト社製 ＣＲＣ−８３００）をスピンコータにより、塗布し、ＡＬパッドを露光・現像・硬化することでＡＬパッドが開口させ、開口部にニッケルの無電解メッキ、ついで金の無電解メッキを施し、半田ボールを搭載し、チップサイズにダイシングした。
次に、半田ボールが搭載されたのと同じ位置に端子を有するリジッド基板（アーム電子社製）にフリップチップボンダーを用いて、前述した半田ボールが搭載されたチップと基板の端子を接合した。尚、リジット基板表側の端子にはプレソルダーを印刷により形成し、接合前に上下半田の半田酸化膜をフラックスにより除去した。
接合後、フラックスを洗浄し、接合部のギャップへキャピラリーアンダーフィル（住友ベークライト社製、ＣＲＰ−４１５２Ｄ）を流し込み、硬化した。リジット基板裏側には実装基板へ実装するためのエリア端子が形成されており、表側端子と裏側の端子は銅の回路で接続されている。エリア端子に半田ボールを搭載することでフリップチップタイプのＣＳＰを得た。
（比較例２）
比較例として再配線タイプのウエハレベルＣＳＰを作製した。
半導体用ウエハ（サイズ：６インチ、厚さ４５０μｍ）上に感光性ポリイミド（住友ベークライト社製 ＣＲＣ−８３００）をスピンコータにより、塗布し、ＡＬパッドを露光・現像・硬化することでＡＬパッドが開口させ、チタンスパッタリングにより厚さが５００オングストロームのチタン膜を形成し、更に銅スパッタリングにより、３，０００オングストロームの銅膜を重ねた後、レジストを塗布し、チップの端子から、実装基板の外部接続エリア端子に引き回すための回路パターンを露光、現像処理した後、回路パターン部分のみ銅メッキを施した。その後、レジストを剥離し、銅膜及びチタン膜をエッチング処理することでウエハ上に銅の回路パターンを形成した。更に絶縁層として、感光性ポリイミド（住友ベークライト社製 ＣＲＣ−３９００）をその上再度塗布し、ランドパターンを露光・現像・硬化することで外部端子を形成し、ランド部分をニッケルメッキ、次いで金メッキした後、ランド部分に半田ボールを搭載し、チップサイズにダイシングすることで半導体部品を得た。
各実施例および比較例で得られた半導体部品について、以下の評価を行った。評価項目を内容と共に示す。得られた結果を表１に示す。
１．生産性
比較例１の生産工数を基準（１００）として、他の実施例および比較例の生産性を比較した。各符号は、以下の通りである。
◎：比較例１の生産工数を基準（１００）として、生産工数が４０以上、６０未満であった。
○：比較例１の生産工数を基準（１００）として、生産工数が６０以上、８０未満であった。
△：比較例１の生産工数を基準（１００）として、生産工数が８０以上、１００未満であった。
×：比較例１の生産工数を基準（１００）として、生産工数が１００以上であった。
２．接続信頼性
接続信頼性は、得られた半導体部品を温度サイクル試験後に導通がとれるかどうかで評価した。
具体的には、半導体素子、基板間の接続抵抗を、デジタルマルデジタルマルチメータにより測定した。測定は半導体部品を作製後と、−６５℃で１時間および１５０℃で１時間の温度サイクル１，０００サイクル後の両方を測定した。各符号は、以下の通りである。
◎：２０／２０個の半導体部品で導通が取れた。
○：１８〜１９／２０個の半導体部品で導通が取れた。
△：１６〜１７／２０の半導体部品で導通が取れた。
×：１６以下／２０の半導体部品で導通が取れた。
３．耐リフロークラック性
耐リフロークラック性は、得られた半導体部品を８５℃、相対湿度８５％の恒温恒湿槽にて１６８時間、吸湿処理した後、速やかにリフロー装置を用いてリフロー処理（Ｍａｘ２６０度１０ｓｅｃ）を行い、超音波探傷機（ＳＡＴ）にて内部剥離の有無を確認した。尚、処理についてはＪＥＤＥＣの標準に準じた。各符号は、以下の通りである。ｎ数は２０とした。
◎：処理後、内部剥離が発生なし
×：処理後、内部剥離発生あり
Figure 2009139153
表１から明らかなように、実施例１〜５は、生産性に優れていることが確認された。
また、実施例１〜５で得られた半導体部品は、接続信頼性および耐リフロークラック性にも優れていた。

Claims (17)

  1. 機能面に突起電極が形成された半導体ウエハと、一方面の側に半田バンプを有し他方面の側に電極パッドを有する回路基板と、を用意する工程と、
    前記半導体ウエハと前記回路基板と間にフラックス活性を有する樹脂層を設けるとともに、前記フラックス活性を有する樹脂層を突き抜けて前記突起電極と前記半田バンプとが当接するように、前記半導体ウエハと前記回路基板とを接合して接合体を得る接合工程と、
    前記接合体の前記電極パッドに半田材を付与する工程と、
    前記接合体を切断して複数の半導体部品を得る工程と、を含む、半導体部品の製造方法。
  2. 前記回路基板には、前記半導体ウエハと前記回路基板とを接合した際に、前記フラックス活性を有する樹脂層が染み出す開口部が形成されている、請求項１に記載の半導体部品の製造方法。
  3. 前記フラックス活性を有する樹脂層は、フィルムであり、
    前記接合工程おいて、前記フィルムを前記半導体ウエハの前記機能面に貼り付けた状態で、前記半導体ウエハと前記回路基板とを接合する、請求項１または２に記載の半導体部品の製造方法。
  4. 前記フラックス活性を有する樹脂層は、フィルムであり、
    前記接合工程おいて、前記フィルムを前記回路基板の前記半田バンプを有する面に貼り付けた状態で、前記半導体ウエハと前記回路基板とを接合する、請求項１または２に記載の半導体部品の製造方法。
  5. 前記回路基板が、フレキシブル回路基板である、請求項１または２に記載の半導体部品の製造方法。
  6. 前記回路基板が、リジッド回路基板である、請求項１または２に記載の半導体部品の製造方法。
  7. 前記フレキシブル回路基板の基板平面方向の熱膨張係数が、１０［ｐｐｍ／Ｋ］以下である、請求項５に記載の半導体部品の製造方法。
  8. 前記フレキシブル回路基板の基板平面方向の熱膨張係数が、４［ｐｐｍ／Ｋ］以上である、請求項５に記載の半導体部品の製造方法。
  9. 前記リジッド回路基板の基板平面方向の熱膨張係数が、１５［ｐｐｍ／Ｋ］以下である、請求項６に記載の半導体部品の製造方法。
  10. 前記リジッド回路基板の基板平面方向の熱膨張係数が、５［ｐｐｍ／Ｋ］以上である、請求項６に記載の半導体部品の製造方法。
  11. 前記回路基板は、支持体に複数の回路基板が貼着されてなるものである、請求項１または２に記載の半導体部品の製造方法。
  12. 前記フラックス活性を有する樹脂層は、架橋反応可能な樹脂と、フラックス活性を有する化合物とを含む樹脂組成物で構成されているものである、請求項１または２に記載の半導体部品の製造方法。
  13. 前記フラックス活性を有する化合物は、前記架橋反応可能な樹脂の硬化剤として作用するものである、請求項１２に記載の半導体部品の製造方法。
  14. 前記フラックス活性を有する化合物は、分子中にカルボキシル基またはフェノール性水酸基を、少なくとも１つ以上有する、請求項１２に記載の半導体部品の製造方法。
  15. 前記フラックス活性を有する化合物は、下記式（１）で記載されるものである、請求項１２に記載の半導体部品の製造方法。
    Figure 2009139153
  16. 前記半田材が付与された前記電極パッドに、さらにフラックス活性を有する樹脂層を配置するものである、請求項１または２に記載の半導体部品の製造方法。
  17. 請求項１または２に記載の半導体部品の製造方法で得られた半導体部品。
JP2010511881A 2008-05-16 2009-05-13 半導体部品の製造方法 Expired - Fee Related JP5682308B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010511881A JP5682308B2 (ja) 2008-05-16 2009-05-13 半導体部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008129067 2008-05-16
JP2008129067 2008-05-16
PCT/JP2009/002076 WO2009139153A1 (ja) 2008-05-16 2009-05-13 半導体部品の製造方法および半導体部品
JP2010511881A JP5682308B2 (ja) 2008-05-16 2009-05-13 半導体部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009139153A1 true JPWO2009139153A1 (ja) 2011-09-15
JP5682308B2 JP5682308B2 (ja) 2015-03-11

Family

ID=41318528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010511881A Expired - Fee Related JP5682308B2 (ja) 2008-05-16 2009-05-13 半導体部品の製造方法

Country Status (7)

Country Link
US (1) US8247270B2 (ja)
EP (1) EP2296175A4 (ja)
JP (1) JP5682308B2 (ja)
KR (1) KR20110010718A (ja)
CN (1) CN102027584B (ja)
TW (1) TW201005814A (ja)
WO (1) WO2009139153A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
KR101555741B1 (ko) * 2010-04-19 2015-09-25 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름
JP5593897B2 (ja) * 2010-07-12 2014-09-24 住友ベークライト株式会社 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
CN103249559B (zh) * 2010-11-18 2015-08-05 日立化成株式会社 半导体密封填充用膜状树脂组合物、半导体装置的制造方法和半导体装置
JP5673496B2 (ja) * 2011-11-07 2015-02-18 信越化学工業株式会社 樹脂組成物、樹脂フィルム及び半導体装置とその製造方法
TWI547436B (zh) 2011-11-29 2016-09-01 Mitsubishi Chem Corp 氮化硼凝集粒子、含有該粒子之組成物、以及具有由該組成物所構成的層之三維積體電路
TWI463585B (zh) * 2012-01-03 2014-12-01 Chipbond Technology Corp 半導體封裝方法及其結構
JP5531188B2 (ja) * 2012-03-12 2014-06-25 株式会社弘輝 フラックス、はんだ組成物および電子回路実装基板の製造方法
JP6024200B2 (ja) * 2012-05-18 2016-11-09 富士電機機器制御株式会社 表面実装基板への電子部品実装方法
WO2013191121A1 (ja) * 2012-06-20 2013-12-27 富士電機株式会社 はんだ付け用フラックス及びはんだ組成物
JP6115060B2 (ja) * 2012-09-21 2017-04-19 富士通株式会社 電子デバイスの製造方法
US9192048B1 (en) * 2014-06-20 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Bonding pad for printed circuit board and semiconductor chip package using same
JP6660771B2 (ja) * 2016-03-03 2020-03-11 ナミックス株式会社 フィルム状樹脂組成物
JP6489274B1 (ja) * 2018-08-10 2019-03-27 千住金属工業株式会社 フラックス組成物、はんだペースト、はんだ接合部及びはんだ接合方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0791960A3 (en) * 1996-02-23 1998-02-18 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
KR20010031602A (ko) * 1997-10-30 2001-04-16 가나이 쓰토무 반도체 장치 및 그 제조 방법
CN1146976C (zh) * 1997-10-30 2004-04-21 株式会社日产制作所 半导体装置及其制造方法
JP3821471B2 (ja) * 1999-12-27 2006-09-13 住友ベークライト株式会社 硬化性フラックス、半田接合用レジスト、該硬化性フラックスにより補強された半導体パッケージ及び半導体装置並びに該半導体パッケージ及び半導体装置の製造方法
TW574739B (en) * 2001-02-14 2004-02-01 Nitto Denko Corp Thermosetting resin composition and semiconductor device using the same
JP4626839B2 (ja) * 2001-05-21 2011-02-09 日本電気株式会社 半導体装置の実装方法
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2004186629A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004193497A (ja) 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
JP2004349495A (ja) * 2003-03-25 2004-12-09 Seiko Epson Corp 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
US20070145548A1 (en) * 2003-12-22 2007-06-28 Amkor Technology, Inc. Stack-type semiconductor package and manufacturing method thereof
EP1714316A1 (en) * 2004-02-11 2006-10-25 Infineon Technologies AG Semiconductor package with contact support layer and method to produce the package
JP4449495B2 (ja) * 2004-03-03 2010-04-14 住友ベークライト株式会社 半導体装置の製造方法及び半導体装置
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
JP2006093305A (ja) * 2004-09-22 2006-04-06 Seiko Epson Corp 電子部品及びその製造方法
US7423096B2 (en) * 2004-09-29 2008-09-09 Intel Corporation Underfill of resin and sulfonic acid-releasing thermally cleavable compound
EP2144282A4 (en) * 2007-04-27 2010-06-09 Sumitomo Bakelite Co METHOD FOR LINKING SEMICONDUCTOR WAFERS AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
TW201005814A (en) 2010-02-01
WO2009139153A1 (ja) 2009-11-19
CN102027584A (zh) 2011-04-20
US8247270B2 (en) 2012-08-21
JP5682308B2 (ja) 2015-03-11
EP2296175A4 (en) 2012-02-01
CN102027584B (zh) 2013-03-27
EP2296175A1 (en) 2011-03-16
US20110037174A1 (en) 2011-02-17
KR20110010718A (ko) 2011-02-07

Similar Documents

Publication Publication Date Title
JP5682308B2 (ja) 半導体部品の製造方法
JP5182094B2 (ja) 半導体電子部品及びそれを用いた半導体装置
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP5417729B2 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
US8389328B2 (en) Method of manufacturing electronic device and electronic device
JP5929934B2 (ja) ダイシングシート機能付き半導体用フィルムおよび半導体装置
WO2009099191A1 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
JP4715975B2 (ja) 電子部品の製造方法
JP2010010368A (ja) 半導体装置および半導体装置の製造方法
WO2010073583A1 (ja) 接着フィルム、多層回路基板、半導体用部品および半導体装置
JP5445169B2 (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP5842322B2 (ja) 樹脂組成物、及び電子装置の製造方法
JP2011151251A (ja) バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
JP2011014717A (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP5573896B2 (ja) 半導体用フィルム、半導体装置の製造方法および半導体装置
JP2012074636A (ja) 接合方法、半導体装置、多層回路基板および電子部品
JP5633214B2 (ja) 半導体装置の製造方法およびそれを用いてなる半導体装置、並びに電気、電子部品の製造方法およびそれを用いてなる電気、電子部品
JP2012079880A (ja) 接着剤、多層回路基板、半導体用部品および半導体装置
JP2012057109A (ja) 樹脂組成物、接着フィルム、半導体装置、多層回路基板および電子部品
JP5263121B2 (ja) 半導体装置の製造方法および電子部品の製造方法
JP5461239B2 (ja) 半導体装置の製造方法、半導体装置、および電子部品の製造方法および電子部品
JP5353628B2 (ja) 半導体装置の製造方法
JP2014090173A (ja) 接着フィルム、半導体装置、多層回路基板および電子部品
JP2012253110A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141229

R150 Certificate of patent or registration of utility model

Ref document number: 5682308

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees