KR101555741B1 - 플립칩형 반도체 이면용 필름 - Google Patents

플립칩형 반도체 이면용 필름 Download PDF

Info

Publication number
KR101555741B1
KR101555741B1 KR1020127027261A KR20127027261A KR101555741B1 KR 101555741 B1 KR101555741 B1 KR 101555741B1 KR 1020127027261 A KR1020127027261 A KR 1020127027261A KR 20127027261 A KR20127027261 A KR 20127027261A KR 101555741 B1 KR101555741 B1 KR 101555741B1
Authority
KR
South Korea
Prior art keywords
semiconductor
film
backing film
resin
flip
Prior art date
Application number
KR1020127027261A
Other languages
English (en)
Other versions
KR20130056861A (ko
Inventor
나오히데 다카모토
고지 시가
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010096291A external-priority patent/JP5813928B2/ja
Priority claimed from JP2010096290A external-priority patent/JP5550108B2/ja
Priority claimed from JP2010096294A external-priority patent/JP5479992B2/ja
Priority claimed from JP2010096286A external-priority patent/JP5479991B2/ja
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20130056861A publication Critical patent/KR20130056861A/ko
Application granted granted Critical
Publication of KR101555741B1 publication Critical patent/KR101555741B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 플립칩형 반도체 이면용 필름은, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성하기 위한 플립칩형 반도체 이면용 필름으로서, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상 50GPa 이하인 것을 특징으로 한다. 본 발명의 플립칩형 반도체 이면용 필름에 의하면, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성되기 때문에, 상기 반도체 소자를 보호하는 기능을 다한다. 또한, 본 발명의 플립칩형 반도체 이면용 필름은, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상이기 때문에, 피착체 상에 반도체 소자를 플립칩 접속시킬 때에 생기는 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.

Description

플립칩형 반도체 이면용 필름{FILM FOR BACK SURFACE OF FLIP-CHIP SEMICONDUCTOR}
본 발명은, 플립칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름에 관한 것이다. 플립칩형 반도체 이면용 필름은, 반도체 칩 등의 반도체 소자의 이면의 보호와, 강도 향상 등을 위해 사용된다. 또한 본 발명은, 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법 및 플립칩 실장의 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그의 패키지의 박형화, 소형화가 더 한층 요구되고 있다. 그 때문에, 반도체 장치 및 그의 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립칩 본딩에 의해 실장된(플립칩 접속된) 플립칩형의 반도체 장치가 널리 이용되고 있다. 상기 플립칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다.
그러나 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 수득된 반도체 칩에 대하여, 그 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가할 필요가 있다. 그 결과, 공정수가 늘어나, 제조 비용 등이 증가하게 된다. 또한, 최근의 박형화에 의해, 반도체 칩의 픽업 공정에서, 반도체 칩에 손상이 생기는 경우가 있다. 그 때문에, 픽업 공정까지는, 반도체 웨이퍼 또는 반도체 칩의 기계적 강도를 늘리기 위해, 이들을 보강할 것이 요구되고 있다. 특히, 반도체 칩의 박형화에 의해, 상기 반도체 칩에 휨이 생기는 경우가 있어, 그 억제 또는 방지가 요구되고 있다.
일본 특허공개 2008-166451호 공보 일본 특허공개 2008-006386호 공보 일본 특허공개 2007-261035호 공보 일본 특허공개 2007-250970호 공보 일본 특허공개 2007-158026호 공보 일본 특허공개 2004-221169호 공보 일본 특허공개 2004-214288호 공보 일본 특허공개 2004-142430호 공보 일본 특허공개 2004-072108호 공보 일본 특허공개 2004-063551호 공보
그러나, 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 수득된 반도체 칩에 대하여, 그 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가할 필요가 있다. 그 결과, 공정수가 늘어나, 제조 비용 등이 증가하게 된다. 또한, 최근의 박형화에 의해, 반도체 칩의 픽업 공정에서, 반도체 칩에 손상이 생기는 경우가 있다. 그 때문에, 픽업 공정까지는, 반도체 웨이퍼 또는 반도체 칩의 기계적 강도를 늘리기 위해, 이들을 보강할 것이 요구되고 있다. 특히, 반도체 칩의 박형화에 의해, 상기 반도체 칩에 휨이 생기는 경우가 있어, 그 억제 또는 방지가 요구되고 있다.
본 발명은 상기 문제점에 이루어진 것으로, 그 목적은, 피착체 상에 플립칩 접속된 반도체 소자에 휨이 발생하는 것을 억제 또는 방지하는 것이 가능한 플립칩형 반도체 이면용 필름, 및 다이싱 테이프 일체형 반도체 이면용 필름을 제공하는 것에 있다.
또한, 본 발명의 다른 목적은, 휨의 발생을 억제시켜, 피착체 상에 반도체 소자를 플립칩 접속시킬 수 있고, 그 결과, 수율을 향상시키는 것이 가능한 반도체 장치의 제조방법을 제공하는 것에 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위해 검토한 결과, 열경화 후의 23℃에서의 인장 저장 탄성률을 제어하는 것에 의해 피착체 상에 플립칩 접속시킨 반도체 소자에 휨이 발생하는 것을 저감할 수 있는 것을 알아내어 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 따른 플립칩형 반도체 이면용 필름은, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성하기 위한 플립칩형 반도체 이면용 필름으로서, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상 50GPa 이하이다.
플립칩 실장에 있어서는, 반도체 패키지 전체를 봉지하는 몰드 수지는 사용되지 않고, 언더필이라고 불리는 봉지 수지로, 피착체와 반도체 소자 사이의 뱀프(vamp) 접속 부분만을 봉지하는 것이 일반적이다. 이 때문에, 반도체 소자의 이면은 드러나게 되어 있다. 여기서, 예컨대, 봉지 수지를 열경화시킬 때는, 그 경화 수축에 의해 반도체 소자에 응력이 가해져, 이 응력에 기인하여 반도체 소자에 휨이 생기는 경우가 있다. 특히, 두께가 300μm 이하(또한 두께가 200μm 이하)와 같은 박형의 반도체 소자에 있어서는, 상기 휨의 발생은 현저하게 된다.
본 발명의 플립칩형 반도체 이면용 필름은, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성됨으로써 상기 반도체 소자를 보호하는 기능을 다하는 것이다. 또한, 본 발명의 플립칩형 반도체 이면용 필름은, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상이기 때문에, 상기와 같은 봉지 수지의 열경화시에, 봉지 수지가 수축하려고 해도, 그 수축을 억제 또는 방지할 수 있다. 그 결과, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 인장 저장 탄성률을 50GPa 이하로 하는 것에 의해, 리플로우시의 패키지(PKG: 플립칩형의 반도체 장치)의 크랙을 억제할 수 있다. 한편, 상기 반도체 소자의 이면이란, 회로가 형성된 면(회로면)과는 반대측의 면(비회로면)을 의미한다.
상기 플립칩형 반도체 이면용 필름은 적어도 열경화성 수지 성분에 의해 형성되어 있는 것이 바람직하다.
여기서, 본 발명의 바람직한 1실시태양(이하, 제 1 실시태양이라고도 한다.)에 따른 플립칩형 반도체 이면용 필름은, 적어도 열경화성 수지 성분과, 유리전이온도가 25℃ 이상 200℃ 이하인 열가소성 수지 성분에 의해 형성되어 있는 층을 적어도 구비한 것이다.
본 실시태양에 따른 플립칩형 반도체 이면용 필름은, 적어도 열경화성 수지 성분과 열가소성 수지 성분에 의해 형성되어 있고, 또한, 열가소성 수지 성분의 유리전이온도가 25℃ 이상이기 때문에, 가열에 의해 열경화하면 그 기계적 강도를 증가시킬 수 있다. 이것에 의해, 반도체 소자에 봉지 수지의 경화 수축에 기인하는 응력이 가해지더라도, 열경화 후의 플립칩형 반도체 이면용 필름은 이것에 저항할 수 있어, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다. 그 한편, 상기 유리전이온도를 200℃ 이하로 하는 것에 의해, 리플로우시의 패키지(PKG: 플립칩형의 반도체 장치)의 크랙을 억제할 수 있다.
상기 유리전이온도가 25℃∼200℃인 열가소성 수지 성분의 배합 비율은, 수지 성분의 전량에 대하여 5중량% 이상 40중량% 이하의 범위 내인 것이 바람직하다. 유리전이온도가 25℃∼200℃인 열가소성 수지의 배합 비율을 플립칩형 반도체 이면용 필름을 구성하는 수지 성분 전량에 대하여 5중량% 이상으로 하는 것에 의해, 열경화했을 때의 기계적 강도를 양호하게 할 수 있다. 그 한편, 상기 배합 비율을 40중량% 이하로 하는 것에 의해, 가열했을 때의 열경화가 불충분해지는 것을 방지할 수 있다.
상기 유리전이온도가 25℃∼200℃인 열가소성 수지 성분은, 유리전이온도가 25℃ 이상 200℃ 이하인 아크릴 수지를 포함하는 것이 바람직하다.
또한, 본 발명의 다른 바람직한 1실시태양(이하, 제 2 실시태양이라고도 한다.)에 따른 플립칩형 반도체 이면용 필름은, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비한 것이다.
본 실시태양에 따른 플립칩형 반도체 이면용 필름은, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비한 것이기 때문에, 상기와 같은 봉지 수지의 열경화시에, 봉지 수지가 수축하려고 해도, 그 수축을 억제 또는 방지할 수 있다. 그 결과, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.
상기 열경화성 수지 성분은 에폭시 수지인 것이 바람직하다.
또한, 플립칩형 반도체 이면용 필름이 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비하는 태양에 있어서, 상기 열경화성 수지 성분은, 상기 열경화성 수지 성분 전량에 대하여 60중량% 이상의 액상 에폭시 수지를 포함하는 것이 바람직하다.
상기 플립칩형 반도체 이면용 필름은, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 포함하기 때문에, 가열하면 열경화에 의해 그 기계적 강도가 증가한다. 이것에 의해, 상기와 같은 봉지 수지의 열경화시에, 봉지 수지가 수축하려고 해도, 그 수축을 억제 또는 방지할 수 있다. 또한, 상기 열경화성 수지 성분 중에, 그 전량에 대하여 60중량% 이상의 액상 에폭시 수지를 함유시키는 것에 의해, 열경화 후의 플립칩형 반도체 이면용 필름에 크랙이 생기는 것을 억제 또는 방지할 수 있다. 한편, 상기 액상 에폭시 수지는, 그것을 단독으로 이용한 경우에 25℃에서 액상인 경우 외에, 2종 이상 병용한 경우에는, 그 에폭시 수지 성분이 25℃로 액상을 나타내는 것을 포함한다.
본 발명에 따른 플립칩형 반도체 이면용 필름에는, 추가로 착색제가 첨가되어 있는 것이 바람직하다. 이것에 의해, 플립칩형 반도체 이면용 필름을 착색시킬 수 있어, 우수한 식별성을 부여할 수 있다.
상기 플립칩형 반도체 이면용 필름의 두께는 2μm∼500μm의 범위 내인 것이 바람직하다. 상기 두께를 2μm 이상으로 하는 것에 의해 상기 필름의 기계적 강도를 향상시켜, 양호한 자기 지지성을 확보할 수 있다. 그 한편, 상기 두께를 500μm 이하로 하는 것에 의해, 피착체 상에 플립칩 실장된 반도체 소자로 이루어지는 반도체 장치의 박형화가 가능하다. 한편, 플립칩형 반도체 이면용 필름의 두께의 보다 바람직한 범위는, 2∼200μm이다. 또한, 플립칩형 반도체 이면용 필름이, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비한 것인 경우에는, 플립칩형 반도체 이면용 필름의 두께를 5∼500μm로 하는 것도 바람직한 태양이다.
상기 반도체 소자의 두께는 20μm∼300μm의 범위 내인 것이 바람직하다.
또한, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름은, 기재와, 기재 상에 적층된 점착제층을 포함하는 다이싱 테이프와, 상기 다이싱 테이프 상에 적층된 상기에 기재한 플립칩형 반도체 이면용 필름을 포함하는 다이싱 테이프 일체형 반도체 이면용 필름으로서, 상기 플립칩형 반도체 이면용 필름이 상기 점착제층 상에 적층된 것이다.
상기 구성의 다이싱 테이프 일체형 반도체 이면용 필름은, 다이싱 테이프와 플립칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정이나 그 후의 픽업 공정에도 제공할 수 있다. 즉, 다이싱 공정 전에 다이싱 테이프를 반도체 웨이퍼 이면에 접착시킬 때에, 상기 반도체 이면용 필름도 접착시킬 수 있기 때문에, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 그 결과, 공정수의 저감을 꾀할 수 있다. 더구나, 반도체 웨이퍼나, 다이싱에 의해 형성된 반도체 소자의 이면을 반도체 이면용 필름이 보호하기 때문에, 다이싱 공정이나 그 이후의 공정(픽업 공정 등)에 있어서, 상기 반도체 소자의 손상(균열, 깨짐 등)을 저감 또는 방지할 수 있다. 그 결과, 플립칩형 반도체 장치의 제조 수율의 향상을 꾀할 수 있다.
또한, 본 발명에 따른 반도체 장치의 제조방법은, 상기 기재의 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법으로서, 상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정과, 상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께, 다이싱 테이프의 점착제층으로부터 박리하는 공정과, 상기 반도체 소자를 상기 피착체 상에 플립칩 접속하는 공정을 구비한다.
상기 방법에 있어서는, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 접착시키기 때문에, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 또한, 반도체 웨이퍼의 다이싱이나, 상기 다이싱에 의해 형성된 반도체 소자의 픽업에서는, 반도체 웨이퍼 및 반도체 소자의 이면이 반도체 이면용 필름에 의해 보호되어 있기 때문에, 손상 등을 방지할 수 있다. 그 결과, 제조 수율을 향상시켜, 플립칩형의 반도체 장치를 제조할 수 있다.
상기 플립칩 접속의 공정에 있어서는, 상기 피착체 상에 플립칩 본딩된 반도체 소자와, 상기 피착체와의 사이의 간극에 봉지 수지를 봉입한 후, 상기 봉지 수지를 열경화시키는 공정을 구비하는 것이 바람직하다.
봉지 수지를 열경화시킬 때는, 그 경화 수축에 의해 반도체 소자에 응력이 가해져, 이 응력에 기인하여 반도체 소자에 휨이 생기는 경우가 있다. 특히, 두께가 300μm 이하(또한 두께가 200μm 이하)와 같은 박형의 반도체 소자에 있어서는, 상기 휨의 발생은 현저하게 된다. 그러나, 상기 방법에 있어서는, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상인 플립칩형 반도체 이면용 필름을 사용하기 때문에, 봉지 수지의 열경화시에, 봉지 수지가 수축하려고 해도, 그 수축력에 대항할 수 있다. 이것에 의해, 봉지 수지의 경화 수축에 기인한 응력이 반도체 소자에 가해지더라도, 반도체 소자는 거의 또는 전혀 굴곡하지 않아, 반도체 소자의 휨의 발생을 억제 또는 방지할 수 있다. 또한, 상기 제 1 실시태양에 있어서는, 적어도 열경화성 수지 성분과, 유리전이온도가 25℃∼200℃인 열가소성 수지 성분에 의해 형성된 플립칩형 반도체 이면용 필름을 사용하기 때문에, 가열에 의해 열경화하면 그 기계적 강도를 증가시킬 수 있다. 이것에 의해, 반도체 소자에 봉지 수지의 경화 수축에 기인하는 응력이 가해지더라도, 열경화 후의 플립칩형 반도체 이면용 필름은, 이것에 저항할 수 있어, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 제 2 실시태양에 있어서는, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 플립칩형 반도체 이면용 필름을 사용하기 때문에, 봉지 수지의 열경화시에는, 상기 반도체 이면용 필름도 열경화시킴으로써, 그 기계적 강도를 향상시킬 수 있다. 그 결과, 반도체 소자에 봉지 수지의 경화 수축에 기인하는 응력이 가해지더라도, 상기 플립칩형 반도체 이면용 필름은 이것에 저항할 수 있어, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 플립칩형 반도체 이면용 필름이, 그 열경화성 수지 성분 중에 60중량% 이상의 액상 에폭시 수지가 포함된 것이면, 열경화 후에도 크랙이 생기는 일이 없다. 그 결과, 신뢰성이 우수한 반도체 장치를 제조할 수 있다.
또한, 본 발명에 따른 반도체 장치는, 상기 기재의 반도체 장치의 제조방법에 의해 제조된 것이다.
본 발명의 플립칩형 반도체 이면용 필름에 의하면, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성되기 때문에, 상기 반도체 소자를 보호하는 기능을 다한다. 또한, 본 발명의 플립칩형 반도체 이면용 필름은, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상이기 때문에, 피착체 상에 반도체 소자를 플립칩 접속시킬 때에 생기는 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.
또한, 본 발명의 제 1 실시태양에 따른 플립칩형 반도체 이면용 필름에 의하면, 적어도 열경화성 수지 성분과, 유리전이온도가 25℃∼200℃의 열가소성 수지 성분에 의해 형성되어 있기 때문에, 가열에 의해 열경화하면 그 기계적 강도를 증가시킬 수 있다. 이것에 의해, 반도체 소자에 봉지 수지의 경화 수축에 기인하는 응력이 가해지더라도, 열경화 후의 플립칩형 반도체 이면용 필름은, 이것에 저항할 수 있어, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.
또한, 본 발명의 제 2 실시태양에 따른 플립칩형 반도체 이면용 필름에 의하면, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비하기 때문에, 봉지 수지가 열경화에 의해 경화 수축하려고 해도, 열경화 후에 있어서는 이것에 저항하는 기계적 강도를 갖고 있다. 그 결과, 피착체 상에 반도체 소자를 플립칩 접속시킬 때에 생기는 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다. 또한, 상기 열경화성 수지 성분 중에, 그 전량에 대하여 60중량% 이상의 액상 에폭시 수지가 포함되어 있으면, 열경화 후에 있어서도 크랙이 발생하는 것을 억제 또는 방지할 수 있다.
또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 의하면, 다이싱 테이프와 플립칩형 반도체 이면용 필름이 일체적으로 형성되어 있기 때문에, 반도체 웨이퍼를 다이싱하여 반도체 소자를 제작하는 다이싱 공정이나 그 후의 픽업 공정에도 제공할 수 있다. 그 결과, 반도체 이면용 필름만을 접착시키는 공정(반도체 이면용 필름 접착 공정)을 필요로 하지 않는다. 또한, 그 후의 다이싱 공정이나 픽업 공정에서는, 반도체 웨이퍼의 이면 또는 다이싱에 의해 형성된 반도체 소자의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 반도체 웨이퍼나 반도체 소자를 유효하게 보호할 수 있어, 반도체 소자의 손상을 억제 또는 방지할 수 있다. 또한, 반도체 소자를 피착체 상에 플립칩 접속시킬 때에, 반도체 소자의 휨이 발생하는 것을 방지할 수 있다.
또한, 본 발명의 반도체 장치의 제조방법에 의하면, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼의 이면에 접착시키기 때문에, 반도체 이면용 필름만을 접착시키는 공정을 필요로 하지 않는다. 또한, 반도체 웨이퍼의 다이싱이나, 상기 다이싱에 의해 형성된 반도체 소자의 픽업에서는, 반도체 웨이퍼 및 반도체 소자의 이면이 반도체 이면용 필름에 의해 보호되어 있기 때문에, 손상 등을 방지할 수 있다. 또한, 반도체 소자를 피착체 상에 플립칩 접속시킬 때에, 반도체 소자의 휨이 발생하는 것을 방지할 수 있다. 그 결과, 제조 수율을 향상시켜, 플립칩형의 반도체 장치를 제조할 수 있다.
도 1은, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2(a)∼2(d)는, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법의 일례를 나타내는 단면 모식도이다.
본 발명의 실시의 1형태에 대하여, 도 1을 참조하면서 설명하지만, 본 발명은 이들 예에 한정되지 않는다. 도 1은, 본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다. 한편, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한, 설명을 쉽게 하기 위해서 확대 또는 축소 등을 하여 도시한 부분이 있다.
(다이싱 테이프 일체형 반도체 이면용 필름)
도 1로 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 기재(31) 상에 점착제층(32)이 설치된 다이싱 테이프(3)와, 상기 점착제층 상에 설치된 플립칩형 반도체 이면용 필름(이하, 「반도체 이면용 필름」이라고 하는 경우가 있다)(2)를 구비하는 구성이다. 또한, 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 도 1에서 나타내는 바와 같이, 다이싱 테이프(3)의 점착제층(32) 상에 있어, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)에만 반도체 이면용 필름(2)이 형성된 구성이더라도 좋지만, 점착제층(32)의 전면에 반도체 이면용 필름이 형성된 구성이라도 좋다. 한편, 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 접착되는 쪽의 표면)은, 웨이퍼 이면에 접착되기까지의 동안, 세퍼레이터 등에 의해 보호되어 있더라도 좋다.
(플립칩형 반도체 이면용 필름)
반도체 이면용 필름(2)은 필름상의 형태를 갖고 있다. 반도체 이면용 필름(2)은, 통상, 제품으로서의 다이싱 테이프 일체형 반도체 이면용 필름의 형태로서는, 미경화 상태(반경화 상태를 포함한다)이며, 다이싱 테이프 일체형 반도체 이면용 필름을 반도체 웨이퍼에 접착시킨 후에 열경화된다(상세에 대해서는 후술한다).
본 실시형태에 따른 반도체 이면용 필름(2)은, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상 50GPa 이하인 특성을 갖고 있다. 상기 인장 저장 탄성률이 10GPa 이상이면, 피착체 상에 플립칩 접속시킨 반도체 소자가 박형이더라도(예컨대, 두께가 300μm 이하, 또한 200μm 이하이더라도), 그의 휨을 유효하게 억제 또는 방지할 수 있다. 플립칩 접속에 있어서는, 피착체 상에 반도체 소자를 플립칩 본딩한 후, 피착체와 반도체 소자의 접속 부분만을 봉지재(언더필이라고 불리는 봉지 수지 등)에 의해 봉지시킨다. 또한, 봉지재를 열경화시키지만, 그 때의 봉지재의 경화 수축 등에 의해, 반도체 소자에 응력이 가해진다. 그러나, 본 실시형태에 따른 반도체 이면용 필름(2)은, 상기 인장 저장 탄성률이 10GPa 이상이기 때문에, 상기 봉지재를 열경화시킬 때에, 봉지재가 수축하려고 해도, 반도체 소자에 가해지는 응력에 대항할 수 있다. 그 결과, 반도체 소자의 휨의 발생을 억제 또는 방지할 수 있다. 또한, 상기 인장 저장 탄성률을 50GPa 이하로 하는 것에 의해, 리플로우시의 패키지의 크랙을 억제할 수 있다. 반도체 이면용 필름(2)의 열경화 후의 23℃에서의 인장 저장 탄성률의 하한치로서는, 바람직하게는 12GPa 이상(보다 바람직하게는 14GPa 이상)이다. 또한, 상한치로서는, 바람직하게는 40GPa 이하(보다 바람직하게는 30GPa 이하)이다.
여기서, 반도체 이면용 필름(2)은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋지만, 반도체 이면용 필름(2)이 적층 필름인 경우, 상기 인장 저장 탄성률은 적층 필름 전체로서 10GPa∼50GPa의 범위이면 된다. 또한, 반도체 이면용 필름(2)의 인장 저장 탄성률은, 수지 성분의 종류나 그 함유량, 필러(충전재)의 종류나 그 함유(충전)량 등에 의해 제어할 수 있다.
한편, 반도체 이면용 필름(2)의 열경화 후의 23℃에서의 인장 저장 탄성률 E'은, 다이싱 테이프(3)에 적층시키지 않고서, 반도체 이면용 필름을 제작하여, 165℃로 2시간 가열시켜 경화시킨 후, 레오메트릭사제 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 수득된 인장 저장 탄성률 E'의 값으로 할 수 있다.
상기 반도체 이면용 필름(2)은, 적어도 열경화성 수지 성분에 의해 형성되어 있는 것이 바람직하다. 적어도 열경화성 수지 성분에 의해 형성함으로써, 반도체 이면용 필름은 접착제층으로서의 기능을 유효하게 발휘시킬 수 있다.
상기 열경화성 수지 성분으로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지 성분은, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지 성분으로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 접착제 조성물로서 일반적으로 사용되는 것이면 특별히 한정은 없고, 예컨대, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루온렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대, 페놀노볼락 수지, 페놀아르알킬 수지, 크레졸노볼락 수지, tert-뷰틸페놀노볼락 수지, 노닐페놀노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대, 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량∼1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행하지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 아민계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대, 모노에탄올아민트라이플루오로보레이트(스텔라케미파(주)제), 다이사이안다이아마이드(나카라이테스크(주)제) 등을 들 수 있다.
상기 인계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대, 트라이페닐포스핀, 트라이뷰틸포스핀, 트라이(p-메틸페닐)포스핀, 트라이(노닐페닐)포스핀, 다이페닐톨릴포스핀 등의 트라이오가노포스핀, 테트라페닐포스포늄브로마이드(상품명; TPP-PB), 메틸트라이페닐포스포늄(상품명; TPP-MB), 메틸트라이페닐포스포늄클로라이드(상품명; TPP-MC), 메톡시메틸트라이페닐포스포늄(상품명; TPP-MOC), 벤질트라이페닐포스포늄클로라이드(상품명; TPP-ZC) 등을 들 수 있다(모두 홋코화학(주)제). 또한, 상기 트라이페닐포스핀계 화합물로서는, 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 것이 바람직하다. 에폭시 수지에 대하여 비용해성이면, 열경화가 과도하게 진행하는 것을 억제할 수 있다. 트라이페닐포스핀 구조를 갖고, 또한 에폭시 수지에 대하여 실질적으로 비용해성을 나타내는 열경화 촉매로서는, 예컨대, 메틸트라이페닐포스포늄(상품명; TPP-MB) 등을 예시할 수 있다. 한편, 상기 「비용해성」이란, 트라이페닐포스핀계 화합물로 이루어지는 열경화 촉매가 에폭시 수지로 이루어지는 용매에 대하여 불용성인 것을 의미하고, 보다 구체적으로는, 온도 10∼40℃의 범위에 있어서 10중량% 이상 용해하지 않는 것을 의미한다.
상기 이미다졸계 경화 촉진제로서는, 2-메틸이미다졸(상품명; 2 MZ), 2-운데실이미다졸(상품명; C11-Z), 2-헵타데실이미다졸(상품명; C17Z), 1,2-다이메틸이미다졸(상품명; 1.2DMZ), 2-에틸-4-메틸이미다졸(상품명; 2E4MZ), 2-페닐이미다졸(상품명; 2PZ), 2-페닐-4-메틸이미다졸(상품명; 2P4MZ), 1-벤질-2-메틸이미다졸(상품명; 1B2MZ), 1-벤질-2-페닐이미다졸(상품명; 1B2PZ), 1-사이아노에틸-2-메틸이미다졸(상품명; 2MZ-CN), 1-사이아노에틸-2-운데실이미다졸(상품명; C11Z-CN), 1-사이아노에틸-2-페닐이미다졸륨트라이멜리테이트(상품명; 2PZCNS-PW), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(상품명; 2MZ-A), 2,4-다이아미노-6-[2'-운데실이미다졸릴-(1')]-에틸-s-트라이아진(상품명; C11Z-A), 2,4-다이아미노-6-[2'-에틸-4'-메틸이미다졸릴-(1')]-에틸-s-트라이아진(상품명; 2E4MZ-A), 2,4-다이아미노-6-[2'-메틸이미다졸릴-(1')]-에틸-s-트라이아진아이소사이아누르산 부가물(상품명; 2MA-OK), 2-페닐-4,5-다이하이드록시메틸이미다졸(상품명; 2PHZ-PW), 2-페닐-4-메틸-5-하이드록시메틸이미다졸(상품명; 2P4MHZ-PW) 등을 들 수 있다(모두 시코쿠화성공업(주)제).
상기 붕소계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대, 트라이클로로보레인 등을 들 수 있다.
상기 인-붕소계 경화 촉진제로서는 특별히 한정되지 않고, 예컨대, 테트라페닐포스포늄테트라페닐보레이트(상품명; TPP-K), 테트라페닐포스포늄테트라-p-트라이보레이트(상품명; TPP-MK), 벤질트라이페닐포스포늄테트라페닐보레이트(상품명; TPP-ZK), 트라이페닐포스핀트라이페닐보레인(상품명; TPP-S) 등을 들 수 있다(모두 홋코화학(주)제).
상기 열경화 촉진 촉매의 배합 비율로서는, 열경화성 수지 100중량부에 대하여 0.01∼10중량부의 범위 내가 바람직하고, 0.02∼5중량부의 범위 내가 보다 바람직하고, 0.05∼3중량부의 범위 내가 특히 바람직하다. 배합 비율을 열경화성 수지 100중량부에 대하여 10중량부 이상으로 하는 것에 의해, 열경화 후의 23℃에서의 인장 저장 탄성률을 10GPa 이상으로 할 수 있다. 또한, 봉지 수지를 열경화시킬 때에, 반도체 이면용 필름도 충분히 열경화시킬 수 있어, 반도체 소자의 이면에 확실히 접착 고정시켜, 박리가 없는 플립칩형의 반도체 장치의 제조가 가능하게 된다. 한편, 상기 배합 비율을 열경화성 수지 100중량부에 대하여 0.01중량부 이하로 하는 것에 의해, 경화 저해의 발생을 방지할 수 있다.
또한, 적어도 열경화성 수지 성분과 열가소성 수지 성분에 의해 반도체 이면용 필름(2)을 형성하는 것도 할 수 있다. 특히, 바람직한 1실시태양(제 1 실시태양)으로서, 적어도 열경화성 수지 성분과 유리전이온도(Tg)가 25℃∼200℃의 열가소성 수지 성분에 의해 반도체 이면용 필름(2)을 형성하는 것이 바람직하다. 반도체 이면용 필름(2)이, 적어도 열경화성 수지 성분과, 유리전이온도(Tg)가 25℃∼200℃인 열가소성 수지 성분에 의해 형성되어 있으면, 피착체 상에 플립칩 접속시킨 반도체 소자가 박형이더라도(예컨대, 두께가 300μm 이하, 또한 200μm 이하이더라도), 그의 휨을 유효하게 억제 또는 방지할 수 있다. 플립칩 접속에 있어서는, 피착체 상에 반도체 소자를 플립칩 본딩한 후, 피착체와 반도체 소자의 접속 부분만을 봉지재(언더필이라고 불리는 봉지 수지 등)에 의해 봉지시킨다. 또한, 봉지재를 열경화시키지만, 그 때의 봉지재의 경화 수축 등에 의해, 반도체 소자에 응력이 가해진다. 그러나, 본 실시형태에 따른 반도체 이면용 필름(2)은 가열에 의해 열경화하면, 봉지 수지의 경화 수축에 기인하여 반도체 소자에 가해지는 응력에 대하여, 이것에 저항하는 기계적 강도를 갖추게 된다. 그 결과, 반도체 소자의 휨의 발생을 억제 또는 방지할 수 있다. 한편, 상기 Tg의 하한치는 26℃ 이상이 바람직하고, 27℃ 이상이 보다 바람직하고, 28℃ 이상이 더욱 바람직하다. 또한, 상기 Tg의 상한치는, 150℃ 이하가 바람직하고, 또 120℃ 이하, 100℃ 이하, 80℃ 이하 또는 50℃ 이하로 순차적으로 낮게 되는 편이 보다 바람직하다. 한편, 열가소성 수지 성분의 유리전이온도는, 모노머의 종류나 그 비율, 경화 촉매의 종류 등에 의해 제어할 수 있다. 열가소성 수지 성분의 유리전이온도는, 열 기계 분석(TMA: Thermo Mechanical Analysis)의 방법에 의해 측정할 수 있다.
여기서, 본 실시태양에 따른 반도체 이면용 필름은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋다. 반도체 이면용 필름이 적층 필름인 경우는, 적어도 어느 한 층이, 전술한 적어도 열경화성 수지 성분과, 유리전이온도가 25℃∼200℃인 열가소성 수지 성분에 의해 형성된 층이면 좋다.
상기 열가소성 수지 성분으로서는, 예컨대, 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아미도이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지 성분은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들의 열가소성 수지 성분중, 이온성 불순물이 적게 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다. 또한, Tg이 25℃∼200℃의 열가소성 수지 성분으로서는, 예컨대, 상기예시의 열가소성 수지 성분이고, 유리전이온도가 25℃∼200℃의 것을 들 수 있다. Tg가 25℃∼200℃인 이들 열가소성 수지 성분은 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 Tg가 25℃∼200℃의 열가소성 수지 성분 중, 이온성 불순물이 적고 내열성이 높고, 반도체 소자의 신뢰성을 확보할 수 있는 Tg가 25℃∼200℃인 아크릴 수지가 특히 바람직하다. Tg가 25℃ 이상의 아크릴 수지를 이용하는 것에 의해, 아크릴 수지를 이용하고 있더라도, 반도체 이면용 필름의 인장 저장 탄성률(열경화 후, 23℃)을 높일 수 있어, 10GPa 이상으로 제어하는 것이 가능해진다. 상기 Tg가 200℃보다 크면, 리플로우시에 패키지의 크랙이 발생한다고 하는 부적당한 경우가 있다. 한편, 아크릴 수지의 Tg는, 모노머의 종류나 그 비율, 경화 촉매의 종류 등에 의해 제어할 수 있다. 아크릴 수지의 Tg는, 열 기계 분석(TMA: Thermo Mechanical Analysis)에 의해 측정된 값이다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니고, 탄소수 30 이하(바람직하게는 탄소수 4∼18, 더욱 바람직하게는 탄소수 6∼10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
상기 Tg가 25℃∼200℃인 아크릴 수지(아크릴 고무)로서는, 아크릴산 에스터 또는 메타크릴산 에스터를 주모노머로 하는 아크릴 수지를 이용할 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 아크릴 수지에 있어서, 주모노머로서의 아크릴산 에스터 또는 메타크릴산 에스터로서는, 다른 모노머의 종류나 비율 등에도 의하지만, 중합체로서의 아크릴 수지의 Tg를 25℃∼200℃로 할 수 있는 것이면, 특별히 한정되지 않는다. 구체적으로는, 예컨대, 탄소수 30이하(예컨대, 탄소수 1∼30)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 알킬 에스터가 적합하다. 상기 알킬기로서는, 예컨대, 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다. 이러한 알킬기로서는, 특히 탄소수 2∼18의 알킬기가 적합하다. 아크릴산 에스터 또는 메타크릴산 에스터는 단독으로 또는 2종 이상 조합하여 이용할 수 있다.
상기 아크릴 수지의 Tg의 하한치는, 26℃ 이상이 바람직하고, 27℃ 이상이 보다 바람직하고, 28℃ 이상이 더욱 바람직하다. 또한, 상기 Tg의 상한치는, 150℃ 이하가 바람직하고, 또한 120℃ 이하, 100℃ 이하, 80℃ 이하 또는 50℃ 이하로 순차적으로 낮게 되는 쪽이 보다 바람직하다. 아크릴 수지의 유리전이온도는, 열 기계 분석(TMA)의 방법에 의해 측정할 수 있다.
Tg가 25℃∼200℃인 아크릴 수지를 이용하는 경우, 상기 아크릴 수지의 배합 비율은, Tg이 25℃∼200℃인 열가소성 수지 성분의 전량에 대하여 1∼60중량%가 바람직하고, 5∼40중량%가 보다 바람직하다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것이 아니고, 예컨대, 아크릴산, 메타크릴산, 카복시에틸아크릴레이트, 카복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 또는 크로톤산 등과 같은 카복실기 함유 모노머, 무수 말레산 또는 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 또는 (4-하이드록시메틸사이클로헥실)-메틸아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필(메트)아크릴레이트 또는 (메트)아크릴로일옥시나프탈렌설폰산 등과 같은 설폰산기 함유 모노머, 또는 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, 본 발명의 (메트)란 모두 같은 의미이다.
Tg가 25℃∼200℃인 아크릴 수지에 있어서, 주모노머로서의 아크릴산 에스터 또는 메타크릴산 에스터의 비율은, 모노머 전량에 대하여, 예컨대, 50중량%∼100중량%의 범위로부터 적절히 선택할 수 있고, 바람직하게는 55중량%∼95중량%(더 바람직하게는 60중량%∼90중량%)이다.
Tg가 25℃∼200℃인 열가소성 수지 성분을 이용하는 경우에 있어서, 열가소성 수지 성분 중에는, Tg가 25℃ 미만인 열가소성 수지 성분이나 Tg가 200℃를 넘는 열가소성 수지 성분이 포함되어 있더라도 좋다. 이 경우 Tg가 25℃∼200℃인 열가소성 수지 성분의 비율은, 열가소성 수지 성분 전량에 대하여 50중량% 이상(예컨대, 50중량%∼100중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 80중량% 이상(예컨대, 80중량%∼100중량%)이며, 더 바람직하게는 90중량% 이상(예컨대, 90중량%∼100중량%)이다. 한편, Tg가 25℃ 미만인 열가소성 수지 성분을 병용하면, 웨이퍼 이면 보호 필름의 탄성률이 저하되는 경우가 있다. 따라서, Tg가 25℃ 미만인 열가소성 수지 성분의 비율은 적은 편이 적합하며, 특히 전혀 사용되고 있지 않은 것이 적합하다. 또한, Tg가 200℃를 넘는 열가소성 수지 성분을 병용하면, 리플로우시의 패키지의 크랙이 생긴다고 하는 부적당한 경우가 있다. 따라서, Tg가 200℃를 넘는 열가소성 수지 성분의 비율은 적은 편이 적합하며, 특히 전혀 사용되고 있지 않은 것이 적합하다. 이들의 점에서, Tg가 25℃∼200℃인 열가소성 수지 성분은, 열가소성 수지 성분 전량에 대하여 100중량%의 비율로 사용되고 있는 것이 특히 바람직하다.
Tg가 25℃∼200℃인 열가소성 수지 성분의 배합 비율은, 플립칩형 반도체 이면용 필름의 수지 성분의 전량에 대하여 5중량% 이상 40중량% 이하의 범위 내인 것이 바람직하다. 상기 열가소성 수지 성분의 배합 비율을, 수지 성분 전량에 대하여 5중량% 이상으로 하는 것에 의해, 열경화했을 때의 기계적 강도를 양호하게 할 수 있다. 그 한편, 상기 배합 비율을 40중량% 이하로 하는 것에 의해, 가열했을 때의 열경화가 불충분해지는 것을 방지할 수 있다.
또한, 다른 바람직한 1실시태양(제 2 실시태양)으로서, 상기 반도체 이면용 필름(2)은, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비하는 것도 가능하다. 이렇게, 상기 반도체 이면용 필름(2)의 수지 조성물로서 열경화성 수지 성분을 이용하고, 또한 열가소성 수지 성분을 이용하지 않음으로써, 피착체 상에 플립칩 접속시킨 반도체 소자가 박형이더라도(예컨대, 두께가 300μm 이하, 또한 200μm 이하이더라도), 그의 휨을 유효하게 억제 또는 방지할 수 있다. 플립칩 접속에 있어서는, 피착체 상에 반도체 소자를 플립칩 본딩한 후, 피착체와 반도체 소자의 접속 부분만을 봉지재(언더필이라고 불리는 봉지 수지 등)에 의해 봉지시킨다. 또한, 봉지재를 열경화시키지만, 그 때의 봉지재의 경화 수축 등에 의해, 반도체 소자에 응력이 가해져 휨이 생긴다. 그러나, 열경화성 수지 성분만에 의해 형성하고, 열가소성 수지 성분을 이용하지 않음으로써, 상기와 같은 봉지 수지의 열경화시에, 봉지 수지가 수축하려고 해도, 본 실시태양에 따른 반도체 이면용 필름(2)은 가열에 의해 열경화하여, 봉지 수지의 경화 수축에 기인하여 반도체 소자에 가해지는 응력에 대하여, 이것에 저항하는 기계적 강도를 갖추게 된다. 그 결과, 그 수축을 억제 또는 방지할 수 있다. 그 결과, 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.
여기서, 본 실시태양에 따른 반도체 이면용 필름은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋다. 반도체 이면용 필름이 적층 필름인 경우는, 적어도 어느 한 층이, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층이면 좋다. 한편, 열경화성 수지 성분 및 열가소성 수지 성분으로서는, 예컨대, 상기 예시한 것을 들 수 있다.
또한, 본 실시태양에 있어서는, 상기 열경화성 수지 성분이 적어도 액상 에폭시 수지를 포함하는 것이 바람직하다. 액상 에폭시 수지로서는, 25℃에서 유동성을 나타내는 것이면 특별히 한정되지 않는다. 구체적으로는, 예컨대, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀노볼락형 에폭시 수지, 오쏘크레졸노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지이고, 25℃에서 유동성을 나타내는 것을 이용할 수 있다. 이들 액상 에폭시 수지는 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 2종 이상을 병용한 경우에는, 에폭시 수지 성분 전체가 25℃에서 액상을 나타내는 것이 바람직하다. 한편, 액상 에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐에테인형 에폭시 수지가 특히 바람직하다. 이들 액상 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다. 또한, 본 발명에 있어서 유동성을 나타낸다는 것은, 25℃에서 점도가 100,000Pa·s 이하인 경우를 의미한다. 상기 점도는, B형 점도계(온도: 23℃)에 의해 측정한 값이다.
상기 열경화성 수지 성분에 있어서는, 상기 액상 에폭시 수지 외에, 접착제 조성물로서 일반적으로 사용되는 열경화성 수지 성분을 특별히 한정없이 병용할 수 있다. 상기 열경화성 수지 성분으로서는, 상기에 예시한 에폭시 수지 중 상온(25℃)에서 고체상인 것이나 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄 수지, 실리콘 수지, 열경화성 폴리이미드 수지 등의 열경화성 수지 성분을 들 수 있다. 이들 열경화성 수지 성분도 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 또한, 액상 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
상기 액상 에폭시 수지의 배합 비율은, 열경화성 수지 성분의 전량에 대하여 바람직하게는 60중량% 이상이며, 보다 바람직하게는 60∼90중량%, 더 바람직하게는 65∼80중량%이다. 액상 에폭시 수지의 배합 비율을 60중량% 이상으로 하는 것에 의해, 열경화 후의 반도체 이면용 필름(2)에 크랙이 생기는 것을 방지할 수 있다.
열경화성 수지 성분중에 액상 에폭시 수지와 페놀 수지가 포함되는 경우, 양자의 배합 비율은, 예컨대, 상기 액상 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량∼2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은 0.8당량∼1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행되지 않고, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
상기 반도체 이면용 필름(2)은, 예컨대, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 특별히 제한되지 않지만, 예컨대, 아크릴 수지가 포함되어 있는 경우, 아크릴 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10중량부∼200중량부의 범위로부터 적절히 선택할 수 있다.
또한, 상기 반도체 이면용 필름(2)은, 예컨대, 에폭시 수지, 페놀 수지 및 Tg가 25℃∼200℃인 열가소성 수지 성분을 포함하는 수지 조성물에 의해 형성할 수도 있고, 또한, 에폭시 수지, 페놀 수지 및 Tg가 25℃∼200℃인 아크릴 수지를 포함하는 수지 조성물에 의해 형성할 수도 있다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 특별히 제한되지 않지만, 예컨대, Tg가 25℃∼200℃인 열가소성 수지 성분(예컨대, Tg가 25℃∼200℃인 아크릴 수지 성분) 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10중량부∼200중량부인 범위로부터 적절히 선택할 수 있다.
또한, 상기 반도체 이면용 필름(2)은, 예컨대, 에폭시 수지 및 페놀 수지를 포함하는 열경화성 수지 성분에 의해 형성하는 것도 가능하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 이 경우의 배합비는, 특별히 제한되지 않지만, 예컨대, 전체 수지 성분 100중량부에 대하여, 에폭시 수지와 페놀 수지의 혼합량이 10중량부∼200중량부인 범위로부터 적절히 선택할 수 있다. 또한, 상기 반도체 이면용 필름(2)이 액상 에폭시 수지 및 페놀 수지를 포함하는 열경화성 수지 성분에 의해 형성되어 있는 경우의 배합비는, 특별히 제한되지 않지만, 예컨대, 전체 수지 성분 100중량부에 대하여, 액상 에폭시 수지와 페놀 수지의 혼합량이 10중량부∼200중량부인 범위로부터 적절히 선택할 수 있다.
반도체 이면용 필름(2)은, 반도체 웨이퍼의 이면(회로 비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 즉, 반도체 이면용 필름(2) 자체가 접착제층인 것이 중요하다. 이러한 접착제층으로서의 반도체 이면용 필름(2)은, 예컨대, 열경화성 수지 성분으로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 반도체 이면용 필름(2)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓는 것이 바람직하다. 이것에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 꾀할 수 있다.
반도체 이면용 필름의 반도체 웨이퍼에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은 0.5N/20mm∼15N/20mm의 범위가 바람직하고, 0.7N/20mm∼10N/20mm의 범위가 보다 바람직하다. 0.5N/20mm 이상으로 하는 것에 의해, 우수한 밀착성으로 반도체 웨이퍼나 반도체 소자에 접착되어 있고, 들뜸 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱시에 칩 비산이 발생하는 것을 방지할 수도 있다. 한편, 15N/20mm 이하로 하는 것에 의해, 다이싱 테이프로부터 용이하게 박리할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예컨대, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예컨대, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸 글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레조르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대, 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여, 통상 7중량부 이하(예컨대, 0.05중량부∼7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 못하다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름(2)은 착색되어 있는 것이 바람직하다. 이것에 의해, 우수한 외관성을 발휘시킬 수 있어, 부가 가치가 있는 외관의 반도체 장치로 할 수 있게 된다. 구체적으로는, 예컨대 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 반도체 이면용 필름(2)을 유색으로 하는 경우(무색·투명하지 않은 경우), 착색에 의해 나타나는 색으로서는 특별히 제한되지 않지만, 예컨대, 흑색, 청색, 적색 등의 농색(濃色)인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 60 이하(0∼60)[바람직하게는 50 이하(0∼50), 더 바람직하게는 40 이하(0∼40)]로 되는 짙은 색을 의미하고 있다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 35 이하(0∼35)[바람직하게는 30 이하(0∼30), 더 바람직하게는 25 이하(0∼25)]로 되는 흑색계 색을 의미하고 있다. 한편, 흑색에 있어서, L*a*b* 표색계로 규정되는 a*나 b*는, 각각, L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예컨대, 양쪽 모두 -10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계로 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR-200」 미놀타사제; 색채색차계)를 이용하여 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(CIE)가 1976년에 추장한 색 공간으로서, CIE 1976(L*a*b*) 표색계로 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격으로서는, JIS Z8729에 규정되어 있다.
반도체 이면용 필름(2)을 착색할 때는, 목적으로 하는 색에 따라, 색재(착색제)를 이용할 수 있다. 이러한 색재로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이더라도 좋다. 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 색재로서 염료를 이용하면, 반도체 이면용 필름 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 이용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예컨대, 무기 흑계 안료, 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 시안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이더라도 좋다. 흑계 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 물론, 흑계 색재는, 흑 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예컨대, 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 그래파이트(흑연), 산화구리, 이산화망간, 아조계 안료(아조메타인 아조블랙 등), 아닐린 블랙, 페릴렌 블랙, 타이타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C.I. 솔벤트 블랙 3, 동 7, 동 22, 동 27, 동 29, 동 34, 동 43, 동 70, C.I. 다이렉트 블랙 17, 동 19, 동 22, 동 32, 동 38, 동 51, 동 71, C.I. 애시드 블랙 1, 동 2, 동 24, 동 26, 동 31, 동 48, 동 52, 동 107, 동 109, 동 110, 동 119, 동 154, C.I. 디스퍼스 블랙 1, 동 3, 동 10, 동 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 동 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑계 색재로서는, 예컨대, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트화학공업주식회사제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예컨대, 시안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 시안계 색재로서는, 예컨대, C.I.솔벤트 블루 25, 동 36, 동 60, 동 70, 동 93, 동 95; C.I. 애시드 블루 6, 동 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 동 2, 동 3, 동 15, 동 15:1, 동 15:2, 동 15:3, 동 15:4, 동 15:5, 동 15:6, 동 16, 동 17, 동 17:1, 동 18, 동 22, 동 25, 동 56, 동 60, 동 63, 동 65, 동 66; C.I. 배트 블루 4; 동 60, C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예컨대, C.I. 솔벤트 레드 1, 동 3, 동 8, 동 23, 동 24, 동 25, 동 27, 동 30, 동 49, 동 52, 동 58, 동 63, 동 81, 동 82, 동 83, 동 84, 동 100, 동 109, 동 111, 동 121, 동 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 동 13, 동 14, 동 21, 동 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 동 2, 동 9, 동 12, 동 13, 동 14, 동 15, 동 17, 동 18, 동 22, 동 23, 동 24, 동 27, 동 29, 동 32, 동 34, 동 35, 동 36, 동 37, 동 38, 동 39, 동 40; C.I. 베이직 바이올렛 1, 동 3, 동 7, 동 10, 동 14, 동 15, 동 21, 동 25, 동 26, 동 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예컨대, C.I. 피그먼트 레드 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 8, 동 9, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 18, 동 19, 동 21, 동 22, 동 23, 동 30, 동 31, 동 32, 동 37, 동 38, 동 39, 동 40, 동 41, 동 42, 동 48:1, 동 48:2, 동 48:3, 동 48:4, 동 49, 동 49:1, 동 50, 동 51, 동 52, 동 52:2, 동 53:1, 동 54, 동 55, 동 56, 동 57:1, 동 58, 동 60, 동 60:1, 동 63, 동 63:1, 동 63:2, 동 64, 동 64:1, 동 67, 동 68, 동 81, 동 83, 동 87, 동 88, 동 89, 동 90, 동 92, 동 101, 동 104, 동 105, 동 106, 동 108, 동 112, 동 114, 동 122, 동 123, 동 139, 동 144, 동 146, 동 147, 동 149, 동 150, 동 151, 동 163, 동 166, 동 168, 동 170, 동 171, 동 172, 동 175, 동 176, 동 177, 동 178, 동 179, 동 184, 동 185, 동 187, 동 190, 동 193, 동 202, 동 206, 동 207, 동 209, 동 219, 동 222, 동 224, 동 238, 동 245; C.I. 피그먼트 바이올렛 3, 동 9, 동 19, 동 23, 동 31, 동 32, 동 33, 동 36, 동 38, 동 43, 동 50; C.I. 배트 레드 1, 동 2, 동 10, 동 13, 동 15, 동 23, 동 29, 동 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예컨대, C.I. 솔벤트 옐로 19, 동 44, 동 77, 동 79, 동 81, 동 82, 동 93, 동 98, 동 103, 동 104, 동 112, 동 162 등의 옐로계 염료; C.I. 피그먼트 오렌지 31, 동 43; C.I. 피그먼트 옐로 1, 동 2, 동 3, 동 4, 동 5, 동 6, 동 7, 동 10, 동 11, 동 12, 동 13, 동 14, 동 15, 동 16, 동 17, 동 23, 동 24, 동 34, 동 35, 동 37, 동 42, 동 53, 동 55, 동 65, 동 73, 동 74, 동 75, 동 81, 동 83, 동 93, 동 94, 동 95, 동 97, 동 98, 동 100, 동 101, 동 104, 동 108, 동 109, 동 110, 동 113, 동 114, 동 116, 동 117, 동 120, 동 128, 동 129, 동 133, 동 138, 동 139, 동 147, 동 150, 동 151, 동 153, 동 154, 동 155, 동 156, 동 167, 동 172, 동 173, 동 180, 동 185, 동 195; C.I. 배트 옐로 1, 동 3, 동 20 등의 옐로계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각, 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
반도체 이면용 필름(2)을 착색시키는 경우, 그 착색 형태는 특별히 제한되지 않는다. 예컨대, 반도체 이면용 필름은, 착색제가 첨가된 단층의 필름상물이더라도 좋다. 또한, 적어도 열경화성 수지 성분에 의해 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이더라도 좋다. 한편, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층의 양측의 2개의 수지층은, 동일한 조성의 수지층이더라도 좋고, 다른 조성의 수지층이더라도 좋다.
반도체 이면용 필름(2)에는, 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예컨대, 충전제(필러), 난연제, 실레인 커플링제, 이온 트랩제 외에, 증량제, 노화방지제, 산화방지제, 계면활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제의 어느 것이더라도 좋지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름에 도전성의 부여나 열전도성의 향상, 탄성률의 조절 등을 꾀할 수 있다. 한편, 반도체 이면용 필름(2)으로서는 도전성이더라도, 비도전성이더라도 좋다. 상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 밖에 카본 등으로 이루어지는 여러 가지 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그중에서도 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1μm∼80μm의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은, 예컨대, 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부∼80중량부)인 것이 바람직하고, 특히 0중량부∼70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대, 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예컨대, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸디에톡시실레인 등을 들 수 있다. 실레인 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(2)은, 예컨대, 에폭시 수지 등의 열경화성 수지 성분과, 필요에 따라 아크릴 수지 등의 열가소성 수지 성분(예컨대, Tg가 25℃∼200℃인 아크릴 수지 등의, Tg가 25℃∼200℃인 열가소성 수지 성분)과, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여 수지 조성물을 조제하여, 필름상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 상기 수지 조성물을, 다이싱 테이프의 점착제층(32) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하고, 이것을 점착제층(32) 상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름상의 층(접착제층)을 형성할 수 있다. 한편, 상기 수지 조성물은, 용액이더라도 분산액이더라도 좋다.
한편, 반도체 이면용 필름(2)이, 에폭시 수지 등의 열경화성 수지 성분을 포함하는 수지 조성물에 의해 형성되어 있는 경우, 반도체 이면용 필름(2)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열경화성 수지 성분이 미경화 또는 부분 경화된 상태이다. 이 경우, 반도체 웨이퍼에 적용 후에(구체적으로는, 통상, 플립칩 본딩 공정에서 봉지재를 큐어(cure)할 때에), 반도체 이면용 필름 중의 열경화성 수지 성분을 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름(2)은, 열경화성 수지 성분을 포함하고 있더라도, 상기 열경화성 수지 성분은 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름(2)의 겔분율로서는, 특별히 제한되지 않지만, 예컨대, 50중량% 이하(0중량%∼50중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량% 이하(0중량%∼30중량%)이며, 특히 10중량% 이하(0중량%∼10중량%)인 것이 적합하다. 반도체 이면용 필름(2)의 겔분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
<겔분율의 측정 방법>
반도체 이면용 필름(2)으로부터 약 0.1g을 샘플링하여 정밀하게 칭량하고(시료의 중량), 상기 샘플을 메쉬상 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 일주일 침지시켰다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 톨루엔으로부터 빼내고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 하기 식(a)에 의해 겔분율(중량%)을 산출한다.
겔분율(중량%)=[(침지·건조 후의 중량)/(시료의 중량)]×100 (a)
한편, 반도체 이면용 필름(2)의 겔분율은, 수지 성분의 종류나 그의 함유량, 가교제의 종류나 그의 함유량 외에, 가열 온도나 가열 시간 등에 의해 제어할 수 있다.
본 발명에 있어서, 반도체 이면용 필름(2)은, 에폭시 수지 등의 열경화성 수지 성분을 포함하는 수지 조성물에 의해 형성된 필름상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 웨이퍼의 다이싱 공정에서는 절삭수를 사용하기 때문에, 반도체 이면용 필름(2)이 흡습하여, 정상 상태 이상의 함수율이 되는 경우가 있다. 이러한 고함수율인 채로, 플립칩 본딩을 행하면, 반도체 이면용 필름(2)과 반도체 웨이퍼 또는 그의 가공체(반도체)와의 접착 계면에 수증기가 괴어, 들뜸이 발생하는 경우가 있다. 따라서, 반도체 이면용 필름(2)에서는, 투습성이 높은 코어 재료를 접착제층에 의해 낀 구성으로 하는 것에 의해, 수증기가 확산하여, 이러한 문제를 회피하는 것이 가능해진다. 이러한 관점에서, 코어 재료의 편면 또는 양면에 반도체 이면용 필름(2)을 형성한 다층 구조를 반도체 이면용 필름으로서 사용할 수 있다. 상기 코어 재료로서는, 필름(예컨대 폴리이미드 필름, 폴리에스터 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
반도체 이면용 필름(2)의 두께(적층 필름의 경우는 총 두께)는 특별히 한정되지 않지만, 예컨대 2∼500μm, 바람직하게는 2μm∼200μm 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 4μm∼160μm 정도가 바람직하고, 6μm∼100μm 정도가 보다 바람직하고, 10μm∼80μm 정도가 특히 바람직하다. 또한, 반도체 이면용 필름(2)이, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비한 것인 경우에는, 그 두께를 5∼500μm로 하는 것도 바람직한 태양이다.
상기 반도체 이면용 필름(2)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은 1GPa 이상(예컨대, 1GPa∼50GPa)인 것이 바람직하고, 보다 바람직하게는 2GPa 이상이며, 특히 3GPa 이상인 것이 적합하다. 상기 인장 저장 탄성률이 1GPa 이상이면, 반도체 칩을 반도체 이면용 필름(2)과 함께 다이싱 테이프의 점착제층(32)으로부터 박리시킨 후, 반도체 이면용 필름(2)을 지지체 상에 재치하여 수송 등을 행했을 때에, 반도체 이면용 필름이 지지체에 접착하는 것을 유효하게 억제 또는 방지할 수 있다. 한편, 상기 지지체는, 예컨대 캐리어 테이프에 있어서의 톱 테이프나 보텀 테이프 등을 말한다. 한편, 반도체 이면용 필름(2)이 열경화성 수지 성분을 포함하는 수지 조성물에 의해 형성되어 있는 경우, 전술한 바와 같이, 열경화성 수지 성분은, 통상, 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 23℃에서의 인장 저장 탄성률은, 통상, 열경화성 수지 성분이 미경화 상태 또는 부분 경화된 상태에서의 23℃에서의 인장 저장 탄성률로 된다.
여기서, 반도체 이면용 필름(2)은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋지만, 적층 필름의 경우, 상기 인장 저장 탄성률은 적층 필름 전체로서 1GPa 이상(예컨대, 10GPa∼50GPa)의 범위이면 좋다. 또한, 반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열가소성 수지, 열경화성 수지)의 종류나 그의 함유량, 실리카 필러 등의 필러의 종류나 그의 함유량을 적절히 설정하는 것 등에 의해 제어할 수 있다. 한편, 반도체 이면용 필름이 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층의 형태를 갖고 있는 경우), 그 적층 형태로서는, 예컨대, 웨이퍼 접착층과 레이저 마크층으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이러한 웨이퍼 접착층과 레이저 마크층 사이에는, 다른 층(중간층, 광선 차단층, 보강층, 착색층, 기재층, 전자파 차단층, 열전도층, 점착층 등)이 설치되어 있더라도 좋다. 한편, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마크층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
한편, 상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않고서 미경화 상태의 반도체 이면용 필름(2)을 제작하고, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 수득된 인장 저장 탄성률의 값으로 했다.
상기 반도체 이면용 필름(2)은, 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 세퍼레이터는, 실용에 제공될 때까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 세퍼레이터는, 또한, 다이싱 테이프의 기재 상의 점착제층(32)에 반도체 이면용 필름(2)을 전사할 때의 지지 기재로서 이용할 수 있다. 세퍼레이터는 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름 상에 반도체 웨이퍼를 접착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌 테레프탈레이트 등)이나 종이 등도 사용 가능하다. 한편, 세퍼레이터는 종래 공지된 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특별히 제한되지 않는다.
반도체 이면용 필름(2)이 다이싱 테이프(3)에 적층되어 있지 않은 경우, 반도체 이면용 필름(2)은, 양면에 박리층을 갖는 세퍼레이터를 1매 이용하여 롤상으로 권회된 형태로, 양면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있더라도 좋고, 적어도 한쪽 면에 박리층을 갖는 세퍼레이터에 의해 보호되어 있더라도 좋다.
(다이싱 테이프)
상기 다이싱 테이프(3)는, 기재(31) 상에 점착제층(32)이 형성되어 구성되어 있다. 이와 같이, 다이싱 테이프(3)는, 기재(31)와, 점착제층(32)이 적층된 구성을 갖고 있으면 좋다. 기재(지지 기재)(31)는 점착제층(32) 등의 지지 모체로서 이용할 수 있다. 상기 기재(31)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(31)로서는, 예컨대, 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속박, 금속판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적당한 박엽체(薄葉體)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예컨대, 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터(랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리뷰틸렌 테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌설파이드(PPS); 폴리아마이드(나일론), 전방향족 폴리아마이드(알아마이드) 등의 아마이드계 수지; 폴리에터에터케톤(PEEK); 폴리이미드; 폴리에터이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체 등의 폴리머를 들 수 있다. 상기 플라스틱 필름은, 무연신으로 사용하더라도 좋고, 필요에 따라 1축 또는 2축의 연신 처리를 실시한 것을 사용하더라도 좋다. 연신 처리 등에 의해 열수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(31)를 열수축시키는 것에 의해 점착제층(32)과 반도체 이면용 필름(2)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 꾀할 수 있다.
기재(31)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해서, 관용의 표면 처리, 예컨대, 크로뮴산 처리, 오존 폭로, 화염 폭로, 고압 전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 방법에 의한 산화 처리 등이 실시되어 있더라도 좋고, 하도제에 의한 코팅 처리 등이 실시되어 있더라도 좋다.
상기 기재(31)는, 동종 또는 이종의 것을 적당히 선택하여 사용할 수 있고, 필요에 따라 수종을 블렌드한 것을 이용할 수 있다. 또한, 기재(31)에는, 대전 방지능을 부여하기 위해서, 상기 기재(31) 상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500Å 정도의 도전성 물질의 증착층을 설치할 수 있다. 기재(31)는 단층 또는 2종 이상의 복층이라도 좋다.
기재(31)의 두께(적층체의 경우는 총 두께)는, 특별히 제한되지 않고 강도나 유연성, 사용 목적 등에 따라 적당히 선택할 수 있고, 예컨대, 일반적으로는 1000μm 이하(예컨대, 1μm∼1000μm), 바람직하게는 10μm∼500μm, 더 바람직하게는 20μm∼300μm, 특히 30μm∼200μm 정도이지만, 이들에 한정되지 않는다. 또한, 플립칩형 반도체 이면용 필름이, 적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비한 것인 경우에는, 기재의 두께를 1μm∼500μm, 바람직하게는 3μm∼300μm, 보다 바람직하게는 5μm∼250μm 정도로 하는 것도 바람직한 태양이다.
한편, 기재(31)에는, 본 발명의 효과 등을 손상하지 않는 범위로, 각종 첨가제(착색제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 난연제 등)가 포함되어 있더라도 좋다.
상기 점착제층(32)은 점착제에 의해 형성되어 있고, 점착성을 갖고 있다. 이러한 점착제로서는, 특별히 제한되지 않고, 공지된 점착제 중에서 적절히 선택할 수 있다. 구체적으로는, 점착제로서는, 예컨대, 아크릴계 점착제, 고무계 점착제, 바이닐알킬에터계 점착제, 실리콘계 점착제, 폴리에스터계 점착제, 폴리아마이드계 점착제, 우레탄계 점착제, 불소계 점착제, 스타이렌-다이엔 블록 공중합체계 점착제, 이들 점착제에 융점이 약 200℃ 이하인 열용융성 수지를 배합한 크립 특성 개량형 점착제 등의 공지된 점착제(예컨대, 일본국 특허공개 소56-61468호 공보, 일본국 특허공개 소61-174857호 공보, 일본국 특허공개 소63-17981호 공보, 일본국 특허공개 소56-13040호 공보 등 참조) 중에서, 상기 특성을 갖는 점착제를 적절히 선택하여 이용할 수 있다. 또한, 점착제로서는, 방사선 경화형 점착제(또는 에너지선 경화형 점착제)나, 열팽창성 점착제를 이용할 수도 있다. 점착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 점착제로서는, 아크릴계 점착제, 고무계 점착제를 적합하게 이용할 수 있고, 특히 아크릴계 점착제가 적합하다. 아크릴계 점착제로서는, (메트)아크릴산 알킬 에스터의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체(단독중합체 또는 공중합체)를 베이스 폴리머로 하는 아크릴계 점착제를 들 수 있다.
상기 아크릴계 점착제에 있어서의 (메트)아크릴산 알킬 에스터로서는, 예컨대, (메트)아크릴산 메틸, (메트)아크릴산 에틸, (메트)아크릴산 프로필, (메트)아크릴산 아이소프로필, (메트)아크릴산 뷰틸, (메트)아크릴산 아이소뷰틸, (메트)아크릴산 s-뷰틸, (메트)아크릴산 t-뷰틸, (메트)아크릴산 펜틸, (메트)아크릴산 헥실, (메트)아크릴산 헵틸, (메트)아크릴산 옥틸, (메트)아크릴산 2-에틸헥실, (메트)아크릴산 아이소옥틸, (메트)아크릴산 노닐, (메트)아크릴산 아이소노닐, (메트)아크릴산 데실, (메트)아크릴산 아이소데실, (메트)아크릴산 운데실, (메트)아크릴산 도데실, (메트)아크릴산 트라이데실, (메트)아크릴산 테트라데실, (메트)아크릴산 펜타데실, (메트)아크릴산 헥사데실, (메트)아크릴산 헵타데실, (메트)아크릴산 옥타데실, (메트)아크릴산 노나데실, (메트)아크릴산 에이코실 등의 (메트)아크릴산 알킬 에스터 등을 들 수 있다. (메트)아크릴산 알킬 에스터로서는, 알킬기의 탄소수가 4∼18인 (메트)아크릴산 알킬 에스터가 적합하다. 한편, (메트)아크릴산 알킬 에스터의 알킬기는, 직쇄상 또는 분기쇄상의 어느 것이더라도 좋다.
한편, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산 알킬 에스터와 공중합가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있더라도 좋다. 이러한 공중합성 단량체 성분으로서는, 예컨대, (메트)아크릴산(아크릴산, 메타크릴산), 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카복실기 함유 모노머; 무수 말레산, 무수 이타콘산 등의 산무수물기 함유 모노머; (메트)아크릴산 하이드록시에틸, (메트)아크릴산 하이드록시프로필, (메트)아크릴산 하이드록시뷰틸, (메트)아크릴산 하이드록시헥실, (메트)아크릴산 하이드록시옥틸, (메트)아크릴산 하이드록시데실, (메트)아크릴산 하이드록시라우릴, (4-하이드록시메틸사이클로헥실)메틸 메타크릴레이트 등의 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아마이드-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌설폰산 등의 설폰산기 함유 모노머; 2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머; (메트)아크릴아마이드, N,N-다이메틸(메트)아크릴아마이드, N-뷰틸(메트)아크릴아마이드, N-메틸올(메트)아크릴아마이드, N-메틸올프로페인(메트)아크릴아마이드 등의 (N-치환)아마이드계 모노머; (메트)아크릴산 아미노에틸, (메트)아크릴산 N,N-다이메틸아미노에틸, (메트)아크릴산 t-뷰틸아미노에틸 등의 (메트)아크릴산 아미노알킬계 모노머; (메트)아크릴산 메톡시에틸, (메트)아크릴산 에톡시에틸 등의 (메트)아크릴산 알콕시알킬계 모노머; 아크릴로나이트릴, 메타크릴로나이트릴 등의 사이아노아크릴레이트 모노머; (메트)아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 모노머; 스타이렌, α-메틸스타이렌 등의 스타이렌계 모노머; 아세트산 바이닐, 프로피온산 바이닐 등의 바이닐에스터계 모노머; 아이소프렌, 뷰타다이엔, 아이소뷰틸렌 등의 올레핀계 모노머; 바이닐에터 등의 바이닐에터계 모노머; N-바이닐피롤리돈, 메틸바이닐피롤리돈, 바이닐피리딘, 바이닐피페리돈, 바이닐피리미딘, 바이닐피페라진, 바이닐피라진, 바이닐피롤, 바이닐이미다졸, 바이닐옥사졸, 바이닐모폴린, N-바이닐카복실산아마이드류, N-바이닐카프로락탐 등의 질소 함유 모노머; N-사이클로헥실말레이미드, N-아이소프로필말레이미드, N-라우릴말레이미드, N-페닐말레이미드 등의 말레이미드계 모노머; N-메틸이타콘이미드, N-에틸이타콘이미드, N-뷰틸이타콘이미드, N-옥틸이타콘이미드, N-2-에틸헥실이타콘이미드, N-사이클로헥실이타콘이미드, N-라우릴이타콘이미드 등의 이타콘이미드계 모노머; N-(메트)아크릴로일옥시메틸렌석신이미드, N-(메트)아크릴로일-6-옥시헥사메틸렌석신이미드, N-(메트)아크릴로일-8-옥시옥타메틸렌석신이미드 등의 석신이미드계 모노머; (메트)아크릴산 폴리에틸렌글리콜, (메트)아크릴산 폴리프로필렌글리콜, (메트)아크릴산 메톡시에틸렌글리콜, (메트)아크릴산 메톡시폴리프로필렌글리콜 등의 글리콜계 아크릴에스터 모노머; (메트)아크릴산 테트라하이드로퍼푸릴, 불소 (메트)아크릴레이트, 실리콘 (메트)아크릴레이트 등의 헤테로환, 할로젠 원자, 규소 원자 등을 갖는 아크릴산 에스터계 모노머; 헥세인다이올 다이(메트)아크릴레이트, (폴리)에틸렌글리콜 다이(메트)아크릴레이트, (폴리)프로필렌글리콜 다이(메트)아크릴레이트, 네오펜틸글리콜 다이(메트)아크릴레이트, 펜타에리트리톨 다이(메트)아크릴레이트, 트라이메틸올프로페인 트라이(메트)아크릴레이트, 펜타에리트리톨 트라이(메트)아크릴레이트, 다이펜타에리트리톨 헥사(메트)아크릴레이트, 에폭시 아크릴레이트, 폴리에스터 아크릴레이트, 우레탄 아크릴레이트, 다이바이닐벤젠, 뷰틸 다이(메트)아크릴레이트, 헥실 다이(메트)아크릴레이트 등의 다작용 모노머 등을 들 수 있다. 이들 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
점착제로서 방사선 경화형 점착제(또는 에너지선 경화형 점착제)를 이용하는 경우, 방사선 경화형 점착제(조성물)로서는, 예컨대, 라디칼 반응성 탄소-탄소 2중 결합을 폴리머 측쇄 또는 주쇄 중 또는 주쇄 말단에 갖는 폴리머를 베이스 폴리머로서 이용한 내재형의 방사선 경화형 점착제나, 점착제 중에 자외선 경화성의 모노머 성분이나 올리고머 성분이 배합된 방사선 경화형 점착제 등을 들 수 있다. 또한, 점착제로서 열팽창성 점착제를 이용하는 경우, 열팽창성 점착제로서는, 예컨대, 점착제와 발포제(특히 열팽창성 미소구)를 포함하는 열팽창성 점착제 등을 들 수 있다.
본 발명에서는, 점착제층(32)에는, 본 발명의 효과를 손상하지 않는 범위로, 각종 첨가제(예컨대, 점착부여 수지, 착색제, 증점제, 증량제, 충전제, 가소제, 노화방지제, 산화방지제, 계면활성제, 가교제 등)가 포함되어 있더라도 좋다.
상기 가교제는, 자외선 조사 전의 점착력의 조정이나, 자외선 조사 후의 점착력의 조정 등을 위해 이용할 수 있다. 가교제를 이용하는 것에 의해, 외부 가교를 행할 수 있다. 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 한편, 가교제의 사용량은, 특별히 제한되지 않지만, 가교해야 할 베이스 폴리머(특히 아크릴 폴리머)와의 균형에 의해, 또한 점착제로서의 사용 용도에 의해서 적절히 결정된다. 일반적으로는, 가교제는, 상기 베이스 폴리머 100중량부에 대하여, 20중량부 정도 이하, 게다가 0.1중량부∼10중량부 배합하는 것이 바람직하다.
상기 아이소사이아네이트계 가교제로서는, 예컨대, 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소 첨가 톨릴렌 다이아이소사이아네이트, 수소 첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인 다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대, N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸 글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레조르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는, 가교제를 이용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
점착제층(32)은, 예컨대, 점착제(감압접착제)와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여, 시트상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 점착제 및 필요에 따라 용매나 그 밖의 첨가제를 포함하는 혼합물을 기재(31) 상에 도포하는 방법, 적당한 세퍼레이터(박리지 등) 상에 상기 혼합물을 도포하여 점착제층(32)을 형성하고, 이것을 기재(31) 상에 전사(이착)하는 방법 등에 의해, 점착제층(32)을 형성할 수 있다.
점착제층(32)의 두께는 특별히 제한되지 않고, 예컨대, 5μm∼300μm(바람직하게는 5μm∼200μm, 보다 바람직하게는 5μm∼100μm, 더 바람직하게는 5μm∼80μm, 보다 더 바람직하게는 15μm∼50μm, 특히 바람직하게는 7μm∼50μm) 정도이다. 점착제층(32)의 두께가 상기 범위 내이면, 적절한 점착력을 발휘할 수 있다. 한편, 점착제층(32)은 단층, 복층의 어느 것이더라도 좋다.
상기 다이싱 테이프(3)의 점착제층(32)의 플립칩형 반도체 이면용 필름(2)에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은, 0.02N/20mm∼10N/20mm의 범위가 바람직하고, 0.05N/20mm∼5N/20mm의 범위가 보다 바람직하다. 상기 접착력을 0.02N/20mm 이상으로 하는 것에 의해, 반도체 웨이퍼의 다이싱시에 반도체 소자가 칩 비산하는 것을 방지할 수 있다. 그 한편, 상기 접착력을 10N/20mm 이하로 하는 것에 의해, 반도체 소자를 픽업할 때에, 상기 반도체 소자의 박리가 곤란하게 되거나, 접착제 잔존이 발생하는 것을 방지할 수 있다.
한편, 본 발명에서는, 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)에는 대전 방지능을 갖게 할 수 있다. 이것에 의해, 그의 접착시 및 박리시 등에 있어서 정전기의 발생이나 그것에 의한 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전 방지능의 부여는, 기재(31), 점착제층(32) 내지 반도체 이면용 필름(2)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(31)에의 전하 이동 착체나 금속막 등으로 이루어지는 도전층을 부설하는 방법 등, 적당한 방식으로 행할 수 있다. 이들 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구상, 침상, 플레이크상의 금속분, 알루미나 등의 금속 산화물, 비정질 카본 블랙, 흑연 등을 들 수 있다. 단, 상기 반도체 이면용 필름(2)은, 비도전성인 것이, 전기적으로 누출하지 않도록 할 수 있는 점에서 바람직하다.
또한, 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤상으로 권회된 형태로 형성되어 있더라도 좋고, 시트(필름)가 적층된 형태로 형성되어 있더라도 좋다. 예컨대, 롤상으로 권회된 형태를 갖고 있는 경우, 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)을, 필요에 따라 세퍼레이터에 의해 보호한 상태로 롤상으로 권회하여, 롤상으로 권회된 상태 또는 형태의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서 제작할 수 있다. 한편, 롤상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(31)와, 상기 기재(31)의 한쪽 면에 형성된 점착제층(32)과, 상기 점착제층(32) 상에 형성된 반도체 이면용 필름과, 상기 기재(31)의 다른쪽 면에 형성된 박리 처리층(배면 처리층)으로 구성되어 있더라도 좋다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 점착제층(32)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예컨대, 8μm∼1500μm의 범위로부터 선택할 수 있고, 바람직하게는 20μm∼850μm(더 바람직하게는 31μm∼500μm, 특히 바람직하게는 47μm∼330μm)이다.
이와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 점착제층(32)의 두께의 비나, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 두께(기재(31) 및 점착제층(32)의 총 두께)의 비를 제어하는 것에 의해, 다이싱 공정시의 다이싱성, 픽업 공정시의 픽업성 등을 향상시킬 수 있어, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정∼반도체 칩의 플립칩 본딩 공정에 걸쳐서 유효하게 이용할 수 있다.
(다이싱 테이프 일체형 반도체 이면용 필름의 제조방법)
본 실시형태에 따른 다이싱 테이프 일체형 반도체 이면용 필름의 제조방법에 대하여, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 우선, 기재(31)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이 라미네이트법 등을 예시할 수 있다.
다음으로 기재(31) 상에 점착제 조성물을 도포하고, 건조시켜(필요에 따라 가열 가교시켜) 점착제층(32)을 형성한다. 도포 방식으로서는, 롤 도공, 스크린 도공, 그라비어 도공 등을 들 수 있다. 한편, 점착제층 조성물을 직접 기재(31)에 도포하여, 기재(31) 상에 점착제층(32)을 형성할 수도 있고, 또한, 점착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 점착제층(32)을 형성시킨 후, 상기 점착제층(32)을 기재(31)에 전사시키고, 기재(31) 상에 점착제층(32)을 형성할 수도 있다. 이와 같이, 기재(31) 상에 점착제층(32)을 형성함으로써 다이싱 테이프(3)를 제작한다.
한편, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 또한 소정 조건 하에서 건조하여(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하여), 도포층을 형성한다. 이 도포층을 상기 점착제층(32) 상에 전사하는 것에 의해, 반도체 이면용 필름(2)을 점착제층(32) 상에 형성한다. 한편, 상기 점착제층(32) 상에, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조하는(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조한는) 것에 의해서도, 반도체 이면용 필름(2)을 점착제층(32) 상에 형성할 수 있다. 이상으로부터, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다. 한편, 반도체 이면용 필름(2)을 형성할 때에 열경화를 행하는 경우, 부분 경화된 상태가 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
한편, 반도체 이면용 필름(2)이 다이싱 테이프(3)와 일체화되어 있지 않고, 단체(單體)인 경우, 상기 반도체 이면용 필름(2)의 제작 방법과 같이 하여 제작할 수 있다. 구체적으로는, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 또한 소정 조건 하에서 건조하여(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하여), 도포층을 형성하는 것에 의해, 반도체 이면용 필름(2)을 제작할 수 있다.
본 발명의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 접속 공정을 구비하는 반도체 장치의 제조시에 적합하게 이용할 수 있다. 즉, 본 발명의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 실장의 반도체 장치를 제조할 때에 사용되어, 반도체 칩의 이면에, 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 접착하고 있는 상태 또는 형태로, 플립칩 실장의 반도체 장치가 제조된다. 따라서, 본 발명의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대하여 이용할 수 있다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적합하게 이용할 수 있다.
(반도체 장치의 제조방법)
본 실시형태에 따른 반도체 장치의 제조방법에 대하여, 도 2(a)∼2(d)를 참조하면서 이하에 설명한다. 도 2(a)∼2(d)는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다. 한편, 반도체 이면용 필름(2)이 다이싱 테이프와 일체화되어 있지 않고 단체인 경우, 도 2(a)∼2(d)로 표시되는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용한 경우의 반도체 장치의 제조방법에 준한 방법에 의해 반도체 장치를 제조할 수 있다. 이 때, 미리, 반도체 이면용 필름(2)의 한쪽 면에 다이싱 테이프(3)를 접합하고 나서, 반도체 이면용 필름(2)을 반도체 웨이퍼에 접착할 수도 있고, 반도체 웨이퍼에 반도체 이면용 필름(2)을 접착하고 나서, 다이싱 테이프를 반도체 이면용 필름에 접합할 수도 있다.
상기 반도체 장치의 제조방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하여 반도체 장치를 제조할 수 있다. 구체적으로는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1) 상에 반도체 웨이퍼(4)를 접착하는 공정과, 상기 반도체 웨이퍼(4)를 다이싱하는 공정과, 다이싱에 의해 수득된 반도체 소자(5)를 픽업하는 공정과, 상기 반도체 소자(5)를 피착체(6) 상에 플립칩 접속하는 공정을 적어도 구비한다.
[마운트 공정]
우선, 도 2(a)에서 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2) 상에 임의로 설치된 세퍼레이터를 적당히 박리하고, 상기 반도체 이면용 필름(2) 상에 반도체 웨이퍼(4)를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이 때 상기 반도체 이면용 필름(2)은 미경화 상태(반경화 상태를 포함한다)에 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극 형성면 등으로도 칭해진다)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 압압(押壓) 수단에 의해 압압하면서 행해진다.
[다이싱 공정]
다음으로 도 2(b)에서 나타낸 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩(5)을 제조한다. 다이싱은, 예컨대, 반도체 웨이퍼(4)의 회로면측으로부터 통상적 방법에 따라서 행해진다. 또한, 본 공정에서는, 예컨대, 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 깊숙이 절단하는 풀컷트라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 갖는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 우수한 밀착성으로 접착 고정되어 있기 때문에, 칩 이지러짐이나 칩 비산을 억제할 수 있음과 아울러, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 한편, 반도체 이면용 필름(2)이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되더라도, 그 절단면에서 반도체 이면용 필름의 접착제층의 접착제 삼출이 일어나는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블록킹)하는 것을 억제 또는 방지할 수 있어, 후술하는 픽업을 한층 더 양호하게 행할 수 있다.
한편, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 익스팬드를 행하는 경우, 상기 익스팬드는 종래 공지된 익스팬드 장치를 이용하여 행할 수 있다. 익스팬드 장치는, 다이싱 링을 통해서 다이싱 테이프 일체형 반도체 이면용 필름(1)을 하방으로 밀어 내리는 것이 가능한 도넛 모양의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 익스팬드 공정에 의해, 후술하는 픽업 공정에서, 이웃하는 반도체 칩끼리가 접촉하여 파손하는 것을 막을 수 있다.
[픽업 공정]
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위하여, 도 2(c)에서 나타낸 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)측으로부터 니들에 의해 밀어 올려, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다. 한편, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(2)에 의해 보호되어 있다.
[플립칩 접속 공정]
픽업한 반도체 칩(5)은, 도 2(d)에서 나타낸 바와 같이, 기판 등의 피착체에, 플립칩 본딩 방식(플립칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등으로도 칭해진다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상적 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(5)의 회로면측에 형성되어 있는 뱀프(51)를, 피착체(6)의 접속 패드에 피착된 접합용 도전재(땜납 등)(61)에 접촉시켜 압압하면서 도전재를 용융시키는 것에 의해, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립칩 본딩 공정). 이 때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30μm∼300μm 정도이다. 한편, 반도체 칩(5)을 피착체(6) 상에 플립칩 본딩한 후는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하고, 상기 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대, 에폭시 기판, 비스말레이미드트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립칩 본딩 공정(플립칩 접속 공정)에 있어서, 뱀프나 도전재의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 뱀프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융시의 온도로서는, 통상 260℃ 정도(예컨대, 250℃∼300℃)로 되어 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성하는 것에 의해, 이 플립칩 본딩 공정에서의 고온에도 견딜 수 있는 내열성을 갖는 것으로 할 수 있다.
본 공정에서는(플립칩 본딩 공정 후), 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 상기 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대, 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들 세정액에 대하여 실질적으로 용해성을 갖고 있지 않다. 그 때문에, 전술한 바와 같이, 세정액으로서는 각종 세정액을 이용하는 수 있고, 특별한 세정액을 필요로 하지 않으며, 종래의 방법에 의해 세정시킬 수 있다.
다음으로, 플립칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이 때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상 175℃로 60초간∼90초간의 가열을 행하는 것에 의해, 봉지 수지의 열경화가 행하여지지만, 본 발명은 이것에 한정되지 않고, 예컨대 165℃∼185℃에서 수분간 큐어할 수 있다. 상기 공정에서의 열처리에 있어서는, 봉지 수지뿐만 아니라 반도체 이면용 필름(2)의 열경화도 동시에 행해진다. 이것에 의해, 반도체 이면용 필름(2)의 기계적 강도를 증가시킬 수 있다. 여기서, 상기 공정에서의 열처리에 의해, 봉지 수지가, 열경화의 진행에 따라 경화 수축한다. 그러나, 봉지 수지의 경화 수축에 기인하여, 반도체 칩(5)에 응력이 가해지더라도, 반도체 이면용 필름의 인장 저장 탄성률이 10GPa 이상이기 때문에, 그 응력에 대항할 수 있어, 반도체 소자는 거의 또는 전혀 휨이 생기고 있지 않은 상태로, 플립칩 본딩된 반도체 칩을 얻을 수 있다. 또한, 상기 공정에 의해, 반도체 이면용 필름(2)을 완전히 또는 거의 완전히 열경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 접착시킬 수 있다. 또한, 본 발명에 따른 반도체 이면용 필름(2)은, 미경화 상태이더라도 상기 봉지 공정시에 봉지재와 함께 열경화시킬 수 있기 때문에, 반도체 이면용 필름(2)을 열경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 갖는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예컨대, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)이나, 열가소성 수지 등이 포함되어 있더라도 좋다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름(2)을 이용하여 제조된 반도체 장치(플립칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이더라도, 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 그래픽 정보 등)를 양호하게 시인하는 것이 가능하다. 한편, 레이저 마킹을 행할 때는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고, 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd: YAG 레이저 등), YVO4 레이저가 적합하다.
본 발명의 다이싱 테이프 일체형 반도체 이면용 필름이나 반도체 이면용 필름을 이용하여 제조된 반도체 장치는, 플립칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도, 박형화, 소형화된 형상으로 되어 있다. 이 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대전화」나 「PHS」, 소형 컴퓨터(예컨대, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대전화」 및 컴퓨터가 일체화된 소형의 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바「디지털 비디오 카메라」, 소형 텔레비젼, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자수첩」, 이른바 「전자사전」, 이른바 「전자서적」용 전자 기기 단말, 소형 디지털 타입 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예컨대, 이른바 「데스크탑 퍼스널 컴퓨터」, 박형 텔레비젼, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이더라도 좋다. 또한, 전자 부품 또는, 전자 기기·전자 부품의 재료·부재로서는, 예컨대, 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하, 본 발명에 관하여 실시예를 이용하여 구체적으로 설명하지만, 본 발명은 그 요지를 넘지 않는 한, 이하의 실시예에 한정되는 것이 아니다. 또한, 각 예 중, 부는 특기가 없는 한 어느 것이나 중량 기준이다.
(실시예 1)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 900부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 6177부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성공업주식회사제): 90부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 A를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 A를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(실시예 2)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197 CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 900부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 4360부, 염료(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 4부, 경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성공업주식회사제): 90부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 B를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 B를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(비교예 1)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197 CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 75부, 페놀 수지(상품명 「미렉스 XLC-4 L」미쓰이화학주식회사제): 75부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 1000부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 C를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 C를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(인장 저장 탄성률)
각 실시예 및 비교예에서 제작한 플립칩형 반도체 이면용 필름을, 각각 165℃, 2시간의 조건 하에서 열처리하여 열경화시켰다. 다음으로 열경화 후의 플립칩형 반도체 이면용 필름으로부터 각각 길이 22.5mm, 폭 10mm, 두께 0.2mm의 단책상의 시료를 커터 나이프로 잘라냈다. 또한, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하, 소정의 온도(23℃)의 조건 하에서 측정하여, 수득된 인장 저장 탄성률 E'의 값으로 했다.
(반도체 패키지의 휨량)
반도체 칩의 휨의 발생의 유무는, 반도체 패키지의 휨량을 측정하는 것으로 평가했다.
즉, 우선, 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 반도체 웨이퍼(직경 8인치, 두께 200μm; 실리콘 미러 웨이퍼)를 반도체 이면용 필름 상에 70℃에서 롤 압착하여 접합했다. 또한, 반도체 웨이퍼의 다이싱을 실시했다. 다이싱은 10mm각의 칩 크기로 되 도록 풀컷트했다. 한편, 접합 조건, 다이싱 조건은 하기와 같다.
[접합 조건]
부착 장치: 상품명 「MA-3000III」 닛토세이키주식회사제
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
[다이싱 조건]
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203 O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min 컷트 방식: 스텝 컷트
웨이퍼 칩 크기: 10.0mm각
다음으로 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올려, 다이싱에 의해 수득된 반도체 칩을 플립칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 한편, 픽업 조건은 하기와 같다.
[픽업 조건]
픽업 장치: 상품명 「SPA-300」 주식회사 신카와사제
픽업 니들 개수: 9개
니들 밀어올림 속도: 20mm/s
니들 밀어올림량: 500μm
픽업 시간: 1초
다이싱 테이프 익스팬드량 : 3mm
계속해서, 반도체 칩을 BT 기판[미쓰비시가스화학사제 BT 레진(비스말레이이미드트라이아진계 수지)을 사용한 기판] 상에 플립칩 본딩했다. 이 때 반도체 칩의 회로면을 BT 기판에 대향시켜, 반도체 칩의 회로면에 형성되어 있는 뱀프를, BT 기판의 접속 패드에 피착된 접합용 도전재(땜납)와 접촉시켜 압압하면서, 온도를 260℃까지 높여 도전재를 용융시키고, 그 후, 실온까지 냉각시켜 행했다. 또한, 반도체 칩과 BT 기판의 간극에 봉지 수지로서의 언더필재를 주입시켰다. 이 때의 언더필(봉지재)의 두께는 20μm였다. 계속해서, 165℃, 2시간의 조건 하에서 가열한 후, 반도체 패키지의 휨량을 측정했다.
휨량의 측정은, 우선, 상기 BT 기판이 하측이 되도록 반도체 패키지를 평판 상에 재치하고, 평판 상으로부터 떠 있는 BT 기판의 높이, 즉 휨량(μm)을 측정했다. 측정은, 접촉식의 표면 조도계(Veeco사제, DEKTAK8)를 이용하여, 측정 속도 1.5mm/s, 가중 1g의 조건 하에서 실시했다. 측정의 결과, 휨량이 100μm 이하인 것을 ○로 하여, 100μm을 넘는 것을 ×로 했다. 결과를 하기 표 1에 나타낸다.
인장 저장 탄성률(GPa) 반도체 이면용 필름의 두께(㎛) 반도체 패키지의 휨량
실시예 1 14 80 ○
실시예 2 10 80 ○
비교예 1 8 80 ×
(결과)
표 1로부터 알 수 있는 대로, 실시예 1 및 2와 같이, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상인 반도체 이면용 필름이면, 반도체 패키지의 휨량을 어느 것도 100μm 이하로 억제할 수 있는 것이 확인되었다. 그 한편, 비교예 1과 같이, 상기 인장 저장 탄성률이 8GPa인 반도체 이면용 필름이면, 반도체 패키지의 휨량을 100μm 이하로 저감할 수 없었다.
(실시예 3)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(열가소성 수지 성분, 유리전이온도 28℃, 상품명 「SG-708 MT」 나가세켐텍스주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 900부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 6177부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성공업주식회사제): 90부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 30μm의 플립칩형 반도체 이면용 필름 D를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 D를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(실시예 4)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(열가소성 수지 성분, 유리전이온도 38℃, 상품명 「SG-P26TEA」 나가세켐텍스주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 900부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 6177부, 염료(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2 PHZ-PW」 시코쿠화성공업주식회사제): 90부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 30μm의 플립칩형 반도체 이면용 필름 E를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 E를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(비교예 2)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(열가소성 수지 성분, 유리전이온도 11℃, 상품명 「SG-80 H」 나가세켐텍스주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 900부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 6177부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 30μm의 플립칩형 반도체 이면용 필름 F를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 F를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(인장 저장 탄성률)
각 실시예 및 비교예에서 제작한 플립칩형 반도체 이면용 필름을, 각각 165℃, 2시간의 조건 하에서 열처리하여 열경화시켰다. 다음으로 열경화 후의 플립칩형 반도체 이면용 필름으로부터 각각 길이 22.5mm, 폭 10mm, 두께 0.2mm의 단책상의 시료를 커터 나이프로 잘라냈다. 또한, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A 2」를 이용하여, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)의 조건 하에서 측정하여, 수득된 인장 저장 탄성률 E'의 값으로 했다.
(반도체 패키지의 휨량)
반도체 칩의 휨의 발생의 유무는, 반도체 패키지의 휨량을 측정하는 것으로 평가했다.
즉, 우선, 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 반도체 웨이퍼(직경 8인치, 두께 200μm; 실리콘 미러 웨이퍼)를 반도체 이면용 필름 상에 70℃에서 롤압착하여 접합했다. 또한, 반도체 웨이퍼의 다이싱을 실시했다. 다이싱은 10mm각의 칩 크기가 되도록 풀컷트했다. 한편, 접합 조건, 다이싱 조건은 하기와 같다.
[접합 조건]
부착 장치: 상품명 「MA-3000III」 닛토세이키주식회사제
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
[다이싱 조건]
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min 컷트 방식: 스텝 컷트
웨이퍼 칩 크기: 10.0mm각
다음으로 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올려, 다이싱에 의해 수득된 반도체 칩을 플립칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 한편, 픽업 조건은 하기와 같다.
[픽업 조건]
픽업 장치: 상품명 「SPA-300」 주식회사신카와사제
픽업 니들 개수: 9개
니들 밀어올림 속도: 20mm/s
니들 밀어올림량: 500μm
픽업 시간: 1초
다이싱 테이프 익스팬드량: 3mm
계속해서, 반도체 칩을 BT 기판[미쓰비시가스화학사제의 BT 레진(비스말레이이미드트라이아진계 수지)을 사용한 기판] 상에 플립칩 본딩했다. 이 때 반도체 칩의 회로면을 BT 기판에 대향시켜, 반도체 칩의 회로면에 형성되어 있는 뱀프를, BT 기판의 접속 패드에 피착된 접합용의 도전재(땜납)와 접촉시켜 압압하면서, 온도를 260℃까지 높여 도전재를 용융시키고, 그 후, 실온까지 냉각시켜 행했다. 또한, 반도체 칩과 BT 기판의 간극에 봉지 수지로서의 언더필재를 주입시켰다. 이 때의 언더필(봉지재)의 두께는 20μm였다. 계속해서, 165℃, 2시간의 조건 하에서 가열한 후, 반도체 패키지의 휨량을 측정했다.
휨량의 측정은, 우선, 상기 BT 기판이 하측이 되도록 반도체 패키지를 평판 상에 재치하고, 평판 상으로부터 떠 있는 BT 기판의 높이, 즉 휨량(μm)을 측정했다. 측정은, 접촉식의 표면 조도계(Veeco사제, DEKTAK8)를 이용하여, 측정 속도 1.5mm/s, 가중 1g의 조건 하에서 실시했다. 측정의 결과, 휨량이 100μm 이하인 것을 ○로 하고, 100μm를 넘는 것을 ×로 했다. 결과를 하기 표 2에 나타낸다.
열가소성 수지 성분의 유리전이온도 Tg (℃) 인장 저장 탄성률
(GPa)		 반도체 이면용 필름의 두께(㎛) 반도체 패키지의 휨량
실시예 3 28 13 30 ○
실시예 4 38 14 30 ○
비교예 2 11 7 30 ×
(결과)
표 2로부터 알 수 있는 대로, 실시예 3 및 4와 같이, 유리전이온도가 25℃ 이상인 열가소성 수지 성분이 구성 성분에 포함되는 반도체 이면용 필름이면, 반도체 패키지의 휨량을 어느 것도 100μm 이하로 억제할 수 있는 것이 확인되었다. 그 한편, 비교예 2와 같이, 상기 유리전이온도가 25℃ 미만인 열가소성 수지가 구성 성분에 포함되는 반도체 이면용 필름이면, 반도체 패키지의 휨량을 100μm 이하로 저감할 수 없었다.
(실시예 5)
<플립칩형 반도체 이면용 필름의 제작>
페녹시 수지(상품명 「에피코트 4250」 JER 주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 834」 JER 주식회사제): 100부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 840부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성공업주식회사): 10부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 G를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 G를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(실시예 6)
<플립칩형 반도체 이면용 필름의 제작>
페녹시 수지(상품명 「에피코트 4250」 JER 주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 834」 JER 주식회사제): 150부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 1060부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성): 15부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 H를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 H를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(비교예 3)
<플립칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 75부, 페놀 수지(상품명 「미렉스 XLC-4 L」 미쓰이화학주식회사제): 75부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스제): 1000부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 I를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 I를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(인장 저장 탄성률)
각 실시예 및 비교예에서 제작한 플립칩형 반도체 이면용 필름을, 각각 165℃, 2시간의 조건 하에서 열처리하여 열경화시켰다. 다음으로 열경화 후의 플립칩형 반도체 이면용 필름으로부터 각각 길이 22.5mm, 폭 10mm, 두께 0.2mm의 단책상의 시료를 커터 나이프로 잘라냈다. 또한, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)의 조건 하에서 측정하여, 수득된 인장 저장 탄성률 E'의 값으로 했다.
(반도체 패키지의 휨량)
반도체 칩의 휨의 발생의 유무는, 반도체 패키지의 휨량을 측정하는 것으로 평가했다.
즉, 우선, 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 반도체 웨이퍼(직경 8인치, 두께 200μm; 실리콘 미러 웨이퍼)를 반도체 이면용 필름 상에 70℃에서 롤압착하여 접합했다. 또한, 반도체 웨이퍼의 다이싱을 실시했다. 다이싱은 10mm각의 칩 크기가 되도록 풀컷트했다. 한편, 접합 조건, 다이싱 조건은 하기와 같다.
[접합 조건]
부착 장치: 상품명 「MA-3000III」 닛토세이키주식회사제
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
[다이싱 조건]
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min 컷트 방식: 스텝 컷트
웨이퍼 칩 크기: 10.0mm각
다음으로 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올려, 다이싱에 의해 수득된 반도체 칩을 플립칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 한편, 픽업 조건은 하기와 같다.
[픽업 조건]
픽업 장치: 상품명 「SPA-300」 주식회사신카와사제
픽업 니들 개수: 9개
니들 밀어올림 속도: 20mm/s
니들 밀어올림량: 500μm
픽업 시간: 1초
다이싱 테이프 익스팬드량: 3mm
계속해서, 반도체 칩을 BT 기판[미쓰비시가스화학사제의 BT 레진(비스말레이이미드트라이아진계 수지)을 사용한 기판] 상에 플립칩 본딩했다. 이 때 반도체 칩의 회로면을 BT 기판에 대향시켜, 반도체 칩의 회로면에 형성되어 있는 뱀프를, BT 기판의 접속 패드에 피착된 접합용의 도전재(땜납)와 접촉시켜 압압하면서, 온도를 260℃까지 높여 도전재를 용융시키고, 그 후, 실온까지 냉각시켜 행했다. 또한, 반도체 칩과 BT 기판의 간극에 봉지 수지로서의 언더필재를 주입시켰다. 이 때의 언더필(봉지재)의 두께는 20μm였다. 계속해서, 165℃, 2시간의 조건 하에서 가열한 후, 반도체 패키지의 휨량을 측정했다.
휨량의 측정은, 우선, 상기 BT 기판이 하측이 되도록 반도체 패키지를 평판 상에 재치하고, 평판 상으로부터 떠 있는 BT 기판의 높이, 즉 휨량(μm)을 측정했다. 측정은, 접촉식의 표면 조도계(Veeco사제, DEKTAK8)를 이용하여, 측정 속도 1.5mm/s, 가중 1g의 조건 하에서 실시했다. 측정의 결과, 휨량이 100μm 이하인 것을 ○로 하고, 100μm를 넘는 것을 ×로 했다. 결과를 하기 표 3에 나타낸다.
열경화성 수지의 배합 비율(wt%) 인장 저장 탄성률
(GPa)		 반도체 이면용 필름의 두께(㎛) 반도체 패키지의 휨량
실시예 5 100 10 80 ○
실시예 6 100 11 80 ○
비교예 3 60 8 80 ×
* 열경화성 수지의 배합 비율은, [(열경화성 수지의 배합량)/((열경화성 수지의 배합량)+(열가소성 수지의 배합량))]×100에 의해 산출한 값이다.
(결과)
표 3으로부터 알 수 있는 대로, 실시예 5 및 6과 같이, 수지 조성물이 열경화성 수지만으로 이루어지는 플립칩형 반도체 이면용 필름이면, 반도체 패키지의 휨량을 어느 것도 100μm 이하로 억제할 수 있는 것이 확인되었다. 그 한편, 비교예 3과 같이, 수지 조성물로서 열경화성 수지 성분과 열가소성 수지 성분의 쌍방을 이용한 플립칩형 반도체 이면용 필름이면, 반도체 패키지의 휨량을 100μm 이하로 저감할 수 없었다.
(실시예 7)
<플립칩형 반도체 이면용 필름의 제작>
페녹시 수지(상품명 「에피코트 4250」 JER 주식회사제): 100부에 대하여, 액상 에폭시 수지(상품명 「에피코트 834」 JER 주식회사제): 150부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 693부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성공업주식회사): 6.7부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다. 한편, 상기 액상 에폭시 수지의 25℃에서의 점도는, 가드너 홀트(Gardner-Holdt)법에 의해 측정한 결과, P였다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 J를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 J를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(실시예 8)
<플립칩형 반도체 이면용 필름의 제작>
페녹시 수지(상품명 「에피코트 4250」 JER 주식회사제): 100부에 대하여, 액상 에폭시 수지(상품명 「에피코트 834」 JER 주식회사제): 400부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 2160부, 염료(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 4부, 열경화 촉진 촉매(상품명 「2PHZ-PW」 시코쿠화성): 40부를 메틸에틸케톤에 용해시켜, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액을 조제했다.
이 수지 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시키는 것에 의해, 두께(평균 두께) 80μm의 플립칩형 반도체 이면용 필름 K를 제작했다.
<다이싱 테이프 일체형 반도체 이면용 필름의 제작>
상기 플립칩형 반도체 이면용 필름 K를, 다이싱 테이프(상품명 「V-8-T」 닛토덴코주식회사제; 기재의 평균 두께: 65μm, 점착제층의 평균 두께: 10μm)의 점착제층 상에 핸드 롤러를 이용하여 접합시켜, 다이싱 테이프 일체형 반도체 이면용 필름을 제작했다.
(인장 저장 탄성률)
각 실시예에서 제작한 플립칩형 반도체 이면용 필름을, 각각 165℃, 2시간의 조건 하에서 열처리하여 열경화시켰다. 다음으로 열경화 후의 플립칩형 반도체 이면용 필름으로부터 각각 길이 22.5mm, 폭 10mm, 두께 0.2mm의 단책상의 시료를 커터 나이프로 잘라냈다. 또한, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기 하, 소정의 온도(23℃)의 조건 하에서 측정하여, 수득된 인장 저장 탄성률 E'의 값으로 했다.
(반도체 패키지의 휨량, 및 크랙의 유무)
반도체 칩의 휨의 발생의 유무는, 반도체 패키지의 휨량을 측정하는 것으로 평가했다.
즉, 우선, 다이싱 테이프 일체형 반도체 이면용 필름으로부터 세퍼레이터를 박리한 후, 반도체 웨이퍼(직경 8인치, 두께 200μm; 실리콘 미러 웨이퍼)를 반도체 이면용 필름 상에 70℃에서 롤압착하여 접합했다. 또한, 반도체 웨이퍼의 다이싱을 실시했다. 다이싱은 10mm각의 칩 크기가 되도록 풀컷트했다. 한편, 접합 조건, 다이싱 조건은 하기와 같다.
[접합 조건]
부착 장치: 상품명 「MA-3000III」 닛토세이키주식회사제
부착 속도계: 10mm/min
부착 압력: 0.15MPa
부착시의 스테이지 온도: 70℃
[다이싱 조건]
다이싱 장치: 상품명 「DFD-6361」 디스코사제
다이싱 링: 「2-8-1」(디스코사제)
다이싱 속도: 30mm/sec
다이싱 블레이드:
Z1; 디스코사제 「203O-SE 27HCDD」
Z2; 디스코사제 「203O-SE 27HCBB」
다이싱 블레이드 회전수:
Z1; 40,000r/min
Z2; 45,000r/min 컷트 방식: 스텝 컷트
웨이퍼 칩 크기: 10.0mm각
다음으로 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올려, 다이싱에 의해 수득된 반도체 칩을 플립칩형 반도체 이면용 필름과 함께 점착제층으로부터 픽업했다. 한편, 픽업 조건은 하기와 같다.
[픽업 조건]
픽업 장치: 상품명 「SPA-300」 주식회사신카와사제
픽업 니들 개수: 9개
니들 밀어올림 속도: 20mm/s
니들 밀어올림량: 500μm
픽업 시간: 1초
다이싱 테이프 익스팬드량: 3mm
계속해서, 반도체 칩을 BT 기판[미쓰비시가스화학사제의 BT 레진(비스말레이이미드트라이아진계 수지)을 사용한 기판] 상에 플립칩 본딩했다. 이 때 반도체 칩의 회로면을 BT 기판에 대향시켜, 반도체 칩의 회로면에 형성되어 있는 뱀프를, BT 기판의 접속 패드에 피착된 접합용의 도전재(땜납)와 접촉시켜 압압하면서, 온도를 260℃까지 높여 도전재를 용융시키고, 그 후, 실온까지 냉각시켜 행했다. 또한, 반도체 칩과 BT 기판의 간극에 봉지 수지로서의 언더필재를 주입시켰다. 이 때의 언더필(봉지재)의 두께는 20μm였다. 계속해서, 165℃, 2시간의 조건 하에서 가열한 후, 반도체 패키지의 휨량을 측정했다.
휨량의 측정은, 우선, 상기 BT 기판이 하측이 되도록 반도체 패키지를 평판 상에 재치하고, 평판 상으로부터 떠 있는 BT 기판의 높이, 즉 휨량(μm)을 측정했다. 측정은, 접촉식의 표면 조도계(Veeco사제, DEKTAK8)를 이용하여, 측정 속도 1.5mm/s, 가중 1g의 조건 하에서 실시했다. 측정의 결과, 휨량이 100μm 이하인 것을 ○로 하고, 100μm을 넘는 것을 ×로 했다. 또한, 반도체 칩의 이면에 부착되고 있는 플립칩형 반도체 이면용 필름에 크랙이 발생하고 있지 않은가 여부에 관해서도, 육안으로 확인했다. 크랙이 확인되지 않은 것을 ○로 하고, 확인된 것을 ×로 했다. 결과를 하기 표 4에 나타낸다.
열경화성 수지 성분 중의 액성 에폭시 수지의 배합 비율(wt%) 인장 저장 탄성률
(GPa)		 반도체 이면용 필름의 두께(㎛) 열경화 후의 반도체 이면용 필름의 크랙의 유무 반도체 패키지의 휨량
실시예 7 60 10 80 ○ ○
실시예 8 80 11 80 ○ ○
비교예 5 50 10 80 × ○
(결과)
표 4로부터 알 수 있는 대로, 수지 조성물이 열경화성 수지 성분만으로 이루어지고, 열가소성 수지 성분을 포함하지 않는 플립칩형 반도체 이면용 필름이면, 반도체 패키지의 휨량을 어느 것도 100μm 이하로 억제할 수 있는 것이 확인되었다. 또한, 열경화성 수지 성분 중의 액상 에폭시 수지의 배합 비율을 60중량% 이상으로 하는 것에 의해, 열경화 후의 플립칩형 반도체 이면용 필름에 크랙이 발생하는 것을 방지할 수도 있었다. 그 한편, 실시예 5에 있어서도, 반도체 패키지의 휨량을 100μm 이하로 저감할 수 있지만, 열경화 후의 플립칩형 반도체 이면용 필름에 크랙이 발생하고 있는 것이 확인되었다.
본 발명을 특정한 태양을 참조하여 구체적으로 설명했지만, 본 발명의 정신과 범위를 벗어나지 않고 다양한 변경 및 수정이 가능한 것은, 당업자에 있어서 분명하다.
한편, 본 출원은, 2010년 4월 19일자로 출원된 일본 특허 출원(특원 2010-096286), 2010년 4월 19일자로 출원된 일본 특허 출원(특원 2010-096290), 2010년 4월 19일자로 출원된 일본 특허 출원(특원 2010-096291) 및 2010년 4월 19일자로 출원된 일본 특허 출원(특원 2010-096294)에 근거하고 있고, 그 전체가 인용에 의해 원용된다.
본 발명의 플립칩형 반도체 이면용 필름에 의하면, 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성되기 때문에, 상기 반도체 소자를 보호하는 기능을 다한다. 또한, 본 발명의 플립칩형 반도체 이면용 필름은, 열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상이기 때문에, 피착체 상에 반도체 소자를 플립칩 접속시킬 때에 생기는 반도체 소자의 휨을 유효하게 억제 또는 방지할 수 있다.
1: 다이싱 테이프 일체형 반도체 이면용 필름
2: 반도체 이면용 필름
3: 다이싱 테이프
31: 기재
32: 점착제층
33: 반도체 웨이퍼의 접착 부분에 대응하는 부분
4: 반도체 웨이퍼
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 뱀프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (15)

  1. 피착체 상에 플립칩 접속된 반도체 소자의 이면에 형성하기 위한 플립칩형 반도체 이면용 필름으로서,
    적어도 열경화성 수지 성분과, 유리전이온도가 25℃ 이상 200℃ 이하인 열가소성 수지 성분에 의해 형성되어 있는 층을 적어도 구비하고,
    상기 유리전이온도가 25℃ 이상 200℃ 이하인 열가소성 수지 성분은, 유리전이온도가 25℃ 이상 200℃ 이하인 아크릴 수지를 포함하고,
    열경화 후의 23℃에서의 인장 저장 탄성률이 10GPa 이상 50GPa 이하인 플립칩형 반도체 이면용 필름.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    적어도 열경화성 수지 성분에 의해 형성되고 또한 열가소성 수지 성분을 포함하지 않는 층을 적어도 구비하는 플립칩형 반도체 이면용 필름.
  5. 제 1 항에 있어서,
    상기 열경화성 수지 성분은 에폭시 수지를 포함하는 것인 플립칩형 반도체 이면용 필름.
  6. 제 4 항에 있어서,
    상기 열경화성 수지 성분은, 상기 열경화성 수지 성분 전량에 대하여 60중량% 이상의 액상 에폭시 수지를 포함하는 플립칩형 반도체 이면용 필름.
  7. 제 1 항에 있어서,
    추가로 착색제가 첨가되어 있는 플립칩형 반도체 이면용 필름.
  8. 제 1 항에 있어서,
    상기 플립칩형 반도체 이면용 필름의 두께는 2μm∼500μm의 범위 내인 플립칩형 반도체 이면용 필름.
  9. 제 1 항에 있어서,
    상기 반도체 소자의 두께는 20μm∼300μm의 범위 내인 플립칩형 반도체 이면용 필름.
  10. 기재와, 기재 상에 적층된 점착제층을 포함하는 다이싱 테이프와,
    상기 다이싱 테이프 상에 적층된 제 1 항 및 제 4 항 내지 제 9 항 중 어느 한 항에 기재된 플립칩형 반도체 이면용 필름
    을 포함하는 다이싱 테이프 일체형 반도체 이면용 필름으로서,
    상기 플립칩형 반도체 이면용 필름은 상기 점착제층 상에 적층되어 있는 다이싱 테이프 일체형 반도체 이면용 필름.
  11. 제 10 항에 기재된 다이싱 테이프 일체형 반도체 이면용 필름을 이용한 반도체 장치의 제조방법으로서,
    상기 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 플립칩형 반도체 이면용 필름 상에 반도체 웨이퍼를 접착하는 공정과,
    상기 반도체 웨이퍼를 다이싱하여 반도체 소자를 형성하는 공정과,
    상기 반도체 소자를 상기 플립칩형 반도체 이면용 필름과 함께 다이싱 테이프의 점착제층으로부터 박리하는 공정과,
    상기 반도체 소자를 상기 피착체 상에 플립칩 접속하는 공정
    을 구비하는 반도체 장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 플립칩 접속의 공정에 있어서는, 상기 피착체 상에 플립칩 본딩된 반도체 소자와 상기 피착체 사이의 간극에 봉지 수지를 봉입한 후, 상기 봉지 수지를 열경화시키는 공정을 구비하는 반도체 장치의 제조방법.
  13. 제 11 항에 기재된 반도체 장치의 제조방법에 의해 제조된 것인 플립칩형 반도체 장치.
  14. 삭제
  15. 삭제
KR1020127027261A 2010-04-19 2011-04-18 플립칩형 반도체 이면용 필름 KR101555741B1 (ko)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2010-096290 2010-04-19
JP2010096291A JP5813928B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JPJP-P-2010-096286 2010-04-19
JP2010096290A JP5550108B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JP2010096294A JP5479992B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
JPJP-P-2010-096291 2010-04-19
JPJP-P-2010-096294 2010-04-19
JP2010096286A JP5479991B2 (ja) 2010-04-19 2010-04-19 フリップチップ型半導体裏面用フィルム
PCT/JP2011/059557 WO2011132647A1 (ja) 2010-04-19 2011-04-18 フリップチップ型半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
KR20130056861A KR20130056861A (ko) 2013-05-30
KR101555741B1 true KR101555741B1 (ko) 2015-09-25

Family

ID=44834166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127027261A KR101555741B1 (ko) 2010-04-19 2011-04-18 플립칩형 반도체 이면용 필름

Country Status (5)

Country Link
US (1) US9911683B2 (ko)
KR (1) KR101555741B1 (ko)
CN (1) CN102947929B (ko)
TW (1) TWI530544B (ko)
WO (1) WO2011132647A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130056863A (ko) 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치
JP5528936B2 (ja) * 2010-07-28 2014-06-25 日東電工株式会社 フリップチップ型半導体裏面用フィルム
SG11201607716PA (en) 2014-03-24 2016-11-29 Lintec Corp Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
CN105280572A (zh) * 2014-06-05 2016-01-27 东琳精密股份有限公司 薄型化芯片的封装结构及其制造方法
SG11201707264VA (en) * 2015-03-12 2017-10-30 Lintec Corp Film for forming protection film
KR102394174B1 (ko) * 2015-06-09 2022-05-04 주식회사 케이씨씨 반도체 소자용 봉지 필름
JP6660156B2 (ja) * 2015-11-13 2020-03-04 日東電工株式会社 積層体および合同体・半導体装置の製造方法
JP6310492B2 (ja) * 2016-03-31 2018-04-11 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP6812213B2 (ja) * 2016-11-14 2021-01-13 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP6934638B2 (ja) * 2017-12-21 2021-09-15 パナソニックＩｐマネジメント株式会社 半導体パッケージ及びプリント回路板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing
JP2007002173A (ja) * 2005-06-27 2007-01-11 Hitachi Chem Co Ltd 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
TW340967B (en) * 1996-02-19 1998-09-21 Toray Industries An adhesive sheet for a semiconductor to connect with a substrate, and adhesive sticking tape for tab, an adhesive sticking tape for wire bonding connection, a substrate for connecting with a semiconductor and a semiconductor device
JP3669196B2 (ja) * 1998-07-27 2005-07-06 日東電工株式会社 紫外線硬化型粘着シート
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
JP2002088678A (ja) 2000-09-08 2002-03-27 Daicel Chem Ind Ltd 感熱性貼り紙
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US20030091817A1 (en) * 2001-11-08 2003-05-15 Nitto Denko Corporation Pressure-sensitive adhesive members and processes for producing the same
US6734532B2 (en) * 2001-12-06 2004-05-11 Texas Instruments Incorporated Back side coating of semiconductor wafers
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP2004140283A (ja) * 2002-10-21 2004-05-13 Nisshinbo Ind Inc ディスプレイ用薄型電磁波シールド積層体及びその製造方法
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4171898B2 (ja) * 2003-04-25 2008-10-29 信越化学工業株式会社 ダイシング・ダイボンド用接着テープ
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
JPWO2005036633A1 (ja) * 2003-10-07 2007-11-22 長瀬産業株式会社 電子部材の製造方法、及び、接着材付ｉｃチップ
JP4125668B2 (ja) 2003-12-19 2008-07-30 日東電工株式会社 半導体装置の製造方法
MY138566A (en) * 2004-03-15 2009-06-30 Hitachi Chemical Co Ltd Dicing/die bonding sheet
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
US6894400B1 (en) * 2004-05-25 2005-05-17 Agere Systems Inc. Robust electronic device packages
JP4624813B2 (ja) * 2005-01-21 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体製造装置
US7343060B2 (en) * 2005-03-04 2008-03-11 Fuji Xerox Co., Ltd. Light transmission and reception module, sub-mount, and method of manufacturing the sub-mount
WO2007018120A1 (ja) * 2005-08-05 2007-02-15 Hitachi Chemical Co., Ltd. 接着フィルム及びこれを用いた半導体装置
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
TWI303870B (en) * 2005-12-30 2008-12-01 Advanced Semiconductor Eng Structure and mtehod for packaging a chip
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
KR101456673B1 (ko) * 2007-09-11 2014-11-03 삼성전자주식회사 테입 구조물 및 이를 이용한 웨이퍼 분리 방법 및 장치
WO2009048061A1 (ja) * 2007-10-09 2009-04-16 Hitachi Chemical Company, Ltd. 接着フィルム付き半導体チップの製造方法及びこの製造方法に用いられる半導体用接着フィルム、並びに、半導体装置の製造方法
KR20100074296A (ko) * 2007-12-04 2010-07-01 히다치 가세고교 가부시끼가이샤 감광성 접착제
JP4851434B2 (ja) 2007-12-18 2012-01-11 古河電気工業株式会社 チップ保護用フィルム
JP4717085B2 (ja) * 2008-01-18 2011-07-06 日東電工株式会社 ダイシング・ダイボンドフィルム
EP2257608A1 (en) * 2008-03-07 2010-12-08 3M Innovative Properties Company Dicing tape and die attach adhesive with patterned backing
CN102015953B (zh) 2008-04-25 2015-01-14 Lg化学株式会社 环氧基组合物、粘合膜、切割模片粘合膜和半导体器件
WO2009139153A1 (ja) 2008-05-16 2009-11-19 住友ベークライト株式会社 半導体部品の製造方法および半導体部品
JP5430093B2 (ja) 2008-07-24 2014-02-26 デクセリアルズ株式会社 導電性粒子、異方性導電フィルム、及び接合体、並びに、接続方法
JP2010031183A (ja) 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
US20110151195A1 (en) * 2008-08-27 2011-06-23 Kazuyuki Mitsukura Photosensitive adhesive composition, and film adhesive, adhesive sheet, adhesive pattern, semiconductor wafer with adhesive layer and semiconductor device using the photosensitive adhesive composition
JP4374395B1 (ja) 2008-10-16 2009-12-02 ナミックス株式会社 接着フィルム
JP4602450B2 (ja) * 2008-12-02 2010-12-22 日東電工株式会社 半導体装置製造用フィルム及びその製造方法
JPWO2010092804A1 (ja) 2009-02-12 2012-08-16 住友ベークライト株式会社 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
WO2011048774A1 (ja) * 2009-10-19 2011-04-28 住友ベークライト株式会社 電子装置の製造方法、電子装置および電子装置の製造装置
US8287996B2 (en) * 2009-12-21 2012-10-16 Intel Corporation Coating for a microelectronic device, treatment comprising same, and method of managing a thermal profile of a microelectronic die
CN102687603B (zh) * 2009-12-24 2015-07-15 住友电木株式会社 导电连接材料、电子部件的生产方法以及具有导电连接材料的电子构件和电子部件
US8779569B2 (en) * 2010-01-18 2014-07-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP4976522B2 (ja) * 2010-04-16 2012-07-18 日東電工株式会社 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing
JP2007002173A (ja) * 2005-06-27 2007-01-11 Hitachi Chem Co Ltd 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
CN102947929A (zh) 2013-02-27
TW201207074A (en) 2012-02-16
US20130099394A1 (en) 2013-04-25
CN102947929B (zh) 2016-05-18
KR20130056861A (ko) 2013-05-30
US9911683B2 (en) 2018-03-06
TWI530544B (zh) 2016-04-21
WO2011132647A1 (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR101555741B1 (ko) 플립칩형 반도체 이면용 필름
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
TWI539546B (zh) A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device
KR101484810B1 (ko) 플립 칩형 반도체 이면용 필름
JP5592811B2 (ja) 半導体装置の製造方法
KR20140074816A (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
KR20120011780A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20150143594A (ko) 반도체 장치의 제조에 이용되는 접착 시트, 다이싱 테이프 일체형 접착 시트, 반도체 장치, 및 반도체 장치의 제조 방법
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5479991B2 (ja) フリップチップ型半導体裏面用フィルム
KR101518095B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5681375B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5550108B2 (ja) フリップチップ型半導体裏面用フィルム
JP5479992B2 (ja) フリップチップ型半導体裏面用フィルム
JP5813928B2 (ja) フリップチップ型半導体裏面用フィルム
JP5681376B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190903

Year of fee payment: 5