CN105280572A - 薄型化芯片的封装结构及其制造方法 - Google Patents

Abstract

本发明提出一种薄型化芯片的封装结构，包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以保护薄型化芯片。本发明另提出一种薄型化芯片的封装结构的制造方法，其可制造上述薄型化芯片的封装结构。

Description

薄型化芯片的封装结构及其制造方法

技术领域

本发明有关一种封装结构及其制造方法，特别关于一种薄型化芯片的封装结构及其制造方法。

背景技术

芯片的封装结构目的，除了在于能使芯片容易与电路板连接外，还能保护芯片不会被外力所破坏，以及避免水气或灰尘等影响到得芯片的效能；另外，有些封装结构能提供芯片较佳的散热路径。

随着时代的演进，芯片上的电子元件越来越密集，封装结构也越来越复杂。此外，在现今随身电子装置、穿戴式电子装置盛行的趋势下，芯片及芯片的封装结构也有小型化的趋势。然而，但若将芯片的厚度减小(即薄型化)，现有的封装结构却难以对薄型化的芯片进行封装。这是因为薄型化的芯片的结构强度明显不足，芯片容易在封装过程破裂。

举例而言，在芯片封装的过程中，有一步骤是使用封装胶体来包倒晶芯片。在此步骤中，胶体在注模时会压迫芯片，而芯片往往无法承受而破裂。此外，胶体注模后通常会经过一加热程序，以使胶体加速固化；然而，基板或胶体在热膨冷缩时会挤压芯片，易使芯片损坏。

有鉴于此，如何改善至少一种上述缺失，乃为此业界待解决的问题。

发明内容

本发明的一目的在于提供一种薄型化芯片的封装结构及其制造方法，其解决的技术问题至少为：使薄型化芯片在封装的过程中不易受到破坏。

为达上述目的，本发明揭示的薄型化芯片的封装结构包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以保护薄型化芯片。

为达上述目的，本发明所揭示的薄型化芯片的封装结构的制造方法包含：提供一基板；设置一薄型化芯片于该基板上，且电性连接该薄型化芯片与该基板；设置一强化层于该薄型化芯片上；以及形成一密封胶体于该基板上，且使该密封胶体包覆该薄型化芯片及该强化层。其中强化层承受形成该密封胶体的压力或应力，以保护该薄型化芯片。

为让上述目的、技术特征及优点能更明显易懂，下文以较佳的实施例配合所附图示进行详细说明。

附图说明

图1为根据本发明的第一实施例的封装结构的侧视图；

图2A为根据本发明的第二实施例的封装结构的侧视图；

图2B为根据本发明的第二实施例的封装结构的俯视图；

图2C为根据本发明的第二实施例的封装结构的另一俯视图；

图3A为根据本发明的第三实施例的封装结构的侧视图；

图3B为根据本发明的第三实施例的封装结构的俯视图；

图4A为根据本发明的第四实施例的封装结构的侧视图；

图4B为根据本发明的第四实施例的封装结构的侧视图；

图5A为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5B为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5C为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5D为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5E为根据本发明的第五实施例的封装结构的制造方法的步骤示意图。

具体实施方式

首先请参考图1，其为根据本发明的第一实施例的封装结构的侧视图。本发明提供一种薄型化芯片的封装结构，在第一实施例中，封装结构1包含：一基板110、一薄型化芯片120、一强化层130及密封胶体140。

薄型化芯片120是指厚度较小的芯片，其厚度例如可小于80微米，而较佳的是小于35微米。薄型化芯片120可设置于基板110上并与基板110电性连接，电性连接的方法可为倒晶方式或通过引线键合方式与基板110电性连接，但不以此为限。而下文即以引线121将薄型化芯片120与基板110形成电性连接为示例性说明。

强化层130可设置于薄型化芯片120上，且在本实施例中，强化层130的宽度小于薄型化芯片120；因此，强化层130设置于薄型化芯片120后，薄型化芯片120的上表面的一部分仍会露出，使位于薄型化芯片120上表面的焊垫122不会被强化层130遮蔽。如此，焊垫122能通过引线121与基板110的焊垫112形成电性连接。

密封胶体140则是形成于基板110上，且包覆薄型化芯片120及强化层130。

依据前述，薄型化芯片120具有较小的厚度，因此薄型化芯片120相应地也较容易被破坏；然而，设置于薄型化芯片120上的强化层130可承受或抵挡原本薄型化芯片120所应直接承受的外力，而使薄型化芯片120不会被破坏。也就是，强化层130可承受形成密封胶体140的压力或应力，以保护薄型化芯片120。

此处所指的压力或应力包含：密封胶体140在注模时所产生的注模压力；或在加热固化密封胶体140时，密封胶体140或基板110因受热而产生的水平方向胀缩应力导致薄型化芯片120表面相应产生应力。后者具体而言是指：密封胶体140在注模后的一加热程序中，密封胶体140的各部分的固化时间不完全一致，导致薄型化芯片120各部分相应地受到不同的外力，或是在加热及随后的冷却程序中，因基板110与薄型化芯片120热膨胀系数不同而产生的水平方向胀缩应力。

为使强化层130可承受上述的压力或应力，强化层130的结构强度会较佳。而较佳地，强化层130可包含软板材料(例如以PI，聚亚酰胺为材料)、硬板材料(例如以树脂为材料)、热固型材料、含硅材料或空白芯片(DummyDie)。

在本实施例中，强化层130以热固型材料制成，如热塑性塑胶；热固型材料加热后能直接涂敷于薄型化芯片120上，然后固化后形成强化层130。因此，强化层130与薄型化芯片120之间不须有粘着材料，更进一步减小封装结构1的厚度。

另一方面，强化层130亦可能薄型化，以使薄型化芯片120的厚度大于强化层130的厚度，进而使整个封装结构1的厚度更薄。此外，强化层130的材料可依封装结构1的目标厚度进行选择，例如封装结构1的目标厚度较薄时，即选用结构强度较高的材料，以使较薄的强化层130仍足以保护薄型化芯片120。

接着请参考第2A及2B图，第2A及2B图为根据本发明的第二实施例的封装结构的侧视图及俯视图。第二实施例的封装结构2具有与封装结构1相似的技术特征，如同样包含一基板210、一薄型化芯片220、一强化层230及一密封胶体240，其差异至少在于：封装结构2还包含一粘着层250，设置于强化层230与薄型化芯片220间，用以将强化层230粘固于薄型化芯片220上。

具体而言，当强化层230为非热固化材料时(例如空白芯片)，强化层230不易直接地固定于薄型化芯片220上，而此时粘着层250能帮助强化层230固定于薄型化芯片220上。粘着层250亦可帮助薄型化芯片220粘固于基板210上。

封装结构2与封装结构1的另一差异在于，封装结构2还包含一金属层260，而该金属层260可设置于强化层230上。金属层260可设置于强化层230的上表面的全部，以作为一屏蔽结构；也就是，金属层260可产生一屏蔽效应(Shieldingeffect)，使薄型化芯片220的运作不易受到外界电场变化的影响。

如图2C所示，图2C为根据本发明的第二实施例的封装结构的另一俯视图。金属层260亦可设置于强化层230的上表面的部分，即金属层260可具有一图案化结构261，以形成一电感或一天线。形成有电感或天线的金属层260可跟薄型化芯片220电性连接(例如通过基板210来耦接至薄型化芯片220)，以使薄型化芯片220可利用金属层260的电感或天线。

接着请参考第3A及3B图，第3A及3B图为根据本发明的第三实施例的封装结构的侧视图及俯视图。第三实施例的封装结构3具有与封装结构2相似的技术特征，如同样包含一基板310、一薄型化芯片320、一强化层330、密封胶体340、一粘着层350及一金属层360。同样地，金属层360亦可具有一图案化结构361。

封装结构3具有与封装结构2的差异至少在于：金属层360部分地设置于强化层330上，因此部分地露出强化层330的上表面；此外，封装结构3还包含至少一被动元件362(例如电阻、电容等)，被动元件362设置于强化层330上的未被金属层360覆盖的部分，且被动元件362与薄型化芯片320相互电性连接((例如通过引线键合方式或藉由强化层330与薄型化芯片320电性连接))。如此，薄型化芯片320可利用该被动元件362而实现一特定功能。

接着请参考第4A及4B图，第4A及4B图为根据本发明的第四实施例的封装结构的俯视图。第四实施例的封装结构4具有与封装结构2相似的技术特征，如同样包含一基板410、一薄型化芯片420、一强化层430、一密封胶体440及一粘着层450。两者的差异在于：粘着层450的材料为覆线胶层451(FilmOverWire，FOW)。

由于覆线胶层451在未凝固前的流动性较高，因此将覆线胶层451涂敷于已设置有引线421的薄型化芯片420时，或将涂敷有覆线胶层451的强化层430覆盖于已设置有引线421的薄型化芯片420时，并不会压迫引线421导致引线421变形或使引线421自焊垫422脱落。

换言之，通过覆线胶层451的粘接，强化层430能覆盖部分的引线421。因此，即使强化层430宽度不小于薄型化芯片420的宽度，如图4A(强化层430宽度大于薄型化芯片420的宽度)及图4B(强化层430宽度等于薄型化芯片420的宽度)所示，强化层430仍可设置于薄型化芯片420上。

上述段落说明了依据本发明的实施例的封装结构1-4，而从上述段落应可知悉到，封装结构1-4通过强化层130-430，有效阻绝了密封胶体140-440的注模压力及密封胶体凝固的产生的胀缩应力直接作用至薄型化芯片120-420上，进而使薄型化芯片120-420在封装过程不易损坏。

接着请参阅第5A-5C图，其为依据本发明的第五实施例的薄型化芯片封装结构的制造方法的步骤示意图。在第五实施例中，提出一封装结构的制造方法(以下简称为制造方法)，该制造方法可制造例如上述的封装结构1-4，因此该制造方法的技术内容可与封装结构1-4的技术内容相互参考。此外，以下的步骤中，各步骤的顺序原则上可置换，不以说明的顺序为限。该制造方法可包含以下步骤：

在步骤S1中，提供一基板510，接着设置一薄型化芯片520于基板510上。接着，进行步骤S2，即设置一强化层530于薄型化芯片520上，最后，进行步骤S3，即形成一密封胶体540于基板510上，并使密封胶体540包覆薄型化芯片520及强化层530。

以下便详述各步骤的细节。

首先，在步骤S1中，先提供一基板510，接着设置一薄型化芯片520于基板510上，并将薄型化芯片520与基板510电性连接。电性连接的方式，可在薄型化芯片520设置于基板510后，再电性连接薄型化芯片520与基板510，或在薄型化芯片520设置于基板510上的同时，一并电性连接薄型化芯片520与基板510。但若欲以引线键合方式将薄型化芯片520与基板510电性连接，较佳的时间点是，完成设置强化层530于薄型化芯片520之后(即步骤S2后)，且在形成密封胶体540于基板510之前(即步骤S3前)。

步骤S2为设置一强化层530于薄型化芯片520上。为了设置一强化层530于薄型化芯片520上，可黏固一粘着层550于强化层530的一表面，再将该表面贴附于薄型化芯片520上，以使粘着层550粘固于薄型化芯片520上。当然，亦可将粘着层550先涂敷于薄型化芯片520的一表面，再将强化层530放置于该表面上，也能达到相同的目的。然而，若强化层530以热固型材料制成时，则涂敷粘着层550可从步骤S2中省略。

此外，在步骤S2中，在将强化层530层设置于薄型化芯片520后，还可再设置一金属层560于强化层530上，且可通过电镀方式、焊接方式或是粘着方式使金属层560固着于强化层530上。在本实施例中，以粘着层550粘固金属层560为示例性说明。而在设置金属层560于强化层530前，可使金属层560形成图案化结构561，再设置于强化层530。其中图案化结构561可形成一电感或一天线。

最后，在步骤S3中形成一密封胶体540于基板510上，并使密封胶体540包覆薄型化芯片520及强化层530。在形成密封胶体540的同时，强化层530承受形成密封胶体540的压力或应力，以保护薄型化芯片520。其中压力或应力包含：密封胶体540在注模时所产生的注模压力，或在加热固化密封胶体540时，密封胶体540或基板510因受热而产生的水平方向胀缩应力。

另外，在其他实施例中，参考图5D，若粘着层550的材料为覆线胶层551时，则步骤S1后将执行步骤S2＇，即将涂敷有覆线胶层551的强化层530放置于薄型化芯片520，使强化层530及覆线胶层551覆盖于薄型化芯片520及部分的引线521上。

在其他实施例中，参考图5E，该制造方法在步骤S2与S3间(或是S2＇与S3间)，还可包含一次步骤S2-1。次步骤S2-1为设置至少一被动元件562于强化层530上且使被动元件562与金属层560相分隔。而在此具有次步骤S2-1的方式中，设置金属层560于强化层530上为部分地设置金属层560于强化层530上，因此部分地露出强化层530的上表面。

次步骤S2-1还包含电性连接被动元件562与薄型化芯片520，且可在设置被动元件562于强化层530的同时进行电性连接，亦可在完成设置被动元件562于强化层530后再进行电性连接。

综合上述，本发明的各实施例所揭示的薄型化芯片的封装结构及其制造方法所具有的特点为：强化层承受形成密封胶体的压力或应力，以保护薄型化芯片，避免薄型化芯片在封装的过程中损坏。

上述的实施例仅用来例举本发明的实施方式，以及阐释本发明的技术特征，并非用来限制本发明的保护范畴。任何熟悉此技术者可轻易完成的改变或均等性的安排均属于本发明所主张的范围，本发明的权利保护范围应以申请专利范围为准。

符号说明

1、2、3、4封装结构

110、210、310、410、510基板

112、122焊垫

120、220、320、420、520薄型化芯片

121、421、521引线

130、230、330、430、530强化层

140、240、340、440、540密封胶体

250、350、450、550粘着层

451、551覆线胶层

260、360、560金属层

261、361、561图案化结构

362、562被动元件。

Claims (20)

1.一种薄型化芯片的封装结构，其特征在于，包含：

一基板；

一薄型化芯片，设置于该基板上，且与该基板电性连接；

一强化层，设置于该薄型化芯片上；以及

一密封胶体，形成于该基板上，且包覆该薄型化芯片及该强化层，其中该强化层承受形成该密封胶体的压力或应力，以保护该薄型化芯片。

2.如权利要求1所述的封装结构，其特征在于，该强化层承受形成该密封胶体的压力或应力中所指的压力或应力包含：该密封胶体在注模时所产生的注模压力，或在加热固化该密封胶体时，该密封胶体或该基板因受热而产生的水平方向胀缩应力。

3.如权利要求1所述的封装结构，其特征在于，该薄型化芯片的厚度小于80微米。

4.如权利要求3所述的封装结构，其特征在于，该薄型化芯片的厚度小于45微米。

5.如权利要求1所述的封装结构，其特征在于，该薄型化芯片的厚度大于该强化层的厚度。

6.如权利要求1所述的封装结构，其特征在于，该薄型化芯片以引线键合方式与该基板电性连接。

7.如权利要求1所述的封装结构，其特征在于，该封装结构还包含一粘着层，设置于该强化层与该薄型化芯片间，用以将该强化层粘固于该薄型化芯片上。

8.如权利要求7所述的封装结构，其特征在于，该粘着层的材料为一覆线胶层(FilmOverWire，FOW)。

9.如权利要求8所述的封装结构，其特征在于，该强化层的宽度不小于该薄型化芯片的宽度。

10.如权利要求1所述的封装结构，其特征在于，该封装结构还包含一金属层，设置于该强化层上。

11.如权利要求10所述的封装结构，其特征在于，该金属层具有一图案化结构，以形成一电感或一天线。

12.如权利要求10所述的封装结构，其特征在于，该金属层部分地设置于该强化层上，且该封装结构还包含至少一被动元件，该被动元件设置于该强化层上、且与该金属层相分隔，该被动元件与该薄型化芯片电性连接。

13.如权利要求1所述的封装结构，其特征在于，该强化层包含一软板材料、一硬板材料、热固型材料、含硅材料或一空白芯片(dummydie)。

14.一种薄型化芯片封装结构的制造方法，其特征在于，包含：

提供一基板；

设置一薄型化芯片于该基板上，且电性连接该薄型化芯片与该基板；

设置一强化层于该薄型化芯片上；以及

形成一密封胶体于该基板上，且使该密封胶体包覆该薄型化芯片及该强化层，其中该强化层承受形成该密封胶体的压力或应力，以保护该薄型化芯片。

15.如权利要求14所述的制造方法，其特征在于，设置一薄型化芯片于该基板上，且电性连接该薄型化芯片与该基板的步骤中，是以引线键合方式将该薄型化芯片与该基板电性连接。

16.如权利要求14所述的制造方法，其特征在于，设置一强化层于该薄型化芯片上的该步骤中，包含：

黏固一粘着层于该强化层的一表面，再将该表面贴附于该薄型化芯片上，以使该粘着层粘固于该薄型化芯片上。

17.如权利要求14所述的制造方法，其特征在于，该制造方法还包含：

设置一金属层于该强化层上。

18.如权利要求17所述的制造方法，其特征在于，设置一金属层于该强化层上的该步骤中，包含：

使该金属层形成一电感或一天线。

19.如权利要求17所述的制造方法，其特征在于，设置一金属层于该强化层上的步骤，是为部分地设置该金属层于该强化层上，且该制造方法还包含：

设置至少一被动元件于该强化层上、且使该被动元件与该金属层相分隔，并电性连接该被动元件与该薄型化芯片。

20.如权利要求14所述的制造方法，其特征在于，该强化层承受形成该密封胶体的压力或应力的步骤中所指的压力或应力包含：该密封胶体在注模时所产生的注模压力，或在加热固化该密封胶体时，该密封胶体或该基板因受热而产生的水平方向胀缩应力。