JP2015106649A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2015106649A
JP2015106649A JP2013248136A JP2013248136A JP2015106649A JP 2015106649 A JP2015106649 A JP 2015106649A JP 2013248136 A JP2013248136 A JP 2013248136A JP 2013248136 A JP2013248136 A JP 2013248136A JP 2015106649 A JP2015106649 A JP 2015106649A
Authority
JP
Japan
Prior art keywords
mold resin
electronic component
electronic device
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013248136A
Other languages
English (en)
Inventor
典久 今泉
Norihisa Imaizumi
典久 今泉
永谷 利博
Toshihiro Nagatani
利博 永谷
祐紀 眞田
Yuki Sanada
祐紀 眞田
竹中 正幸
Masayuki Takenaka
正幸 竹中
慎也 内堀
Shinya Uchibori
慎也 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013248136A priority Critical patent/JP2015106649A/ja
Publication of JP2015106649A publication Critical patent/JP2015106649A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】電子部品の実装構造や配置にかかわらず、電子部品に対してモールド樹脂から受ける応力を低減できる構造の電子装置を提供する。
【解決手段】電子部品20におけるモールド樹脂22と電子部品20の全体を覆っているモールド樹脂30との間が剥離した状態となるようにする。これにより、モールド樹脂30の硬化時における収縮による応力、つまり引張り応力や圧縮応力もしくはせん断応力が電子部品20に加えられることを抑制できる。したがって、電子部品20の内部での樹脂剥離、例えばICチップ21とモールド樹脂22との間の剥離やリードフレーム25とモールド樹脂22との間の剥離を抑制できる。また、応力印加や剥離に起因する素子特性変動や部品クラックを防止することも可能となる。
【選択図】図1

Description

本発明は、電子部品をモールド樹脂で覆うことで樹脂封止する電子装置に関するものである。
従来、特許文献1において、基板の表面に搭載された電子部品を熱収縮スリーブで覆って保護し、その状態で基板の表面をモールド樹脂で覆うことで電子部品を樹脂封止する電子装置が提案されている。このように、モールド樹脂と電子部品との間に熱収縮スリーブを配置することで、モールド樹脂の硬化時における収縮による応力やモールド樹脂と電子部品との間の線膨張係数差などに起因する応力が電子部品に加わることを抑制している。
また、従来では、電子部品の上方位置においてモールド樹脂の樹脂厚を薄くする構造も提案されている。このように電子部品の上方においてモールド樹脂の樹脂厚を薄くすることで、モールド樹脂の硬化時における収縮による応力などが電子部品に加えられることを抑制している。
特開2002−184908号公報
しかしながら、特許文献1に示されたような熱収縮スリーブを用いる構造においては、熱収縮スリーブという電子部品の実装後の構造に対応した形の別部品が必要になることから、部品点数の増加およびそれに伴う製品コストの増大を招くことになる。また、熱収縮スリーブによって、電子部品の全体が覆われるため、モールド樹脂で覆いたい部分まで覆われない構造となる。このため、例えば基板と電子部品との接合部においては、モールド樹脂で覆われないことによって接合信頼性が低下するなどの問題が発生し得る。
また、電子部品の上方位置においてモールド樹脂の樹脂厚を薄くする構造は、電子部品の配置場所や電子部品の種類などを変更する度に、樹脂モールド時に用いる金型の設計変更が必要になり、製造コストの増大を招くことになる。
本発明は上記点に鑑みて、電子部品の実装構造や配置にかかわらず、電子部品に対してモールド樹脂から受ける応力を低減できる構造の電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、一面(11)およびその反対面となる他面(12)を有し、配線パターン(13)が形成された基板(10)と、電子素子(21、29a)と、電子素子を覆う外郭部材(22、29b、29c)と、外郭部材から露出させられると共に一面において配線パターンに対して接合される接合部材(25、27)と、を有する電子部品(20)と、一面側において電子部品を覆って樹脂封止する第1モールド樹脂(30)とを備え、電子部品における外郭部材と第1モールド樹脂とが剥離させられた状態となっていることを特徴としている。
このように、電子部品におけるモールド樹脂と電子部品の全体を覆っているモールド樹脂との間が剥離した状態となっている。このため、モールド樹脂の硬化時における収縮による応力、つまり引張り応力や圧縮応力もしくはせん断応力が電子部品に加えられることを抑制できる。したがって、電子部品の内部での樹脂剥離、例えばICチップとモールド樹脂との間の剥離やリードフレームとモールド樹脂との間の剥離を抑制できる。また、応力印加や剥離に起因する素子特性変動や部品クラックを防止することも可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
本発明の第1実施形態にかかる電子装置S1の断面図である。 本発明の第2実施形態にかかる電子装置S1の断面図である。 本発明の第3実施形態にかかる電子装置S1の断面図である。 本発明の第4実施形態にかかる電子装置S1の断面図である。 本発明の第5実施形態にかかる電子装置S1の断面図である。 本発明の第6実施形態にかかる電子装置S1の断面図である。 本発明の第7実施形態で説明する電子装置S1の製造工程中の断面図である。 本発明の第7実施形態で説明する電子装置S1の製造工程中の断面図である。 成型温度から製品使用温度に低下するときのモールド樹脂22、30の熱収縮量の関係を示した特性図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
図1を参照して、本発明の第1実施形態にかかる電子装置S1の全体構成について説明する。この電子装置S1は、例えば自動車などの車両に搭載され、車両用の各装置を駆動するための装置として適用される。
図1に示すように、電子装置S1は、基板10、電子部品20、モールド樹脂30などを有した構成とされている。
図1に示すように、基板10は、電子部品20が実装されると共にモールド樹脂30にて覆われる一面11と、その反対面となる他面12とを有する板状部材である。基板10は、例えば上面形状が矩形状の板状部材とされており、エポキシ樹脂等の樹脂をベースとした多層の配線基板などとされている。
この基板10には、内層配線もしくは表層配線などによって構成される配線パターン13が形成されている。この配線パターン13が例えば基板10の裏面まで形成されることで、電子装置S1の外部との電気的な接続が可能な構造とされている。なお、配線パターン13を基板1の裏面まで形成し、基板1の裏面において電子装置S1と外部との電気的な接続を行えるようにする場合、配線パターン13を貫通電極としても良いし、多層に形成された各配線層を通じて基板10の一面11側から他面12側に電気的に接続された構造であっても良い。また、基板10の裏面において配線パターン13と電子装置S1の外部との電気的な接続が可能となるようにする構造以外の構造であっても良い。例えば、配線パターン13が基板1の表面側におけるモールド樹脂30の外側まで延設されるようにし、基板1の表面側の非モールドエリアにおいて配線パターン13と電子装置S1の外部との電気的な接続が行えるようにしても良い。
電子部品20は、ICチップ21をモールド樹脂22にて封止したものである。ICチップ21は、能動素子や受動素子など、どのような素子が形成されているものであっても良い。ICチップ21として、例えば、マイコンや制御素子もしくはIGBT(Insulated Gate Bipolar Transistor)やMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)等の半導体素子を形成したものを用いることができる。ICチップ21は、ランド部23の上に搭載された状態で、ボンディングワイヤ24を介してリードフレーム25に電気的に接続されている。そして、リードフレーム25が配線パターンに電気的に接続されることにより、ICチップ21が基板10に実装されている。モールド樹脂22は、ICチップ21の表裏面と対向する一面22aおよびその反対側となる他面22bを有した構成とされている。このモールド樹脂22は、エポキシ樹脂等の熱硬化性樹脂等より構成されるもので、金型などの成形型を用いたトランスファーモールド法やコンプレッションモールド法により形成されている。
なお、図1では、電子部品20として、ICチップ21を有するモールド品であるQFP(Quad Flat Package)を例に挙げている。しかしながら、電子部品20としては、他のもの、例えばQFN(Quad Flat Non-leaded)パッケージ、BGA(Ball Grid Array)パッケージ、セラロック、コンデンサ、チップ抵抗、水晶発振子、インダクタ等を適用することもできる。
モールド樹脂30は、エポキシ樹脂等の熱硬化性樹脂等より構成されるもので、金型などの成形型を用いたトランスファーモールド法やコンプレッションモールド法により形成されている。本実施形態の場合、基板10の一面11側をモールド樹脂30で封止しつつ、基板10の他面12側をモールド樹脂30で封止せずに露出させた、いわゆるハーフモールド構造とされている。
以上のようにして、本実施形態にかかる電子装置S1が構成されている。そして、このように構成された電子装置S1において、電子部品20におけるモールド樹脂22と電子部品20の全体を覆っているモールド樹脂30との間が密着しておらず、剥離した状態となっている。本実施形態の場合、これらの間に空間40が構成されているが、これらが接した状態となっていても良い。
このように、本実施形態にかかる電子装置S1は、電子部品20におけるモールド樹脂22と電子部品20の全体を覆っているモールド樹脂30との間が剥離した状態となっている。このため、モールド樹脂30の硬化時における収縮による応力、つまり引張り応力や圧縮応力もしくはせん断応力が電子部品20に加えられることを抑制できる。したがって、電子部品20の内部での樹脂剥離、例えばICチップ21とモールド樹脂22との間の剥離やリードフレーム25とモールド樹脂22との間の剥離を抑制できる。また、応力印加や剥離に起因する素子特性変動や部品クラックを防止することも可能となる。
よって、特許文献1のような熱収縮スリーブを用いなくても済み、電子部品20の実装構造や配置にかかわらず、電子部品20に対してモールド樹脂30から受ける応力を低減できる構造の電子装置S1とすることが可能となる。そして、本実施形態にかかる電子装置S1は熱収縮スリーブによって電子部品20の全体を覆う構造ではないため、例えば、リードフレーム25との配線パターン13との接合部をモールド樹脂30で覆うことができる。したがって、基板10と電子部品20との接合部の接合信頼性の低下を防ぐことも可能となる。さらに、熱収縮スリーブを用いていないため、樹脂モールド時に用いる金型の設計変更も必要ない。
このような電子装置S1は、例えば次のような製造方法により製造される。
まず、ランド部23の上に搭載したICチップ21の図示しないパッド部とリードフレーム25とをボンディングワイヤ24にて接合したのち、ICチップ21とランド部23およびリードフレーム25の一部をモールド樹脂22で覆うことで電子部品20を製造する。そして、電子部品20におけるモールド樹脂22の表面に対してフッ素系もしくはシリコーン系のコーティング材料のように、モールド樹脂22とモールド樹脂30との密着力よりも、モールド樹脂30との密着性が低い材料を塗布する。例えば、スプレー塗布などによって、モールド樹脂22の表面にコーティング材料を塗布することができる。
続いて、配線パターン13を形成した基板10を用意する。そして、基板10の一面11上に電子部品20を実装したのち、電子部品20が実装された基板10の一面11側を、トランスファーモールド法やコンプレッションモールド法によってモールド樹脂30で封止する。これにより、本実施形態に掛かる電子装置S1が完成する。
このとき、モールド樹脂30による封止に先立ち、電子部品20におけるモールド樹脂22の表面に対してモールド樹脂30との密着性が低いコーティング材料を塗布するようにしている。このため、モールド樹脂30による封止を行ったときに、モールド樹脂22とモールド樹脂30とが密着して一体化してしまうことなく、これらの間が剥離した状態となる。これにより、上記したように、電子部品20におけるモールド樹脂22と電子部品20の全体を覆っているモールド樹脂30との間が剥離した状態の電子装置S1とすることができる。
(第1実施形態の変形例)
第1実施形態では、電子部品20におけるモールド樹脂22とモールド樹脂30との間を積極的に剥離させるためにモールド樹脂22の表面にコーティング材料を塗布するようにした。これに対して、成形型によってモールド樹脂22を形成する際に成形型の内壁面に塗布される離型剤の塗布量を離型を行うために必要な量よりも多く塗布しておき、モールド樹脂22を形成した後にも表面に残るようにすることで、コーティング材料の代わりとしても良い。離型剤としては、例えばポリエチレン系のワックスなどを用いることができる。このようにすれば、コーティング材料を塗布する工程が必要なくなるため、製造工程の簡略化を図ることが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して電子部品20におけるモールド樹脂22とそれを封止するモールド樹脂30との剥離手段を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図2に示すように、本実施形態にかかる電子装置S1では、電子部品20におけるモールド樹脂22の一面22aおよびその反対側となる他面22b、つまり表裏面に密着防止シート26を配置している。密着防止シート26は、モールド樹脂30に対して密着しない材料、例えばシリコーン系材料などのシートにより構成されている。このような密着防止シート26を配置していることから、モールド樹脂22は一面22aおよび他面22bにおいてモールド樹脂30から剥離した状態となっている。
このように、モールド樹脂22の一面22aおよび他面22bに対して密着防止シート26を配置することによっても、こららの部位においてモールド樹脂22とモールド樹脂30とが密着することを防止できる。電子部品S1がICチップ21を有するモールド品である場合、特にモールド樹脂22の表裏面からの応力がICチップ21に加わり易い。このため、モールド樹脂22の一面22aおよび他面22bにおいてモールド樹脂30との密着が防止されることで、第1実施形態と同様の効果を得ることが可能となる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、第2実施形態に対して密着防止シート26の配置場所を変更したものであり、その他については第2実施形態と同様であるため、第2実施形態と異なる部分についてのみ説明する。
図3に示すように、本実施形態にかかる電子装置S1では、電子部品20におけるモールド樹脂22の一面22aにのみ密着防止シート26を配置し、他面22bには密着防止シート26を配置していない。このため、モールド樹脂22は一面22aにおいてモールド樹脂30から剥離した状態となっている。
電子部品S1がICチップ21を有するモールド品である場合、モールド樹脂22の表裏面からの応力がICチップ21に加わり易いが、特に表面側からの応力がICチップ21に影響を与え易い。例えば、ICチップ21のうちの一面22a側に素子形成が行われている場合には、特にモールド樹脂22の表面側からの応力の影響が大きい。したがって、本実施形態のように、モールド樹脂22の一面22aに密着防止シート26を配置するようにしても、第1実施形態と同様の効果を得ることができる。
(第4実施形態)
本発明の第4実施形態について説明する。本実施形態は、第3実施形態に対して電子部品20をQFNパッケージに変更したものであり、その他については第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
図4に示すように、本実施形態にかかる電子装置S1では、電子部品20として、図1に示したようなリードフレーム25に代えて、モールド樹脂22の他面22bから露出させられた電極部27が備えられたQFNパッケージを適用している。電子部品20としてQFNパッケージが適用されている場合、ランド部23の上に搭載されたICチップ21のパッド部と電極部27とがボンディングワイヤ24にて接合された構成とされる。そして、電極部27を配線パターン13に接合したのち、モールド樹脂30で封止することで、本実施形態にかかる電子装置S1が構成されている。
このような構造の電子装置S1においても、モールド樹脂22の一面22aに密着防止シート26を配置することで、モールド樹脂22の一面22aとモールド樹脂30との間が剥離した状態となるようにできる。これにより、第3実施形態と同様の効果を得ることができる。
(第5実施形態)
本発明の第5実施形態について説明する。本実施形態は、第3実施形態に対して電子部品20をBGAパッケージに変更したものであり、その他については第3実施形態と同様であるため、第3実施形態と異なる部分についてのみ説明する。
本実施形態にかかる電子装置S1では、電子部品20として、BGAパッケージを適用している。図5に示すように、BGAパッケージにて構成される電子部品20は、インターポーザ28aに形成されたランド部23の上にICチップ21を搭載し、ICチップ21のパッド部と電極部27とがボンディングワイヤ24にて接合されることで構成されている。そして、インターポーザ28aの裏面において、電極部27に接合された複数のはんだボール28bを配線パターン13に接合したのち、モールド樹脂30で封止することで、本実施形態にかかる電子装置S1が構成されている。
このような構造の電子装置S1においても、モールド樹脂22の一面22aに密着防止シート26を配置することで、モールド樹脂22の一面22aとモールド樹脂30との間が剥離した状態となるようにできる。これにより、第3実施形態と同様の効果を得ることができる。
(第6実施形態)
本発明の第6実施形態について説明する。本実施形態は、第3実施形態に対して電子部品20を水晶発振子に変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図6に示すように、本実施形態にかかる電子装置S1では、電子部品20として、水晶発振子29aが蓋部29bとケース部29cとによって構成されるセラミックパッケージに配置された発振装置を適用している。蓋部29bとケース部29cとはガラスハーメチックなどの接合材料29dによって接合されることで、セラミックパッケージ内の気密が確保されている。ケース部29cの底部に図示しない配線パターンが備えられ、ケース部29cの裏面側まで配線パターンが延設されている。また、ケース部29c内において水晶発振子29aがケース部29cの配線パターンと接合されている。そして、ケース部29cの配線パターンと基板10の配線パターンとを接合したのち、モールド樹脂30で封止することで、本実施形態にかかる電子装置S1が構成されている。
このような構造の電子装置S1においても、蓋部29bの表面に密着防止シート26を配置することで、蓋部29bとモールド樹脂30との間が剥離した状態となるようにできる。発振装置においては、モールド樹脂30からの応力によって蓋部29bが歪んだり、接合材料29dにダメージが入ることがあるが、蓋部29bの表面に密着防止シート26を配置することで、これらの問題を抑制することが可能となる。
(第7実施形態)
本発明の第7実施形態について説明する。本実施形態では、第1〜第6実施形態に対して電子部品20とモールド樹脂30との間に積極的に空間40を形成する場合について説明する。
上記した第1〜第6実施形態で説明したように、電子部品20におけるモールド樹脂22やセラミックケースなどの外郭を構成する外郭部材とモールド樹脂30との間が剥離した状態となるようにした。具体的には、外郭部材とモールド樹脂30との間を剥離させつつ、リードフレーム25のような基板10の配線パターン13と接合する接合部材についてはモールド樹脂30と密着させるようにした。これに対して、本実施形態では、外郭部材とモールド樹脂30との間に積極的に空間40が設けられるようにすることで、これらの間が剥離した状態となるようにする。なお、ここでは参考として、第4実施形態のように電子部品20としてQFNパッケージを適用する場合を例に挙げて説明するが、第1〜3、5、6実施形態の電子装置S1についても同様である。
図7(a)に示すように成形時にはモールド樹脂30と電子部品20におけるモールド樹脂22との間が接した状態となるが、図7(b)に示すように冷却硬化後の製品使用温度においては両モールド樹脂22、30の間に空間40が設けられるようにする。モールド樹脂22、30の構成材料によって硬化時の熱収縮の挙動が変わる。このため、例えば図8に示すように、成型温度から製品使用温度に低下するときの熱収縮量について、モールド樹脂22の熱収縮量L1の方がモールド樹脂30の熱収縮量L2よりも大きくなるように材料選択を行う。このようにすることで、硬化後において、両モールド樹脂22、30の間に空間40が設けることが可能となる。
このように、両モールド樹脂22、30の間に積極的に空間40が設けられるようにすることで、第1実施形態に示した効果をより得ることが可能となる。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記したように電子部品20に備えられる電子素子として、ICチップ21が備えられたモールド品や水晶発振子29aが備えられた発振装置を例に挙げたが、これら以外のもの、例えばセラロック、コンデンサ、チップ抵抗などにも本発明を適用できる。その場合にも、例えばそれらの電子部品20の外郭を構成する外郭部材の表面にコーティング材料を塗布し、リードフレーム25や電極部27と同様の役割を果たす接合部材が覆われないようにしてモールド樹脂30で封止することで、上記各実施形態と同様の効果を得ることができる。
10 基板
13 配線パターン
20 電子部品
21 ICチップ
22 モールド樹脂
23 ランド部
25 リードフレーム
26 密着防止シート
30 モールド樹脂
40 空間

Claims (6)

  1. 一面(11)およびその反対面となる他面(12)を有し、配線パターン(13)が形成された基板(10)と、
    電子素子(21、29a)と、前記電子素子を覆う外郭部材(22、29b、29c)と、前記外郭部材から露出させられると共に前記一面において前記配線パターンに対して接合される接合部材(25、27)と、を有する電子部品(20)と、
    前記一面側において前記電子部品を覆って樹脂封止する第1モールド樹脂(30)とを備え、
    前記電子部品における前記外郭部材と前記第1モールド樹脂とが剥離させられた状態となっていることを特徴とする電子装置。
  2. 前記電子素子は、表裏面を有するICチップ(21)であり、
    前記外郭部材は、前記ICチップの表裏面と対向する一面(22a)およびそれと反対面となる他面(22b)を有し、前記ICチップを覆う第2モールド樹脂(22)であり、
    前記第2モールド樹脂は、少なくとも前記一面において、前記第1モールド樹脂から剥離していることを特徴とする請求項1に記載の電子装置。
  3. 前記第2モールド樹脂は、少なくとも前記一面および前記他面において、前記第1モールド樹脂から剥離していることを特徴とする請求項2に記載の電子装置。
  4. 前記接合部は、前記第1モールド樹脂と密着させられていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  5. 前記外郭部材と前記第1モールド樹脂との間に空間(40)が形成されていることを特徴とする請求項2または3に記載の電子装置。
  6. 前記第1モールド樹脂と前記第2モールド樹脂は、前記第1モールド樹脂の硬化時の熱収縮量(L2)よりも前記第2モールド樹脂の熱収縮量(L1)の方が大きくなるように材料選択されていることを特徴とする請求項5に記載の電子装置。
JP2013248136A 2013-11-29 2013-11-29 電子装置 Pending JP2015106649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013248136A JP2015106649A (ja) 2013-11-29 2013-11-29 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013248136A JP2015106649A (ja) 2013-11-29 2013-11-29 電子装置

Publications (1)

Publication Number Publication Date
JP2015106649A true JP2015106649A (ja) 2015-06-08

Family

ID=53436605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013248136A Pending JP2015106649A (ja) 2013-11-29 2013-11-29 電子装置

Country Status (1)

Country Link
JP (1) JP2015106649A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019503277A (ja) * 2016-01-13 2019-02-07 日本テキサス・インスツルメンツ株式会社 応力による影響を受け易いmemsをパッケージングするための構造及び方法
JP2020102517A (ja) * 2018-12-21 2020-07-02 トヨタ自動車株式会社 電子回路装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113433A (ja) * 1985-11-12 1987-05-25 Mitsubishi Electric Corp 樹脂封止形半導体装置の製造方法
JPS62150833A (ja) * 1985-12-25 1987-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63116451A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 混成集積回路装置
JPH01157590A (ja) * 1987-12-14 1989-06-20 Toyota Motor Corp 回路基板のコーティング方法
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH04267363A (ja) * 1991-02-22 1992-09-22 Nec Corp 混成集積回路装置
JP2007142149A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびそれを用いた電子部品モジュール
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62113433A (ja) * 1985-11-12 1987-05-25 Mitsubishi Electric Corp 樹脂封止形半導体装置の製造方法
JPS62150833A (ja) * 1985-12-25 1987-07-04 Mitsubishi Electric Corp 半導体装置の製造方法
JPS63116451A (ja) * 1986-11-04 1988-05-20 Mitsubishi Electric Corp 混成集積回路装置
JPH01157590A (ja) * 1987-12-14 1989-06-20 Toyota Motor Corp 回路基板のコーティング方法
JPH04171970A (ja) * 1990-11-06 1992-06-19 Matsushita Electric Ind Co Ltd 半導体装置
JPH04267363A (ja) * 1991-02-22 1992-09-22 Nec Corp 混成集積回路装置
JP2007142149A (ja) * 2005-11-18 2007-06-07 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびそれを用いた電子部品モジュール
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019503277A (ja) * 2016-01-13 2019-02-07 日本テキサス・インスツルメンツ株式会社 応力による影響を受け易いmemsをパッケージングするための構造及び方法
JP2020102517A (ja) * 2018-12-21 2020-07-02 トヨタ自動車株式会社 電子回路装置

Similar Documents

Publication Publication Date Title
JP2019016689A (ja) 電子制御装置及び同製造方法
JP2008172172A (ja) 電子制御装置及びその製造方法
JP6805176B2 (ja) 統合されたクリップ及びリード、並びに、回路をつくる方法
JP2014183302A (ja) 半導体モジュール及びその製造方法
US7868430B2 (en) Semiconductor device
JP2008205100A (ja) 電力半導体装置
JP2015106649A (ja) 電子装置
JP6666048B2 (ja) 回路基板装置
JP4591362B2 (ja) 電子装置の製造方法
JP2017092388A (ja) 半導体装置および半導体装置の製造方法
JP5035356B2 (ja) 樹脂封止型電子装置およびその製造方法
JP2015002245A (ja) モールドパッケージを備えた電子装置
CN105321909B (zh) 电子装置及封装电子装置的方法
JP2010103231A (ja) 電子装置
WO2015052880A1 (ja) 半導体装置及びその製造方法
JP5146358B2 (ja) 電子装置
JP2010141158A (ja) 電子装置
JP2015153985A (ja) 半導体パッケージ
JP2015002244A (ja) 電子部品を有する電子装置
JP2015012160A (ja) モールドパッケージおよびその製造方法
JP5377733B2 (ja) 電力用半導体装置
TWI591707B (zh) 薄型化晶片之封裝結構及其製造方法
JP2006339631A (ja) 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
CN109104878B (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170425