JP2015153985A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2015153985A
JP2015153985A JP2014028358A JP2014028358A JP2015153985A JP 2015153985 A JP2015153985 A JP 2015153985A JP 2014028358 A JP2014028358 A JP 2014028358A JP 2014028358 A JP2014028358 A JP 2014028358A JP 2015153985 A JP2015153985 A JP 2015153985A
Authority
JP
Japan
Prior art keywords
chip
thickness
island
mold resin
stage chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014028358A
Other languages
English (en)
Other versions
JP6131875B2 (ja
Inventor
伸 早坂
Shin Hayasaka
伸 早坂
山田　智也
Tomoya Yamada
智也 山田
大竹　精一郎
Seiichiro Otake
精一郎 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014028358A priority Critical patent/JP6131875B2/ja
Publication of JP2015153985A publication Critical patent/JP2015153985A/ja
Application granted granted Critical
Publication of JP6131875B2 publication Critical patent/JP6131875B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップを３段積層し且つフルモールドタイプとした半導体パッケージにおいて、モールド樹脂の収縮によって中段チップに発生する圧縮応力を低減するのに適した構成を提供する。
【解決手段】アイランド１０と、アイランド１０の一面１１上に順次搭載された半導体よりなる下段チップ２０、中段チップ３０、および上段チップ４０と、これら全体を封止するモールド樹脂５０と、を備え、中段チップ３０は回路部３０ａを有するものであり、下段チップの厚みＤ１は上段チップの厚みＤ３以上であり、中段チップの厚みＤ２は上段チップの厚みＤ３以上であり、中段チップの平面サイズＨ１は上段チップの平面サイズＨ２よりも大きいものであり、アイランド１０の他面１２の直下に位置するモールド樹脂５０の厚みＤ４は、中段チップ３０の上面３２上に位置するモールド樹脂５０の厚みＤ５よりも大きい。
【選択図】図２

Description

本発明は、金属製のアイランド上に３個の半導体チップを積層し、これら３個の半導体チップおよびアイランドの全体を、モールド樹脂で封止してなる半導体パッケージに関する。
従来より、たとえば、基板上に３個の半導体チップを積層したものを、モールド樹脂でハーフモールドしてなる半導体パッケージ、いわゆる３段積層チップのハーフモールドパッケージとして、特許文献１に記載のものが提案されている。
このものは、これは一面と他面とが表裏の板面の関係にある回路基板等の基板と、基板の一面上に搭載された半導体よりなる下段チップと、下段チップ上に積層された半導体よりなる中段チップと、中段チップ上に積層された半導体よりなる上段チップと、基板の一面側、および３個の半導体チップを封止するモールド樹脂と、を備える。そして、基板の他面はモールド樹脂より露出するハーフモールドタイプのものである。
特開２００８−１８８３６９号公報
ところで、上記従来の３段積層チップのハーフモールドパッケージでは、３段の半導体チップを搭載している基板の一面側のみにモールド樹脂が存在する。そのため、樹脂硬化時や使用時の温度サイクル等におけるモールド樹脂の収縮により、チップ側とは反対側である基板の他面側が凸となるように反りが生じやすい。そして、このようなパッケージの反りにより、各チップにダメージが発生しやすい。
そこで、本発明者は、半導体チップを３段積層した場合において、基板に代えて金属製のアイランドを採用するとともに、アイランドにおけるチップ搭載側とは反対側の他面側も、モールド樹脂で封止した構成を、試作検討することとした。このような本発明者が採用した構成は、金属製のアイランドの表裏両面をモールド樹脂で封止するものであり、いわゆるフルモールドパッケージといわれる。
この本発明者の試作品としてのフルモールドパッケージは、図８に示されるように、一面１１と他面１２とが表裏の板面の関係にある金属製のアイランド１０を備えている。そして、アイランド１０の一面１１上には、当該一面１１側より下段チップ２０、中段チップ３０、および上段チップ４０が順次積層されて搭載され、アイランド１０の一面１１側と他面１２側および３個の半導体チップ２０〜４０は、モールド樹脂５０で封止されている。
このフルモールドタイプによれば、上記ハーフモールドタイプに比べて、アイランド１０の両面１１、１２におけるモールド樹脂５０のバランスを取ることができ、パッケージの反りを抑制できると考えられる。
また、３段のチップ２０、３０、４０のうち、上段チップ４０はモールド樹脂５０外部に近いので温度等の影響をうけやすく、下段チップ２０は金属製のアイランド１０に接着されるので温度変化の影響を受けやすい等の理由から、本発明者は、機能面で重要な回路部３０ａを中段チップ３０に設けることとした。
しかし、上記フルモールドタイプの場合においても、各チップ２０〜４０とモールド樹脂５０との線膨張係数差により、図８中の矢印に示されるように、中段チップ３０において主に平面方向に圧縮応力が発生する。この圧縮応力が大きいものになると、中段チップ３０の回路部３０ａがダメージを受けるおそれがある。
本発明は、上記問題に鑑みてなされたものであり、半導体チップを３段積層し且つフルモールドタイプとした半導体パッケージにおいて、モールド樹脂の収縮によって中段チップに発生する圧縮応力を低減するのに適した構成を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、一面（１１）と他面（１２）とが表裏の板面の関係にある金属製のアイランド（１０）と、アイランドの一面上に搭載された半導体よりなる下段チップ（２０）と、下段チップ上に積層された半導体よりなる中段チップ（３０）と、中段チップ上に積層された半導体よりなる上段チップ（４０）と、アイランドの一面側、アイランドの他面側、および３個のチップ（２０〜４０）を封止するモールド樹脂（５０）と、を備え、下段チップおよび中段チップのうち少なくとも中段チップは、回路部（３０ａ）を有するものである半導体パッケージであって、
下段チップの厚み（Ｄ１）は、上段チップの厚み（Ｄ３）以上であり、中段チップの厚み（Ｄ２）は、上段チップの厚み以上であり、中段チップの平面サイズ（Ｈ１）は、上段チップの平面サイズ（Ｈ２）よりも大きいものであり、アイランドの他面の直下に位置するモールド樹脂の厚み（Ｄ４）は、中段チップの上面（３２）上に位置するモールド樹脂の厚み（Ｄ５）よりも大きいものであることを特徴とする。
それによれば、モールド樹脂の収縮時に、中段チップが上面側に凸、つまりアイランドの一面上に凸となるように反りやすくなり、この反りによる引っ張り応力が、上記した中段チップに発生する圧縮応力を相殺するため、中段チップに発生する圧縮応力を低減することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の実施形態にかかる半導体パッケージを示す概略断面図である。 本発明の実施形態にかかる半導体パッケージを示す概略平面図である。 実施形態にかかる半導体パッケージの反り状態を示す図である。 下段チップの厚みＤ１に対する上段チップの厚みＤ３の比Ｄ３／Ｄ１と圧縮応力との関係を示すグラフである。 中段チップの厚みＤ２に対する上段チップの厚みＤ３の比Ｄ３／Ｄ２と圧縮応力との関係を示すグラフである。 中段チップの平面サイズＨ１に対する上段チップの平面サイズＨ２の比Ｈ２／Ｈ１と圧縮応力との関係を示すグラフである。 アイランドの他面の直下に位置するモールド樹脂の厚みＤ４と中段チップの上面上に位置するモールド樹脂の厚みＤ５の比Ｄ５／Ｄ４と圧縮応力との関係を示すグラフである。 本発明者の試作品としてのフルモールドタイプの半導体パッケージを示す概略断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
まず、本実施形態にかかる半導体パッケージＰ１について、図１、図２を参照して述べる。なお、図２は、図１の上視平面図に相当するが、図２中では、モールド樹脂５０の外形を一点鎖線で示し、モールド樹脂５０を透過してモールド樹脂５０の内部に位置する構成要素を実線にて示している。この半導体パッケージＰ１は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用される。
本実施形態の半導体パッケージＰ１は、大きくは、一面１１と他面１２とが表裏の板面の関係にある金属製のアイランド１０における一面１１上に、下段チップ２０、中段チップ３０、および上段チップ４０を順次積層してなり、これらをモールド樹脂５０によりフルモールド状態で封止したものである。
アイランド１０は、Ｃｕ（銅）やＦｅ（鉄）あるいはこれらの合金等の金属よりなる板状をなすもので、３個のチップ２０〜４０を搭載するチップ搭載部として構成されている。ここでは、図１、図２に示されるように、アイランド１０は、矩形板状をなすが、このアイランド１０には、溝、スリットまたはホール等が設けられてもよい。
なお、図２では、アイランド１０の四隅部からモールド樹脂５０の表面まで吊りリード１０ａが延びている。この吊りリード１０ａは、後述するように、アイランド１０がリード６０と一体のリードフレーム素材より形成されたものである場合に必然的に存在するものである。
下段チップ２０は、アイランド１０の一面１１上に搭載されたシリコン等の半導体よりなる板状をなす半導体チップである。ここでは下段チップ２０は、アイランド１０側の板面を下面２１、当該下面２１とは反対側の板面を上面２２とする矩形板状をなす。そして、下段チップ２０の下面２１とアイランド１０の一面１１とは、第１の接合材７０を介して接合されている。
中段チップ３０は、下段チップ２０上すなわち下段チップ２０の上面２２上に積層されたシリコン等の半導体よりなる板状をなす半導体チップである。ここでは中段チップ３０は、下段チップ２０の上面２２側の板面を下面３１、当該下面３１とは反対側の板面を上面３２とする矩形板状をなす。
また、この中段チップ３０の上面３２側には、中段チップ３０の一部としてトランジスタなどにより構成された回路部３０ａが設けられている。そして、中段チップ３０の下面３１と下段チップ２０の上面２２とは、第２の接合材７１を介して接合されている。
上段チップ４０は、中段チップ３０上すなわち中段チップ３０の上面３２上に積層されたシリコン等の半導体よりなる板状をなす半導体チップである。ここでは上段チップ４０は、中段チップ３０の上面３２側の板面を下面４１、当該下面４１とは反対側の板面を上面４２とする矩形板状をなす。
また、ここでは上段チップ４０は、半導体パッケージＰ１における回路とは電気的に無関係なダミーチップである。つまり、上段チップ４０は、下段チップ２０、中段チップ３０、アイランド１０およびリード６０とは、電気的に接続されていないものである。そして、上段チップ４０の下面４１と中段チップ３０の上面３２とは、第３の接合材７２を介して接合されている。
ここで、下段チップ２０および中段チップ３０は、半導体プロセスにより形成されたＩＣチップやマイコン等の半導体チップである。ここで、回路部３０ａは中段チップ３０には必須のものとして設けられているが、下段チップ２０の一部として下段チップ２０にも設けられていてもよいし、下段チップ２０には設けられていなくてもよい。
また、上段チップ４０は、ここではダミーチップであり、上段チップ４０は、単なるシリコンの板として構成されたものである。しかし、上段チップ４０についても、トランジスタ等の素子が形成されたものとして、パッケージＰ１における回路を構成する一部としてもよいことはもちろんである。この場合、上段チップ４０と他のチップ２０、３０やリード６０とは、たとえば後述するワイヤ８０で接続されたものになる。
また、上記したアイランド１０、下段チップ２０、中段チップ３０、および上段チップ４０を接続する第１〜第３の接合材７０〜７２としては、低弾性樹脂よりなるダイアタッチフィルム（ＤＡＦ）が使用される。
このＤＡＦを構成する樹脂としては、たとえばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂あるいはこれらの混合物等が挙げられる。また、このＤＡＦを構成する樹脂には、シリカ、アルミナ、窒化ホウ素等のフィラーが含有されていてもよい。なお、第１の接合材７０については、ＤＡＦに代えてＡｇペースト等の導電ペースト及び絶縁ペーストであってもよい。
また、図１、図２に示されるように、本実施形態の半導体パッケージＰ１においては、アイランド１０の外郭の外側に、半導体パッケージＰ１における外部接続用のリード６０が設けられている。ここでは、リード６０は、複数個のものがアイランド１０を取り巻くように放射状に設けられている。
このリード６０は、たとえばタイバー等によりアイランド１０とリード６０とが一体に連結されたリードフレーム素材より形成されるもので、モールド樹脂５０による封止後に、リードカットを行うことで、アイランド１０と分離される。なお、リード６０とアイランド１０とは、もともと別体のものより形成されたものであってもよい。
このようなリード６０は、たとえばアイランド１０と同様、ＣｕやＦｅ等の金属よりなる。そして、リード６０と、下段チップ２０および中段チップ３０とが、ワイヤ８０を介して結線され電気的に接続されている。このワイヤ８０は、通常のワイヤボンディングにより形成されるもので、たとえばＡｕ、Ａｇ、Ｃｕ、Ａｌ等よりなる。
そして、モールド樹脂５０は、アイランド１０の一面１１側、アイランド１０の他面１２側、および、３個のチップ２０〜４０を封止している。つまり、モールド樹脂５０は、アイランド１０および３個のチップ２０〜４０の全体を封止し、フルモールドパッケージ構成を実現している。
さらに、モールド樹脂５０は、いわゆるＱＦＰ（クワッドフラットパッケージ）の如く、ワイヤ８０、およびリード６０におけるワイヤ８０との接続部であるインナーリードを封止している。そして、リード６０におけるワイヤ８０との接続部とは反対側の部位であるアウターリードは、モールド樹脂５０より突出し、外部の配線部材等と接続されるようになっている。
このモールド樹脂５０は、フルモールドパッケージにおける典型的なものと同様、３段のチップ２０〜４０およびアイランド１０の積層方向を板厚方向として、アイランド１０よりも一回り大きい矩形板状をなしている。ここでは、モールド樹脂５０は、アイランド１０の他面１２側の板面を下表面５１、当該下表面５１とは反対側の板面を上表面５２とする矩形板状をなす。
このような半導体パッケージＰ１の製造方法の一例を示しておく。たとえばアイランド１０とリード６０とが一体となったリードフレーム素材を用意し、アイランド１０上に各チップ２０〜４０を積層して搭載するとともに、ワイヤボンディング等によりワイヤ８０を形成する。
そして、このものを、トランスファー成形やコンプレッション成形等により、モールド樹脂５０で封止する。この封止後に、リードカット、リード６０の曲げ等の成形などを行う。これにより、本実施形態の半導体パッケージＰ１ができあがる。
ここで、本実施形態の半導体パッケージＰ１においては、さらに、以下の（１）、（２）、（３）、（４）に述べるような独自の構成が採用されている。なお、（１）〜（４）の構成における各寸法Ｄ１〜Ｄ５、Ｈ１、Ｈ２については、図１中に示されている。
構成（１）：Ｄ１≧Ｄ３。つまり、この構成（１）は、下段チップ２０の厚みＤ１は、上段チップ４０の厚みＤ３以上であること。ここで、下段チップ２０の厚みＤ１は、下段チップ２０の上面２２と下面２１との距離であり、シリコン部分の厚さ（つまり板厚）である。また、上段チップ４０の厚みＤ３は、上段チップ４０の上面４２と下面４１との距離であり、シリコン部分の厚さ（つまり板厚）である。
構成（２）：Ｄ２≧Ｄ３。つまり、この構成（２）は、中段チップ３０の厚みＤ２は、上段チップ４０の厚みＤ３以上であること。ここで、中段チップ３０の厚みＤ２は、中段チップ３０の上面３２と下面３１との距離であり、シリコン部分の厚さ（つまり板厚）である。
構成（３）：Ｈ１＞Ｈ２。つまり、この構成（３）は、中段チップ３０の平面サイズＨ１は、上段チップ４０の平面サイズＨ２よりも大きいものであること。そして、上段チップ４０の全体が、中段チップ３０の外郭の内周（つまり、中段チップ３０の端部の内側）に位置している。ここで、各チップ３０、４０の平面サイズＨ１、Ｈ２とは、チップの平面の面積（例えば矩形板状のチップならば当該矩形の面積）である。
構成（４）：Ｄ４＞Ｄ５。つまり、この構成（４）は、アイランド１０の他面１２の直下に位置するモールド樹脂５０の厚みＤ４は、中段チップ３０の上面３２上に位置するモールド樹脂５０の厚みＤ５よりも大きいものであること。
ここで、アイランド１０の他面１２の直下に位置するモールド樹脂５０の厚みＤ４は、アイランド１０の他面１２からモールド樹脂５０の下表面５１までの距離である。また、中段チップ３０の上面３２上に位置するモールド樹脂５０の厚みＤ５は、中段チップ３０の上面３２（上段チップ４０が位置しない部分の上面３２）からモールド樹脂５０の上表面５２までの距離である。
これら構成（１）〜（４）による作用効果について、図３も参照して述べる。まず、構成（１）のＤ１≧Ｄ３、および、構成（２）のＤ２≧Ｄ３によれば、３段のチップ２０〜４０の合計厚みの中で、中段チップ３０の厚みＤ２と、中段チップ３０を支持する下段チップ２０の厚みＤ１とを相対的に厚くできる。
そうすることで、中段チップ３０および下段チップ２０の剛性を大きくすることができ、モールド樹脂５０の収縮時における中段チップ３０の収縮量を低減できることから、中段チップ３０の圧縮応力を低減しやすくなる。
次に、構成（３）のＨ１＞Ｈ２によれば、中段チップ３０の上面３２のうち上段チップ４０が存在しない部位、すなわち中段チップ３０の上面３２のうち直接モールド樹脂５０に接している周辺部にて、図３の矢印に示されるように、モールド樹脂５０の収縮時にモールド樹脂５０から中段チップ３０の上面３２を押さえる押さえ力Ｆ１が印加される。
次に、構成（４）のＤ４＞Ｄ５によれば、アイランド１０の他面１２直下のモールド樹脂５０の方が、中段チップ３０の上面３２上のモールド樹脂５０よりも厚い（たとえば２〜３倍）と、アイランド１０の他面１２直下の方が中段チップ３０の上面３２上の方よりもモールド樹脂５０の体積が大きい構成となる。
これにより、結果的に、アイランド１０の他面１２直下の方が中段チップ３０の上面３２上の方よりも、モールド樹脂５０の収縮量が大きくなる。そのため、この上下のモールド樹脂５０の収縮量差により、パッケージＰ１がアイランド１０の一面１１側に凸となるように反りやすくなる。
つまり、構成（３）および構成（４）によれば、モールド樹脂５０の収縮時において、モールド樹脂５０からの押さえ力Ｆ１、および、上記の上下モールド樹脂５０の収縮量差による力によって、中段チップ３０が上面３２側に凸、つまりアイランド１０の一面１１上に凸となるように反りやすくなる。
そのため、図３の両矢印に示されるように、この反りによる引っ張り応力Ｆ２が中段チップ３０に発生する。そして、この引っ張り応力Ｆ２が、上記した中段チップ３０に発生する圧縮応力を相殺するから、本実施形態によれば、モールド樹脂５０の収縮時に中段チップ３０に発生する圧縮応力を低減することができる。
なお、本実施形態において、モールド樹脂５０の収縮時には、上段チップ４０の上面４２に対してモールド樹脂５０の押さえ力Ｆ３が加わるため、上段チップ４０は下面４１に凸となるように反りやすくなる。しかし、回路部３０ａを有する機能上重要な中段チップ３０については、上記のように圧縮応力が低減されるため、問題無い。
ここで、上記の構成（１）〜（４）と中段チップ３０に発生する圧縮応力との関係については、本発明者はシミュレーションにより確認している。そのシミュレーションの一例について、図４〜図７に示しておく。図４〜図７の各グラフは、ＦＥＭ（有限要素法）による応力解析によりシミュレーションを行ったものである。
ここで、図４〜図７の横軸には、上記の構成（１）〜（４）の各比を採り、縦軸には圧縮応力を採っている。この圧縮応力は、上記したモールド樹脂５０の収縮時における中段チップ３０に発生する圧縮応力であり、各グラフに示される最小値を０に規格化して、当該縦軸の下に行くにつれて当該圧縮応力が大きくなっていくことを意味する。
図４に示されるように、下段チップ２０の厚みＤ１に対する上段チップ４０の厚みＤ３の比Ｄ３／Ｄ１が１以上、つまり、構成（１）のＤ１≧Ｄ３であれば、圧縮応力が小さくなることが、確認される。
図５に示されるように、中段チップ３０の厚みＤ２に対する上段チップ４０の厚みＤ３の比Ｄ３／Ｄ２が１以上、つまり、構成（２）のＤ２≧Ｄ３であれば、圧縮応力が小さくなることが、確認される。
図６に示されるように、中段チップ３０の平面サイズＨ１に対する上段チップの平面サイズＨ２の比Ｈ２／Ｈ１が１未満、つまり、構成（３）のＨ１＞Ｈ２であれば、圧縮応力が小さくなることが、確認される。
そして、図７に示されるように、アイランド１０の他面１２の直下に位置するモールド樹脂５０の厚みＤ４と中段チップ３０の上面３２上に位置するモールド樹脂５０の厚みＤ５の比Ｄ５／Ｄ４が１未満、つまり、構成（４）のＤ４＞Ｄ５であれば、圧縮応力が小さくなることが、確認される。
このように、上記した構成（１）〜（４）のいずれの場合も、圧縮応力が小さくなる関係を満足するものである。そして、各構成（１）〜（４）による作用のメカニズムについては上述の通りである。そのため、本実施形態では、構成（１）〜（４）のすべてを満足する構成とすることにより、モールド樹脂５０の収縮時に中段チップ３０に発生する圧縮応力を低減できるのである。
また、図１、図２に示されるように、本実施形態においては、上記の構成（１）〜（４）に加えて、さらに好ましい形態として、下段チップ２０の平面サイズを中段チップ３０の平面サイズＨ１よりも大きいものとしている。この下段チップ２０の平面サイズも、上記した中段チップ３０および上段チップ４０の平面サイズと同様の定義である。
この好ましい形態によれば、上記した中段チップ３０および上段チップ４０の平面サイズの関係と同様に、中段チップ３０の全体が、下段チップ２０の外郭の内周（つまり、下段チップ２０の端部の内側）に位置したものとなる。
つまり、この好ましい形態によれば、下段チップ２０の上面２２のうち中段チップ３０が存在しない部位、すなわち下段チップ２０の上面２２のうち直接モールド樹脂５０に接している周辺部にて、図３の矢印に示されるように、モールド樹脂５０の収縮時にモールド樹脂５０から下段チップ２０の上面２２を押さえる押さえ力Ｆ４が印加される。
そのため、下段チップ２０が上面２２側に凸、つまりアイランド１０の一面１１上に凸となるように反りやすくなり、これに倣って、中段チップ３０も上面３２側に凸となるように反りやすくなる。そうすると、上記した引っ張り応力Ｆ２が中段チップ３０に発生しやすくなり、上記した中段チップ３０に発生する圧縮応力の相殺という点で好ましいものとなる。
さらに、本実施形態における好ましい形態としては、図１、図２に示されるように、上段チップ４０の平面サイズＨ２を、中段チップ３０における回路部３０ａの平面サイズよりも大きいものとし、この回路部３０ａの全体が上段チップ４０の外郭の内周に位置するようにする。
つまり、回路部３０ａ全体が上段チップ４０の端部の内側に位置するように、回路部３０ａの全体が上段チップ４０にて被覆されている。言い換えれば、上段チップ４０は中段チップ３０における回路部３０ａ上に搭載されるが、このとき上段チップ４０が回路部３０ａよりも平面サイズが大きいため、上段チップ４０の外郭全周が回路部３０ａの外郭よりはみ出した状態とされている。
このように、上段チップ４０を中段チップ３０の上面３２に搭載した場合、上段チップ４０が中段チップ３０における回路部３０ａよりも平面サイズが大きいものであれば、上段チップ４０が回路部３０ａ全体を被覆するように、搭載することが望ましい。これにより、上段チップ４０によって、回路部３０ａの保護がなされるためである。
（他の実施形態）
なお、上記実施形態では、好ましい形態として、下段チップ２０の平面サイズを中段チップ３０の平面サイズＨ１よりも大きいものとしたが、下段チップ２０の平面サイズが中段チップ３０の平面サイズＨ１より小さいものであってもよい。その場合、下段チップ３０と中段チップ３０とをワイヤ８０ではなく、たとえばフリップチップの如くバンプ接合等で接合すればよい。
また、上段チップ４０の平面サイズＨ２は、必ずしも中段チップ３０の回路部３０ａの平面サイズよりも大きいものでなくてもよい。また、上段チップ４０は、回路部３０ａの全体ではなく一部を被覆するものでもよいし、まったく被覆しないように配置されたものであってもよい。
また、アイランド１０および３個の各チップ２０〜４０は平面矩形の板状であったが、板状であるならば、たとえば矩形以外の多角形板や円形板等のものであってもよい。また、半導体パッケージＰ１と外部の配線部材等との接続は、ワイヤ８０およびリード６０を介して行われるものであったが、これに限定されるものではない。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記実施形態に示した各例は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記実施形態は、上記の図示例に限定されるものではない。また、上記実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
１０ アイランド
２０ 下段チップ
３０ 中段チップ
３０ａ 回路部
３２ 中段チップの上面
４０ 上段チップ
５０ モールド樹脂
Ｄ１ 下段チップの厚み
Ｄ２ 中段チップの厚み
Ｄ３ 上段チップの厚み
Ｄ４ アイランドの他面の直下に位置するモールド樹脂の厚み
Ｄ５ 中段チップの上面上に位置するモールド樹脂の厚み
Ｈ１ 中段チップの平面サイズ
Ｈ２ 上段チップの平面サイズ

Claims (3)

  1. 一面（１１）と他面（１２）とが表裏の板面の関係にある金属製のアイランド（１０）と、
    前記アイランドの一面上に搭載された半導体よりなる下段チップ（２０）と、
    前記下段チップ上に積層された半導体よりなる中段チップ（３０）と、
    前記中段チップ上に積層された半導体よりなる上段チップ（４０）と、
    前記アイランドの一面側、前記アイランドの他面側、および前記３個のチップ（２０〜４０）を封止するモールド樹脂（５０）と、を備え、
    前記下段チップおよび前記中段チップのうち少なくとも前記中段チップは、回路部（３０ａ）を有するものである半導体パッケージであって、
    前記下段チップの厚み（Ｄ１）は、前記上段チップの厚み（Ｄ３）以上であり、
    前記中段チップの厚み（Ｄ２）は、前記上段チップの厚み以上であり、
    前記中段チップの平面サイズ（Ｈ１）は、前記上段チップの平面サイズ（Ｈ２）よりも大きいものであり、
    前記アイランドの他面の直下に位置する前記モールド樹脂の厚み（Ｄ４）は、前記中段チップの上面（３２）上に位置する前記モールド樹脂の厚み（Ｄ５）よりも大きいものであることを特徴とする半導体パッケージ。
  2. 前記下段チップの平面サイズは、前記中段チップの平面サイズよりも大きいことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記上段チップの平面サイズは、前記中段チップにおける前記回路部の平面サイズよりも大きいものであり、
    前記回路部の全体が前記上段チップの外郭の内周に位置するように、前記回路部の全体が前記上段チップにて被覆されていることを特徴とする請求項１または２に記載の半導体パッケージ。
JP2014028358A 2014-02-18 2014-02-18 半導体パッケージ Active JP6131875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014028358A JP6131875B2 (ja) 2014-02-18 2014-02-18 半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014028358A JP6131875B2 (ja) 2014-02-18 2014-02-18 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2015153985A true JP2015153985A (ja) 2015-08-24
JP6131875B2 JP6131875B2 (ja) 2017-05-24

Family

ID=53895917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014028358A Active JP6131875B2 (ja) 2014-02-18 2014-02-18 半導体パッケージ

Country Status (1)

Country Link
JP (1) JP6131875B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078965A (ko) * 2016-12-30 2018-07-10 스템코 주식회사 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법
US10943844B2 (en) 2018-06-21 2021-03-09 Toshiba Memory Corporation Semiconductor device including multiple chips

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081475A (ja) * 1973-11-19 1975-07-02
JP2001267488A (ja) * 2000-03-17 2001-09-28 Oki Electric Ind Co Ltd 半導体装置
JP2002076251A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置
JP2004119684A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5081475A (ja) * 1973-11-19 1975-07-02
JP2001267488A (ja) * 2000-03-17 2001-09-28 Oki Electric Ind Co Ltd 半導体装置
JP2002076251A (ja) * 2000-08-30 2002-03-15 Hitachi Ltd 半導体装置
JP2004119684A (ja) * 2002-09-26 2004-04-15 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180078965A (ko) * 2016-12-30 2018-07-10 스템코 주식회사 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법
KR102009827B1 (ko) 2016-12-30 2019-08-12 스템코 주식회사 연성 회로 기판 및 이의 포함하는 전자 제품 제조 방법
US10943844B2 (en) 2018-06-21 2021-03-09 Toshiba Memory Corporation Semiconductor device including multiple chips

Also Published As

Publication number Publication date
JP6131875B2 (ja) 2017-05-24

Similar Documents

Publication Publication Date Title
JP5318737B2 (ja) センサ装置およびその製造方法
US7531895B2 (en) Integrated circuit package and method of manufacture thereof
JP5038271B2 (ja) 電気電子制御装置及びその製造方法
JP5018355B2 (ja) モールドパッケージ
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
JP6131875B2 (ja) 半導体パッケージ
JP5098239B2 (ja) モールドパッケージおよびその製造方法
JP2014116409A (ja) 電子装置
JP6354467B2 (ja) 半導体装置
JP2012195497A (ja) 半導体装置及び半導体装置の製造方法
JP2016225492A (ja) 半導体パッケージ
JP2015211105A (ja) モールドパッケージ
JP2015002245A (ja) モールドパッケージを備えた電子装置
JP4600130B2 (ja) 半導体装置およびその製造方法
TWI663692B (zh) Pressure sensor package structure
JP5620437B2 (ja) 半導体装置
JP2007134585A (ja) 半導体装置及びその製造方法
JP2013168669A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
JP2015106649A (ja) 電子装置
JP2017069431A (ja) 半導体装置
JP2013058547A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP2015012160A (ja) モールドパッケージおよびその製造方法
JP4695672B2 (ja) 半導体装置
JP2021061379A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R151 Written notification of patent or utility model registration

Ref document number: 6131875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250