JP6354467B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6354467B2
JP6354467B2 JP2014177044A JP2014177044A JP6354467B2 JP 6354467 B2 JP6354467 B2 JP 6354467B2 JP 2014177044 A JP2014177044 A JP 2014177044A JP 2014177044 A JP2014177044 A JP 2014177044A JP 6354467 B2 JP6354467 B2 JP 6354467B2
Authority
JP
Japan
Prior art keywords
pad
wire
intermetallic compound
semiconductor element
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014177044A
Other languages
English (en)
Other versions
JP2016051849A (ja
Inventor
正太郎 宮脇
正太郎 宮脇
尚彦 平野
尚彦 平野
昭喜 浅井
昭喜 浅井
康富 浅井
浅井  康富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014177044A priority Critical patent/JP6354467B2/ja
Priority to CN201580046019.2A priority patent/CN106796896B/zh
Priority to US15/505,273 priority patent/US10002841B2/en
Priority to PCT/JP2015/003860 priority patent/WO2016035251A1/ja
Publication of JP2016051849A publication Critical patent/JP2016051849A/ja
Application granted granted Critical
Publication of JP6354467B2 publication Critical patent/JP6354467B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091Disposition
    • H01L2224/0912Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16104Disposition relative to the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48499Material of the auxiliary connecting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48507Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/85051Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Description

本発明は、複数個の電極パッドを有する半導体素子と接続部材とを備え、複数個の電極パッドのそれぞれを、ボンディングワイヤを介して接続部材に接続してなる半導体装置に関する。
一般に、この種の半導体装置としては、矩形板状をなす半導体素子と、半導体素子の一面に設けられた同一の金属よりなる複数個の電極パッドと、半導体素子の外側に設けられた接続部材と、を備え、電極パッドのそれぞれが、Au(金)よりなるボンディングワイヤを介して接続部材と接続されたものが、提案されている。
このような半導体装置において、近年、ボンディングワイヤの材料コストの低減のために、ボンディングワイヤをAuに代えてCu(銅)へ変更したものが提案されている(特許文献1参照)。
特開2010−199491号公報
しかし、ボンディングワイヤをAuからCuに代えた場合、ワイヤの材料コストは低減できるものの、温度サイクル耐性の低下が生じるという問題がある。具体的には、温度サイクルによる応力が電極パッドに生じて、電極パッドにクラックが発生する。このような電極パッドのクラックは、装置の電気的機能の低下につながる。
この要因は以下の2点である。1つ目は、物性上、AuよりもCuが硬いので、ボンディングワイヤの硬度が増加することにより、ワイヤから下地の電極パッドへ加わるストレスが増加することである。
2つ目は、ボンディングワイヤの金属と電極パッドの金属との相互拡散によりワイヤ接合部においてワイヤ−パッド間に金属間化合物層が形成されるが、Auワイヤの場合に比べてCuワイヤの場合の金属間化合物層の厚さが小さいことによる。この金属間化合物層は、電極パッドの金属よりも機械的に強固なものであるため、金属間化合物層が薄くなると、ワイヤ接合部における電極パッドの機械的強度が低下する。
本発明は、上記問題に鑑みてなされたものであり、電極パッドにおける温度サイクル耐性の向上と、ボンディングワイヤにおける材料コストの低減との両立に適した構成を実現することを目的とする。
上述のように、ボンディングワイヤのすべてを一律に同じ金属とする従来構成の場合、温度サイクル耐性の向上と材料コストの低減との両立が困難である。本発明者は、鋭意検討を行い、温度サイクルによって半導体素子のなかでもコーナーに応力集中が発生することから、半導体素子のコーナー近傍に位置する電極パッドについてクラックの発生が顕著となることを見出した。
そして、本発明者は、このコーナー近傍の電極パッドと、それ以外のコーナーから遠い電極パッドとで、ボンディングワイヤの金属の種類を代えることに着目した。本発明は、このような検討に基づいて創出されたものである。
上記目的を達成するため、請求項1に記載の発明では、一面(11)と他面(12)とが表裏の板面の関係にある矩形板状をなす半導体素子(10)と、半導体素子の一面に設けられた同一の金属よりなる複数個の電極パッド(21、22)と、半導体素子の外側に設けられた接続部材(40)と、を備え、複数個の電極パッドのそれぞれが、金属よりなるボンディングワイヤ(51、52)を介して接続部材と接続されており、複数個の電極パッドのそれぞれにおいて、当該電極パッドとボンディングワイヤとの間には、当該電極パッドの金属とボンディングワイヤの金属との両者を含む金属間化合物よりなる金属間化合物層(71、72)が形成されている半導体装置であって、さらに、以下の特徴点を有する。
・複数個の電極パッドは、半導体素子の一面においてコーナー(13)側に位置する第1のパッド(21)と、第1のパッドよりもコーナーから遠くに位置する第2のパッド(22)とに区別されていること。
・ボンディングワイヤのうち第1のパッドに接続されている第1のワイヤ(51)は、ボンディングワイヤのうち第2のパッドに接続されている第2のワイヤ(52)よりもヤング率が小さいものとされていること。
・第1のワイヤと第1のパッドにより形成される金属間化合物層(71)の厚さ(d1)は、第2のワイヤと第2のパッドにより形成される金属間化合物層(72)の厚さ(d2)よりも厚いものとされていること。本発明はこれらの点を特徴としている。
それによれば、半導体素子のコーナーに近くクラックが生じやすい第1のパッドについては、比較的やわらかい第1のワイヤを使用できるから、ワイヤからパッドへのストレスを小さくしやすい。また、この第1のパッドでは、ワイヤとパッドとの金属間化合物層の厚さを比較的厚くできるから、ワイヤ接合部における第1のパッドの機械的強度を大きくしやすい。これらのことから、温度サイクルによる第1のパッドにおけるクラック発生を抑制しやすいものにできる。
また、第1のパッドと第2のパッドとでボンディングワイヤの材質を変えることで、すべてのボンディングワイヤを一律に高価な軟らかい金属で構成する必要が無いため、材料コストの低減が行いやすくなる。よって、本発明によれば、電極パッドにおける温度サイクル耐性の向上とボンディングワイヤにおける材料コストの低減との両立に適した構成を実現することができる。
請求項4に記載の発明では、一面(11)と他面(12)とが表裏の板面の関係にある矩形板状をなす半導体素子(10)と、半導体素子の一面に設けられた同一の金属よりなる複数個の電極パッド(21、22)と、半導体素子の外側に設けられた接続部材(40)と、を備え、複数個の電極パッドのそれぞれが、同一の金属よりなるボンディングワイヤ(52)を介して接続部材と接続されている半導体装置であって、さらに、以下の特徴点を有する。
・複数個の電極パッドは、半導体素子の一面においてコーナー(13)側に位置する第1のパッド(21)と、第1のパッドよりもコーナーから遠くに位置する第2のパッド(22)とに区別されていること。
・第1のパッド上には、ボンディングワイヤよりもヤング率が小さい金属よりなるバンプ(53)が接合されており、第1のパッドとバンプとの間には、当該第1のパッドの金属と当該バンプの金属との両者を含む金属間化合物よりなる第1の金属間化合物層(73)が形成されており、第1のパッドと接続部材とを接続するボンディングワイヤは、第1のパッドとはバンプを介してボンディングされたものとなっていること。
・第2のパッドと第2のパッドに接続されているボンディングワイヤとの間には、当該第2のパッドの金属と当該ボンディングワイヤの金属との両者を含む金属間化合物よりなる第2の金属間化合物層(72)が形成されており、第1の金属間化合物層の厚さ(d3)は、第2の金属間化合物層の厚さ(d2)よりも厚いものとされていること。本発明はこれらの点を特徴としている。
それによれば、第1のパッドは、ボンディングワイヤよりも軟らかいバンプを介して、ボンディングワイヤと接続されるので、ボンディングワイヤから第1のパッドへ印加されるストレスが緩和される。また、第1のパッドとバンプとによる第1の金属間化合物を厚く形成できるので、ワイヤ接合部における第1のパッドの機械的強度を大きくしやすい。
そのため、ボンディングワイヤとしては、Au等の軟らかくて高価な金属を用いなくてもよく、材料コストの低減が行いやすくなる。よって、本発明によれば、電極パッドにおける温度サイクル耐性の向上とボンディングワイヤにおける材料コストの低減との両立に適した構成を実現することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる半導体装置を示す概略平面図である。 図1中の半導体装置を示す概略断面図である。 図1中の第1のワイヤと第1のパッドとの接合部における金属間化合物層の様子を示す概略断面図である。 図1中の第2のワイヤと第2のパッドとの接合部における金属間化合物層の様子を示す概略断面図である。 本発明の第2実施形態にかかる半導体装置の要部を示す概略平面図である。 本発明の第3実施形態にかかる半導体装置の要部を示す概略断面図である。 図6中のバンプと第1のパッドとの接合部における金属間化合物層の様子を示す概略断面図である。 本発明の他の実施形態にかかる半導体装置の要部を示す概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1〜図3を参照して述べる。なお、図1に示される平面図中では、モールド樹脂60の外形を示してあるが、このモールド樹脂60の内部に位置する構成要素を、モールド樹脂60を透過して示している。この半導体装置S1は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態の半導体装置S1は、大きくは、アイランド30に搭載された半導体素子10とリード端子40とをボンディングワイヤ51、52で結線したものを、モールド樹脂60で封止してなるもので、いわゆるQFP(クワッドフラットパッケージ)の形態をなしている。
半導体素子10は、一面11と他面12とが表裏の板面の関係にある矩形板状をなす。つまり、半導体素子10は、表裏の板面である一面11、他面12と、これら表裏の板面を連結する4個の側面と、矩形における角部としての4個のコーナー13と、を有するものである。
この半導体素子10は、Si(シリコン)半導体等の半導体よりなるもので、具体的には、ICチップ、センサチップ、トランジスタ素子等よりなる。このような半導体素子10は、通常の半導体プロセスにより作製される。
そして、半導体素子10の一面11には、同一の金属よりなる複数個の電極パッド21、22が設けられている。本実施形態では、図1に示されるように、これら電極パッド21、22の配置パターンは典型的なものとされている。
つまり、複数個の電極パッド21、22は、半導体素子10の一面11の外縁寄りの部位において当該外縁の形状に沿った矩形枠状の配置パターンとされている。さらに言えば、複数個の電極パッド21、22は、半導体素子10の一面11において、4個のコーナー13のそれぞれの近傍から各辺に沿って配列されたものとなっている。
ここで、本実施形態では、複数個の電極パッド21、22は、半導体素子10の一面11において半導体素子10のコーナー13側に位置する第1のパッド21と、第1のパッド22よりもコーナー13から遠くに位置する第2のパッド22とに区別されている。
具体的には、図1に示されるように、半導体素子10の一面11のうちコーナー13およびコーナー13近傍を含む連続した領域を第1の領域11Aとする。ここで、図1では、第1の領域11Aは、半導体素子10の一面11のうちの一点鎖線よりもコーナー13側に拡がる領域である。そして、半導体素子10の一面11のうち第1の領域11A以外の残部の領域、すなわち第1の領域11Aよりもコーナー13から遠い位置にある領域を第2の領域11Bとする。
図1の例では、1個のコーナー13の近傍部分について見ると、複数個の電極パッド21、22のうちコーナー13側に位置する2個の群が第1のパッド21とされ、当該2個の第1のパッド21以外の群が第2のパッド22とされている。
これら電極パッド21、22は、半導体素子10におけるワイヤボンディング用のパッドとして典型的な材質よりなるものである。具体的には、第1のパッド21および第2のパッド22は、Al(アルミニウム)もしくはAlを主成分とするAl合金よりなる。限定するものではないが、Al合金としては、通常Alを90%以上程度含有する合金が用いられる。具体的なAl合金としては、Al−SiやAl−Cu等が挙げられる。
なお、図示しないが、半導体素子10の一面11には、Siなどの半導体上に無機絶縁膜や有機絶縁膜よりなる保護膜が設けられており、これら電極パッド21、22は、この保護膜より露出して設けられている。このような電極パッド21、22は、スパッタや蒸着等により形成されている。
このように半導体素子10は、一面11に複数個の電極パッド21、22を有するものであるが、この半導体素子10は、他面12側にてアイランド30に対し、図示しないダイボンド材等により固定されている。
アイランド30は、図1、図2に示されるように、一面31と他面32とが表裏の板面の関係にある板状をなすもので、ここでは、平面サイズが半導体素子10よりも一回り大きい矩形板状をなしている。そして、アイランド30の一面31上に半導体素子10が搭載され支持されている。
このアイランド30は、ヒートシンク等のリードフレームとは別体のものでもよいし、リード端子40と共通のリードフレーム素材より作成されたものであってもよい。後者の場合には、モールド樹脂60による封止後に通常行われるリードカットにより、アイランド30とリード端子40とは、互いに分離される。
リード端子40は、ボンディングワイヤ51、52を介して電極パッド21、22と接続される接続部材となるものであり、半導体素子10の外側に設けられている。ここでは、リード端子40は、半導体素子10の側方に複数個設けられており、個々のリード端子40は、典型的な細長の板状をなしている。
そして、複数個のリード端子40は、典型的なQFPのごとく、アイランド30を取り巻く放射状をなすように、アイランド30の外郭の外側に配置されている。これらアイランド30およびリード端子40は、たとえばCuや42アロイ等の導電性に優れた金属よりなる。
そして、図1、図2に示されるように、半導体素子10における複数個の電極パッド21、22のそれぞれが、金属よりなるボンディングワイヤ51、52を介してリード端子40と接続されている。つまり、複数個の電極パッド21、22のそれぞれについて、独立したボンディングワイヤ51、52が接続されている。
これら複数個のボンディングワイヤ51、52は、材質の異なる第1のワイヤ51と第2のワイヤ52とよりなるものであり、識別のため、図1中、第1のワイヤ51は破線にて示し、第2のワイヤ52は実線にて示してある。第1のワイヤ51は、第1のパッド21に接続されているものであり、第2のワイヤ52は第2のパッド22に接続されているものである。
ここで、第1のワイヤ51は、第2のワイヤ52よりもヤング率が小さい材質よりなる。たとえば、第1のワイヤ51は、Au(金)もしくはAuを主成分とするAu合金よりなり、第2のワイヤ52は、Cu(銅)もしくはCuを主成分とするCu合金よりなるものとされる。
ここで、限定するものではないが、Au合金としては、通常Auを90%以上程度含有する合金が用いられる。具体的なAu合金としては、Au−Pd(パラジウム)等が挙げられる。また、Cu合金としては、通常Cuを90%以上程度含有する合金が用いられる。具体的なCu合金としては、Cu−Pd等が挙げられる。ヤング率の一例を挙げると、第1のワイヤ51を構成するAuのヤング率は約80GPa、第2のワイヤ52を構成するCuのヤング率は約130GPaである。
これらボンディングワイヤ51、52は、典型的には、半導体素子10の電極パッド21、22側を一次側としてワイヤの一端側がボールボンディングされ、リード端子40側を二次側としてワイヤの他端側がウェッジボンディングされたものである。
このようなボンディングワイヤ51、52の接続形態は、典型的なものであり、通常のキャピラリを用いたワイヤボンディング法により形成される。すなわち、放電加工等によりワイヤ先端に形成されたイニシャルボールを用いて、一次接続部分にボールボンディングを行い、続いて、ワイヤを二次接続部分まで引きまわしてウェッジボンディングを行う方法である。
そして、本実施形態においては、図3、図4に示されるように、複数個の電極パッド21、22のそれぞれにおいて、電極パッド21、22とボンディングワイヤ51、52との間には、金属間化合物層71、72が形成されている。
金属間化合物層71、72は、電極パッド21、22の金属とボンディングワイヤ51、52の金属との両者を含む化合物である金属間化合物(intermetallic compound、通常IMCと略される)よりなる。この金属間化合物層71、72は、ワイヤボンディング時の熱等により、ボンディングワイヤ51、52と電極パッド21、22の各金属原子がワイヤ接合部にて相互拡散することにより形成される。
ここで、第1のワイヤ51と第1のパッド21により形成される金属間化合物層を、第1のパッド側の金属間化合物層71(図3参照)とし、第2のワイヤ52と第2のパッド22により形成される金属間化合物層を、第2のパッド側の金属間化合物層72(図4参照)とする。
たとえば、第1のパッド側の金属間化合物層71を構成する金属間化合物としては、第1のワイヤ51のAuと第1のパッド21のAlとにより形成されるAuAlが挙げられる。一方、第2のパッド側の金属間化合物層72を構成する金属間化合物としては、第2のワイヤのCuと第2のパッドのAlとにより形成されるCuAlが挙げられる。
なお、これら化合物AuAlおよびCuAlのxおよびyは原子組成を示す数である。ここで、AuAlは、たとえばAuAlであるが、それ以外の原子組成のものも含む混在物であり、CuAlは、たとえばCuAlであるが、それ以外の原子組成のものも含む混在物である。
そして、図3、図4に示されるように、本実施形態では、第1のパッド側の金属間化合物層71の厚さd1は、第2のパッド側の金属間化合物層72の厚さd2よりも厚いものとされている。このような厚さd1>厚さd2の関係となるのは、たとえば第1のワイヤ51を構成するAuの方が、第2のワイヤ52を構成するCuよりも電極パッド中への拡散係数が大きいためである。
ここで、これら金属間化合物層71、72の厚さd1、d2は、図3、図4に示されるように、ボンディングワイヤ−金属間化合物層−電極パッドの積層方向に沿った金属間化合物層の寸法、つまり層厚である。
通常は、第1のパッド側の金属間化合物層71の厚さd1は、第2のパッド側の金属間化合物層72の厚さd2よりも一桁以上大きいものとされる。一例を挙げると、AuAlよりなる第1のパッド側の金属間化合物層71の厚さd1は、通常約3μmであり、CuAlよりなる第2のパッド側の金属間化合物層72の厚さd2は、通常約0.1μmである。
また、図1、図2に示されるように、半導体装置S1において、モールド樹脂60は、半導体素子10、アイランド30、リード端子40、およびボンディングワイヤ51、52を包み込むように封止している。ここで、典型的なQFPの如く、リード端子40の一部はアウターリードとしてモールド樹脂60より突出し、装置の外部と接続可能とされている。
また、本実施形態では、図2に示されるように、アイランド30における半導体素子10の搭載側とは反対側の面である他面32は、放熱等の理由でモールド樹脂60より露出している。
つまり、本実施形態の半導体装置S1は、いわゆるハーフモールドタイプのパッケージとされている。このモールド樹脂60は、エポキシ樹脂等の典型的なモールド材料よりなり、トランスファーモールド法やコンプレッションモールド法等により成形されたものである。
このような本実施形態の半導体装置S1の製造方法は、次のとおりである。まず、アイランド30上に半導体素子10を搭載し固定する。次に、半導体素子10の外側にリード端子40を配置した状態で、第1のパッド21とリード端子40との間、および、第2のパッド22とリード端子40との間でワイヤボンディングを行い、これらの間をそれぞれ第1のワイヤ51、第2のワイヤ52により結線する。
なお、第1のワイヤ51と第2のワイヤ52とについて、ワイヤボンディングを行う順序は、どちらを先に行ってもよい。このワイヤボンディング工程の後、モールド樹脂60による封止を行い、その後、必要に応じてリードカットやリード成形等を行う。こうして、本実施形態の半導体装置S1ができあがる。
ところで、本実施形態によれば、ボンディングワイヤとしてヤング率の異なる第1のワイヤ51と第2のワイヤ52とを用い、半導体素子10のコーナー13に近くクラックが生じやすい第1のパッド21については、比較的やわらかい第1のワイヤ51を使用している。そのため、第1のワイヤ51から第1のパッド21へ加わるストレスを小さくしやすい。
また、この第1のパッド21では、ワイヤ−パッド間に形成される第1のパッド側の金属間化合物層71の厚さd1を比較的厚いものにできるから、ワイヤ接合部における第1のパッド21の機械的強度を大きくしやすい。これらのことから、温度サイクルによる第1のパッド21におけるクラック発生を抑制しやすいものにできる。
また、第1のパッド21と第2のパッド22とでボンディングワイヤ51、52の材質を変えることで、すべてのボンディングワイヤ51、52を一律に高価な軟らかい金属で構成する必要が無くなるため、ワイヤ材料のコスト低減が行いやすくなる。これらのことから、本実施形態によれば、電極パッド21、22における温度サイクル耐性の向上とボンディングワイヤ51、52における材料コストの低減との両立に適した構成を実現することができる。
(第2実施形態)
本発明の第2実施形態にかかる半導体装置について図6を参照して、上記第1実施形態との相違点を中心に述べる。通常、半導体素子10の一面11には、ワイヤボンディング用の電極パッド21、22以外に、装置特性を検査するための検査用の電極パッド、すなわち検査用パッド23が設けられる。
図6に示されるように、本実施形態では、この検査用パッド23を更に、半導体素子10の一面11における第1のパッド21よりも外縁寄りに設けている。これは、検査用パッド23は、クラックが発生しても、装置特性に影響がないため、第1のパッド21よりもコーナー13近くに位置させても問題無いことによる。
(第3実施形態)
本発明の第3実施形態にかかる半導体装置について、図6、図7を参照して、上記第1実施形態との相違点を中心に述べる。なお、本実施形態は、上記第2実施形態とも組み合わせが可能であることは言うまでも無い。
本実施形態においても、半導体素子10は、一面11と他面12とが表裏の板面の関係にある矩形板状をなすもので、一面11には同一の金属よりなる複数個の電極パッド21、22を備えたものである。また、半導体素子10の外側に設けられた接続部材としてのリード端子40も、上記第1実施形態と同様である。
さらに、本実施形態においても、上記第1実施形態と同様、複数個の電極パッド21、22は、コーナー13側に位置する第1のパッド21と、第1のパッド21よりもコーナーから遠くに位置する第2のパッド22とに区別されている。
ここにおいて、本実施形態では、上記第1実施形態とは異なり、第1のパッド21および第2のパッド22のそれぞれが、第2のワイヤ52を介してリード端子40と接続されている。つまり、本実施形態では、複数個の電極パッド21、22のすべてが、リード端子40に対して、同一の金属よりなるボンディングワイヤを介して接続されている。
さらに言うならば、本実施形態では、第2のパッド22については、上記第1実施形態と同様に、第2のワイヤ52を介して、リード端子40と接続されている。本実施形態における第2のパッド22−第2のワイヤ52−リード端子40の接続構成は、上記図1および図2のものと同様である。具体的には、第2のワイヤ52は、上記第1実施形態と同様に、第2のパッド22とはボールボンディングされ、リード端子40とはウェッジボンディングされたものとされている。
そして当然ながら、本実施形態においても、上記第1実施形態の図4と同様に、第2のパッド22と第2のワイヤ52との間には、厚さd2を有する第2のパッド側の金属間化合物層72が形成されている。この第2のパッド側の金属間化合物層72は、本発明で言う第2の金属間化合物層に相当する。
一方、本実施形態では、図6に示されるように、コーナー13近傍の第1の領域11Aに位置する第1のパッド21については、上記第1実施形態とは異なり、第2のワイヤ52を介して、リード端子40と結線されている。ここで、第1のパッド21上には、第2のワイヤ52よりもヤング率が小さい金属よりなるバンプ53が接合されている。
具体的には、バンプ53は、上記第1実施形態における第1のワイヤ51と同様、AuやAu合金等の金属よりなる。このバンプ53は、通常のボールボンディング法、つまり、ワイヤボンディング装置を用いてボールボンディングを行い、ボールからワイヤを切断する方法により形成される。バンプ53がボールボンディングにより形成されたものであることは、半導体装置におけるバンプ53の形状を見れば、明らかである。
そして、図7に示されるように、第1のパッド21とバンプ53との間には、第1のパッド21の金属とバンプ53の金属との両者を含む金属間化合物よりなる第1の金属間化合物層73が形成されている。この第1の金属間化合物層73は、たとえば、上記第1実施形態における第1のパッド側の金属間化合物層71と同様の材質よりなる。
そして、図6に示されるように、第1のパッド21とリード端子40とを接続するボンディングワイヤである第2のワイヤ52は、バンプ53に直接接合され、第1のパッド21とはバンプ53を介してボンディングされたものとなっている。
本実施形態では、この第1のパッド21に接続される第2のワイヤ52については、リード端子40を一次側としてボールボンディングされ、第1のパッド21のバンプ53を二次側としてウェッジボンディングされたものとしている。
このようなボンディング順序を採用したことについては、通常、電極パッド上にバンプを形成しておき、このバンプに対してワイヤボンディングを行う場合には、二次ボンディングであるウェッジボンディングを行うのが接続性の点から好ましいことによる。
そして、本実施形態においては、図7に示される第1の金属間化合物層73の厚さd3は、第2のパッド側の金属間化合物層72の厚さd2よりも厚いものとされている。ここで、本実施形態における第1の金属間化合物層73、第2のパッド側の金属間化合物層72について、具体的な材質や厚さは、それぞれ上記第1実施形態における第1のパッド側の金属間化合物層71、第2のパッド側の金属間化合物層72と同様のものにできる。
本実施形態の半導体装置の製造方法は、次のとおりである。まず、アイランド30上に半導体素子10を搭載し、第1のパッド21とリード端子40との間、および、第2のパッド22とリード端子40との間でワイヤボンディングを行い、これらの間を第2のワイヤ52により結線する。
ここで、第2のパッド22のワイヤボンディングについては上記第1実施形態と同様であるが、第1のパッド21のワイヤボンディングについては、第1のパッド21上にボールボンディングによりバンプ53を形成した後、第2のワイヤ52を接続することにより行われる。この場合も、上記第1実施形態と同様、第1のワイヤ51と第2のワイヤ52とについて、ワイヤボンディングを行う順序は、どちらを先に行ってもよい。
そして、このワイヤボンディング工程の後、モールド樹脂60による封止を行い、その後、必要に応じてリードカットやリード成形等を行う。こうして、本実施形態の半導体装置ができあがる。
ところで、本実施形態によれば、半導体素子10のコーナー13に近くクラックが生じやすい第1のパッド21は、第2のワイヤ52よりも軟らかいバンプ53を介して、第2のワイヤ52と接続される。そのため、第2のワイヤ52から第1のパッド21へ印加されるストレスが緩和される。
また、第1のパッド21とバンプ53とによる第1の金属間化合物層73を厚く形成できるので、ワイヤ接合部における第1のパッド21の機械的強度を大きくしやすい。これらのことから、温度サイクルによる第1のパッド21におけるクラック発生を抑制しやすいものにできる。
そのため、第2のワイヤ52としては、Au等の軟らかくて高価な金属を用いなくてもよく、ワイヤ材料のコスト低減が行いやすくなる。よって、本実施形態によれば、電極パッド21、22における温度サイクル耐性の向上とボンディングワイヤにおける材料コストの低減との両立に適した構成を実現することができる。
(他の実施形態)
なお、上記第1実施形態では、各電極パッド21、22について、電極パッド21、22側を一次側としてボンディングワイヤ51、52の一端側をボールボンディングし、リード端子40側を二次側としてボンディングワイヤ51、52の他端側をウェッジボンディングするものとした。
これに対して、ボンディングワイヤ51、52の接続順は、上記第1実施形態に示した順序に限定されるものではない。たとえば、第1のワイヤ51および第2のワイヤ52について、リード端子40側を一次側としてボールボンディングを行い、電極パッド21、22側を二次側としてウェッジボンディングを行ってもよい。
さらには、第1のワイヤ51と第2のワイヤ52とで、電極パッド21、22とリード端子40とのボンディング順序を異ならせてもよい。なお、ボールボンディングの場合でも、ウェッジボンディングの場合でも、金属間化合物層の成長速度、すなわち形成される金属間化合物層の厚さは実質的に同程度である。
また、上記第1実施形態では、第1のワイヤ51は、比較的ヤング率が小さいものとしてAuもしくはAu合金よりなるものとし、第2のワイヤ52は、比較的ヤング率が大きいものとしてCuもしくはCu合金よりなるものとした。しかし、第1のワイヤ51が第2のワイヤ52よりもヤング率が小さいものであれば、このような材質の組み合わせに限定するものではない。
他の組み合わせとしては、たとえば第1のワイヤ51はAuもしくはAu合金とし、第2のワイヤ52はAg(銀)もしくはAgを主成分とするAg合金としてもよい。なお、Agのヤング率は約100GPaである。また、このAg合金としては、通常Agを90%以上程度含有する合金が用いられ、たとえばAg−Pd等が挙げられる。
さらには、第1のワイヤ51はAgもしくはAg合金とし、第2のワイヤ52はCuもしくはCu合金とする組み合わせでもよい。そして、これら材質に関する他の組み合わせの場合も、上記した第1のパッド側の金属間化合物層71の厚さd1は、第2のパッド側の金属間化合物層72の厚さd2よりも厚いものとされることはもちろんである。
また、上記第3実施形態では、第1のパッド21と接続される第2のワイヤ52は、リード端子40を一次側としてボールボンディングされ、第1のパッド21上のバンプ53を二次側としてウェッジボンディングされたものとした。一方、第2のパッド22と接続される第2のワイヤ52は、第2のパッド22とボールボンディングされ、リード端子40とウェッジボンディングされたものとした。
しかし、上記第3実施形態における第1のパッド21および第2のパッド22について、第2のワイヤ52のボンディング順序はこれに限定するものではない。たとえば、第1のパッド21と接続される第2のワイヤ52は、第1のパッド21のバンプ53を一次側としてボールボンディングされ、リード端子40を二次側としてウェッジボンディングされたものとなっていてもよい。
さらに、上記第3実施形態において、第1のパッド21に接続される第2のワイヤ52のボンディング順序に限らず、第2のパッドに接続される第2のワイヤ52は、リード端子40を一次側としてボールボンディングされ、第2のパッド22を二次側としてウェッジボンディングされたものとしてもよい。
また、上記第3実施形態では、バンプ53は、比較的ヤング率が小さいものとしてAuもしくはAu合金よりなるものとし、第2のワイヤ52は、比較的ヤング率が大きいものとしてCuもしくはCu合金よりなるものとした。しかし、バンプ53が第2のワイヤ52よりもヤング率が小さいものであれば、このような材質の組み合わせに限定するものではない。
他の組み合わせとしては、たとえば、バンプ53はAuもしくはAu合金とし、第2のワイヤ52はAgもしくはAg合金としてもよい。あるいは、バンプ53はAgもしくはAg合金とし、第2のワイヤ52はCuもしくはCu合金とする組み合わせでもよい。そして、これら他の組み合わせの場合も、上記した第3実施形態における第1の金属間化合物層73の厚さd3と、第2のパッド側の金属間化合物層72の厚さd2との大小関係は確保される。
また、上記第1実施形態では、上記図1に示したように、半導体素子10の一面11のうち1個の第1の領域11Aに位置する第1のパッド21は2個であった。しかし、第1の領域11Aと第2の領域11Bとの区分はこれに限定するものではなく、第2の領域11Bの存在が確保される範囲で、第1の領域11Aを広げることにより、1個の第1の領域11Aに位置する第1のパッド21が3個以上となるようにしてもよい。
たとえば、図8に示される他の例では、第1の領域11Aを上記図1よりも広げることにより、1個の第1の領域11Aについて、第1のパッド21が4個となるようにしている。
また、上記第1実施形態では、複数個の電極パッド21、22は、半導体素子10の一面11の外縁寄りの部位において当該外縁の形状に沿った矩形枠状の配置パターンとされていた。しかし、複数個の電極パッド21、22は、コーナー13側に位置する第1のパッド21と、それよりもコーナー13から遠くに位置する第2のパッド22とに区別されるものであれば、配置パターンは特に限定されるものではない。
たとえば、図8に示されるように、複数個の電極パッド21、22は、半導体素子10の一面11においてコーナー13近傍から第2の領域11Bに渡って配置されたパターンを有していてもよい。この場合、中央寄りの第2の領域11Bに位置するものも、第2のパッド22とされる。
また、上記各実施形態では、第1のパッド21および第2のパッド22は、AlもしくはAl合金よりなるものとした。しかし、これら電極パッド21、22の材質としては、上記第1および第3実施形態に示した金属間化合物層の厚さに関する大小関係が成立するならば、その他の金属であってもよい。
また、ボンディングワイヤ51、52を介して電極パッド21、22と接続される接続部材としては、上記したリード端子40に限定されるものではなく、たとえば、他の半導体素子や配線基板、あるいはバスバー等であってもよい。つまり、接続部材はワイヤボンディング可能な部材であればよい。
また、半導体装置は、上記図2に示したようなハーフモールドタイプのパッケージでなくてもよい。たとえば、上記図2において、アイランド30の他面32もモールド樹脂60で封止された構成、いわゆるフルモールドタイプのパッケージであってもよい。さらには、半導体素子10やボンディングワイヤ51、52の封止を行わずに、モールド樹脂60を省略した構成であってもよい。
また、上記図1、図2において、半導体素子10が搭載されて支持される部材としては、上記したアイランド30以外にも、たとえば配線基板等であってもよい。さらには、可能ならば、半導体装置において、半導体素子10を支持する部材は省略された構成であってもよい。また、半導体装置としては、半導体素子10を複数個有するものであってもよい。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。
10 半導体素子
13 半導体素子のコーナー
21 電極パッドとしての第1のパッド
22 電極パッドとしての第2のパッド
40 接続部材としてのリード端子
51 ボンディングワイヤとしての第1のワイヤ
52 ボンディングワイヤとしての第2のワイヤ
53 バンプ
71 第1のパッド側の金属間化合物層
72 第2のパッド側の金属間化合物層(第2の金属間化合物層)
73 第1の金属間化合物層

Claims (4)

  1. 一面(11)と他面(12)とが表裏の板面の関係にある矩形板状をなす半導体素子(10)と、
    前記半導体素子の一面に設けられた同一の金属よりなる複数個の電極パッド(21、22)と、
    前記半導体素子の外側に設けられた接続部材(40)と、を備え、
    前記複数個の電極パッドのそれぞれが、金属よりなるボンディングワイヤ(51、52)を介して前記接続部材と接続されており、
    前記複数個の電極パッドのそれぞれにおいて、当該電極パッドと前記ボンディングワイヤとの間には、当該電極パッドの金属と前記ボンディングワイヤの金属との両者を含む金属間化合物よりなる金属間化合物層(71、72)が形成されている半導体装置であって、
    前記複数個の電極パッドは、前記半導体素子の一面においてコーナー(13)側に位置する第1のパッド(21)と、前記第1のパッドよりも前記コーナーから遠くに位置する第2のパッド(22)とに区別されており、
    前記ボンディングワイヤのうち前記第1のパッドに接続されている第1のワイヤ(51)は、前記ボンディングワイヤのうち前記第2のパッドに接続されている第2のワイヤ(52)よりもヤング率が小さいものとされ、
    前記第1のワイヤと前記第1のパッドにより形成される前記金属間化合物層(71)の厚さ(d1)は、前記第2のワイヤと前記第2のパッドにより形成される前記金属間化合物層(72)の厚さ(d2)よりも厚いものとされていることを特徴とする半導体装置。
  2. 前記第1のパッドおよび前記第2のパッドは、AlもしくはAlを主成分とするAl合金よりなることを特徴とする請求項1に記載の半導体装置。
  3. 前記第1のワイヤはAuもしくはAuを主成分とするAu合金よりなり、前記第2のワイヤはCuもしくはCuを主成分とするCu合金よりなることを特徴とする請求項1または2に記載の半導体装置。
  4. 一面(11)と他面(12)とが表裏の板面の関係にある矩形板状をなす半導体素子(10)と、
    前記半導体素子の一面に設けられた同一の金属よりなる複数個の電極パッド(21、22)と、
    前記半導体素子の外側に設けられた接続部材(40)と、を備え、
    前記複数個の電極パッドのそれぞれが、同一の金属よりなるボンディングワイヤ(52)を介して前記接続部材と接続されている半導体装置であって、
    前記複数個の電極パッドは、前記半導体素子の一面においてコーナー(13)側に位置する第1のパッド(21)と、前記第1のパッドよりも前記コーナーから遠くに位置する第2のパッド(22)とに区別されており、
    前記第1のパッド上には、前記ボンディングワイヤよりもヤング率が小さい金属よりなるバンプ(53)が接合されており、
    前記第1のパッドと前記バンプとの間には、当該第1のパッドの金属と当該バンプの金属との両者を含む金属間化合物よりなる第1の金属間化合物層(73)が形成されており、
    前記第1のパッドと前記接続部材とを接続する前記ボンディングワイヤは、前記第1のパッドとは前記バンプを介してボンディングされたものとなっており、
    前記第2のパッドと前記第2のパッドに接続されている前記ボンディングワイヤとの間には、当該第2のパッドの金属と当該ボンディングワイヤの金属との両者を含む金属間化合物よりなる第2の金属間化合物層(72)が形成されており、
    前記第1の金属間化合物層の厚さ(d3)は、前記第2の金属間化合物層の厚さ(d2)よりも厚いものとされていることを特徴とする半導体装置。
JP2014177044A 2014-09-01 2014-09-01 半導体装置 Active JP6354467B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014177044A JP6354467B2 (ja) 2014-09-01 2014-09-01 半導体装置
CN201580046019.2A CN106796896B (zh) 2014-09-01 2015-07-31 半导体装置
US15/505,273 US10002841B2 (en) 2014-09-01 2015-07-31 Semiconductor device
PCT/JP2015/003860 WO2016035251A1 (ja) 2014-09-01 2015-07-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014177044A JP6354467B2 (ja) 2014-09-01 2014-09-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2016051849A JP2016051849A (ja) 2016-04-11
JP6354467B2 true JP6354467B2 (ja) 2018-07-11

Family

ID=55439342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014177044A Active JP6354467B2 (ja) 2014-09-01 2014-09-01 半導体装置

Country Status (4)

Country Link
US (1) US10002841B2 (ja)
JP (1) JP6354467B2 (ja)
CN (1) CN106796896B (ja)
WO (1) WO2016035251A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7031185B2 (ja) * 2017-09-15 2022-03-08 富士電機株式会社 ウェッジツール及びウェッジボンディング方法
JP2019111752A (ja) * 2017-12-25 2019-07-11 東芝ホクト電子株式会社 サーマルプリントヘッドおよびサーマルプリンタ
WO2021155537A1 (en) * 2020-02-06 2021-08-12 Texas Instruments Incorporated Copper wire bond on gold bump on semiconductor die bond pad

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI243454B (en) * 2001-12-07 2005-11-11 Siliconware Precision Industries Co Ltd TCP semiconductor package with improved chip stress endurance
TW531861B (en) * 2001-12-31 2003-05-11 Siliconware Precision Industries Co Ltd Semiconductor packaging device and its manufacturing method
JP4416373B2 (ja) * 2002-03-08 2010-02-17 株式会社日立製作所 電子機器
CN100424864C (zh) * 2004-07-16 2008-10-08 矽品精密工业股份有限公司 提高封装可靠性的导线架及其封装结构
US8105932B2 (en) * 2004-08-19 2012-01-31 Infineon Technologies Ag Mixed wire semiconductor lead frame package
CN101339931A (zh) * 2007-07-05 2009-01-07 矽品精密工业股份有限公司 具铜线的半导体封装件及其打线方法
JP2009043793A (ja) * 2007-08-07 2009-02-26 Panasonic Corp 半導体装置、およびその半導体装置の製造方法
JP5115318B2 (ja) * 2007-09-14 2013-01-09 日産自動車株式会社 半導体装置
US8125091B2 (en) * 2008-03-18 2012-02-28 Lsi Corporation Wire bonding over active circuits
US8692370B2 (en) 2009-02-27 2014-04-08 Semiconductor Components Industries, Llc Semiconductor device with copper wire ball-bonded to electrode pad including buffer layer
JP5411529B2 (ja) * 2009-02-27 2014-02-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP5467959B2 (ja) * 2010-07-21 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置
JP4771562B1 (ja) * 2011-02-10 2011-09-14 田中電子工業株式会社 Ag−Au−Pd三元合金系ボンディングワイヤ
DE102012200273A1 (de) * 2012-01-11 2013-07-11 Robert Bosch Gmbh Elektronisches Bauteil mit korrosionsgeschützter Bondverbindung und Verfahren zur Herstellung des Bauteils
CN104205314B (zh) * 2012-03-22 2017-02-22 住友电木株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JP2016051849A (ja) 2016-04-11
US10002841B2 (en) 2018-06-19
CN106796896B (zh) 2019-07-09
WO2016035251A1 (ja) 2016-03-10
CN106796896A (zh) 2017-05-31
US20170256510A1 (en) 2017-09-07

Similar Documents

Publication Publication Date Title
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US7508012B2 (en) Electronic component and method for its assembly
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
JP2014515187A (ja) ダイレクト表面実装のための露出されたダイパッケージ
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP7234432B2 (ja) 半導体装置
JP2023054250A (ja) 半導体装置
US20100123243A1 (en) Flip-chip chip-scale package structure
JP6354467B2 (ja) 半導体装置
US8866298B2 (en) Bonded system with coated copper conductor
JP2013239658A (ja) 半導体デバイス
JP4050199B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP3316450B2 (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
JP5217291B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
JP4646789B2 (ja) 半導体装置
US11804424B2 (en) Method for fabricating a semiconductor device by using different connection methods for the semiconductor die and the clip
JP4695672B2 (ja) 半導体装置
JP2005223005A (ja) 半導体装置
US20100219532A1 (en) Semiconductor device
JP2008027994A (ja) 半導体装置及びその製造方法
JP2016213413A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180528

R151 Written notification of patent or utility model registration

Ref document number: 6354467

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250