JP5115318B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5115318B2
JP5115318B2 JP2008124703A JP2008124703A JP5115318B2 JP 5115318 B2 JP5115318 B2 JP 5115318B2 JP 2008124703 A JP2008124703 A JP 2008124703A JP 2008124703 A JP2008124703 A JP 2008124703A JP 5115318 B2 JP5115318 B2 JP 5115318B2
Authority
JP
Japan
Prior art keywords
semiconductor device
stress
phase
ceramic plate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008124703A
Other languages
English (en)
Other versions
JP2009088476A (ja
Inventor
文彦 源島
宏規 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP2008124703A priority Critical patent/JP5115318B2/ja
Priority to US12/673,082 priority patent/US8125088B2/en
Priority to AT08807057T priority patent/ATE502397T1/de
Priority to PCT/IB2008/002370 priority patent/WO2009034454A2/en
Priority to DE602008005610T priority patent/DE602008005610D1/de
Priority to EP08807057A priority patent/EP2188835B1/en
Publication of JP2009088476A publication Critical patent/JP2009088476A/ja
Application granted granted Critical
Publication of JP5115318B2 publication Critical patent/JP5115318B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32505—Material outside the bonding interface, e.g. in the bulk of the layer connector
    • H01L2224/32507—Material outside the bonding interface, e.g. in the bulk of the layer connector comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置に関する。
一般的な半導体装置は、半導体基体つまり半導体チップと、半導体チップを搭載する絶縁基板とを有している。半導体チップは、半田によって絶縁基板に接合している。このような半田接合部を含む半導体装置において、半導体チップの発熱量が半田の融点を超える発熱量となったときには、半田が溶解し、半導体装置の作動が停止する。このため、半導体装置の使用温度は、少なくとも半田の融点を下回る温度である必要がある。なお、半田としては、例えば、一般的な鉛フリー半田のＳｎ−Ａｇ−Ｃｕを例示でき、その半田の融点は２２０℃程度である。
半導体装置を含む回路の扱う電力が高くなるほど、あるいは要求される信頼性（経時安定性、耐熱性、耐湿性など）が高くなるほど、安全な絶縁性が要求される。ここでいう耐熱性には、半導体装置の扱う電流が大きく、半導体基体で発生する熱が大きくなった場合の耐熱性も含んでいる。最近、このような発熱量が大きく、高い信頼性が要求される半導体装置が求められている。
このような要求に応えるために、半田を使わずに半導体チップを絶縁基板に直接接合する技術が提案されている（特許文献１参照）。特許文献１に記載された半導体装置は、半導体チップの電極表面と、絶縁基板上の回路パターンの表面とを同一材料から形成している。そして、電極表面と回路パターン表面とを互いに向き合わせ、加圧しながら超音波振動を加えることにより、半田レスで直接接合している。
特開２００４−１４５９９号公報
半田は、半導体チップ側の配線金属と回路パターン側の配線金属との熱膨張係数差を緩衝する役割を担っている。特許文献１に記載された半導体装置には、上記の役割を担う半田が存在しないため、大きな温度差が繰返し加わると、熱応力によって界面部に応力が集中しクラックが生じる虞がある。また、各表面の平坦度を管理しなければならず、製造が煩雑なものとなり、費用の増加を招くことが懸念される。
上記のような問題に鑑み、本発明の目的は、製造時あるいは運転時に生ずる熱応力ないし熱歪みを緩和し、長期にわたって安定して稼動し得る信頼性が高い半導体装置を提供することにある。
上記目的を達成するための本発明に係る半導体装置は、半導体基体と、半導体基体を搭載する絶縁セラミックス板と、熱応力を緩和する応力緩衝部と、を有している。応力緩衝部は、（ａ）半導体基体と絶縁セラミックス板との間に設けられ、または、（ｂ）半導体基体と絶縁セラミックス板との間、および絶縁セラミックス板の両面のうち半導体基体が搭載される側とは反対側の面に直接当接して設けられている。応力緩衝部は、Ａｌと第２相とを少なくとも含む組織から形成され、第２相がＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）である。
本発明によれば、製造時あるいは運転時に生ずる熱応力ないし熱歪みを緩和し、長期にわたって安定して稼動し得る半導体装置を得ることができる。
（第１の実施の形態） 図１は、本発明の第１の実施形態に係る半導体装置１１のパッケージ構造を示す断面図、図２（Ａ）は、第１の実施形態に係る半導体装置１１を示す平面図、図２（Ｂ）は、図２（Ａ）の２Ｂ−２Ｂ線に沿う断面図である。
図１および図２を参照して、半導体装置１１は、概説すれば、半導体基体２０つまり半導体チップ２０と、半導体チップ２０を搭載する絶縁セラミックス板３０と、熱応力を緩和する応力緩衝部４０と、を有している。図示例では、応力緩衝部４０を、半導体基体２０と絶縁セラミックス板３０との間に設けている。応力緩衝部４０を、Ａｌと第２相とを少なくとも含む組織から形成し、第２相をＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）としてある。アルカリ土類金属元素の例としては、Ｃａ、Ｓｒ、Ｂａなどが挙げられる。
絶縁セラミックス板３０の両面のうち一方の面には配線金属層５０を設け、他方の面には裏面金属層６０を設けて、複合基材を構成している。半導体チップ２０は、応力緩衝部４０を介して配線金属層５０の上に設けている。裏面金属層６０の下には、冷却体であるヒートシンク７１を接合している。ヒートシンク７１を樹脂成形されたケース７２に取り付けている。図中符号７３は、一端が半導体装置１１に電気的に接続され、他端がケース７２の外部に引き出された端子を示し、符号７４は、ボンディングされたワイヤを示している。
応力緩衝部４０は、Ａｌ基の２相組織であり、第２相として、Ａｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）が存在すると、弾性率が低くなるため、効果的に応力を緩衝することができる。
なお、純Ａｌの弾性率は７０ＧＰａ程度であり、本発明の２相組織では、第２相の体積分率や、Ａｌ４ＸのＸの種類により異なるが、例えば、Ｘ＝Ｃａを用いた場合、３０ＧＰａ台まで下げることができる。
図３に、ＸとしてＣａを用いた場合の、Ａｌ中のＡｌ４Ｃａの体積分率を変化させたときの弾性率、線膨張係数、熱伝導率、導電率の変化を示す。
図示するように、線膨張係数も純Ａｌに対して下がることが分かる。線膨張係数が低くなれば、半導体チップ２０や絶縁セラミックス板３０との線膨張係数差が小さくなるため、発生熱応力をさらに下げることが可能となる。
熱伝導率は、半導体装置１１内で発生した熱を効果的に放熱するために重要であり、高い程好ましい。図３に示すように、Ａｌ４Ｃａ量が増える程小さくなっている。しかしながら、半田の熱伝導率が、例えば、共晶ハンダで５０Ｗ／ｍ・Ｋ程度であるのと比較すると十分に高い値を確保できている。これは、２相のうちのＡｌ相への固溶Ｃａ量が少ないため、Ａｌ相で高い熱伝導が保たれているためと推定している。
導電率は、半導体装置１１の発熱を抑え、効率を高めるために重要であり、高い程、電気抵抗が低く好ましい。図３に示すように、Ａｌ４Ｃａ量が増える程低くなっている。しかしながら、半田の導電率が、例えば、共晶ハンダで１１％ＩＡＣＳ程度であるのと比較すると十分に高い値を確保できている。これは、２相のうちのＡｌ相への固溶Ｃａ量が少ないため、Ａｌ相で高い導電率が保たれているためと推定している。
図４に、応力緩衝部４０の組織写真の一例として、Ａｌ中のＡｌ４Ｃａが約４５％含まれる場合（Ａｌ−９ａｔ．％Ｃａ）の光学顕微鏡写真を示す。
図中の濃く表されている部分がＡｌ４Ｃａ、薄く表されている部分がＡｌであり、図示するように、微細な２相組織である。このため、繰り返し発生する応力により疲労が蓄積してクラックが発生しても、その伸長を遅らせ、長期信頼性にも優れる。
なお、図にはＸ＝Ｃａの場合のみ示したが、ＸとしてＳｒやＢａを用いても同様の傾向となり、効果を発揮することができる。ＡｌにＣａ、Ｓｒ、Ｂａを添加した場合、平衡状態では２０原子量％でそれぞれ、Ａｌ４Ｃａ、Ａｌ４Ｓｒ、Ａｌ４Ｂａとなる。これら金属間化合物は、いずれもＡｌ４Ｂａタイプ（Ｄ１３）の同じ結晶構造とされており、純Ａｌよりも低い弾性率を有するためと推定している。また、Ｃａ、Ｓｒ、ＢａはいずれもＡｌへの固溶量が少ないため、Ａｌ相の熱伝導率や導電率を大きく悪化させない。
下記の表１に、図３に示したＡｌ中にＡｌ４Ｃａを含んだ合金の成分や測定結果を示す。表１には比較のため、純Ａｌ（Ａ１０７０）及び、一般的なＡｌ合金としてＡ４０３２合金のデータも併記する。
表１に示すように、本発明の応力緩衝部４０を構成するＮｏ．１〜Ｎｏ．３の合金は弾性率と線膨張係数を同時に低減できており、応力緩衝部４０として好適であることが確認できる。
表１に示す組成のアルミニウム合金を以下のようにして作製した。
純度９９．９％以上のＡｌ、Ｃａの純金属を用い、アトマイズ法によって、表１に示す組成の合金粉（平均粒径：約５０μｍ）を作製した。
この合金粉を容器（直径５０ｍｍ）に充填後、３００〜４００℃で脱気処理を行い、４００℃で直径１０ｍｍの棒状に押出した。
（比較例１）
一般的な方法で製造された、直径１０ｍｍの市販の純Ａｌ（Ａ１０７０）に４００℃、１時間の焼きなましを施した。
（比較例２）
一般的な方法で製造された、直径１０ｍｍのＡ４０３２合金にＴ６処理を施した。
＜評価方法＞
上記各例のアルミニウム合金について、以下の評価を行った。
１．ヤング率
実施例１〜３及び比較例１〜２の各例についてＪＩＳ Ｚ ２２８０：１９９３（金属材料の高温ヤング率試験方法）に準じて、引張試験により棒の長手方向のヤング率を室温で測定した。この結果を表１に示す。
２．Ｘ線回折
実施例１〜３について、Ｘ線回折を用いて室温の構成相を調査した。Ｘ線測定は棒材を粉末状に破砕した後、３００℃で１０分の歪取りのための熱処理を行ったサンプルを用いた。Ｃｕ管球を用いた。Ｘ線回折パターンのピークを解析し構成相を決定した。この結果を表１に示したが、いずれもＡｌ（第１相ないしＡｌマトリックス）とＡｌ４Ｃａ（第２相）の２相組織であることが分かった。
３．組織観察と第２相の体積分率
また、実施例１〜３のアルミニウム合金について、棒材の長手方向に対して垂直断面の光学顕微鏡により観察した。２相組織であったが、ＥＰＭＡ分析により、図中の濃い部分がＡｌ４Ｃａからなる第２相で、薄い部分がＡｌであることを確認した。
観察結果を元に画像解析により２値化処理を行い、Ａｌ４Ｃａからなる第２相の面積分率を求めた。さらに長手方向平行断面も光学顕微鏡写真より同様に面積分率を求め、垂直断面の面積分率との平均値を求めたものを体積分率とした。各実施例のＡｌ４Ｃａからなる第２相の体積分率の結果を表１に示す。なお、実施例１〜３のいずれにおいても、観察方向による組織の大きな違いは観察されなかった。
４．引張試験
実施例１〜３、比較例１、２の各例について、ＪＩＳ Ｚ ２２４１：１９９８（金属材料引張試験方法）に準じて、室温における引張試験により、引張強度、伸びを測定した。この結果を表１に示す。
５．熱膨張係数（平均線膨張係数）
実施例１〜３及び比較例１〜２についてＴＭＡ（Ｔｈｅｒｍａｌ Ｍｅｃｈａｎｉｃａｌ Ａｎａｌｙｓｉｓ；熱機械分析装置）測定により平均線膨脹係数を求めた。試験片形状は直径５ｍｍφ×２０ｍｍとし、昇温、降温速度は５℃／分で−５０℃〜３００℃の範囲における平均線膨脹係数を求めた。結果を表１に示す。
６．熱伝導率
実施例１〜３及び比較例１〜２の各例について、レーザーフラッシュ法により室温の熱伝導率を測定した。結果を表１に示す。
７．導電率
実施例１〜３及び比較例１の各例について、試料を２ｍｍ×２ｍｍ×１００ｍｍに切り出し、４端子法にて測定した。
８．密度
実施例１〜３及び比較例１〜２の各例について、室温において寸法と重さを計測することにより密度を算出した。結果を表１に示す。
表１の比較例２の成分の「その他」の欄に示す「Ａ４０３２」のＡｌ以外の合金組成は、Ｓｉ：１１．８％、Ｆｅ：０．４９％、Ｃｕ：０．４３％、Ｍｇ：１．１３％、Ｃｒ：０．０５％、Ｚｎ０．１％、Ｎｉ：０．４７％である。これらの合金組成の各成分「％」は、いずれも「ｗｔ．％」である。
応力緩衝部４０の効果を確認するため、図５に示すようなモデルを用いて、ＦＥＭ解析によりチップ角８１ａに発生する応力を相対比較した。
解析モデルは、半導体チップ８１、中間層８２、配線金属層８３、絶縁セラミックス板８４、裏面金属層８５とし、対称性から１／４モデルとしている。それぞれの厚さと物性値は下記の表２に示す値とした。
このうち、金属領域である中間層８２、配線金属層８３、裏面金属層８５が同一の金属素材からなり、すべてが応力緩衝部４０であると仮定し、その弾性率、線膨張係数を変化させ、温度差を２８０℃加えた際のチップ角８１ａ付近に発生する相当応力を求めた。なお、素材の塑性変形、クリープ、各物性値の温度変化は無視している。結果を元に、応力緩衝部兼配線金属層の弾性率（Ｅ）、線膨張係数（ＣＴＥ）に対する、チップ発生応力をマップ化したものを図６に示す。本発明の応力緩衝部４０を構成するＡｌ−Ｃａ合金の弾性率と線膨張係数（図３、表１に記載）を図６上に示した。比較として、純Ａｌ（Ａ１０７０）及びＡｌ合金の一種であるＡｌ−Ｓｉ系のＡ４０３２材のデータも合せてプロットした。
図示したように本発明例であるＡｌ中にＡｌ４Ｃａを含んだ合金は、半導体チップ２０発生応力を大きく低減できることを確認できた。一方、図中に純Ａｌや他のＡｌ合金を示したが、第２相としてＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）が存在しないと十分に低い弾性率が得られないため、熱応力を低減することができない。
応力緩衝部４０の第２相は、体積分率が５％以上であることが好ましい。５％以下であると、クラックの伸長を妨げる効果に乏しく、弾性率を下げる効果も小さいため、十分な信頼性が確保できないことがある。
図７は、応力緩衝部４０を構成する複相組織を概念的に示す図である。
図示するように、応力緩衝部４０の第２相４２は、Ａｌマトリックス４１中に分散していることが好ましい。より好ましくはＡｌマトリックス４１中に均一分散していることである。Ａｌマトリックス４１がネットワーク構造をとっていると、第２相４２が存在することによって熱伝導や導電率が損なわれてしまうことを最小限にとどめることができる上、十分な延性も確保することができるからである。
応力緩衝部４０は、Ｃａを３〜１２ａｔ．％含むアルミニウム合金であるとさらに好ましい。Ｃａは、Ｂａに対して密度が小さいため、軽量化を図ることができ、低コスト化も可能である。また、Ｃａは、Ｓｒに対して弾性率の低減効果が大きい他、低コスト化できる。Ｃａ量が３％を下回ると、Ａｌ４Ｃａ相の存在量が少ないためクラックの伸長を妨げる効果に乏しく、弾性率の下げる効果も小さいため、十分な信頼性が確保できないことがある。一方、Ｃａ量が１２ａｔ．％を超えて含まれると、熱伝導率や導電率が悪化し、装置の性能を損なうことがある。
本発明の応力緩衝部４０はＡｌを主成分としたものであるが、Ａｌは残部であって、その含有が限定されるものではない。例えば、原子量比率で考えたときに、含有元素中でもっとも多い元素がＡｌであれば良い。特に、Ａｌ合金全体を１００ａｔ．％としたときに、Ａｌ含有量が７０ａｔ．％以上であると、高導電率化、低弾性化を図る上で好ましい。上記以外にも、例えば、Ｍｇ、Ｓｉ、Ｍｎ、Ｃｕ、Ｆｅ、Ｐ、Ｔｉ、Ｂａ、Ｓｒ、Ｃｒ、Ｚｎなどを本発明のアルミニウム合金の趣旨を逸脱しない範囲内で配合することを排除するものではない。
応力緩衝部４０の製造方法は特に限定されないが、例えば、Ａｌ−Ｃａ合金の板を溶解、圧延などにより製造することができる。また、半導体装置１１を組み立てる際の応力緩衝部４０の接合方法としては、超音波接合、超塑性接合、拡散接合などの直接接合でも良いし、各種ロウ材や半田を間接的に用いた接合でも良い。スパッタリングなどによって、薄膜を絶縁セラミック板上に直接成膜してもよい。
図２を再び参照して、応力緩衝部４０は、配線金属層５０と当接している。配線金属層５０の導電率は、応力緩衝部４０の導電率よりも大きいことが好ましい。前述したように応力緩衝部４０の２相組織は導電率、熱伝導が多少マイナス要因となる。したがって、応力緩衝が必要な箇所のみ応力緩衝部４０とし、それ以外の配線金属層５０は、例えばＣｕやＡｌといった高熱伝導、高導電率材で構成する。このような構成とすることによって、高効率の半導体装置１１とすることができる。
また、このとき、配線金属層５０を、ＡｌまたはＡｌ合金から形成することが好ましい。配線金属がＡｌまたはＡｌ合金であると、応力緩衝部４０と配線金属との界面に脆い金属間化合物が形成されないため、長期信頼性に非常に優れた半導体装置１１とすることができる。
第１の実施形態の半導体装置１１によれば、応力緩衝部４０は、Ａｌ中にＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）が分散した組織であり、弾性率、線膨張係数が小さく、クラックの伸長を防ぐことができる。これにより、半導体装置１１の製造時あるいは運転時に生ずる熱応力ないし熱歪みを効果的に緩和、吸収、緩衝することができ、各部材の変形、変性、破壊の虞がなく、長期にわたって安定して稼動し得る長期信頼性に優れたものとなる。さらに、各部材同士を直接接合しないため、各部材表面の平坦度を必要以上に管理する必要がなく、製造が煩雑とならず、費用の増加を招くこともない。しかも、半田の融点を超える温度でも運転できるため、従来にない高温動作可能な半導体装置１１を提供できる。
また、応力緩衝部４０の第２相４２をＡｌマトリックス４１中に分散させたことにより、Ａｌマトリックス４１がネットワーク構造をとり、第２相４２が存在することによって熱伝導や導電率が損なわれてしまうことを最小限にとどめることができる上、十分な延性も確保することができる。
応力緩衝部４０を、Ｃａを３〜１２ａｔ．％含むアルミニウム合金から形成したので、Ｘ＝Ｂａの場合に比べて、軽量化および低コスト化を図ることができる。また、Ｃａは、Ｓｒに対して弾性率の低減効果が大きい他、低コスト化できる。Ｃａ量が３〜１２ａｔ．％であるので、クラックの伸長を妨げる効果が十分に得られ、十分な信頼性を確保できる。また、Ｃａ量が１２ａｔ．％を超えないので、熱伝導率や導電率が悪化せず、装置の十分な性能を確保できる。
また、配線金属層５０の導電率を応力緩衝部４０の導電率よりも大きくすることにより、応力緩衝部４０を設けても導電率の低下を抑えて、高効率の半導体装置１１とすることができる。
また、配線金属層５０をＡｌまたはＡｌ合金から形成することにより、配線金属層５０が高熱伝導、高導電率材によって構成され、より高効率の半導体装置１１とすることができる。しかも、応力緩衝部４０と配線金属との界面に脆い金属間化合物が形成されないため、長期信頼性に非常に優れた半導体装置１１とすることができる。
なお、応力緩衝部４０を、半導体基体２０と絶縁セラミックス板３０との間に設けた半導体装置１１を示したが、本発明はこの場合に限定されるものではない。応力緩衝部４０は、低ヤング率および低線膨張係数による緩衝機能、および複相組織による亀裂進展抑制による寿命向上という効果を発揮する。このためには、応力緩衝部４０は、（ａ）半導体チップ２０と絶縁セラミックス板３０との間、または、（ｂ）半導体チップ２０と絶縁セラミックス板３０との間、および絶縁セラミックス板３０の両面のうち半導体チップ２０が搭載される側とは反対側の面に直接当接して設けられていれば足りる。さらに、応力緩衝部４０を、半導体チップ２０や絶縁セラミックス板３０に直接固着する形態のほか、他の中間層を介して間接的に固着する形態であってもよい。ここに、他の中間層には、例えば半導体チップのコンタクト抵抗低減などを目的として設けられた、半導体チップと当接するＮｉ等からなる薄層や、絶縁セラミックス板に配線金属層を接合する際に用いたロウ材からなる層を例示できる。
また、応力緩衝部４０はＡｌと第２相とを少なくとも含む組織から形成されていれば足りる。合金組織が、Ａｌからなる第１相と、Ａｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）からなる第２相とを少なくとも含んでおり、さらにＡｌ相およびＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）相以外の他の相（第３相以上の相）を含み得る。すなわち、Ａｌ相とＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）相のみから構成される２相組織であってもよいし、Ａｌ相とＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）相と他の相（１または２以上の相）とから構成される３相組織ないしはそれ以上の多相組織であってもよい。
（第２の実施形態）
図８は、第２の実施形態に係る半導体装置１２を示す断面図である。
第２の実施形態は、応力緩衝部４０が配線金属層を兼ねている点で、応力緩衝部４０と配線金属層５０とをそれぞれ設けた第１の実施形態と相違している。
第２の実施形態においては、第１の実施形態の作用効果に加えて、配線金属の部分がすべて応力緩衝部４０となっているため、異種材料の界面が少なくなり、界面での破壊リスクを抑えることができ、より一層信頼性に優れた半導体装置１２を提供できる。
（第３の実施形態）
図９（Ａ）は、第３の実施形態に係る半導体装置１３を示す平面図、図９（Ｂ）は、図９（Ａ）の９Ｂ−９Ｂ線に沿う断面図である。
第３の実施形態は、応力緩衝部４０を、半導体チップ２０の角部２１と当接する位置に配置してある点で、半導体チップ２０の裏面全体に当接するように配置した第１の実施形態と相違している。
本発明の応力緩衝部４０は、少なくとも、半導体チップ２０の角部２１と当接する位置に配置することが望ましい。半導体装置１１の製造時あるいは運転時に生ずる熱応力ないし熱歪みは、半導体チップ２０の角部２１付近に集中する。また、半導体は脆く、角部２１付近が破損しやすい。このため、装置信頼性を確保する上で、半導体チップ２０の角部２１と当接する位置に応力緩衝部４０を配置することが好ましいからである。配線金属としては、Ａｌ、Ｃｕを選択することができる。
第３の実施形態においては、第１の実施形態の作用効果に加えて、応力緩衝部４０を半導体チップ２０の角部２１と当接する位置に配置したので、半導体チップ２０の角部２１の破壊リスクを抑えることができ、より一層信頼性に優れた半導体装置１３を提供できる。さらに、応力緩衝部４０を半導体チップ２０の角部２１と当接する位置にのみ配置したので、配線金属としてＡｌ、Ｃｕを選択することによって、高い導電率と高い熱伝導との両立を図ることができ、放熱性が高い半導体装置１３とすることができる。
（第４の実施形態）
図１０は、第４の実施形態に係る半導体装置１４を示す断面図である。
第４の実施形態は、半導体チップ２０と配線金属層５０との間、配線金属層５０と絶縁セラミックス板３０との間、絶縁セラミックス板３０と裏面金属層６０との間の３箇所に応力緩衝部４０ａ、４０ｂ、４０ｃを設けてある点で、半導体チップ２０と配線金属層５０との間にのみ応力緩衝部４０を設けた第１の実施形態と相違している。
配線金属層５０を構成する配線金属としてＡｌを用いている。このため、応力緩衝部４０ａと配線金属層５０の上面との間、および配線金属層５０の下面と応力緩衝部４０ｂとの間の界面に脆い金属間化合物が生成しない。したがって、より信頼性の高い半導体装置１４とすることができる。
さらに、応力緩衝部４０ｂ、４０ｃを、絶縁セラミックス板３０と当接する位置に配置することによって、より効果を発揮することができる。すなわち、熱応力は線膨張係数差に起因して発生するため、金属に対して低い線膨張係数を有する半導体チップ２０や絶縁セラミックス板３０と金属層５０、６０との間の界面に熱応力が集中する。したがって、半導体チップ２０の以外の応力集中部である絶縁セラミックス板３０と金属層５０、６０との間に応力緩衝部４０ｂ、４０ｃを配置することによって、絶縁セラミックス板３０の破壊や界面での剥離を防ぐことができ、一層の信頼性向上効果を発揮できる。
第４の実施形態においては、第１の実施形態の作用効果に加えて、配線金属層５０を構成する配線金属としてＡｌを用いているので、応力緩衝部４０ａと配線金属層５０の上面との間、および配線金属層５０の下面と応力緩衝部４０ｂとの間の界面での破壊リスクを抑えることができ、より一層信頼性に優れた半導体装置１４を提供できる。さらに、応力緩衝部４０ｂ、４０ｃを、絶縁セラミックス板３０と当接する位置に配置してあるので、縁セラミックス板３０の破壊や界面での剥離を防ぐことができ、この点からも、一層の信頼性向上効果を発揮できる。
（第５の実施形態）
図１１は、第５の実施形態に係る半導体装置１５を示す断面図である。
第５の実施形態は、半導体チップ２０側の応力緩衝部４０のエリアが増えている点で、第４の実施形態と相違している。
第５の実施形態にあっては、ブレージングシートの形態と同じように、配線金属となるＡｌの両面に、予め、応力緩衝部４０、４０を構成するＡｌ中にＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）が分散した組織を有する板材をクラッドなどにより圧着させた応力緩衝用シートを製造しておくのが好ましい。この応力緩衝用シートを半導体装置１５の実装工程において用いることにより、半導体装置１５の製造コストを低減できる。
第５の実施形態においては、第４の実施形態の作用効果に加えて、予め製造した応力緩衝用シートを半導体装置１５の実装工程において用いることにより、半導体装置１５の製造コストを低減できる。
（第６の実施形態）
図１２（Ａ）は、第６の実施形態に係る半導体装置１６を示す断面図、図１２（Ｂ）は、応力緩衝部４０を構成する複相組織を概念的に示す図である。
第６の実施形態は、応力緩衝部４０における第２相４２の体積分率を応力緩衝部４０と配線金属層５０との界面に近づくにつれて徐々に小さくした点で、第１の実施形態と相違している。
第１の実施形態において説明したように、応力緩衝部４０が当接する配線金属層５０の導電率は、応力緩衝部４０の導電率よりも大きいことが好ましく、配線金属層５０は、ＡｌまたはＡｌ合金から形成することが好ましい。
第６の実施形態にあってはさらに、応力緩衝部４０における第２相４２の体積分率が、応力緩衝部４０と配線金属層５０との界面に近づくにつれて徐々に小さくなるように、組織制御してある。具体的には、配線金属としてＡｌを用いているが、配線金属層５０と応力緩衝部４０との界面付近のＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）量が、配線金属層５０に向かうにつれて徐々に少なくなるように、組織制御されている。これにより配線金属層５０と応力緩衝部４０との界面への応力集中を防ぐことができる。また、半導体装置１６として、高い導電率と高い放熱性を有し、熱応力も効果的に緩衝することができるため、信頼性に優れた半導体装置１６を提供できる。組織制御した応力緩衝部４０は、例えば焼結により製造することができる。
第６の実施形態においては、第１の実施形態の作用効果に加えて、次の作用効果を奏する。すなわち、応力緩衝部４０における第２相４２の体積分率が応力緩衝部４０と配線金属層５０との界面に近づくにつれて徐々に小さくなるように組織制御したので、配線金属層５０と応力緩衝部４０との界面への応力集中を抑えて、一層長期信頼性に優れた半導体装置１６とすることができる。
（第７の実施形態）
図１３（Ａ）は、第７の実施形態に係る半導体装置１７を示す断面図、図１３（Ｂ）は、応力緩衝部４０を構成する複相組織から形成した配線金属層５０を概念的に示す図である。
第７の実施形態は、配線金属層５０も応力緩衝部４０を構成する複相組織から形成した点で、第１の実施形態と相違し、組織制御している点で第６の実施形態と共通している。
配線金属層５０は、応力緩衝部４０を構成する複相組織から形成してあるが、半導体チップ２０側の応力緩衝部４０との界面付近および絶縁セラミックス板３０との界面付近のＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）量が、各界面に向かうにつれて徐々に大きくなるように、組織制御されている。しかも、配線金属層５０は、ほぼ中央領域のＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）量が、中央領域に向かうにつれて徐々に少なくなるように、組織制御されている。これにより半導体チップ２０側との界面および絶縁セラミックス板３０との界面への応力集中を防ぐことができる。配線金属層５０のほぼ中央領域では、高い導電率と高い放熱性を確保することができる。半導体装置１７として、高い導電率と高い放熱性を有し、熱応力も効果的に緩衝することができるため、信頼性に優れた半導体装置１７を提供できる。組織制御した応力緩衝部４０は、例えば焼結により製造することができる。
第７の実施形態においては、第１の実施形態の作用効果に加えて、次の作用効果を奏する。すなわち、応力緩衝部４０を構成する複相組織から配線金属層５０を形成するとともに組織制御したので、半導体チップ２０側との界面および絶縁セラミックス板３０との界面への応力集中を抑えて、一層長期信頼性に優れた半導体装置１７とすることができる。
本発明の第１の実施形態に係る半導体装置のパッケージ構造を示す断面図である。 図２（Ａ）は、第１の実施形態に係る半導体装置を示す平面図、図２（Ｂ）は、図２（Ａ）の２Ｂ−２Ｂ線に沿う断面図である。 Ａｌ中のＡｌ４Ｃａの体積分率を変化させたときの弾性率、線膨張係数、熱伝導率、導電率の変化を示す図である。 応力緩衝部の組織写真の一例として、Ａｌ中のＡｌ４Ｃａが約４７％含まれる場合（Ａｌ−９ａｔ．％Ｃａ）の光学顕微鏡写真である。 ＦＥＭ解析モデルを表す斜視図である。 応力緩衝部の弾性率と線膨張係数とを変化したときのチップ発生応力を示す図表である。 応力緩衝部を構成する複相組織を概念的に示す図である。 第２の実施形態に係る半導体装置を示す断面図である。 図９（Ａ）は、第３の実施形態に係る半導体装置を示す平面図、図９（Ｂ）は、図９（Ａ）の９Ｂ−９Ｂ線に沿う断面図である。 第４の実施形態に係る半導体装置を示す断面図である。 第５の実施形態に係る半導体装置を示す断面図である。 図１２（Ａ）は、第６の実施形態に係る半導体装置を示す断面図、図１２（Ｂ）は、応力緩衝部を構成する複相組織を概念的に示す図である。 図１３（Ａ）は、第７の実施形態に係る半導体装置を示す断面図、図１３（Ｂ）は、応力緩衝部を構成する複相組織から形成した配線金属層を概念的に示す図である。
符号の説明
１１〜１７ 半導体装置、
２０ 半導体基体（半導体チップ）、
２１ 角部、
３０ 絶縁セラミックス板、
４０、４０ａ〜４０ｃ 応力緩衝部、
４１ Ａｌマトリックス、
４２ 第２相、
５０ 配線金属層、
６０ 裏面金属層。

Claims (8)

  1. 半導体基体と、
    前記半導体基体を搭載する絶縁セラミックス板と、
    （ａ）前記半導体基体と前記絶縁セラミックス板との間に設けられ、または、（ｂ）前記半導体基体と前記絶縁セラミックス板との間、および前記絶縁セラミックス板の両面のうち前記半導体基体が搭載される側とは反対側の面に直接当接して設けられ、熱応力を緩和する応力緩衝部と、を有し、
    前記応力緩衝部がＡｌと第２相とを少なくとも含む組織から形成され、前記第２相がＡｌ４Ｘ（Ｘ＝アルカリ土類金属元素の少なくとも一種）である半導体装置。
  2. 前記第２相が、Ａｌマトリックス中に分散している請求項１に記載の半導体装置。
  3. 前記応力緩衝部が、Ｃａを３〜１２ａｔ．％含むアルミニウム合金から形成されている請求項１または請求項２に記載の半導体装置。
  4. 前記応力緩衝部が、前記半導体基体の角部と当接する位置に配置されている請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記応力緩衝部が、前記絶縁セラミックス板と当接する位置に配置されている請求項１〜３のいずれか１つに記載の半導体装置。
  6. 前記絶縁セラミックス板の両面のうち前記半導体基体が搭載される側の面に、直接当接して、または、直接当接しないように設けられた配線金属層をさらに有し、
    前記半導体基体と前記絶縁セラミックス板との間に設けた前記応力緩衝部が前記配線金属層と当接し、前記配線金属層の導電率が前記応力緩衝部の導電率よりも大きい請求項１〜５のいずれか１つに記載の半導体装置。
  7. 前記配線金属層が、ＡｌまたはＡｌ合金から形成されている請求項６に記載の半導体装置。
  8. 前記第２相の体積分率が、前記応力緩衝部と前記配線金属層との界面に近づくにつれて徐々に小さくなる請求項６または請求項７に記載の半導体装置。
JP2008124703A 2007-09-14 2008-05-12 半導体装置 Expired - Fee Related JP5115318B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008124703A JP5115318B2 (ja) 2007-09-14 2008-05-12 半導体装置
US12/673,082 US8125088B2 (en) 2007-09-14 2008-09-08 Semiconductor device
AT08807057T ATE502397T1 (de) 2007-09-14 2008-09-08 Halbleiterbauelement
PCT/IB2008/002370 WO2009034454A2 (en) 2007-09-14 2008-09-08 Semiconductor device
DE602008005610T DE602008005610D1 (de) 2007-09-14 2008-09-08 Halbleiterbauelement
EP08807057A EP2188835B1 (en) 2007-09-14 2008-09-08 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007240073 2007-09-14
JP2007240073 2007-09-14
JP2008124703A JP5115318B2 (ja) 2007-09-14 2008-05-12 半導体装置

Publications (2)

Publication Number Publication Date
JP2009088476A JP2009088476A (ja) 2009-04-23
JP5115318B2 true JP5115318B2 (ja) 2013-01-09

Family

ID=40342181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008124703A Expired - Fee Related JP5115318B2 (ja) 2007-09-14 2008-05-12 半導体装置

Country Status (5)

Country Link
US (1) US8125088B2 (ja)
EP (1) EP2188835B1 (ja)
JP (1) JP5115318B2 (ja)
AT (1) ATE502397T1 (ja)
WO (1) WO2009034454A2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2892074B1 (en) * 2012-08-31 2018-01-03 Mitsubishi Materials Corporation Power module substrate and power module
JP2015002305A (ja) * 2013-06-18 2015-01-05 三菱電機株式会社 半導体装置
JP6354467B2 (ja) * 2014-09-01 2018-07-11 株式会社デンソー 半導体装置
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
WO2017086324A1 (ja) * 2015-11-16 2017-05-26 株式会社豊田中央研究所 接合構造体およびその製造方法
CN108475666B (zh) * 2016-01-28 2021-06-29 三菱电机株式会社 功率模块
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60257141A (ja) * 1984-06-01 1985-12-18 Hitachi Ltd 半導体装置
JPH05175378A (ja) * 1991-12-26 1993-07-13 Hitachi Ltd 半導体装置
JPH07221265A (ja) 1994-01-28 1995-08-18 Hitachi Ltd パワー半導体モジュール
EP0661748A1 (en) 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
JP2002231883A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd パワー半導体モジュールおよびそれを用いた電力変換装置
JP3928488B2 (ja) * 2002-06-04 2007-06-13 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2004063655A (ja) * 2002-07-26 2004-02-26 Toyota Industries Corp 放熱システム、放熱方法、熱緩衝部材、半導体モジュール、ヒートスプレッダおよび基板
JP2006269848A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
WO2009034454A3 (en) 2009-06-25
ATE502397T1 (de) 2011-04-15
JP2009088476A (ja) 2009-04-23
EP2188835A2 (en) 2010-05-26
US8125088B2 (en) 2012-02-28
WO2009034454A2 (en) 2009-03-19
EP2188835B1 (en) 2011-03-16
US20110309512A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP5115318B2 (ja) 半導体装置
JP5224430B2 (ja) パワー半導体モジュール
KR101496592B1 (ko) 반도체 장치 접합재
EP1404883B1 (en) Thermal interface material and heat sink configuration
JP4972503B2 (ja) 半導体パワーモジュール
JP5186719B2 (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP4664816B2 (ja) セラミック回路基板、その製造方法およびパワーモジュール
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
WO2017217145A1 (ja) はんだ接合部
WO2009139472A1 (ja) パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
JP6432465B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP2016048782A (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、及び、ヒートシンクの製造方法
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
WO2003046981A1 (en) Module structure and module comprising it
JP6810915B2 (ja) はんだ材
JP5423076B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
JP4904915B2 (ja) パワーモジュール用基板の製造方法、パワーモジュール用基板およびパワーモジュール
JP4592486B2 (ja) 半導体モジュール
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP2006140039A (ja) リード線及びそれを用いた太陽電池
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
WO2017126653A1 (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
JP4935753B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法
WO2010125800A1 (ja) 接合構造体と接合構造体の接合方法
JP2009039769A (ja) 接合シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120918

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees