JP6808067B2 - 電力用半導体装置および電力用半導体装置の製造方法 - Google Patents

電力用半導体装置および電力用半導体装置の製造方法 Download PDF

Info

Publication number
JP6808067B2
JP6808067B2 JP2019551239A JP2019551239A JP6808067B2 JP 6808067 B2 JP6808067 B2 JP 6808067B2 JP 2019551239 A JP2019551239 A JP 2019551239A JP 2019551239 A JP2019551239 A JP 2019551239A JP 6808067 B2 JP6808067 B2 JP 6808067B2
Authority
JP
Japan
Prior art keywords
region
semiconductor element
substrate
metal bonding
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019551239A
Other languages
English (en)
Other versions
JPWO2019087920A1 (ja
Inventor
康平 薮田
康平 薮田
隆行 山田
隆行 山田
佑哉 村松
佑哉 村松
範之 別芝
範之 別芝
祐太朗 杉
祐太朗 杉
裕明 春名
裕明 春名
優 福
優 福
充紀 藤田
充紀 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019087920A1 publication Critical patent/JPWO2019087920A1/ja
Application granted granted Critical
Publication of JP6808067B2 publication Critical patent/JP6808067B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4878—Mechanical treatment, e.g. deforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26155—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29021—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29239—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29247—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29264—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29263—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29269—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、焼結性金属接合材を用いて半導体素子が基板に接合された電力用半導体装置および電力半導体装置の製造方法に関する。
電力用半導体装置であるパワーモジュールには、スイッチング素子あるいは整流素子として、ＩＧＢＴ、ダイオードなどの半導体素子がマウントされている。これらの縦型半導体素子は、メタライズを面内全域に施した裏面の電極と、それに対向する表面の一部分にメタライズを施した電極と、が設けられている。そして、大電流を流すために、裏面電極は、基板電極に接続されるとともに、表面電極は、配線金属板を介して外部端子と接続される配線構造が用いられている。
一方、電力損失低減の観点から、近年、例えば、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）のようなワイドバンドギャップ半導体材料を用いた半導体素子が開発されている。こうしたワイドバンドギャップ半導体材料を用いた半導体素子の場合、素子自身の耐熱性が高く、大電流による高温動作が可能となる。
そして、その特性を発揮するためには、上述した配線構造を形成するために、高耐熱性能の接合材料が必要とされる。しかしながら、鉛フリーでかつ高耐熱性能を有するはんだ材は、現状見出されていない。
そこで、はんだに代わり、金属微粒子の焼結現象を利用した焼結性金属接合材料を用いたパワーモジュールが検討されている。焼結性金属接合材料は、金属微粒子、有機溶剤成分および金属微粒子を覆う保護膜から構成されるペースト状の接合材である。焼結性金属接合材料は、金属微粒子がその金属の融点よりも低い温度で焼結する現象を利用して、被接合部材との金属結合を達成するものである。
接合後の状態は、金属微粒子間が拡散接合され、また、素子のメタライズと素子をマウントする基板の表面との間も拡散接合がなされる。この結果、接合後の融点は、金属としての本来の融点にまで高まる。そのため、接合時の温度よりも高い耐熱性能を有することができる。
また、焼結性金属接合材料として一般的によく知られている金（Ａｕ）、銀（Ａｇ）および銅（Ｃｕ）は、はんだに比べて熱伝導率が大きい。従って、接合層をさらに薄くすることができるため、高い放熱性能も有することができる。
ここで、焼結性金属接合を形成する際の特徴として、従来のはんだ接合と異なり、一般的に、接合時に加圧が必要なことが挙げられる。焼結性金属接合は、接合に必要な加圧力が加わらない場合には、良好な接合が形成されず、接合寿命が低下するという問題が発生する。
このため、接合寿命を向上させるための策が検討されている。例えば、接合する基板の表面に凹凸を形成することで、接合面積を増加させ、クラック進展経路を長くすることで、接合寿命を向上させる従来技術が提案されている（例えば、特許文献１参照）。
また、加圧力を上昇させることで、強固な接合層を形成して接合寿命を向上する方法も採用されている。しかしながら、加圧力の増加により、半導体素子に加わるダメージも増加し、半導体素子が破損する可能性が高くなる。そこで、半導体素子を加圧する際、クッション材を用いて加圧することでダメージを軽減する手法がとられている（例えば、特許文献２参照）。
また、基板表面にプレス加工、エッチング加工、切削加工などで溝を形成することにより、耐熱性および耐久性を向上させる方法も採用されている（例えば、特許文献３参照）。
特開２０１５−３５４５９号公報 特開２０１７−１０８１９２号公報 特開２０１７−９２１６８号公報
しかしながら、従来技術には以下のような課題がある。
特許文献１の図１に記載の接合構造は、接合部材の表面粗さを増やすことで、接合時に印加する加圧力が、両サイドに比べて中央部分が高くなり、不均一になる。このため、加圧力が弱い部分の接合部寿命が低下する。特許文献１の図３にも示されているように、粗さを増やすことでクラック面積率の増加が速くなっている。
特許文献１は、粗面を形成することで接合面積が増加している。しかしながら、特許文献１は、接合層に加圧力不足が発生しやすくなり、加圧力が不足すると、接合寿命が低下する。また、特許文献１は、加圧力不足を補うために、接合時の加圧力を上昇させると、結果として、半導体素子の破損に繋がる可能性がある。
特許文献２のように加圧によるダメージを抑制するためクッション材を用いると、そのクッション材が変形することで、半導体素子をずらすことが問題となる。このため、半導体素子がずれないよう、接合強度を確保する必要がある。接合強度の確保には、接合面積を増やすこと、あるいはアンカー効果を発揮する凹凸を形成することが有効である。
特許文献３では、基板表面にプレス加工、エッチング加工、切削加工などで溝を形成することにより、耐熱性および耐久性を向上させている。しかしながら、特許文献３は、接合強度に関する記載はない。
また、特許文献３の図５に示されているように、溝は、半導体素子３の外縁に平行に形成されている。従って、アンカー効果を発揮する方向は、平面視において横方向（Ｘ）および縦方向（Ｙ）のみであり、回転方向（θ）への力に対しての接合強度の向上効果は、見込めない。
半導体素子のずれ方は、焼結性金属材料の厚み、加圧ツールの傾き、基板および半導体素子の厚みなど、様々なばらつき要因がある。このため、半導体素子のずれを予測することは、困難である。
また、焼結性金属材料を用いた半導体素子の接合では、接合時に加熱しながら加圧する。このため、半導体素子と基板の熱膨張係数差に起因した熱応力が接合界面に生じ、剥離が生じやすい。加えて、焼結性金属材料の上に半導体素子を搭載した状態で搬送することが、半導体素子のずれに繋がる。
本発明は、前記のような課題を解決するためになされたものであり、接合強度が高く、接合寿命が優れた電力用半導体装置および電力用半導体装置の製造方法を得ることを目的とする。
本発明に係る電力用半導体装置は、基板と、基板の第１面上に焼結性金属接合材を用いて接合された半導体素子と、を備え、基板は、第１面上において、平面視で、半導体素子のガードリングよりも内側の領域である発熱部の直下の第１領域と、第１面上において、半導体素子の直下であって第１領域より外側の領域および半導体素子の端部よりも外側の領域からなる第２領域を有し、第２領域はレーザー加工によりディンプルが形成され、第１領域は第２領域よりも表面粗さが小さくなるようにレーザー加工により粗面化されたものである。
本発明に係る電力用半導体装置の製造方法は、基板の第１面上に焼結性金属接合材を用いて接合された半導体素子を有する電力用半導体装置の製造方法であって、基板の第１面上において、平面視で、半導体素子のガードリングよりも内側の領域である発熱部の直下を第１領域とし、半導体素子の直下であって第１領域より外側の領域および半導体素子の端部よりも外側の領域を第２領域としたとき、レーザー加工により、第１領域の表面粗さを第２領域の表面粗さよりも小さくなるように粗面化するとともに、レーザー加工により、第２領域を０．５μｍ〜１０μｍの表面粗さのディンプルを複数個形成する第１工程と、ディンプルを形成した後の基板の上に、焼結性金属接合材を供給する第２工程と、焼結性金属接合材の上に半導体素子を供給する第３工程と、焼結性金属接合材の上の半導体素子に加熱と加圧を加えることで、第１面上に半導体素子を焼結性金属接合により接合させる第４工程と、を有するものである。
本発明に係る電力用半導体装置の製造方法は、基板の第１面上に焼結性金属接合材を用いて接合された半導体素子を有する電力用半導体装置の製造方法であって、平面視において、基板の第１面上における半導体素子のガードリングよりも内側の領域である発熱部の直下よりも外側に、レーザー加工により０．５μｍ〜１０μｍの表面粗さのディンプルを複数個形成する第１工程と、第１面上の半導体素子の発熱部の直下領域の表面にある酸化被膜をレーザーにより除去し、新生面を露出させる第２工程と、ディンプルと新生面を形成した後の基板の上に、焼結性金属接合材を供給する第３工程と、焼結性金属接合材の上に半導体素子を供給する第４工程と、焼結性金属接合材の上の半導体素子に加熱と加圧を加えることで、第１面上に半導体素子を焼結性金属接合により接合させる第５工程とを有するものである。
本発明によれば、接合層の剥離が放熱性に影響を及ぼさない領域として、半導体素子の発熱部直下の外側および半導体素子の直下にレーザー加工によりディンプルを形成することで、接合面積の増大と、全方向に対するアンカー効果とを発揮することで、基板と焼結性金属接合材料の接合強度を向上させながら、接合層の剥離が生じた場合にも半導体素子の発熱部直下まで剥離進展を防止し、放熱性を低下させない構造を備えている。このため、接合強度を向上させると同時に、製品寿命を向上させた電力用半導体装置および電力用半導体装置の製造方法を得ることができる。
本発明の実施の形態１におけるパワーモジュールを一部抜粋した模式図である。 図１におけるＡ−Ａ’断面図である。 本発明の実施の形態１に係る基板の表面の詳細図である。 図３におけるＢ−Ｂ’断面図である。 本発明の実施の形態１におけるパワーモジュールの製造工程の一例を示した図である。 本発明の実施の形態１における接合強度向上効果を示す図である。 本発明の実施の形態１においてレーザーにより形成したディンプルの３次元測定図である。 本発明の実施の形態１において溝形状あるいはディンプル形状を形成する領域を示した図である。 図８で示した領域７に対して半円状の溝を形成した状態を示す図である。 図８で示した領域７に対して半径ｒのディンプルを形成した状態を示す図である。 本発明による実施の形態１のパワーモジュールに関するヒートサイクル試験結果の断面図である。 本発明の実施の形態２において、Ｃｕ表面の酸化膜厚の経時変化を模式的に示す図である。 本発明の実施の形態２において、Ｃｕの酸化膜厚さと仮固定での接合強度との関係を模式的に示す図である。 本発明の実施の形態３におけるパワーモジュールを一部抜粋した模式図である。 本発明の実施の形態３におけるパワーモジュールの製造工程の一例を示した図である。
以下、本発明の電力用半導体装置および電力用半導体装置の製造方法の好適な実施の形態につき図面を用いて説明する。
実施の形態１．
図１は、本発明の実施の形態１におけるパワーモジュールを一部抜粋した模式図である。また、図２は、図１におけるＡ−Ａ’断面図である。パワーモジュール５は、基板１上に焼結性金属接合材料２を用いて半導体素子３が接合されている。また、基板１の表面は、アンカー効果を発揮するディンプル４を有している。
半導体素子３の材質としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）またはダイヤモンドといった、シリコンと比較してバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を適用することができる。半導体素子３のデバイス種類としては、特に限定する必要はないが、ＩＧＢＴ、ＭＯＳＦＥＴのようなスイッチング素子、ダイオードのような整流素子を搭載することができる。
半導体素子３の大きさは、例えば、一辺が５ｍｍ〜２０ｍｍ程度の長方形のものが用いられる。例えば、スイッチング素子あるいは整流素子として機能する半導体素子３にシリコン（Ｓｉ）を用いた場合には、焼結性金属接合の適用が進んでいる炭化ケイ素（ＳｉＣ）に比べて低コストである。このため、パワーモジュールの低価格化が可能となる。
また、従来のはんだ接合に比べて、焼結性金属接合は、放熱性が高い。このため、高温動作が可能である。しかしながら、シリコン（Ｓｉ）は、炭化ケイ素（ＳｉＣ）に比べて曲げ強度および硬さが低い。従って、シリコン（Ｓｉ）は、炭化ケイ素（ＳｉＣ）よりも焼結性金属接合の際の加圧力を低減し、半導体素子の破損を防止しながら接合を達成する必要がある。
本実施の形態１では、半導体素子３の材料にシリコン（Ｓｉ）を用いる。さらに、本実施の形態１では、大きさとして、１５×１５ｍｍ、厚みは０．１５ｍｍの半導体素子３を用いた。図３は、本発明の実施の形態１に係る基板１の表面の詳細図である。また、図４は、図３におけるＢ−Ｂ’断面図である。図３および図４に示すように、基板１のディンプル４は、Ｙｂファイバーレーザーを用いてディンプル形状として、直径１０μｍ〜１００μｍ、表面粗さ１μｍ〜３μｍの大きさでライン状に複数形成されている。
なお、ディンプル形状の直径は、実験の結果、４０μｍ±１０μｍが適切であり、表面粗度（Ｒｚ ＪＩＳ）は、０．５μｍ〜１０μｍが好ましい。ディンプル４の形成方法としては、形成位置精度が高く、形成が容易であることから、レーザー処理が望ましく、具体的には、ＣＯ2レーザー、ＹＡＧレーザーなどを適用することが望ましい。また、ディンプル４の配列は、ライン状以外に、格子状などでも、本発明の効果を発揮できる。
半導体素子３がマウントされる基板１は、例えば、Ｃｕ、Ａｌなどの金属基板、Ａｌ2Ｏ3、Ｓｉ3Ｎ4、ＡｌＮなどの絶縁性のセラミックにＣｕ、Ａｌなどの通常金属を用いた導電性の導体層が積層固着されたセラミック絶縁基板などが用いられる。この導体層は、金属層単独の場合もあり得るし、Ａｇ，Ａｕなどの貴金属材料で被覆されることもあり得る。
本実施の形態１では、Ｓｉ3Ｎ4の両面に、Ｃｕの導体層をろう材により貼り合わせて形成された基板１を使用した。ここで、Ｓｉ3Ｎ4の厚みは、０．３ｍｍ、Ｃｕ板の厚みは、０．４ｍｍとしており、Ｃｕの表面は、０．２μｍ〜５．０μｍの厚みでＡｇめっき（図示せず）されている。
なお、半導体素子３、およびＳｉ3Ｎ4の線膨張係数は、３ｐｐｍ／℃程度であり、Ｃｕの線膨張係数は、１７ｐｐｍ／℃である。このことから、Ｃｕ板の厚みが大きくなると、基板１全体としての線膨張係数が大きくなり、半導体素子３および焼結性金属接合材料２に加わる応力と歪が増大する。このため、Ｃｕ板の厚みは、薄いほうが接合寿命を向上させることができる。
なお、本発明による基板１と焼結性金属接合材料２の接合強度向上効果は、上述したＳｉ、Ｓｉ3Ｎ4、Ｃｕ等の基板１の材質、あるいは半導体素子３および基板１の厚みに関わらず、発揮される。
ここで、焼結性金属接合材料を用いた接合について説明する。焼結性金属接合材料は、ナノメーターレベルの金属微粒子が非常に大きな表面積を有し、表面エネルギーを多く備えることから、反応性が高くなっている。そこで、焼結性金属接合材料を用いた接合は、その金属がバルクで示す融点よりも低い温度によって、金属接合が拡散により進むという現象を利用したものである。
骨材となる金属微粒子は、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）などの貴金属に分類される単体の金属でもよいし、Ａｇ−Ｐｄ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ、Ａｕ−Ｃｕなどの合金組成でもよい。金属微粒子は、その反応性の高さから、常温でも、接触するだけで焼結、すなわち拡散接合が進行する。そこで、焼結性金属接合材料では、金属微粒子が凝集して、焼結反応が進行することを抑制するために、金属微粒子が有機保護膜で覆われている。
さらに、金属微粒子は、金属微粒子間を独立した状態で分散保持するための有機分散材によって保持されている。つまり、焼結性金属接合材料は、骨材たる金属微粒子が有機成分中に分散されて、ペースト状になったものである。このような金属ナノ粒子を含有した焼結接合材料は、有機成分の分解とナノ粒子の焼結によって、初期のペースト時の体積に対して、接合後の接合部の体積が約１／２〜１／４程度に減少する。
そのため、ボイドの少ない信頼性の高い接合部を得るためには、接合時に加圧しながら加熱しなければならない。このように、焼結接合技術を用いるためには、接合部（焼結性金属接合材料）を加圧できる半導体装置構造が必要である。
本実施の形態１では、焼結性金属接合材料２として、Ａｇシンター材料を用いた。接合条件としては、接合温度、加圧、接合時間が、接合力を決定する主なパラメータとなる。
金属微粒子にＡｕ、ＡｇまたはＣｕを用いた焼結における各種条件の一例を、次に示す。
＜乾燥条件＞
温度：８０℃〜２００℃
時間：１ｍｉｎ〜６０ｍｉｎ
＜仮固定条件＞
温度：２５℃〜２００℃
加圧：０．０１ＭＰａ〜５ＭＰａ
時間：０ｍｉｎ〜１ｍｉｎ
＜接合条件＞
温度：２５０℃〜３５０℃
加圧：０．１ＭＰａ〜５０ＭＰａ
接合時間：１ｍｉｎ〜６０ｍｉｎ
なお、これらの条件は、一般的な焼結性金属接合材料２の各種条件である。すなわち、本発明のパワーモジュール５が、これらの条件で製造されている必要がないことは、言うまでもない。
図５は、本発明の実施の形態１におけるパワーモジュール５の製造工程の一例を示した図である。本実施の形態１におけるパワーモジュール５の製造工程は、その一例として、図５に示すような５つのステップを有している。
＜ステップ１＞形状作成工程
基板１の表面に、レーザーを用いて、アンカー効果を発揮するディンプル４を形成する。
<ステップ２＞印刷工程
焼結性金属接合材料２を、基板１に、３０μｍ〜２００μｍの厚さで印刷する。
＜ステップ３＞乾燥工程
上述した条件に従って、焼結性金属接合材料２を乾燥させる。
＜ステップ４＞仮固定工程
上述した条件に従って、焼結性金属接合材料２上に半導体素子３をマウントし、仮固定する。
＜ステップ５＞本接合工程
上述した条件に従って、焼結性金属接合材料２を用いて基板１と半導体素子３を接合する。なお、本実施の形態では、焼結性金属材料２を印刷により供給したが、他の供給方法でもよい。
そして、焼結性金属接合材料２によって、半導体素子３が基板１に接合された後に、リード電極（図示せず）が、半導体素子３の上にはんだ接合にて接続される。この際、すでに、焼結性金属接合材料２の接合は、完了している。従って、はんだ接合の際の３００℃程度の温度上昇により、焼結性金属接合材料２が再溶融するなどの悪影響は、発生しない。
リード電極が半導体素子３上にはんだ接合された後に、基板全体を囲む枠（図示せず）が、接着剤により基板１に接着される。そして、枠の中にゲル樹脂を注入して半導体素子３の周囲を封止させ、硬化させることにより、パワーモジュール接合体を得ることができる。
なお、本実施の形態１では、ゲル樹脂による封止を実施したが、本発明は、このような封止に限定されるものではない。シリコーンポッティング、モールド成形による封止など、別の方法で半導体素子３の周囲を樹脂封止してもよい。また、場合によっては、樹脂封止をしなくてもよい。
図６は、本発明の実施の形態１における接合強度向上効果を示す図である。具体的には、この図６は、通常の基板と、本発明に係る構造を有した基板１のそれぞれに対して、半導体素子を上述した製造工程に則って仮固定まで行った際の、接合強度変化の模式図である。
本実施の形態１に係る基板１は、ディンプル形状を有することで、アンカー効果により、接合強度の向上が見られる。仮固定の接合強度が低い場合には、基板搬送時あるいは後工程の本接合時に、半導体素子がずれてしまう。このずれのため、組立ができないといった問題、あるいは焼結性金属接合材料２上から半導体素子３がはみ出し、その段差で半導体素子３が破損するといった問題が生じる。本実施の形態１に係る基板１は、仮固定の接合強度が通常基板よりも高いため、これらの問題を回避することができる。
図７は、レーザー処理により形成したディンプル４の３次元測定図である。レーザーでディンプルを形成することで、照射された部分が溶けて飛び散り、周囲の部分に溶着する。この溶着によりディンプル周囲に全方位的に凹凸を形成することで、平面方向（Ｘ方向、Ｙ方向）のみならず回転方向（θ方向）にもアンカー効果を発揮することができる。
接合面積を増大させるための凹凸の形成において、溝ではなくディンプル形状とすることで、その面積をより増大させることができる。図８は、本発明の実施の形態１において溝形状あるいはディンプル形状を形成する領域を示した図である。図８に示したように、１辺の長さＬの正方形の領域のうち、幅２ｒによる領域７を考える。加工前のこの領域７の表面積Ａは、下式（１）となる。
Figure 0006808067
図９は、図８で示した領域７に対して半円状の溝８を形成した状態を示す図である。切削等により半径ｒの半円状の溝を、それぞれの辺ごとに長さＬだけ形成したとき、図９に示した半円状の溝８の表面積Ｂは、下式（２）となる。
Figure 0006808067
これに対し、図１０は、図８で示した領域７に対して半径ｒのディンプル４を形成した状態を示す図である。レーザー処理を用いて形成した半径ｒのディンプルの１つあたりの表面積ａは、下式（３）となる。
Figure 0006808067
ここで、図１０のように、ディンプル４を一片の長さＬの領域７に、隙間無く形成すると、ディンプルの数ｎは、下式（４）となる。
Figure 0006808067
従って、ｎ個のディンプルによる合計の表面積Ｃは、下式（５）となる。
Figure 0006808067
これに加えて、ディンプル周囲の面積Ｄは、表面積Ａから、平面視におけるディンプルの面積Ｃ’を減算した値として表すことができる。すなわち、Ｃ’は、下式（６）となり、Ｄは、下式（７）となる。
Figure 0006808067
領域７に溝８を形成したときの表面積の増加率は、Ｂ／Ａであり、下式（８）となる。
Figure 0006808067
一方、領域７にディンプル４を形成したときの表面積の増加率は、（Ｃ＋Ｄ）／Ａであり、下式（９）となる。
Figure 0006808067
溝形状と比べるとディンプル形状を形成することで、１．１４倍（１．７９／１．５７＝１．１４）に表面積が増加する。これに加えて、ディンプル４の周囲に、母材が溶着することで形成される凹凸も接合面積に寄与する。
このときに形成される凹凸の体積は、ディンプル４の形成時に溶解した母材であるため、その体積は、ディンプル４の体積に等しい。従って凹凸の表面積がディンプルの表面積と同等であると仮定すると、凹凸による接合面積の寄与分も考慮した際の、領域７にディンプル４を形成したときの表面積の増加率は、（２Ｃ＋Ｄ）／Ａであり、下式（１０）となる。
Figure 0006808067
このため、溝８の表面積と比較して、レーザー処理を用いて形成したディンプル４の表面積は、２．１３倍（３．３５／１．５７＝２．１３）となり、２倍以上になる。さらに、凹凸は、全方位的に形成されるため、回転方向（θ方向）へのアンカー効果を十分に発揮する。
図１１は、本発明による実施の形態１のパワーモジュールに関するヒートサイクル試験結果の断面図である。具体的には、この図１１は、上述した製造工程にて作製した本実施の形態１に係るパワーモジュールに関して、−４０℃〜１５０℃、各１５分にてヒートサイクル試験２，０００ｃｙｃｌｅを実施した結果を示した図である。
図１１に示すように、本発明を適用したディンプル４の箇所では、基板１の凹凸により、焼結性金属接合材料２の接合強度が低い部分が発生する。このため、ディンプル４の箇所では、クラックが進展している。
しかしながら、このディンプル４上の焼結性金属接合材料２内に発生したクラックは、半導体素子３の発熱部の外周であり放熱経路以外である。従って、図１１に示す矢印のように、放熱性は悪化しない。このため、ディンプル４を形成することによる性能面への悪影響は、生じない。
一方、半導体素子３の発熱部直下における焼結性金属接合材料２および半導体素子３に対しては、クラック等のダメージが発生していないことが確認できた。従って、本実施の形態１に係る、接合強度の向上が図られたパワーモジュールは、放熱性低下など悪影響を発生させることがなく、パワーモジュールとしての機能を損なうことがない。
なお、半導体素子３の発熱部は、一般的にガードリングの内側領域である。
以上のように、実施の形態１によれば、接合層の剥離が放熱性に影響を及ぼさない領域として、半導体素子の発熱部直下の外側にディンプルを形成している。このような構造を有する本実施の形態１に係るパワーモジュールは、このディンプルによるアンカー効果によって、基板と焼結性金属接合材料の接合強度の向上を図ることができる。
その一方で、本実施の形態１に係るパワーモジュールは、接合層の剥離が生じた場合にも、半導体素子の発熱部直下まで剥離が進展しまうことを防止し、放熱性を低下させることがない。この結果、接合強度を向上させると同時に、製品寿命を向上させるパワーモジュールを実現することができる。
換言すると、本実施の形態１に係るパワーモジュールは、基板の表面粗さによりアンカー効果を発揮でき、乾燥状態での基板と焼結性金属接合材との接合強度を向上させることができる。その一方で、表面粗さ、凹凸があると、接合層の粗密が形成されるため、クラックが進展しやすくなる。
しかしながら、クラックの発生場所が、半導体素子発熱部の外側であれば、接合寿命への影響が小さい。この観点において、本実施の形態１に係るパワーモジュールは、半導体素子発熱部の直下よりも外側に複数のディンプルを設けている。このような構造を用いることで、クラック進展の起点を接合材にすることができ、半導体素子へのダメージを低減することを可能としている。
さらに、基板と半導体素子との接合領域よりも外側まで、ディンプルが形成されている。この結果、ディンプル存在範囲の拡大により、アンカー効果が発現される範囲を広げ、接合強度アップを実現できる。
また、ディンプルの形状は、半導体素子の外形に対して平行に、かつライン状に、複数のディンプル箇所と窪んでいない箇所が交互に形成させるように構成することができる。このようなライン状のディンプルを形成することで、全体を粗面化する場合に比べて、半導体素子内部へのクラックの進展速度を、全周にわたって抑えることができる。この結果、接合部寿命を向上させることが可能となる。
なお、基板と焼結性金属間の接合強度の向上については、焼結接合完了時だけでなく、工程の途中である基板上に焼結性金属接合材料を供給した後、不要な溶剤を乾燥させた乾燥状態においても、アンカー効果による接合強度の向上効果が発揮される。
焼結性金属接合法の特徴として、焼結接合を完了させる本接合前に、半導体素子を位置決め、および仮固定する工程が選択される例がある。この場合においても、基板に形成されたディンプルに相当する粗面により、基板と焼結性金属接合材料の接合強度を上昇させることができる。
さらに、半導体素子の発熱部の直下には、ディンプルが形成されていない。このため、本接合時の加圧力を低減することができ、接合時の加圧力による半導体素子の破損を抑制することができる。この結果、製品寿命を悪化させることなく、接合強度を確保できる焼結性金属接合を実現することができる。
実施の形態２．
パワーモジュール５に用いる基板１において、接合する最表面の材料としては、Ａｇ、Ａｕなどの貴金属でも問題はない。ただし、本実施の形態２では、最表面の材料としてＣｕを選定する場合について説明する。
最表面の材料がＣｕの場合には、大気放置により自然酸化皮膜の形成が進む。このため、焼結性金属接合に悪影響が生じる。強固な焼結接合を達成するためには、基板１の表面と焼結性金属接合材料との界面に、酸化皮膜、異物などが存在せず、金属原子同士が直に接触することが望ましい。
そこで、本実施の形態２では、基板１に対し、材料を供給する前に新生面を露呈させることで、接合強度を向上させることを可能とする。ただし、新生面を露呈してから材料を供給するまでにも、自然酸化皮膜の形成が進行する。そのため、新生面を露呈してから材料を供給するまでの時間は、可能な限り短いほうが好ましい。
本実施の形態２では、Ｙｂファイバーレーザー処理後、材料供給までの時間を３０秒以内とした。レーザー処理後、材料供給までの時間は、１００００秒以内が好ましい。その根拠として、酸化皮膜の形成と接合強度との関係があげられる。図１２は、本発明の実施の形態２において、Ｃｕ表面の酸化膜厚の経時変化を模式的に示す図である。また、図１３は、本発明の実施の形態２において、Ｃｕの酸化膜厚さと仮固定での接合強度との関係を模式的に示す図である。
酸化皮膜が薄い場合には、高い接合強度を確保できるが、酸化皮膜が厚くなるに伴って、接合強度の低下が見られる。これらの図１２、図１３から、固定強度を確保するためには、酸化皮膜厚さを２．５ｎｍ以内とすることが望ましい。これは、自然酸化皮膜が１００００秒で２．５ｎｍに到達するからである。
なお、焼結性金属接合材料に酸化皮膜を除去する還元剤が含まれている場合には、レーザー処理後、材料供給までの時間を延長することが可能となる。ただし、一般的に、還元剤は、焼結性金属接合を阻害する。このため、焼結性金属接合材料に還元剤が含まれていることは、好ましくない。また、焼結性金属接合材料に還元剤が含まれている場合においても、還元剤は、できる限り少量であることが望まれる。
以上のように、実施の形態２によれば、基板の最表面の材料がＣｕの場合にも、材料を供給する前に新生面を露呈させ、新生面を露呈してから材料を供給するまでの時間を短くすることで、適切な接合強度を得ることが可能となる。
また、焼結性金属接合材料を供給する直前にディンプルを形成することで、基板表面上の金属酸化膜、防錆剤等、接合を阻害する材料を除去することも可能となる。そして、基板の新生面を露出できる点からも、基板と焼結性金属接合材料の接合強度を向上させることが可能となる。
実施の形態３．
図１４は、本発明の実施の形態３におけるパワーモジュールを一部抜粋した模式図である。パワーモジュール５は、基板１上に焼結性金属接合材料２を用いて半導体素子３が接合されている。また、基板１の表面は、領域によって表面粗度が異なっており、基板１上の半導体素子３の発熱部直下領域６は、表面粗度が小さく、その周囲のディンプル４により、表面粗度が大きい構造となっている。
本実施の形態３では、基板１の発熱部直下領域６と、その周囲の粗面４に対して、Ｙｂファイバーレーザーによる加工を施している。加工後の発熱部直下領域６の表面粗度は、０μｍ〜０．３μｍとし、周囲のディンプル４の深さは、１μｍ〜３μｍとした。なお、発熱部直下領域６の表面粗度は、０μｍ〜０．５μｍが望ましく、周囲のディンプル４の表面粗度は、０．５μｍ〜１０μｍが望ましい。
なお、本実施の形態３では、加工の簡便性のため、全ての加工領域で同じＹｂファイバーレーザーを用い、加工領域に応じて、レーザー条件（出力、スポット径、走査速度など）を変更することで、同時に加工を施した。ただし、発熱部直下領域６とその周囲のディンプル４を、それぞれＣＯ2レーザー、研削加工など、別の方法、別の工程で実施した場合であっても、同様の形状が形成されていれば、本発明の効果は、発揮される。
基板１の発熱部直下領域６には、酸化皮膜、異物、化学組成物が存在し、これらが焼結性金属接合を阻害する。したがって、材料供給前に基板表面を粗面化することで、焼結接合を阻害する因子を除去し、高い接合強度を確保することができる。
なお、基板１の表面にＣｕ材料を使用している場合には、酸化皮膜を除去した後に自然酸化する。従って、基板１上に焼結性金属接合材料２を供給した時点の酸化皮膜が、粗面化処理前よりも薄い場合に、接合強度向上に一層有利に働くこととなる。
図１５は、本発明の実施の形態３におけるパワーモジュール５の製造工程の一例を示した図である。本実施の形態３におけるパワーモジュール５の製造工程は、その一例として、図１５に示すような５つのステップを有している。なお、各種条件は、実施の形態１に記載したものと同じである。
＜ステップ１＞形状作成工程
基板１における半導体素子３の発熱部直下領域６と、その周囲のディンプル４の領域とで、異なる表面粗度を同時に形成する。
＜ステップ２＞印刷工程
焼結性金属接合材料２を、基板１に、３０μｍ〜２００μｍの厚さで印刷する。
＜ステップ３＞乾燥工程
上述した条件に従って、焼結性金属接合材料２を乾燥させる。
＜ステップ４＞仮固定工程
上述した条件に従って、焼結性金属接合材料２上に半導体素子３をマウントし、仮固定する。
＜ステップ５＞本接合工程
上述した条件に従って、焼結性金属接合材料２を用いて基板１と半導体素子３を接合する。
本実施の形態３における製造方法は、半導体素子３の発熱部直下領域６とその周囲のディンプル４を、ステップ１の形状作成工程により同時に形成することができる。この結果、製造方法の簡略化を図り、コスト削減を図ることが可能となる。
以上のように、実施の形態３によれば、基板上に、異なる表面粗度を有する半導体素子発熱直下領域とディンプルとを同時に形成している。この結果、接合強度の向上が図られたパワーモジュールの製造コストを低減化することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１ 基板、２ 焼結性金属接合材料（焼結性金属接合材）、３ 半導体素子、４ ディンプル、５ 電力用半導体装置（パワーモジュール）、６ 発熱部直下領域、７ 領域、８ 溝。

Claims (10)

  1. 基板と、
    前記基板の第１面上に焼結性金属接合材を用いて接合された半導体素子と、
    を備え、
    前記基板は、前記第１面上において、平面視で、前記半導体素子のガードリングよりも内側の領域である発熱部の直下の第１領域と、前記第１面上において、前記半導体素子の直下であって前記第１領域より外側の領域および前記半導体素子の端部よりも外側の領域からなる第２領域を有し、前記第２領域はレーザー加工によりディンプルが形成され、前記第１領域は前記第２領域よりも表面粗さが小さくなるように前記レーザー加工により粗面化された電力用半導体装置。
  2. 前記ディンプルは、前記第１面において、前記基板と前記半導体素子との接合領域よりも外側まで形成されている
    請求項１に記載の電力用半導体装置。
  3. 前記ディンプルは、前記半導体素子の外形に平行なライン状に配列されて形成されている
    請求項１または２に記載の電力用半導体装置。
  4. 前記半導体素子は、材質としてシリコンが用いられている
    請求項１から３のいずれか１項に記載の電力用半導体装置。
  5. 前記基板の前記第１領域は、粗さが０．５μｍ以下の面である請求項１から４のいずれか１項に記載の電力用半導体装置。
  6. 基板の第１面上に焼結性金属接合材を用いて接合された半導体素子を有する電力用半導体装置の製造方法であって、
    前記基板の前記第１面上において、平面視で、前記半導体素子のガードリングよりも内側の領域である発熱部の直下を第１領域とし、前記半導体素子の直下であって前記第１領域より外側の領域および前記半導体素子の端部よりも外側の領域を第２領域としたとき、レーザー加工により、前記第１領域の表面粗さを前記第２領域の表面粗さよりも小さくなるように粗面化するとともに、前記レーザー加工により、前記第２領域を０．５μｍ〜１０μｍの表面粗さのディンプルを複数個形成する第１工程と、
    前記ディンプルを形成した後の前記基板の上に、焼結性金属接合材を供給する第２工程と、
    前記焼結性金属接合材の上に前記半導体素子を供給する第３工程と、
    前記焼結性金属接合材の上の前記半導体素子に加熱と加圧を加えることで、前記第１面上に前記半導体素子を焼結性金属接合により接合させる第４工程と、
    を有する電力用半導体装置の製造方法。
  7. 前記第１工程の後、前記第２工程を実行するまでの時間は、１００００秒以内である
    請求項６に記載の電力用半導体装置の製造方法。
  8. 基板の第１面上に焼結性金属接合材を用いて接合された半導体素子を有する電力用半導体装置の製造方法であって、
    平面視において、前記基板の前記第１面上における前記半導体素子のガードリングよりも内側の領域である発熱部の直下よりも外側に、レーザー加工により０．５μｍ〜１０μｍの表面粗さのディンプルを複数個形成する第１工程と、
    前記第１面上の前記半導体素子の発熱部の直下領域の表面にある酸化被膜をレーザーにより除去し、新生面を露出させる第２工程と、
    前記ディンプルと前記新生面を形成した後の前記基板の上に、焼結性金属接合材を供給する第３工程と、
    前記焼結性金属接合材の上に前記半導体素子を供給する第４工程と、
    前記焼結性金属接合材の上の前記半導体素子に加熱と加圧を加えることで、前記第１面上に前記半導体素子を焼結性金属接合により接合させる第５工程と、
    を有する電力用半導体装置の製造方法。
  9. 前記第１工程と前記第２工程とは、同一工程により実行される
    請求項８に記載の電力用半導体装置の製造方法。
  10. 前記第１工程が完了した後、または前記第２工程が完了した後から、前記焼結性金属接合材を供給するまでの時間は、１００００秒以内である
    請求項８または９に記載の電力用半導体装置の製造方法。
JP2019551239A 2017-10-30 2018-10-25 電力用半導体装置および電力用半導体装置の製造方法 Active JP6808067B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017209200 2017-10-30
JP2017209200 2017-10-30
PCT/JP2018/039659 WO2019087920A1 (ja) 2017-10-30 2018-10-25 電力用半導体装置および電力用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2019087920A1 JPWO2019087920A1 (ja) 2020-04-02
JP6808067B2 true JP6808067B2 (ja) 2021-01-06

Family

ID=66333502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019551239A Active JP6808067B2 (ja) 2017-10-30 2018-10-25 電力用半導体装置および電力用半導体装置の製造方法

Country Status (5)

Country Link
US (2) US11342281B2 (ja)
JP (1) JP6808067B2 (ja)
CN (1) CN111316408B (ja)
DE (1) DE112018005713T5 (ja)
WO (1) WO2019087920A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
DE112019008007T5 (de) * 2019-12-26 2022-10-27 Mitsubishi Electric Corporation Leistungsmodul und leistungswandlereinheit
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
US11776871B2 (en) * 2020-12-15 2023-10-03 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component
DE102020216053A1 (de) 2020-12-16 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verbindungsanordnung mit einer porösen Sinterschicht
JPWO2022230806A1 (ja) * 2021-04-30 2022-11-03
JP7424347B2 (ja) * 2021-05-27 2024-01-30 株式会社デンソー 半導体装置
CN116802777A (zh) * 2021-07-16 2023-09-22 富士电机株式会社 半导体装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5271887A (en) * 1980-08-04 1993-12-21 Witec Cayman Patents, Ltd. Method of fabricating complex micro-circuit boards, substrates and microcircuits and the substrates and microcircuits
JP3417013B2 (ja) * 1993-10-18 2003-06-16 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE4315272A1 (de) * 1993-05-07 1994-11-10 Siemens Ag Leistungshalbleiterbauelement mit Pufferschicht
US5602720A (en) * 1993-06-25 1997-02-11 Sumitomo Electric Industries, Ltd. Mounting structure for semiconductor device having low thermal resistance
JP3124224B2 (ja) 1996-04-01 2001-01-15 富士通株式会社 はんだバンプ形成方法
US6670222B1 (en) * 1997-06-14 2003-12-30 Jds Uniphase Corporation Texturing of a die pad surface for enhancing bonding strength in the surface attachment
US6608375B2 (en) * 2001-04-06 2003-08-19 Oki Electric Industry Co., Ltd. Semiconductor apparatus with decoupling capacitor
JP2003163315A (ja) * 2001-11-29 2003-06-06 Denki Kagaku Kogyo Kk モジュール
WO2008078746A1 (ja) * 2006-12-26 2008-07-03 Panasonic Corporation 半導体素子の実装構造体及び半導体素子の実装方法
JP2008294280A (ja) * 2007-05-25 2008-12-04 Showa Denko Kk 半導体装置
JP5115318B2 (ja) * 2007-09-14 2013-01-09 日産自動車株式会社 半導体装置
JP5473407B2 (ja) * 2008-06-27 2014-04-16 京セラ株式会社 セラミック基板、放熱基板および電子装置
DE102010044709B4 (de) * 2010-09-08 2015-07-02 Vincotech Holdings S.à.r.l. Leistungshalbleitermodul mit Metallsinterverbindungen sowie Herstellungsverfahren
JP2011155286A (ja) * 2011-03-22 2011-08-11 Rohm Co Ltd 半導体装置
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
US8569109B2 (en) * 2011-06-30 2013-10-29 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
JP2013165117A (ja) 2012-02-09 2013-08-22 Fuji Electric Co Ltd 半導体装置
JP6045356B2 (ja) 2013-01-16 2016-12-14 三菱電機株式会社 半導体装置の製造方法
JP6214273B2 (ja) 2013-08-08 2017-10-18 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
EP3176817B1 (en) * 2014-07-30 2020-08-12 KYOCERA Corporation Package for housing an electronic component and electronic device comprising such a package
WO2016072517A1 (ja) * 2014-11-07 2016-05-12 新日鐵住金株式会社 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
HUE055979T2 (hu) * 2015-05-27 2022-01-28 Ngk Electronics Devices Inc Szubsztrát teljesítménymodulokhoz, szubsztrátegység teljesítménymodulokhoz, valamint eljárás szubsztrát gyártására teljesítménymodulokhoz
JP6430007B2 (ja) * 2015-07-01 2018-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2017092168A (ja) 2015-11-06 2017-05-25 株式会社日立製作所 半導体モジュール及び電力変換装置
US10418295B2 (en) * 2016-01-28 2019-09-17 Mitsubishi Electric Corporation Power module
US20190164869A1 (en) * 2016-08-03 2019-05-30 Soliduv, Inc. Strain-Tolerant Die Attach with Improved Thermal Conductivity, and Method of Fabrication
DE102016118784A1 (de) * 2016-10-04 2018-04-05 Infineon Technologies Ag Chipträger, konfiguriert zur delaminierungsfreien Kapselung und stabilen Sinterung
JP6726821B2 (ja) * 2017-01-10 2020-07-22 株式会社デンソー 半導体装置の製造方法
JP6366766B2 (ja) 2017-03-24 2018-08-01 三菱電機株式会社 半導体装置
WO2018220819A1 (ja) * 2017-06-02 2018-12-06 三菱電機株式会社 半導体素子接合用基板、半導体装置および電力変換装置
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
TWI746883B (zh) * 2017-09-29 2021-11-21 韓商Ｊｍｊ韓國有限公司 形成有陰刻圖案的半導體封裝用夾具、引線框架、基板及包括其的半導體封裝體
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit

Also Published As

Publication number Publication date
JPWO2019087920A1 (ja) 2020-04-02
CN111316408B (zh) 2023-07-18
US20200251423A1 (en) 2020-08-06
US20220254738A1 (en) 2022-08-11
CN111316408A (zh) 2020-06-19
US11842968B2 (en) 2023-12-12
US11342281B2 (en) 2022-05-24
DE112018005713T5 (de) 2020-07-16
WO2019087920A1 (ja) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6808067B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6430007B2 (ja) 半導体装置および半導体装置の製造方法
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
JP5627789B2 (ja) 半導体装置とその製造方法
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
US10079219B2 (en) Power semiconductor contact structure and method for the production thereof
US10727167B2 (en) Power semiconductor device and method for manufacturing power semiconductor device
JP2014135411A (ja) 半導体装置および半導体装置の製造方法
WO2015114987A1 (ja) パワーモジュール用基板とその製造方法とそのパワーモジュール用基板を用いたパワーモジュール
JP2015177182A (ja) パワーモジュール
JP6399906B2 (ja) パワーモジュール
JP7149751B2 (ja) 半導体装置
JP6091443B2 (ja) 半導体モジュール
JP2004158739A (ja) 樹脂封止型半導体装置およびその製造方法
JP2017103290A (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JP7254216B2 (ja) 半導体装置の製造方法
JP3908590B2 (ja) ダイボンディング方法
JP6119553B2 (ja) 電力用半導体装置およびその製造方法
JP7297148B2 (ja) 金属接合体、半導体装置、導波管及び被接合部材の接合方法
JP2023030565A (ja) 半導体装置
JP2023111202A (ja) 半導体装置
JP2023030574A (ja) 半導体装置および半導体装置の製造方法
JP2021064761A (ja) 半導体装置、及び、その製造方法
JP2002184792A (ja) 半導体装置および製造方法
JP2018148106A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6808067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250