JP6462715B2 - 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法 - Google Patents

電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法 Download PDF

Info

Publication number
JP6462715B2
JP6462715B2 JP2016557836A JP2016557836A JP6462715B2 JP 6462715 B2 JP6462715 B2 JP 6462715B2 JP 2016557836 A JP2016557836 A JP 2016557836A JP 2016557836 A JP2016557836 A JP 2016557836A JP 6462715 B2 JP6462715 B2 JP 6462715B2
Authority
JP
Japan
Prior art keywords
bonding
bonded
layer
nickel
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016557836A
Other languages
English (en)
Other versions
JPWO2016072517A1 (ja
Inventor
典恵 松原
典恵 松原
石川 信二
信二 石川
宇野 智裕
智裕 宇野
隆之 清水
隆之 清水
北村 直也
直也 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Corp
Nippon Steel Chemical and Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp, Nippon Steel Chemical and Materials Co Ltd filed Critical Nippon Steel Corp
Publication of JPWO2016072517A1 publication Critical patent/JPWO2016072517A1/ja
Application granted granted Critical
Publication of JP6462715B2 publication Critical patent/JP6462715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22FWORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/08Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools with one or more parts not made from powder
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C1/00Making non-ferrous alloys
    • C22C1/08Alloys with open or closed pores
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C19/00Alloys based on nickel or cobalt
    • C22C19/03Alloys based on nickel or cobalt based on nickel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/16Non-insulated conductors or conductive bodies characterised by their form comprising conductive material in insulating or poorly conductive material, e.g. conductive rubber
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/278Post-treatment of the layer connector
    • H01L2224/27848Thermal treatments, e.g. annealing, controlled cooling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/2901Shape
    • H01L2224/29011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/294Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29499Shape or distribution of the fillers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/3207Shape of bonding interfaces, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83193Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]

Description

本発明は、パワー半導体装置(デバイス)等を始めとする半導体装置(デバイス)等の種々の電子部品に用いられる導電性接合体に関する。特に、実質的に加圧することなく導電性接合層を形成する導電性接合体、およびその製造方法に関する。
近年、自動車や産業機器等の様々な分野において、その安全性、省エネルギー性、地球温暖化対策等を目指して各種の制御ユニット等の電子部品が活用されている。例えば、地球温暖化対策として期待されているハイブリッド自動車や電気自動車においては、高電圧、大電流の条件下での動作が可能なモータ制御系のインバータ等としてパワー半導体装置が搭載されている。そして、このようなパワー半導体装置には片面放熱型と両面放熱型とが知られている。パワー半導体装置は、一般に、シリコン(Si)、炭化珪素(SiC)、シリコンゲルマニウム(SiGe)等を基材とするパワー半導体デバイスと、CuやCu合金、AlやAl合金等の導電性金属を基材とする回路パターン、リードフレーム等の電極板との間を導電性の接合層で接合した構造(導電性接合体)を有している。
パワー半導体装置については、例えば自動車に搭載されるパワー半導体装置のように、厳しい環境下で使用されることがある。そのため、小型化や高速化のための高密度実装化の技術に加えて、更なる耐環境性能、高信頼性能等の性能向上を実現する技術が求められている。特に、パワー半導体装置の接合層については、エンジンルーム内での使用に耐えられる高い耐熱性が要求されている。さらに、半導体デバイスの基材のシリコン(Si)や炭化珪素(SiC)等と、電極板の基材の銅(Cu)やアルミニウム(Al)等との間の熱膨張率の差を吸収することも要求されている。例えば、季節や昼夜による環境温度の変化や、その稼働と休止による周期的な発熱と冷却等に基づく大きな温度変化に晒される機会が多く、この大きな温度変化に晒された際に、熱膨張率の差に起因して、接合層に大きな熱応力が作用することがある。その結果、接合層における接合強度の低下、半導体デバイスや電極板の反り、更にはこれら半導体デバイスと電極板との間の剥離や割れ等の不具合が発生し、ひいては故障の原因にもなる。
そこで、現在の実装技術においては、このようなパワー半導体装置、特にその接合層に要求される高耐熱性、耐環境性、高信頼性等を満たすために、鉛を高濃度で含む高温はんだが用いられている。しかし、この鉛リッチ高温はんだには、鉛を高濃度で含むことから環境汚染等の問題がある。また、その融点が高々183℃程度であって耐熱性に優れた炭化珪素(SiC)基板の特性を生かして200℃以上の高温で動作可能な高温実装を実現できないという問題がある。このため、近年においては、これら接合層における鉛フリー化と高温実装の実現化の課題を解決するために、代替材料の開発が強く求められており、早急に解決すべき課題の1つになっている。このため、このようなパワー半導体装置等の接合層の鉛フリー化や高温実装の実現化への取り組みが始まっており、これまでに様々な提案がなされている。
特許文献1においては、金スパッタされたSiチップ等の半導体素子間を接合する導電性バンプや、半導体素子とDBC基板(Direct Bonding Copper基板)等の導電性基板(電極板)との間を接合する導電性ダイボンド部等の導電接続部材(接合層)が提案されている。即ち、平均一次粒子径の異なる2種類の微粒子からなる金属粒子(実施例では、銀微粒子又は銅微粒子が用いられている。)を含む導電性ペーストを用いて形成された金属多孔質体(導電性ペースト中の金属微粒子が焼成され焼結した焼結体)からなる導電接続部材(接合層)が提案されており、粗大ボイドやクラックの発生が抑制されて熱サイクル特性、耐クラック性、及び接合強度に優れているとされている。
特許文献2においては、金属微粒子(実施例では、銅微粒子が用いられている。)の焼結体である金属多孔質体からなる導電性バンプ(接合層)や導電性ダイボンド部(接合層)を形成する際に用いる導電性ペーストについて、特定の分子構造を有する突沸抑制溶媒や蒸発抑制溶媒を配合した導電性ペーストが提案されている。これによって、導電性ペースト中に添加される溶剤や使用前の吸湿により導電性ペースト中に含まれる水が、金属微粒子を加熱・焼結させる際における突沸を防止し、空隙率が5〜15%でクラックや孔径10μm以上のボイドが存在しない均質な金属多孔質体を製造することができるとされている。
特許文献3においては、Si製のMOSFET素子等の半導体素子と、セラミックス製の絶縁基板の表面に設けられた銅製等の電極配線との間を焼結銀層で接合した半導体装置を製造するに際し、炭酸銀又は酸化銀からなる金属粒子前駆体と酢酸銀等のカルボン酸金属塩粒子の還元剤とを含む接合用材料を用いることが提案されている。これによって、接合界面での金属結合による結合をより低温で実現することができ、例えば、半導体素子のアクティブエリア上に設けた電極とこれを搭載する配線基板の搭載部との接合に適用可能であり、接合後の接合層が従来のはんだ材と比較して高い耐熱性を有し、小型化と高信頼化を実現できるとされている。
特許文献4においては、半導体チップと絶縁基板上の電極板との間を、銀又は銅の焼結金属層で接合した半導体装置において、半導体チップの端部から0.5mm未満の領域の焼結金属層における空隙率を、半導体チップの端部から0.5mm以上内部の領域の焼結金属層における空隙率よりも大きくした焼結金属層が提案されている。これによって、接合層端部における応力を緩和し、高強度の接合と高放熱性を実現できるとされている。
しかしながら、特許文献1〜4に記載された各発明においては、それぞれ銀又は銅の焼結体からなる焼結接合層の工夫により、それぞれ目標とする接合強度等の性能を達成できるとしても、これら銀又は銅の焼結接合層により所望の接合強度を発現させるためには、例えば半導体装置においては、互いに導電性の接合層で接合される半導体デバイス、半導体チップ等の半導体素子と電極板等の金属部材との間に、銀又は銅の金属微粒子を含むペーストを挟み込み、加圧下に加熱して金属微粒子を焼成し、焼結させて焼結接合層を形成することが必須である。
特許文献6は、一次粒子の粒径5〜200nmの金属粒子と、一次粒子の粒径1〜20μmの金属粒子を、ポリオールを含む有機化合物溶媒中を混合したペースト状物の加熱接合用材料が開示されている。これにより、金属部材、半導体部材などの同種または異種部材間を接合させるはんだペーストの代替となり、また常温で固体のため、パターン化された形状物を作成しておけば、所定の位置にそれを配置(マウンティング)することも可能であると記載されている。これにより、めっきやスパッタよりも接合強度が高く、保存性のよい接合材料が得られると記載されている。しかし、この接合材料を配置した半導体チップとリードフレーム等の電極材料を接合する方法は、従来と同じである。すなわち、加圧下で加熱処理され、接合されるものである。
このため、金属微粒子を焼成して焼結接合層を形成する工程で外部から加圧できない場合には、従来の鉛リッチ高温はんだに頼らざるを得ず、鉛フリー化を進める上での大きな障害になっている。そこで、従来においても、半導体素子と金属部材との間に金属微粒子を含むペーストを挟み込み、無加圧下で加熱して金属微粒子を焼成し、焼結接合層を形成しようとする試みも提案され始めている。
特許文献5においては、有機成分及び銀を含む平均粒径10nm未満の銀系粉末(第1粉末)と、平均粒径40nm以上(一般的には400nm以下)の銀系粉末(第2粉末)と、上記第1の粉末と第2の粉末の中間の平均粒径を持つ銀系粉末(第3粉末)とを用い、上記の第1粉末、第2粉末及び第3粉末を含むペースト1と、上記の第1粉末及び第2粉末を含むペースト2とを調製し、これらペースト1又は2を用いてそれぞれ外部からの加圧無しに自重圧のみの条件で接合試験を実施し、第1粉末のみの比較ペーストに比べて、熱処理温度300〜350℃における接合強度が、ペースト2にでは僅かに、また、ペースト1では顕著に改善することが報告されている。
しかしながら、焼結接合層を形成するための金属微粒子として銀微粒子を用いた場合には、硫黄含有雰囲気下で腐食し易いという問題がある。さらに、導電性に優れた金属の内で“銀がエレクトロマイグレーションやイオンマイグレーションの問題を引き起こし易い金属である”という別の問題がある。即ち、エレクトロマイグレーションの問題とは、導体に電流を流した際に電流が流れる方向に金属イオンが移動し、陰極側ではボイドが発生してオープン故障につながり、また、陽極側ではヒロックやウィスカが成長して最終的にはショート故障につながるという問題である。また、イオンマイグレーションの問題は、高湿度下の使用によって起こり易く、電界の影響で金属成分が非金属媒体を横切って移動し、移動した先で再析出するという電解現象に基づく問題でもある。いずれも半導体装置において短絡を引き起こす原因の1つとして知られている。
また、焼結接合層を形成するための金属微粒子として銅微粒子を用いた場合には、半導体素子の高温動作下において、銅自身の酸化が進行し、熱伝導率や信頼性の低下を引き起こす可能性があるという問題がある。
特許第5041454号公報 特開2013-069475号公報 特開2012-094873号公報 特開2014-029897号公報 特開2011-175871号公報 特開2013-177618号公報
本発明は、上述した銀又は銅の焼結接合層を備えた導電性接合体における種々の問題を解決することを課題とし、特に、シリコン等の半導体基板と電極板との間にあっても優れた接合強度を有し、良好なエレクトロマイグレーション特性やイオンマイグレーション特性を兼備し、尚且つ無加圧条件下で焼成できる導電性接合体を得ることを目的とする。
本発明者らは、課題解決のために鋭意検討を行い、以下の知見を得た。
(a)導電性金属粒子としてNi(ニッケル)またはNi合金の粒子(以下、本明細書において単にNi粒子と言う。)を用いることにより、加圧することなく(無加圧条件下で)加熱し焼成することで良好な焼結体が得られることを見出した。
さらに、Ni粒子による焼結体は、被接合部材となるSiやSiC基板材料上の半導体素子(例えば、金属を蒸着(スパッタ)した金属膜)や、Cu等の金属材料などと、良好な接合強度を確保できることも確認された。
また、このNi粒子による焼結体は、エレクトロマイグレーション特性やイオンマイグレーション特性にも優れていることを知見した。
即ち、Ni粒子を被接合部材で挟み、無加圧条件下焼成し、接合層を形成することにより、良好な接合強度を有する導電性接合体を得られることを知見した。
(b)導電性接合体の接合層中の空隙率を所定の範囲内に制御することにより、接合強度の低下を抑制し、さらに放熱性を高めて耐熱性を確保できることを見出した。即ち、接合層中の任意の断面において円相当径で1μm以上の空隙による空隙率(ミクロンサイズ以上の空隙率)が30%以下になるようにするとよい。
(c)さらに、接合層中の任意の断面における円相当径で1μm未満の空隙による空隙率(サブミクロンサイズ以下の空隙率)も適正に制御するとよいことも見出した。即ち、サブミクロンサイズの空隙率が1%以上50%以下にすることにより、焼結性を改善することができ、さらには接合強度の低下を抑制できることを見出した。
(d)空隙率を適正にするためには、Ni粒子の粒径分布を制御するとよいことを見出した。即ち、平均粒径が70nm〜100nmの微細粒子(Pn)と平均粒径0.5μm〜10μmの細粒子(Pm)を適正な比率でブレンドするとよいことが分かった。即ち、微細粒子(Pn)の断面積をSn、細粒子(Pm)の断面積をSmとしたときに、Sn/(Sn+Sm)の値が0.2以上0.8以下であるとよいことを見出した。
(e)Ni粒子と有機溶媒を含む接合剤を一方の被接合体に塗布し、先に乾燥させ、次にもう一方の被接合体との接合面に相当する部分に接合剤を塗布し、それら被接合部材とを合せ、加熱焼成することにより、加圧することなく被接合部材間に焼結体を得ることができることを見出した。
本発明は上記に知見に基づきなされたものであり、その要旨は以下のとおりである。
(1)
第1の被接合部材、第2の被接合部材、および第1の被接合部材と第2の被接合部材の間にあり両被接合部材と接合する導電性の接合層、とを有する電子部品の導電性接合体であり、
前記接合層がニッケルおよびニッケル合金の一方または両方の粒子の焼結体であり、前記接合層中の任意の断面において、円相当径が1μm以上の空隙による空隙率が30%以下、および円相当径が1μm未満の空隙による空隙率が1%以上50%以下であることを特徴とする電子部品の導電性接合体
(2
前記接合層を形成するニッケルまたはニッケル合金の粒子として、SEM観察で測定された平均粒径15nm以上150nm以下の微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下の細粒子(Pm)とが共存し、微細粒子(Pn)の断面積をSn、細粒子(Pm)の断面積をSmとしたときに、Sn/(Sn+Sm)の値が0.2以上0.8以下となることを特徴とする(1)に記載の電子部品の導電性接合体。

前記第1の被接合部材または第2の被接合部材と前記接合層との間の接合面において、前記第1被接合部材または第2の被接合部材と前記接合層との接触面積が、X線透視像による観察で接合面の90%以上であることを特徴とする(1)または(2)に記載の電子部品の導電性接合体。

前記第1の被接合部材または第2の被接合部材と前記接合層との間の接合面に、X線透視像による観察で円相当直径1mm以上の大きさの未接触部がないことを特徴とする(1)〜()のいずれか1項に記載の電子部品の導電性接合体。

前記(1)〜()のいずれか1項に記載の導電性接合体を備え、前記第1の被接合部材が金属部材であり、また、前記第2の被接合部材がシリコン又は炭化珪素を基材とする半導体素子であることを特徴とする半導体装置。

第1の被接合部材と、第2の被接合部材と、第1の被接合部材と第2の被接合部材の間にあって、両被接合部材と接合面を介して接合する導電性の接合層とを有する電子部品の導電性接合体の製造方法であって、
前記第1被接合部材または第2の被接合部材のいずれか一方の接合面に、ニッケルまたはニッケル合金の一方または両方の粒子と有機分散媒を含有する第1のニッケル接合剤を塗布して塗布層を形成する塗布層形成工程と、
前記塗布層を乾燥させて乾燥塗布層を形成する乾燥工程と、
前記第1の被接合部材の及び第2の被接合部材のうち乾燥塗布層を形成していない被接合部材の接合面、もしくは前記乾燥塗布層の表面の一方または両方に、ニッケルまたはニッケル合金の一方または両方の粒子と有機分散媒を含有する第2のニッケル接合剤を塗布して貼付層を形成する貼付層形成工程と、
前記乾燥塗布層と前記貼付層とを介して前記第1の被接合部材と第2の被接合部材とを重ね合わせ、第1の被接合部材と第2の被接合部材との間に前記乾燥塗布層と貼付層とが挟み込まれた積層体を形成する積層体形成工程と、
前記積層体形成工程で形成された積層体を加熱、焼成して前記第1の被接合部材と第2の被接合部材との間にニッケルまたはニッケル合金の一方または両方の粒子の焼結体からなる接合層を形成する接合層形成工程とを有し、前記接合層中の任意の断面において、円相当径が1μm以上の空隙による空隙率が30%以下、および円相当径が1μm未満の空孔による空隙率が1%以上50%以下であることを特徴とする電子部品の導電性接合体の製造方法
(7
前記ニッケル接合剤中のニッケルまたはニッケル合金の粒子として、SEM観察で測定された平均粒径15nm以上150nm以下の微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下の細粒子(Pm)とが共存し、微細粒子(Pn)の断面積をSn、細粒子(Pm)の断面積をSmとしたときに、Sn/(Sn+Sm)の値が0.2以上0.8以下であることを特徴とする(6)に記載の電子部品の導電性接合体の製造方法。

前記貼付層は、前記乾燥塗布層の表面の凹凸を埋めて平坦化することを特徴とする(6)または(7)に記載の導電性接合体の製造方法。
本発明によれば、たとえ無加圧条件下の加熱で焼成し焼結させた場合であっても優れた接合強度を有し、しかも、エレクトロマイグレーション特性やイオンマイグレーション特性にも優れた導電性接合体を提供することができ、また、これを用いた半導体装置を提供することができる。
図1は、本発明におけるNi粒子の焼結状態を模式的に示す説明図である。 図2は、本発明の電子部品の導電性接合体を製造するための工程を説明する製造工程の説明図である。 図3は、本発明の実施例5で得られた試験体(ダミーの半導体装置)について、Ni焼結接合層を示す切断面を光学顕微鏡観察して得られた切断面画像である。 図4は、本発明の実施例5で得られた試験体(ダミーの半導体装置)について、X線透視観察を行った際に得られたX線透視像である。 図5は、本発明の比較例2で得られた試験体(ダミーの半導体装置)について、X線透視観察を行った際に得られたX線透視像である。 図6は、本発明の実施例5で得られた試験体(ダミーの半導体装置)について、Ni焼結接合層を示す切断面をTEM観察して得られた切断面画像を、前述の「空隙率の測定方法」に従って空隙が選択されるように閾値を設定し、画像を二値化させた画像である。
本発明について詳細に説明する。なお、本明細書中で紹介する実施態様は、本発明の実施態様の一例であり、本発明は本明細書に記載された実施態様に限定されることはない。
接合層(本明細書においてNi焼結接合層と呼ぶ場合がある。)の焼結体を形成するニッケルおよびニッケル合金の一方または両方の粒子(本明細書において、単にNi粒子と呼ぶ場合がある。)は、SEM観察で測定された平均粒径15nm以上150nm以下の微細粒子(Pn)(本明細書において、Ni微細粒子と呼ぶ場合がある。)とSEM観察で測定された平均粒径0.5μm以上10μm以下の細粒子(Pm)(本明細書において、Ni細粒子と呼ぶ場合がある。)が共存している。前記Ni微細粒子(Pn)が、Ni微細粒子(Pn)の断面積(Sn)とNi細粒子(Pm)の断面積(Sm)の合計に対するNi微細粒子(Pn)の断面積割合〔Sn/(Sn+Sm)〕の値が0.2〜0.8となるように存在するのがよい。前記第1及び第2の被接合部材と前記Ni焼結接合層との間の接合面(被接合部材と接合層が対峙している面をいう。)におけるこれら被接合部材とNi焼結接合層との接触面積(実際に被接合部材と接合層中のNi粒子が接触している部分の面積)については、X線透視像による観察で接合面の90%以上であるのがよく、更に、前記第1及び第2の被接合部材と前記Ni焼結接合層との間の接合面に、X線透視像による観察で、円相当径で1mm以上の大きさの未接触部が検出されないことが望ましい。
本発明に係る導電性接合体は、一方の被接合部材が金属部材であり、もう一方の被接合部材がシリコン(Si)又は炭化珪素(SiC)を基材に蒸着された金属とする半導体素子に、特に有効である。
更に、本発明に係る導電性接合体は、第1の被接合部材と第2の被接合部材との間がNi粒子及び有機分散媒を含有するニッケル接合剤を用いて互いに接合された導電性接合体を製造される。すなわち、前記第1及び第2の被接合部材のいずれか一方の接合面に、第1のニッケル接合剤を塗布して塗布層を形成する塗布層形成工程と、前記塗布層形成工程で形成された塗布層を乾燥させて乾燥塗布層を形成する乾燥工程と、前記第1及び第2の被接合部材のいずれか他方の接合面又は前記乾燥塗布層の表面の少なくとも一方に、第2のニッケル接合剤を塗布して貼付層を形成する貼付層形成工程と、前記乾燥工程で形成された乾燥塗布層と前記貼付層形成工程で形成された貼付層とを介して前記第1の被接合部材と第2の被接合部材とを重ね合わせ、これら第1の被接合部材と第2の被接合部材との間に前記乾燥塗布層と貼付層とが挟み込まれた積層体を形成する積層体形成工程と、前記積層体形成工程で形成された積層体を加熱し、前記乾燥塗布層と接着層とを焼成して前記第1の被接合部材と第2の被接合部材との間にNi粒子の焼結体からなるNi焼結接合層を形成する接合層形成工程とを有する。
前記ニッケル接合剤中のNi粒子としては、SEM観察で測定された平均粒径15nm以上150nm以下のNi微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下のNi細粒子(Pm)とを共存させ、またこの際に、前記Ni微細粒子(Pn)が、Ni微細粒子(Pn)の断面積(Sn)とNi細粒子(Pm)の断面積(Sm)の合計に対するNi微細粒子(Pn)の断面積割合〔Sn/(Sn+Sm)〕の値が0.2〜0.8となるように存在させるのがよい。また、前記貼付層は、少なくとも前記乾燥工程で形成された乾燥塗布層の表面の凹凸を埋めて平坦化するものであるのがよい。
前記積層体形成工程では、前記貼付層の厚さを薄くかつ実質的に均一にするために、第1の被接合部材と第2の被接合部材との間を“軽く押圧”してもよい。前記積層体を構成する第2のニッケル接合剤の貼付層は、前記乾燥工程で形成された乾燥塗布層の表面の凹凸を埋めて平坦化し、この乾燥塗布層の表面とその上に積層されるものとの間、すなわち第1の被接合部材と第2の被接合部材との間の密着性を確保するためのものであり、また、この積層体において第1の被接合部材側と第2の被接合部材側との間の位置ズレを防止するためのもので、未乾燥のまま次の工程である接合層形成工程で焼成されるものであることから、非加熱下に加圧して薄くし、貼付層の焼成時にこの貼付層から揮発する有機分散媒や分散剤の量を少なくし、貼付層に由来する空隙が形成されるのを少なくするのがよい。
互いに導電性の接合層を介して接合される第1の被接合部材と第2の被接合部材については、電子部品において互いに導電性の接合層を介して接合される必要がある。そのため、Ni粒子及び有機分散媒を含有するニッケル接合剤を用い、このニッケル接合剤中のNi粒子を焼成し焼結させてNi焼結接合層を形成する際の温度に耐えられるものであれば特に制限はない。しかし、好適には、一方の被接合部材(例えば第1の被接合部材)が例えばCuやCu合金、AlやAl合金等の導電性金属を基材とする冷却板、ヒートシンク、ヒートスプレッダー等の金属板、回路パターンやリードフレーム等の電極板、絶縁基板表面上の導電性金属被膜、電極端子、導電ワイヤー等の半導体装置で用いられる金属部材であるとよい。他方の被接合部材(例えば、第2の被接合部材)がシリコン(Si)、炭化珪素(SiC)、シリコンゲルマニウム(SiGe)等からなる基材(ウェハ)上に抵抗、コンデンサ、ダイオード、トランジスタ等の電子回路を集積して構成され、メモリ、マイクロプロセッサーユニット(MPU)、センサー、太陽電池、発光ダイオード(LED)、レーザーダイオード、コンバータ、インバータ等の機能を有し、半導体装置で用いられる半導体素子であるとよい。
本発明に係り導電性接合体は、Ni粒子の焼成時に、無加圧下の条件で加熱し焼結させてNi焼結接合層を形成できることから、第1の被接合部材の金属部材が回路パターンやリードフレーム等の電極板であって、第2の被接合部材がシリコン(Si)、炭化珪素(SiC)等の基材(ウェハ)上にコンバータ、インバータ等の電子回路が集積されたパワー半導体デバイスであるパワー半導体装置にも適用することができる。
第1の被接合部材と第2の被接合部材との間を接合するNi焼結接合層については、Ni粒子のNi焼結体で形成されている。このNi焼結体で形成されたNi焼結接合層については、純度99質量%以上の純Ni微粒子により形成されるものであるとよい。若しくは、ニッケル以外の炭素(C)、酸素(O)、銅(Cu)、金(Au)、アルミニウム(Al)等の金属を1質量%以上20質量%以下、好ましくは1質量%以上10質量%以下の割合で含むNi合金微粒子により形成されるものであるのがよい。Ni以外の元素については、Ni焼結接合層の形成時に用いられるNi粒子に存在する元素や、Ni焼結接合層の形成時に互いに接合される第1の被接合部材及び/又は第2の被接合部材側から拡散して移行した元素が含まれる。
Ni焼結接合層については、そのミクロンサイズ以上の空隙率が30%以下、好ましくは10%以下であるとよい。このミクロンサイズ以上の空隙率が30%を超えると、不可避的に第1及び第2の被接合部材とNi焼結接合層との間の接触面積が低下して所望の接合強度が得られなくなる。また、例えばパワー半導体装置の場合には使用時にヒートスポットとなり、頻繁に熱衝撃が生じて半導体素子を損傷させ、信頼性を低下させる原因になる。さらに、このNi焼結接合層のミクロンサイズ以上の空隙率は、パワーサイクル試験等の信頼性試験において接合層の放熱性を高めて長寿命化させるために10%以下であるのが好ましい。
また、このNi焼結接合層のサブミクロンサイズ以下の空隙率は、1%以上にするとよい。好ましくは1%以上50%以下であるのがよい。これが1%未満であると、Ni粒子及び有機分散媒を含むニッケル接合剤、特に分散剤やバインダーを含むNi粒子ペーストを用いてNi焼結接合層を形成する際に、このニッケル接合剤中の有機物がNi焼結接合層中に、特にその中心部分に残留し、焼結化が阻害されたり、また、揮発や熱分解した有機成分が気泡として残存し、結果として所望の接合強度が得られなくなる可能性がある。また、50%より多いと粒子と粒子との接合部の体積不足により接合強度が低下する可能性がある。これらミクロンサイズ以上の空隙率、あるいは、サブミクロンサイズ以下の空隙率については、焼成方法、加圧条件、焼成温度、または、ニッケル接合剤の組成により制御することができる。
ここで、Ni焼結接合層のミクロンサイズ以上の空隙率、あるいは、サブミクロンサイズ以下の空隙率を求める場合、導電性接合体から切断面観察用の観察試料片を作製し、この観察試料片の切断面画像からNi焼結接合層の空隙率を求める方法があるが、この場合、求められる空隙率の値は切断面画像を取得する際の倍率によって異なる。
本発明においては、上記のNi焼結接合層の空隙率を次のようにして求めた。
〔ミクロンサイズ以上の空隙率の測定方法〕
先ず、導電性接合体を硬化性エポキシ樹脂等の樹脂中に埋め込み、樹脂を硬化させた後、第1の被接合部材からNi焼結接合層を介して第2の被接合部材に至る積層方向に垂直に切断し、前記導電性接合体の切断面、特にNi焼結接合層の切断面から実体顕微鏡の観察試料台に納まる大きさの試料片を切り出し、この試料片の切断面を研磨して切断面観察用の観察試料片を作製する。(切断面は、特に積層方向に垂直な方向に限定されず任意の断面でよい。しかし、実際の作業上、積層方向に垂直な方向に切断することが好ましい。)
次に、作製された観察試料片を実体顕微鏡の観察試料台にセットし、その切断面を200倍で観察し、その切断面画像を取得する。
このようにして取得した観察試料片の切断面画像を画像解析ツール(例えば、ImageJ 1.47v; Wayne Rasband, パブリックドメイン)に読み込み、画像を8-bitにグレースケール化した後、画像中のスケールバーの長さを測定し、測定されたスケールバーの長さから、読み込んだ画像1ピクセル当たりの長さを登録する。
その後、前記切断面画像から算出に必要な範囲(1)を選択し、必要のない部分を削除した後、空隙が選択されるように閾値を設定し、画像を二値化させ、空隙を判別し、ミクロンサイズ以上の空隙の面積(2)を算出する。
ここでミクロンサイズ以上の空隙とは、円相当径が1μm以上の空隙のことをいう。
本発明にいう「ミクロンサイズ以上の空隙率」は、上記の算出に必要な範囲(1)に対するミクロンサイズ以上の空隙の面積(2)の割合〔{(2)/(1)}×100:%〕として求められる。
〔サブミクロンサイズ以下の空隙率の測定方法〕
先ず、導電性接合体を硬化性エポキシ樹脂等の樹脂中に埋め込み、樹脂を硬化させた後、第1の被接合部材からNi焼結接合層を介して第2の被接合部材に至る積層方向に垂直に切断し、前記導電性接合体の切断面、特にNi焼結接合層の切断面から透過型電子顕微鏡(TEM)の観察試料台に納まる薄膜試料片を切り出しTEM観察用の観察試料片を作製する。(切断面は、特に積層方向に垂直な方向に限定されず任意の断面でよい。しかし、実際の作業上、積層方向に垂直な方向に切断することが好ましい。)
次に、作製された観察試料片をTEMの観察試料台にセットし、その断面を視野角1000nm以下×1000nm以下(例えば、670nm×790nm)で観察し、その切断面画像を取得する。
このようにして取得した観察試料片の切断面画像を画像解析ツール(例えば、ImageJ 1.47v; Wayne Rasband, パブリックドメイン)に読み込み、画像を8-bitにグレースケール化した後、画像中のスケールバーの長さを測定し、測定されたスケールバーの長さから、読み込んだ画像1ピクセル当たりの長さを登録する。
その後、前記切断面画像から算出に必要な範囲(3)を選択し、必要のない部分を削除した後、空隙が選択されるように閾値を設定し、画像を二値化させ、空隙を判別し、サブミクロンサイズ以下の空隙の面積(4)を算出する。
ここでサブミクロンサイズ以下の空隙とは、円相当径が1μm未満の空隙のことをいう。
本発明にいう「サブミクロンサイズ以下の空隙率」は、上記の算出に必要な範囲(3)に対するサブミクロンサイズ以下の空隙の面積(4)の割合〔{(4)/(3)}×100:%〕として求められる。
上記の倍率と同等のものが得られる場合は、走査型電子顕微鏡(SEM)を用いた観察でもよい。
また、本発明において、前記第1及び第2の被接合部材と前記Ni焼結接合層との間の接合面における接触面積については、X線透視像による観察で接合面の90%以上、好ましくは95%以上であるのがよく、更に、前記第1及び第2の被接合部材と前記Ni焼結接合層との間の接合面に、X線透視像による観察で、円相当径で1mm以上の大きさの未接触部が検出されないことが望ましい。被接合部材とNi焼結接合層との接触面積が90%未満であると、接合体積不足により接合強度が低下する可能性があり、また、第1及び第2の被接合部材とNi焼結接合層との間の接合面に円相当径で1mm以上の大きさの未接触部が存在すると、不均一な接合状態になるため、放熱が滞り、熱応力も加わり、信頼性が低下する可能性がある。
なお、接合面とは、被接合部材と接合層が対峙している面積であって、実際に接合層中の粒子と被接合部材が接触している面積だけでなく接合層中の空隙の部分も含む面積をいう。
本発明に係る導電性接合体は、Ni粒子、有機分散媒及び分散剤を含有するニッケル接合剤を用い、次のような工程を経て製造される。
すなわち、導電性接合体は、前記第1及び第2の被接合部材のいずれか一方の接合面に、第1のニッケル接合剤を塗布して塗布層を形成する塗布層形成工程と、前記塗布層を乾燥させて乾燥塗布層を形成する乾燥工程と、前記第1及び第2の被接合部材のいずれか他方の接合面又は前記乾燥塗布層の表面の少なくとも一方に、第2のニッケル接合剤を塗布して貼付層を形成する貼付層形成工程と、前記乾燥工程で形成された乾燥塗布層と前記貼付層形成工程で形成された貼付層とを介して前記第1の被接合部材と第2の被接合部材とを重ね合わせ、これら第1の被接合部材と第2の被接合部材との間に前記乾燥塗布層と貼付層とが挟み込まれた積層体を形成する積層体形成工程と、前記積層体を無加圧下に加熱し、前記乾燥塗布層と接着層とを焼成して前記第1の被接合部材と第2の被接合部材との間にNi粒子の焼結体からなるNi焼結接合層を形成する接合層形成工程とを経て製造される。
塗布層を形成する第1のニッケル接合剤と貼付層を形成する第2のニッケル接合剤は、共に焼成され焼結してNi焼結接合層となるので、焼成されて最終的にNi粒子がNi焼結体となるニッケル接合剤であれば、互いに同じ組成のものであっても、また、異なる組成のものであってもよい。これら第1のニッケル接合剤と第2のニッケル接合剤の組成を同じにして1種類のニッケル接合剤を使用することにより、ニッケル接合剤の調製や取扱性の効率化を図ることができる。また、第1のニッケル接合剤で形成される塗布層と第2のニッケル接合剤で形成される貼付層とに求められている機能を考慮し、それぞれの機能がより効果的に発現するようにその組成を変えることにより、接合強度等の更なる改善を図ることもできる。
塗布層形成工程において塗布層を形成する際の第1のニッケル接合剤の使用量については、前記接合層形成工程で形成されるNi焼結接合層に求められる厚さに応じて決定される。例えば、半導体装置の小型化や熱抵抗の低減という観点からはNi焼結接合層を比較的薄くすることが求められるので第1のニッケル接合剤の使用量も少なくするのがよい。反対に、Ni焼結接合層の低い熱膨張率を生かして発生する熱応力を低減するという観点からはNi焼結接合層を比較的厚くすることが求められるので第1のニッケル接合剤の使用量を多くするのがよく、通常は0.002g/cm2以上0.2g/cm2以下の範囲にするとよい。
更に、前記積層体を無加圧下に加熱し、前記乾燥塗布層と接着層とを焼成して前記第1の被接合部材と第2の被接合部材との間にNi焼結接合層を形成する接合層形成工程では、積層体を還元性雰囲気下に200℃以上400℃以下、好ましくは250℃以上300℃以下の温度で焼成し、乾燥塗布層と接着層中に存在するNi粒子を焼結させる。ここで、還元性雰囲気とは、Ni酸化膜を還元することができる雰囲気をいい、具体的には、例えば、所定の濃度で水素を有する水素含有不活性ガス雰囲気であるのがよく、安全性を考えると爆発限界以下の水素濃度にする必要があるので、水素濃度が1vol%以上4vol%以下、好ましくは2vol%以上3vol%以下である窒素ガス、アルゴンガス等を例示することができる。
焼結温度については、200℃未満では温度不足により、ニッケル粒子表面に存在する酸化皮膜が水素により還元されなかったり、焼結を阻害する有機成分が特に中心部分に残存し易いという問題が生じる可能性があり、反対に、400℃を超えると焼成後の冷却過程において発生する熱応力が大きくなり、接合強度が低下し、反りや剥離が起り易くなる等の可能性がある。
なお、このNi焼結接合層を形成する接合層形成工程において、第1の被接合部材と第2の被接合部材との間に挟み込まれた乾燥塗布層と貼付層とを焼結させる際に、これら第1の被接合部材と第2の被接合部材との積層方向に加圧することは必要ではないが、製造装置等の製造上の観点から容易に加圧できる場合には必要により加圧してもよい。加圧することにより粒子間距離が縮まり、粒子と粒子の接触面積が増加して焼結性が向上し、また、Ni粒子の充填率も高くなって空隙が減少し、接合強度や接合信頼性がより向上する。
第1のニッケル接合剤及び第2のニッケル接合剤として使用するためのニッケル接合剤は、Ni粒子を有機分散媒中に分散剤を用いて分散させて得られたNi粒子スラリー又はNi粒子ペーストであり、好ましくはNi粒子を高濃度で含有するNi粒子ペーストであるのがよく、また、このようなNi粒子ペーストについては、Ni粒子、有機分散媒、分散剤、及びバインダーを含有するものであるのがよい。
ニッケル接合剤を調製するためのNi粒子については、接合層形成工程において乾燥塗布層及び貼付層の焼成時に200〜400℃の温度で焼結させることができれば、どのような方法で製造されたものでもよい。例えば、ニッケル粗粒子を機械的手段(粉砕、分散等)で細分化するブレークダウン法であっても、また、ニッケルのイオンや原子から核生成及び成長の過程を経て形成するビルドアップ法で形成してもよい。焼結温度でNi粒子間が強固に結合することが必要であることから、好ましくはSEM観察で測定された平均粒径15nm以上150nm以下、好ましくは平均粒径70nm以上100nm以下のNi微細粒子(Pn)を存在させるのがよい。
また、接合層形成工程での焼結時における焼結収縮を小さくし、形成されるNi焼結接合層中に空隙や未接触部分の発生を抑制するために、SEM観察で測定された平均粒径0.5μm以上10μm以下、好ましくは平均粒径0.5μm以上2μm以下のNi細粒子(Pm)を共存させることも有効である。これらNi微細粒子(Pn)とNi細粒子(Pm)とを共存させることによって、Ni細粒子(Pm)が邪魔石のような存在になり、Ni微細粒子(Pn)の焼結収縮がこのNi細粒子(Pm)の周りで食い止められ、その結果、空隙の微細化・分割化が行われ、これによって、ミクロンサイズ以上の空隙が発生し難くなり、良好なNi焼結接合層が形成される。そして、Ni粒子としてSEM観察で測定された平均粒径15nm以上150nm以下のNi微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下のNi細粒子(Pm)とを混合して用いる場合、Ni微細粒子(Pn)をこれらNi微細粒子(Pn)の断面積(Sn)とNi細粒子(Pm)の断面積(Sm)の合計に対するNi微細粒子(Pn)の断面積割合〔Sn/(Sn+Sm)〕の値が0.2〜0.8となるように存在させるのがよい。
ここで、ニッケル接合剤中のNi微細粒子の平均粒径が15nm未満であると、凝集し易くなって取扱が難しくなり、また、表面積が増加して必要とする分散剤量も増え、分散剤が焼成後も有機物として残存して焼結を阻害し易くなり、更に、焼結収縮に伴う大きな空隙が発生し易くなり、接合強度と接合信頼性が低下する可能性がある。反対に、Ni微細粒子の平均粒径が150nmを超えると400℃以下での低温焼成が難しくなる。
ニッケル接合剤中のNi細粒子の平均粒径が0.5μm未満であると、Ni微細粒子との区別が難しくなり、反対に、10μmを超えると、ニッケル接合剤の粘度が高くなり、ニッケル接合剤の塗布が困難になる可能性が生じる。更に、Ni微細粒子(Pn)の断面積割合〔Sn/(Sn+Sm)〕の値が0.2〜0.8の値の範囲から外れると、いずれの場合も空隙や未接触部分が増加する可能性が生じ、Ni微細粒子とNi細粒子とを混合して用いることの効果、すなわちより優れた接合強度及び/又は接合信頼性を達成し得なくなる。なお、ニッケル接合剤において、Ni微細粒子(Pn)の断面積(Sn)とNi細粒子(Pm)の断面積(Sm)の合計に対するNi微細粒子(Pn)の断面積割合〔Sn/(Sn+Sm)〕の値が0.2〜0.8となるように存在させるには、前記断面積割合〔Sn/(Sn+Sm)〕がニッケル接合剤中のこれらNi微細粒子(Pn)とNi細粒子(Pm)との重量割合に概ね一致するので、これらNi微細粒子(Pn)とNi細粒子(Pm)とを重量割合で0.4〜0.8となるように存在させればよい。
ニッケル接合剤を調製するための分散剤は、凝集を抑制する役割と、酸化を抑制する役割とを担うものであり、焼結温度によって分解若しくは消失する有機物であるのがよく、好ましくは、脂肪酸からなる分散剤、又は、脂肪酸に脂肪族アミンを更に含んだ分散剤を用いるようにするのがよい。このうち、脂肪酸については、飽和又は不飽和のいずれであってもよく、直鎖状又は分岐状のものであってもよく、例えば、プロピオン酸、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸等の炭素数3〜8の飽和脂肪酸、ブテン酸(クロトン酸等)、ペンテン酸、ヘキセン酸、ヘプテン酸、オクテン酸、ソルビン酸(2,4-ヘキサジエン酸)、ドデカン酸、テトラデカン酸、ヘキサデカン酸、オクタデカン酸、オレイン酸等を挙げることができる。分散剤には、これらの脂肪酸が1種単独で含まれていても2種以上含まれていてもよい。一方、脂肪族アミンは、飽和又は不飽和のいずれでもよく、1級、2級、3級のいずれのアミンであってもよく、直鎖状又は分岐状のものであってもよい。このような脂肪族アミンとしては、例えば、プロピルアミン、ブチルアミン、ペンチルアミン、ヘキシルアミン、ヘプチルアミン、オクチルアミン等アルキルアミン、アリルアミン等のアルケニルアミン、ドデシルアミン、テトラデシルアミン、ヘキサデシルアミン、オクタデシルアミン、オレイルアミン等を挙げることができる。分散剤には、これらの脂肪族アミンが1種単独で含まれていても2種以上含まれていてもよい。
ニッケル接合剤を調製するための有機分散媒としては、接合層形成工程において乾燥塗布層及び貼付層を焼成し、Ni粒子を焼結させてNi焼結接合層を形成する際に、少なくともNi粒子の焼結が阻害されないところまで揮発し、あるいは、消失すればよい。このような分散媒としては、例えば、ドデカノール、オクタノール、オレイルアルコール、エチレングリコー経路リエチレングリコール,テトラエチレングリコール、テルピネオール、メタノール,エタノール,プロパノール等のアルコール系溶剤や、ヘキサン、トルエン等の新油性溶剤等の有機分散媒を例示することができる。
ニッケル接合剤は、少なくともNi粒子と有機分散媒とを含むものであり、例えばNi粒子ペーストとして使用される場合、Ni粒子が50〜95質量%、有機溶媒が5〜50質量%、バインダーが5質量%以下、及び分散剤が1質量%以下質量%の割合で配合される。また、このニッケル接合剤中には、本発明の効果を損なわない範囲において、また、剤型等から求められる必要性等に応じて、消泡剤、可塑剤、界面活性剤、増粘剤等の第三成分を、10質量%以下の範囲、好ましくは5質量%以下の範囲で配合することができる。
〔ニッケル接合剤中のNi粒子の平均粒径とその偏差値の測定方法〕
ニッケル接合剤中のNi粒子の平均粒径とその偏差値は、以下の方法で測定用試料を調製し、また、走査型電子顕微鏡(FE-SEM)〔例えば、日立ハイテクノロジーズ製S-4800〕を使用し、以下の方法で撮影した測定用試料のSEM画像から求めることができる。
(1) SEM画像の取得
ニッケル接合剤中のNi粒子の平均粒径とその標準偏差値を測定するための試料については、いわゆる「分散法」でSEM観察用サンプルを作製し、得られたSEM観察用サンプルをSEMにより10万倍で観察し、SEM画像を取得する。すなわち、ニッケル接合剤中に添加するNi粒子の小さじ1杯程度を10mlのスクリュー管に入れ、約9mlのエタノールを添加し、超音波洗浄を5分間行った後に十分に静置し、次いでスクリュー管の底に発生した沈殿物を取らないように液の上澄み液だけを回収する。次にこの回収した上澄み液を別のスクリュー管に入れて合計9mlになるようにエタノールを追加し、上記と同様の超音波洗浄、静置、及び上澄み液の回収の操作を2回繰り返す。その後、回収された上澄み液をカーボン支持膜に滴下し乾燥させてSEM観察用サンプルを調製する。
このようにして調製されたSEM観察用サンプルについて、Ni微細粒子の場合にはSEMにより10万倍で観察し、また、Ni細粒子の場合にはSEMにより1.5千倍で観察し、それぞれSEM画像を取得する。
(2) Ni粒子の平均粒径とその標準偏差値の算出
次に、得られたSEM画像を画像処理が可能なソフト〔例えば、Microsoft(登録商標) Office PowerPoint(登録商標)等〕に読み込ませ、最表面に並ぶ粒子を目視にて判断し、最表面の一次粒子のエッヂ部分をなぞり書きし、粒子を1つずつ塗り潰し、併せて基準となるスケールバーを直線で書き足す。
そして、上記の画像をtif形式に書き出し、画像解析ツール(例えば、ImageJ 1.47V(Wayne Rasband, National Institutes of Health, USA. ImageJ is in the public domain.))に読み込ませる。そして、スケールバー付きの読み込んだ画像をグレースケール化(8bit)した上で、画像中のスケールバーの長さを測定し、測定したスケールバーの長さから、読み込んだ画像の1ピクセル当りの長さを登録する。また、スケールバー以外の部分を選択して粒子のみの画像にし、当該粒子画像を二値化するために閾値を決める。その際、粒子が重なっている部分(焼結後のネック部)については、幾何学処理(Watershed処理)により互いに分離して二値化する。
このようにして得られた二値化像は、既に各粒子が識別されたものであることから、フェレット(Feret)径〔粒子内の二点間で最も長い距離〕を読み取り、算術平均フェレット径を算出する。このときのフェレット径は、粒子が真球の場合は直径に相当する。
上記のようにして、視野角1270nm×950nmのSEM画像(10万倍)を任意に選び出し、SEM画像内の凡そ70〜100個のNi粒子について、算術平均フェレット径を算出して平均粒径とし、全てのフェレット径からその標準偏差値を算出する。
なお、ニッケル接合剤に含まれるNi粒子は、その焼結温度が200〜400℃であるので、焼結された後のNi焼結接合層中においても、互いに接触した部分で焼結して、いわゆるネック部を形成して結合した状態で存在し、ニッケル接合剤中のNi粒子の粒径は焼結後のNi焼結接合層中においても測定可能な程度に実質的に維持される。
すなわち、一般に、金属粒子の焼結プロセスにおいては、(イ)粒子の鋭角接触、(ロ)ネック部の生成・成長、開気孔の生成、(ハ)ネック部・粒界の肥大化、開気孔の連続性(ネットワーク形成)、及び(ニ)気孔の切断・孤立、消滅の順で進行し、例えばAgナノ粒子やAuナノ粒子では、これらのプロセスが進行し易く、最終的には(ニ)のように連続孔がほとんど閉孔して隙間がなくなる(例えば、『焼結材料工学』石田恒雄著、森北出版株式会社の78頁参照)。これに対して、本発明においては、金属粒子としてNi粒子を用いて焼結温度が200〜400℃であるため、図1に示すように、(イ)(矢印の左側の図)Ni粒子の凝集による鋭角接触aから(ロ)(矢印の右側の図)ネック部bの成長・生成まで程度の焼結に留まり、気孔(連続孔c)が残った状態となり、焼結後のNi焼結接合層中においてもニッケル接合剤中のNi粒子の粒径が実質的に維持される。
すなわち、サブミクロンサイズ以下の空隙は、前記気孔、つまり、Ni粒子とNi粒子との隙間(連続孔)のことである。このサブミクロンサイズ以下の空隙により、Ni粒子及び有機分散媒を含むニッケル接合剤、特に分散剤やバインダー、添加剤を含むNi粒子ペーストを用いてNi焼結接合層を形成する際に、有機成分が分解して生成するガスの抜け孔が確保される。
いわゆる粉体焼結の場合、緻密化や粒成長を行うため、一般的に加圧焼成や500℃以上の高温焼成が行われる。一方、本発明の接合層の場合、デバイスの熱による破壊を防ぐため、また、接合時の冷却過程において発生する熱応力を小さくするために、焼成は300℃以下という低温で行われる場合が多い。さらに、上記記載の接合剤で使用されているナノ粒子には分散剤を主とする有機物が多く含まれている。これらの有機物が除去されない場合、焼結が妨げられ接合強度が低下したり、残炭として放熱性を下げたりといった原因となり得る。すなわち、サブミクロンサイズ以下の空隙は、特に300℃以下という低温で焼成する場合有機物の除去経路として重要な役割を果たすと考えられる。
〔導電性接合体の製造方法〕
ここで、導電性接合体の製造方法について、図面を用いて更に詳細に説明する。
図2において、先ず、第1の被接合部材1の表面には、スクリーン印刷法、ステンシルマスク法等の塗布手段で第1のニッケル接合剤を塗布して塗布層4が形成される(塗布層形成工程)。次に、この第1の被接合部材1の表面に形成された塗布層4は、ステージ加熱、リフロー炉や焼成炉を用いた加熱等の加熱手段5により加熱され、この塗布層4中の主として有機分散媒が除去されて乾燥塗布層6となる(乾燥工程)。
このようにして第1の被接合部材1の表面に形成された乾燥塗布層6の表面、及び/又は、第2の被接合部材2の表面には、図2中の経路R1又はR2に従って、第2のニッケル接合剤を塗布して貼付層7が形成され(貼付層形成工程)、次いで、前記乾燥工程で形成された乾燥塗布層6と前記貼付層形成工程で形成された貼付層7とを介して前記第1の被接合部材1と第2の被接合部材2とが重ね合され、これら第1の被接合部材1と第2の被接合部材2との間に前記乾燥塗布層6と貼付層7とが挟み込まれた積層体8が形成される(積層体形成工程)。
このようにして形成された積層体8は、そのまま焼成装置10内にセットされ、この焼成装置10内において、前記積層体8が還元性雰囲気下にステージ加熱等の加熱手段5で250℃以上400℃以下に加熱され、積層体8中の乾燥塗布層6と貼付層7とが焼成され、これによって乾燥塗布層6及び貼付層7中のNi微粒子が共に焼結して焼結接合層3が形成され、この焼結接合層3で前記第1及び第2の被接合部材が互いに接合されることにより導電性接合体が形成される(積層体形成工程)。ここで、還元性雰囲気とは、Niの酸化膜を還元することができる雰囲気をいい、具体的には、例えば、所定の濃度で水素を有する水素含有不活性ガス雰囲気であるのがよく、安全性を考えると爆発限界以下の水素濃度にする必要があるので、水素濃度が1vol%以上4vol%以下、好ましくは2vol%以上3vol%以下である窒素ガス、アルゴンガス等を例示することができる。
また、例えば貼付層で用いられるニッケル接合剤の粘度が高い場合や乾燥塗布層の表面粗さが大きい場合のように、貼付層と乾燥塗布層との間の接触が第1又は第2の被接合部材の自重のみでは十分にされない場合や貼付層が必要以上に厚く塗布された場合には、積層体形成工程で形成された積層体8は、必要により図中の二点鎖線矢印の経路R3に従って、ボンダー、重石等の加圧手段9で軽く加圧され(焼成前加圧処理)、均一で薄い厚さに調整された後(図中の二点鎖線矢印の経路)、焼成装置10内にセットされ、この焼成装置10内において、上記と同様に、その乾燥塗布層6と貼付層7とが焼成され、焼結接合層3が形成されて前記第1及び第2の被接合部材が互いに接合された導電性接合体が形成される(積層体形成工程)。
〔実施例1〜11〕
第1の被接合部材としては、厚さ1mm及び大きさ15mm×15mmの無垢銅基板にニッケルと金の無電解メッキを行い、ニッケルメッキ層の厚さが3〜5μmで金メッキ層の厚さが0.1μmであって、最表面が金メッキ層であるダミーの電極板(金属部材)を用いた。
また、第2の被接合部材としては、厚さ0.45mm及び大きさ6.0mm×6.0mmのSiチップ(又は厚さ0.45mm及び大きさ2.0mm×2.0mmのSiチップ)の片面に、Ti:150nm/Ni:300nm/Au:50nmのスパッタ膜を形成し、最表面が金スパッタ膜であるダミーの半導体デバイス(半導体素子)を用いた。
更に、ニッケル接合剤については、以下のようにして調製したNi粒子ペーストを用いた。
Ni粒子として、オクタン酸(分散剤)で修飾され、SEM観察で測定された平均粒径89nm(標準偏差値SD:18)又は78nm(標準偏差値SD:7)のNi微細粒子(Pn:新日鉄住金化学社提供品)と、SEM観察で測定された平均粒径10μm(標準偏差値SD:2)のNi細粒子〔Pm:関東化学社製商品名:ニッケル(粉末)〕又はSEM観察で測定された平均粒径1.8μm(標準偏差値SD:0.4)のNi細粒子〔Pm:シグマ アルドリッチ社製商品名:ニッケルパウダー〕とを、表1に示すNi微細粒子(Pn)とNi細粒子(Pm)との断面積割合〔Sn/(Sn+Sm)〕で混合して得られたNi粒子混合物を用いた。
また、有機分散媒としてターピネオールとテトラデカンを重量比4.5:1の割合で混合した混合有機溶媒を用いた。バインダーとしてアセタール系樹脂を用い、これらNi粒子混合物、混合有機溶媒、及びバインダーをそれぞれ重量比89:10.5:0.5の割合で混合し、Ni粒子ペーストとして調製した。
このようにして調製したNi粒子ペーストを先に調製した電極板(第1の被接合部材:金属部材)の片面に、6mm×6mmの開口部を有する厚さ100μmのステンシルを用いて印刷し、切断面観察用及びX線透過観察用の試験体を作製するために用いる塗布層付き電極板を調製し(塗布層形成工程)、また、2mm×2mmの開口部を有する厚さ100μmのステンシルを用いて印刷し、接合強度測定用の試験体を作製するために用いる塗布層付き電極板を調製した(塗布層形成工程)。
次に、切断面観察用及びX線透過観察用として又は接合強度測定用として調製した塗布層付き電極板を、リフロー炉(Uni Temp GmbH社製RSS-450-110)を用いて3%H2+97%N2還元雰囲気中100℃×10分の設定温度で加熱し、前記塗布体の塗布層を乾燥させ、表面に乾燥塗布層を有する乾燥塗布層付き電極板を得た(乾燥工程)。
また、先に調製した半導体デバイス(第2の被接合部材:半導体素子)には、スパチュラとスキージを用いて、そのチップ裏(金スパッタ膜のある方の面)に先に調製したNi粒子ペーストを塗布し、貼付層を有する塗布層付き半導体デバイスを形成した(貼付層形成工程)。
このようにして調製された貼付層付き半導体デバイスと先に調製した乾燥塗布層付き電極板とを、貼付層が乾燥塗布層と接するように乾燥塗布層付き電極板の上に貼付層付き半導体デバイスを重ね合わせ、フリップチップボンダー(ソニー社製:SONY, Cellular FLIP CHIP BONDER, MCP-F100)を用い、常温(25℃)下に5MPaで10sec間加圧した(焼成前加圧処理)。
このようにして互いに重ねあわされた貼付層付き半導体デバイスと乾燥塗布層付き電極板とを、前記リフロー炉を用いて、3%H2+97%N2還元雰囲気中、接合温度355℃及び保持時間60分の条件で焼成し、乾燥塗布層及び貼付層中のNi粒子を焼結させてNi焼結体からなるNi焼結接合層とし、半導体デバイスと電極板とがこのNi焼結接合層で接合された実施例1〜11のダミーの半導体装置(試験体:導電性接合体)を得た。
〔比較例1〜4〕
上記実施例の場合と同様の方法で調製され、表1に示すNi微細粒子(Pn)とNi細粒子(Pm)との断面積割合〔Sn/(Sn+Sm)〕を有するNi粒子ペーストを、上記実施例の場合と同じダミーの電極板(第1の被接合部材:金属部材)の片面に、6mm×6mmの開口部を有する厚さ100μmのステンシルを用いて印刷し、切断面観察用及びX線透過観察用の試験体を作製するために用いる塗布層付き電極板を調製し、また、2mm×2mmの開口部を有する厚さ100μmのステンシルを用いて印刷し、接合強度測定用の試験体を作製するために用いる塗布層付き電極板を調製した。
このようにして調製された塗布層付き電極板の上に上記の各実施例で用いたダミーの半導体デバイスを、塗布層に半導体デバイスのチップ裏が接するように重ね合わせ、9.8gの重石を載せて加圧し、各実施例の場合と同様に、リフロー炉を用いて、3%H2+97%N2還元雰囲気中、接合温度300℃及び保持時間60分の条件で焼成し、塗布層中のNi粒子を焼結させてNi焼結体からなるNi焼結接合層とし、半導体デバイスと電極板とがこのNi焼結接合層で接合された比較例1〜4のダミーの半導体装置(試験体:導電性接合体)を得た。
〔空隙率、接合面積及び1mm以上未接触部の測定〕
上記の各実施例及び比較例で得られた試験体(ダミーの半導体装置)について、空隙率の測定については切断面観察用に調製した試験体(ダミーの半導体装置)を用いて、前述の「空隙率の測定方法」に従って測定し、また、接合面積及び1mm以上未接触部の測定についてはX線透過観察用に調製した試験体を用いて、下記の「接合状態の測定方法」に従って測定した。
上記の空隙率測定及び接合状態測定で得られた、実施例5の試験体(ダミーの半導体装置)のNi焼結接合層を示す切断面画像を図3に、また、実施例5の試験体(ダミーの半導体装置)のX線透視像を図4に、更に、比較例2の試験体(ダミーの半導体装置)のX線透視像を図5に、それぞれ示す。
〔接合状態の測定方法〕
各実施例及び比較例で得られた試験体について、マイクロフォーカスX線(dage社製のsub-Micron System、XT6600)を用いてX線透過観察を行い、X線透視像を得た。
得られたX線透視像を、画像解析ツール(ImageJ 1.47v; Wayne Rasband, パブリックドメイン)に読み込み、画像を8-bitにグレースケール化した後、既知であるチップの一辺の長さから読み込んだ画像1ピクセル当たりの長さを登録した。
その後、チップの部分(6mm×6mm)を切り出し、それ以外の部分を削除した後、未接触部分が黒くなるように白黒反転を行った。未接触部が選択されるように閾値を設定し、画像を二値化させ、「Analyze Particles」の機能を用いて未接触部分を判別した後、チップの部分(6mm×6mm)に対する未接触部分の面積割合(%)を書き出した。100%から未接触部分の面積割合%を引けば接合面積%が得られる。
また、「Analyze Particles」の機能を用いて、同時に未接触部分毎のFeret径も書き出した、得られたFeret径をエクセルに読み込み、エクセルの分析ツール>ヒストグラムの機能を用い、0.1mm毎にフェレット径を分級し、頻度と累積%を算出した。1mm以上の空隙があるか否かは、1mm以上に分級されたフェレット径の頻度が0か否かで判断した。
〔初期接合強度及び接合信頼性の測定〕
各実施例及び比較例で調製された試験体(ダミーの半導体装置)について、初期接合強度については、ボンドテスター(DAGE社製万能型ボンドテスター:シリーズ4000)を用い、Ni焼結接合層のシェア強度をダイ・シェアモードで測定して求めた。なお、初期接合強度の測定に際しては、1つの条件で3〜4個のサンプルを作製し、その平均値を算出して求めた。
また、接合信頼性については、気相式冷熱衝撃試験装置(ESPEC社製TSA-72ES-W)を使用し、−40℃30分の冷却と250℃30分の加熱とを1サイクルとして1000サイクルの冷熱サイクルを繰り返す冷熱サイクル試験を実施し、試験後のNi焼結接合層のシェア強度をダイ・シェアモードで測定して求めた。あるいは、JEITA ED−4701/600に規定されている試験片を作製後、ΔTj=80℃となるようにパワーサイクル試験を実施し、カソード−アノード間がショートするまでの試験回数を求めた。
〔測定結果の評価〕
ミクロンサイズ以上の空隙率については、☆:15%以下、◎:15%超25%以下、○:25%超30%以下、及び×:30%超の基準で評価した。また、サブミクロンサイズ以下の空隙率については、○:1%以上50%以下、×:1%未満あるいは50%超の基準で評価した。
また、接触面積については、◎:95%以上、○:90%以上95%未満、及び×:90%未満の基準で評価し、また、1mm以上未接触部については、○:無、及び×:有の基準で評価した。
更に、初期接合強度については、○:2kgf/mm2以上、△:1kgf/mm2以上2kgf/mm2未満、及び×:1kgf/mm2未満の基準で評価した。接合信頼性については、○:信頼性試験後の接合強度/初期接合強度の値が0.8以上、△:信頼性試験後の接合強度/初期接合強度の値が0.5以上0.8未満、及び×:信頼性試験後の接合強度/初期接合強度の値が0.5未満の基準で評価した。また、◎:ショートするまでの回数が10回以上、○:10回未満の基準で評価した。
そして、総合評価については、◎:初期接合強度と接合信頼性とが共に○の場合、○:初期接合強度及び接合信頼性において×がない場合、△:初期接合強度又は接合信頼性の何れかが×であるが△に近い場合、及び、×:初期接合強度及び接合信頼性が共に×の場合の基準で評価した。
以上の評価結果を表1に示す。
表1に示す結果から明らかなように、本発明の実施例で得られた試験体(ダミーの半導体装置)は、総合評価においていずれも比較例の場合より優れており、特に、実施例3〜6、8〜14においては、空隙率、接合面積、1mm以上未接触部、初期接合強度、及び接合信頼性のいずれにおいても評価×が無く、無加圧条件下の加熱で焼成し焼結させた場合でも優れた初期接合強度及び接合信頼性を有することが判明した。さらに、実施例9〜11においてはミクロンサイズ以上の空隙が15%以下であり、パワーサイクル信頼性試験による接合信頼性評価においても良好な結果を示すことが判明した。
そして、エレクトロマイグレーションの故障モデル式が下記の式(1)で表され(RENESAS,Rev.1.00 2006.06.12 1-1. RJJ27L0001-0100. 1.参照)、また、ニッケル(Ni)の活性化エネルギー(281 kJ/mol:測定温度1143〜1524℃)が銀(Ag)の活性化エネルギー(189 kJ/mol:測定温度913〜1228℃)や銅(Cu)の活性化エネルギー(211 kJ/mol:測定温度971〜1334℃)に比べて明らかに高いことから、更に、測定温度に着目すると銀(Ag)や銅(Cu)の場合はニッケル(Ni)の場合よりも低くてエレクトロマイグレーション現象もニッケル(Ni)の場合よりも低い温度で発生することが予想されるので、本発明のNi焼結接合層を用いた導電性接合体においては、銀(Ag)や銅(Cu)の焼結接合層を用いた場合に比べて、明らかにエレクトロマイグレーション特性が優れているものと考えられる。
MTTF=A×J-n×eEa/kT……式(1)
〔但し、式中、MTTFは平均故障時間(h)であり、Aは配線の構造、材料により決まる定数であり、nは定数であり、Ea:活性化エネルギー(eV)であり、kはボルツマン定数であり、また、Tは配線部の絶対温度(K)である。〕
また、6mm角、厚さ100μmのNi焼結体試験片を作製した後、気相式冷熱衝撃試験装置(ESPEC社製TSA-72ES-W)を使用し、−40℃30分の冷却と250℃30分の加熱とを1サイクルとして700サイクルの冷熱サイクルを繰り返す冷熱サイクル試験を実施し、試験前後における試験片の重量変化を調査した。試験前の重量に対する試験後の重量の比は1.0であった。焼結体が酸化すると重量は増加することから、Ni焼結体は酸化が進行しにくい材料であると考えられる。
本発明は、半導体デバイスなどの接合部材に利用することができる。特に、SiやSiC基板上の電極材料との接合に利用することができる。
a 粒子の鋭角接触
b ネック部
c 気孔(連続孔)
R1 第1被接合部材の乾燥塗布層の表面に貼付層を形成する場合
R2 第2被接合部材の表面に貼付層を形成する場合
R3 積層体を加圧する場合
1 第1の被接合部材
2 第2の被接合部材
3 Ni焼結接合層
4 塗布層
5 加熱手段
6 乾燥塗布層
7 貼付層
8 積層体
9 加圧手段

Claims (8)

  1. 第1の被接合部材、第2の被接合部材、および第1の被接合部材と第2の被接合部材の間にあり両被接合部材と接合する導電性の接合層、とを有する電子部品の導電性接合体であり、
    前記接合層がニッケルまたはニッケル合金の一方または両方の粒子の焼結体であり、前記接合層中の任意の断面において、円相当径が1μm以上の空隙による空隙率が30%以下、および円相当径が1μm未満の空隙による空隙率が1%以上50%以下であることを特徴とする電子部品の導電性接合体。
  2. 前記接合層を形成するニッケルまたはニッケル合金の粒子として、SEM観察で測定された平均粒径15nm以上150nm以下の微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下の細粒子(Pm)とが共存し、微細粒子(Pn)の断面積をSn、細粒子(Pm)の断面積をSmとしたときに、Sn/(Sn+Sm)の値が0.2以上0.8以下となることを特徴とする請求項1に記載の電子部品の導電性接合体。
  3. 前記第1の被接合部材または第2の被接合部材と前記接合層との間の接合面において、前記第1被接合部材または第2の被接合部材と前記接合層との接触面積が、X線透視像による観察で接合面の90%以上であることを特徴とする請求項1または2に記載の電子部品の導電性接合体。
  4. 前記第1の被接合部材または第2の被接合部材と前記接合層との間の接合面に、X線透視像による観察で円相当直径1mm以上の大きさの未接触部がないことを特徴とする請求項1〜のいずれか1項に記載の電子部品の導電性接合体。
  5. 前記請求項1〜のいずれか1項に記載の導電性接合体を備え、前記第1の被接合部材が金属部材であり、また、前記第2の被接合部材がシリコン又は炭化珪素を基材とする半導体素子であることを特徴とする半導体装置。
  6. 第1の被接合部材、第2の被接合部材、および第1の被接合部材と第2の被接合部材の間にあり両被接合部材と接合面を介して接合する導電性の接合層、とを有する電子部品の導電性接合体の製造方法であって、
    前記第1被接合部材または第2の被接合部材のいずれか一方の接合面に、ニッケルまたはニッケル合金の一方または両方の粒子と有機分散媒を含有する第1のニッケル接合剤を塗布して塗布層を形成する塗布層形成工程と、
    前記塗布層を乾燥させて乾燥塗布層を形成する乾燥工程と、
    前記第1の被接合部材及び第2の被接合部材のうち乾燥塗布層を形成していない被接合部材の接合面、もしくは前記乾燥塗布層の表面の一方または両方に、ニッケルまたはニッケル合金の一方または両方の粒子と有機分散媒を含有する第2のニッケル接合剤を塗布して貼付層を形成する貼付層形成工程と、
    前記乾燥塗布層と前記貼付層とを介して前記第1の被接合部材と第2の被接合部材とを重ね合わせ、第1の被接合部材と第2の被接合部材との間に前記乾燥塗布層と貼付層とが挟み込まれた積層体を形成する積層体形成工程と、
    前記積層体形成工程で形成された積層体を加熱、焼成して前記第1の被接合部材と第2の被接合部材との間にニッケルまたはニッケル合金の一方または両方の粒子の焼結体からなる接合層を形成する接合層形成工程とを有し、前記接合層中の任意の断面において、円相当径が1μm以上の空隙による空隙率が30%以下、および円相当径が1μm未満の空孔による空隙率が1%以上50%以下であることを特徴とする電子部品の導電性接合体の製造方法。
  7. 前記ニッケル接合剤中のニッケルまたはニッケル合金の粒子として、SEM観察で測定された平均粒径15nm以上150nm以下の微細粒子(Pn)とSEM観察で測定された平均粒径0.5μm以上10μm以下の細粒子(Pm)とが共存し、微細粒子(Pn)の断面積をSn、細粒子(Pm)の断面積をSmとしたときに、Sn/(Sn+Sm)の値が0.2以上0.8以下であることを特徴とする請求項に記載の電子部品の導電性接合体の製造方法。
  8. 前記貼付層は、前記乾燥塗布層の表面の凹凸を埋めて平坦化することを特徴とする請求項6または7に記載の導電性接合体の製造方法。
JP2016557836A 2014-11-07 2015-11-06 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法 Active JP6462715B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014227065 2014-11-07
JP2014227065 2014-11-07
PCT/JP2015/081405 WO2016072517A1 (ja) 2014-11-07 2015-11-06 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016072517A1 JPWO2016072517A1 (ja) 2017-09-28
JP6462715B2 true JP6462715B2 (ja) 2019-01-30

Family

ID=55909240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016557836A Active JP6462715B2 (ja) 2014-11-07 2015-11-06 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法

Country Status (4)

Country Link
US (1) US20170317048A1 (ja)
EP (1) EP3217424B1 (ja)
JP (1) JP6462715B2 (ja)
WO (1) WO2016072517A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6440903B2 (ja) * 2016-04-21 2018-12-19 三菱電機株式会社 半導体装置およびその製造方法
JP2018049981A (ja) * 2016-09-23 2018-03-29 スタンレー電気株式会社 半導体発光装置、および、その製造方法
WO2018092671A1 (ja) * 2016-11-18 2018-05-24 古河電気工業株式会社 接合フィルム、ウエハ加工用テープ、接合体の製造方法および接合体
CN111316408B (zh) * 2017-10-30 2023-07-18 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
JP7022595B2 (ja) * 2018-01-17 2022-02-18 スタンレー電気株式会社 電子デバイス、およびその製造方法
JP6958434B2 (ja) * 2018-03-06 2021-11-02 三菱マテリアル株式会社 金属粒子凝集体及びその製造方法並びにペースト状金属粒子凝集体組成物及びこれを用いた接合体の製造方法
US10861816B2 (en) 2018-10-18 2020-12-08 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic assemblies having a mesh bond material and methods of forming thereof
JP7202852B2 (ja) * 2018-11-08 2023-01-12 日本特殊陶業株式会社 静電チャック
DE102019000905A1 (de) * 2019-02-08 2020-08-13 Taniobis Gmbh Pulver auf Basis von Niobzinnverbindungen für die Herstellung von supraleitenden Bauteilen
US11819919B2 (en) * 2019-09-20 2023-11-21 Rtx Corporation Oxidation resistant nickel braze putty
US10910340B1 (en) * 2019-10-14 2021-02-02 Heraeus Deutschland GmbH & Co. KG Silver sintering preparation and the use thereof for the connecting of electronic components
DE102020102876B4 (de) 2020-02-05 2023-08-10 Infineon Technologies Ag Elektronisches Bauelement, Herstellungsverfahren dafür und Verfahren zur Herstellung eines elektronischen Moduls dieses aufweisend mittels eines Sinterverfahrens mit einer Opferschicht auf der Rückseitenmetallisierung eines Halbleiterdies

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3777995D1 (de) * 1986-12-22 1992-05-07 Siemens Ag Verfahren zur befestigung von elektronischen bauelementen auf einem substrat, folie zur durchfuehrung des verfahrens und verfahren zur herstellung der folie.
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US6974776B2 (en) * 2003-07-01 2005-12-13 Freescale Semiconductor, Inc. Activation plate for electroless and immersion plating of integrated circuits
JP4728755B2 (ja) * 2005-09-22 2011-07-20 ハリマ化成株式会社 導電性接合の形成方法
JP4895994B2 (ja) * 2006-12-28 2012-03-14 株式会社日立製作所 金属粒子を用いた接合方法及び接合材料
US8555491B2 (en) * 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
US8828804B2 (en) * 2008-04-30 2014-09-09 Infineon Technologies Ag Semiconductor device and method
WO2011114747A1 (ja) * 2010-03-18 2011-09-22 古河電気工業株式会社 導電性ペースト、及び該ペーストから得られる導電接続部材
US10177079B2 (en) * 2010-03-19 2019-01-08 Furukawa Electric Co., Ltd. Conductive connecting member and manufacturing method of same
JP5832212B2 (ja) * 2011-09-21 2015-12-16 京セラ株式会社 流路部材およびこれを備える熱交換器
JP6017880B2 (ja) * 2012-08-01 2016-11-02 京セラ株式会社 金属面同士の接合方法およびこれを用いた半導体素子実装体の製造方法
JP5907861B2 (ja) * 2012-12-26 2016-04-26 株式会社 日立パワーデバイス 半導体モジュール、及び半導体モジュールの製造方法
JP6037893B2 (ja) * 2013-02-26 2016-12-07 新日鉄住金化学株式会社 金属微粒子組成物、接合材、電子部品、接合層の形成方法、導体層の形成方法及びインク組成物
JP6042747B2 (ja) * 2013-02-26 2016-12-14 新日鉄住金化学株式会社 ニッケル微粒子、その使用方法及びニッケル微粒子の製造方法
JP6126426B2 (ja) * 2013-03-28 2017-05-10 新日鉄住金化学株式会社 接合方法
JP6178850B2 (ja) * 2013-06-28 2017-08-09 古河電気工業株式会社 接続構造体、及び半導体装置
KR102208961B1 (ko) * 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법

Also Published As

Publication number Publication date
EP3217424B1 (en) 2019-04-17
US20170317048A1 (en) 2017-11-02
EP3217424A1 (en) 2017-09-13
WO2016072517A1 (ja) 2016-05-12
EP3217424A4 (en) 2018-04-25
JPWO2016072517A1 (ja) 2017-09-28

Similar Documents

Publication Publication Date Title
JP6462715B2 (ja) 電子部品の導電性接合体及びこれを用いた半導体装置、並びに導電性接合体の製造方法
JP7192842B2 (ja) 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法
JP4895994B2 (ja) 金属粒子を用いた接合方法及び接合材料
WO2017188123A1 (ja) 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法
JP6819597B2 (ja) 接合体及び半導体装置
JP2010257880A (ja) 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP2017103180A (ja) 無加圧接合用銅ペースト、接合体、及び半導体装置
JPWO2017043541A1 (ja) 接合用銅ペースト、接合体の製造方法及び半導体装置の製造方法
KR102499022B1 (ko) 접합용 금속 페이스트, 접합체 및 그 제조 방법, 그리고 반도체 장치 및 그 제조 방법
JP2021143426A (ja) 接合用組成物、並びに導電体の接合構造及びその製造方法
JP6032110B2 (ja) 金属ナノ粒子材料、それを含有する接合材料、およびそれを用いた半導体装置
JP2020020015A (ja) 接合用金属ペースト、接合体及び接合体の製造方法
JP6142584B2 (ja) 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP6010926B2 (ja) 接合材料、パワーモジュール及びパワーモジュールの製造方法
CN108305838B (zh) 一种不含有机物的低温芯片贴装方法及芯片贴装结构
CN109075081B (zh) 半导体装置
JP6040729B2 (ja) 半導体装置及び半導体装置の製造方法
JP6070092B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2017172029A (ja) Niナノ粒子を用いた接合材料及び接合構造体
JP6323128B2 (ja) 回路基板の製造方法
JP6269116B2 (ja) 下地層付き金属部材、絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、下地層付き金属部材の製造方法
JP2006120973A (ja) 回路基板および回路基板の製造方法
JP7468358B2 (ja) 接合体及び半導体装置の製造方法、並びに接合用銅ペースト
JP5331929B2 (ja) 電子部材ならびに電子部品とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181227

R150 Certificate of patent or registration of utility model

Ref document number: 6462715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250