JP6119553B2 - 電力用半導体装置およびその製造方法 - Google Patents
電力用半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6119553B2 JP6119553B2 JP2013219898A JP2013219898A JP6119553B2 JP 6119553 B2 JP6119553 B2 JP 6119553B2 JP 2013219898 A JP2013219898 A JP 2013219898A JP 2013219898 A JP2013219898 A JP 2013219898A JP 6119553 B2 JP6119553 B2 JP 6119553B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode substrate
- power semiconductor
- semiconductor chip
- sintered metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
図1および図2は、本発明の実施の形態1にかかる電力用半導体装置の構成を示すものであって、図1は平面図、図2は図1におけるA−A線による断面図である。図3(A)〜(e)は、本実施の形態にかかる電力用半導体装置の製造方法を説明するためのもので、本実施の形態にかかる電力用半導体装置の平面図(A)〜(E)及びそれぞれの平面図のA−A線による断面図(a)〜(e)の製造工程ごとの状態を示す図である。
実施の形態1にかかる電力用半導体装置100では、上面が平坦な電極基板42の上面の表面上に凝固金属層31を形成する例について説明した。本実施の形態にかかる電力用半導体装置101では、切欠き形状の溝を有した電極基板45に凝固金属層34を形成する点が実施の形態1とは異なり、それ以外については実施の形態1と同様である。そこで、異なる部分を中心に説明する。
Claims (10)
- 矩形板状の電極基板と、
前記電極基板の厚さ方向において前記電極基板上に接合される電力用半導体チップと、
前記電極基板と前記電力用半導体チップとの間に介在すると共に、前記電極基板と前記電力用半導体チップとを前記厚さ方向において接合し、第1の金属を少なくとも含む微細粒子の第1の焼結金属層と、
前記電極基板と前記電力用半導体チップとの前記厚さ方向における間に位置し、前記電極基板と前記厚さ方向において接し、前記第1の金属とは異なる第2の金属を少なくとも含む凝固金属層と、
前記厚さ方向において前記凝固金属層を介して前記電極基板に対向する位置に配置してあり、前記厚さ方向に垂直な前記電極基板の縦幅または横幅方向において前記第1の焼結金属層と接し、前記第1の金属を少なくとも含む微細粒子の第2の焼結金属層と、
前記厚さ方向において前記凝固金属層と前記第2の焼結金属層とに接し、前記縦幅または横幅方向において前記第1の焼結金属層に接し、前記第1の金属と前記第2の金属とを少なくとも含む拡散金属層とを備え、
前記凝固金属層は、前記縦幅または横幅方向において前記電極基板または前記第1の焼結金属層に接し、
前記電力用半導体チップ、前記第1の焼結金属層、および前記電極基板は、前記電力用半導体チップが接合されるチップ領域において、前記厚さ方向に沿って前記電力用半導体チップ、前記第1の焼結金属層、前記電極基板の順に配置され、
前記第2の焼結金属層、前記拡散金属層、前記凝固金属層および前記電極基板は、前記チップ領域の外周側において、前記厚さ方向に沿って前記第2の焼結金属層、前記拡散金属層、前記凝固金属層、前記電極基板の順に配置される
ことを特徴とする電力用半導体装置。 - 前記第1の焼結金属層が接合される前記電極基板の上面は、平坦であり、
前記凝固金属層は、前記上面に形成してある
ことを特徴とする請求項1記載の電力用半導体装置。 - 前記第1の焼結金属層が接合される前記電極基板の上面は、接合によって前記第1の焼結金属層と前記電極基板とが接する接触領域の外側の位置に前記厚さ方向に窪む溝が形成してあり、
前記凝固金属層は、前記溝に形成してある
ことを特徴とする請求項1記載の電力用半導体装置。 - 前記第1の金属は、銀である
ことを特徴とする請求項1項記載の電力用半導体装置。 - 前記第2の金属は、すずである
ことを特徴とする請求項1項記載の電力用半導体装置。 - 前記第2の金属は、すずめっきである
ことを特徴とする請求項1項記載の電力用半導体装置。 - 前記凝固金属層は、融点が接合温度以下のスズ系鉛フリーはんだ材を含む
ことを特徴とする請求項1記載の電力用半導体装置。 - 前記電力用半導体チップは、炭化ケイ素、窒化ガリウム系材料及びダイヤモンドのうちのいずれかであるワイドバンドギャップ半導体材料により形成してある
ことを特徴とする請求項1に記載の電力用半導体装置。 - 矩形板状の電極基板と第1の金属を少なくとも含む微細粒子の第1の焼結金属層を介して前記電極基板へ前記電極基板の厚さ方向に接合される電力用半導体チップとを準備する工程と、
前記電極基板上において前記電力用半導体チップが接合されるチップ領域の外周側の範囲に前記第1の金属とは異なる第2の金属を少なくとも含む金属部を設置する工程と、
前記チップ領域上と前記金属部上とに前記第1の金属を含有するペーストを印刷する工程と、
前記ペースト上において、前記チップ領域と対向する位置に前記電力用半導体チップをマウントする工程と、
前記電極基板と前記電力用半導体チップとの間に圧力をかけながら加熱して、前記ペーストの焼結によって前記第1の焼結金属層を形成し、前記金属部の溶融および凝固によって前記第2の金属を少なくとも含む凝固金属層を形成し、前記厚さ方向に垂直な前記電極基板の縦幅または横幅方向において前記第1の焼結金属層と接して前記第1の金属を少なくとも含む微細粒子の第2の焼結金属層を前記焼結によって形成し、前記厚さ方向において前記凝固金属層と前記第2の焼結金属層とに接して前記第1の金属と前記第2の金属とを少なくとも含む拡散金属層を前記溶融および凝固を介して形成し、前記電力用半導体チップと前記電極基板とを接合する工程とを備え、
前記拡散金属層が前記縦幅または横幅方向において前記第1の焼結金属層に接し、前記凝固金属層が前記縦幅または横幅方向において前記電極基板または前記第1の焼結金属層に接し、前記電力用半導体チップ、前記第1の焼結金属層、および前記電極基板が前記チップ領域において前記厚さ方向に沿って前記電力用半導体チップ、前記第1の焼結金属層、前記電極基板の順に配置され、前記第2の焼結金属層、前記拡散金属層、前記凝固金属層および前記電極基板が前記外周側において前記厚さ方向に沿って前記第2の焼結金属層、前記拡散金属層、前記凝固金属層、前記電極基板の順に配置された電力用半導体装置を製造する
ことを特徴とする電力用半導体装置の製造方法。 - 前記第1の金属は銀であり、前記第2の金属はすず、またはすずめっきである
ことを特徴とする請求項9に記載の電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219898A JP6119553B2 (ja) | 2013-10-23 | 2013-10-23 | 電力用半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013219898A JP6119553B2 (ja) | 2013-10-23 | 2013-10-23 | 電力用半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015082581A JP2015082581A (ja) | 2015-04-27 |
JP6119553B2 true JP6119553B2 (ja) | 2017-04-26 |
Family
ID=53013025
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013219898A Expired - Fee Related JP6119553B2 (ja) | 2013-10-23 | 2013-10-23 | 電力用半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6119553B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6991950B2 (ja) * | 2018-09-26 | 2022-01-13 | 日立Astemo株式会社 | パワーモジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5636720B2 (ja) * | 2010-04-01 | 2014-12-10 | 三菱電機株式会社 | 半導体装置の製造方法および接合治具 |
JP5807213B2 (ja) * | 2011-06-01 | 2015-11-10 | パナソニックIpマネジメント株式会社 | 半導体装置、実装構造体、及び実装構造体の製造方法 |
JP2014127537A (ja) * | 2012-12-26 | 2014-07-07 | Hitachi Power Semiconductor Device Ltd | 導電性接合材料を用いた半導体装置及びその半導体装置の製造方法。 |
-
2013
- 2013-10-23 JP JP2013219898A patent/JP6119553B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2015082581A (ja) | 2015-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI485817B (zh) | 微電子封裝及其散熱方法 | |
JP5141076B2 (ja) | 半導体装置 | |
JP6479036B2 (ja) | 半導体装置及びその製造方法 | |
CN109616460B (zh) | 电力用半导体装置 | |
JP6816776B2 (ja) | 半導体装置 | |
JP6094533B2 (ja) | 半導体装置 | |
JP6116413B2 (ja) | 電力用半導体装置の製造方法 | |
JP6399906B2 (ja) | パワーモジュール | |
JP6440794B1 (ja) | 半導体装置 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP5579148B2 (ja) | 電力用半導体装置 | |
JP6129090B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP5830704B2 (ja) | 接合体、パワー半導体装置及びそれらの製造方法 | |
JP5734493B2 (ja) | 電力用半導体装置 | |
CN112889148B (zh) | 具有自由浮动封装概念的功率半导体装置 | |
CN108369912B (zh) | 半导体装置及其制造方法 | |
JP6064845B2 (ja) | 半導体装置 | |
JP6529823B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2014143342A (ja) | 半導体モジュール及びその製造方法 | |
JP2018116960A (ja) | 電力用半導体装置 | |
JP5884625B2 (ja) | 半導体デバイス | |
JP2012209469A (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160524 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170313 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6119553 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |