JP5807213B2 - 半導体装置、実装構造体、及び実装構造体の製造方法 - Google Patents

半導体装置、実装構造体、及び実装構造体の製造方法 Download PDF

Info

Publication number
JP5807213B2
JP5807213B2 JP2011123289A JP2011123289A JP5807213B2 JP 5807213 B2 JP5807213 B2 JP 5807213B2 JP 2011123289 A JP2011123289 A JP 2011123289A JP 2011123289 A JP2011123289 A JP 2011123289A JP 5807213 B2 JP5807213 B2 JP 5807213B2
Authority
JP
Japan
Prior art keywords
layer
bonding
electrode
semiconductor element
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011123289A
Other languages
English (en)
Other versions
JP2012253126A (ja
Inventor
太一 中村
太一 中村
彰男 古澤
彰男 古澤
松尾　隆広
隆広 松尾
藤原　誠司
誠司 藤原
茂昭 酒谷
茂昭 酒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011123289A priority Critical patent/JP5807213B2/ja
Publication of JP2012253126A publication Critical patent/JP2012253126A/ja
Application granted granted Critical
Publication of JP5807213B2 publication Critical patent/JP5807213B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、半導体装置、実装構造体、及び実装構造体の製造方法に関する。
エレクトロニクス実装分野において、鉛の有害性に対する懸念や環境への関心の高まりから、鉛を用いない接合材料が望まれ、一般的なはんだ材料であるＳｎ−Ｐｂ共晶はんだについては代替材料が開発、実用化されている。
その中で、半導体部品内部の接合材料として用いられている高温鉛はんだの代替材料も検討されている。
高温鉛はんだ代替候補材料としては、はんだ材料ではＡｕ系、Ｚｎ系、Ｓｎ系、Ｂｉ系のものが挙げられる。
Ａｕ系のはんだ材料に関しては、例えば融点が２８０℃のＡｕ−２０Ｓｎなどが一部実用化されているが、主成分が金であるため、材料物性が硬く、材料、コストが高く、小型部品に使用が限定されるなど汎用性を持たない。
Ｚｎ系のはんだ材料に関しては、弾性率が高すぎるため、半導体部品の内部接合においては機械特性が乏しく、また腐食しやすいことから耐食性も懸念される。
Ｓｎ系のはんだ材料に関しては、優れた機械特性を有するものの、融点が２５０℃未満と低く耐熱性に乏しい。Ｓｎ系の耐熱性向上を目的として、金属間化合物として例えばＳｎＣｕ化合物を形成することにより、融点を上げた接合材料が検討されているが、空隙量の制御が困難であることから本技術分野においては現在でも実用化には至っていない。
一方、Ｂｉ系のはんだ材料に関しては、延性に乏しいなど機械特性の改善が課題であったものの、例えばＢｉ−Ａｇ、Ｂｉ−ＣｕなどＢｉに微量元素を添加することにより、機械特性が改善されている。
以上のことから、高温鉛はんだ代替材料として現在融点が２７０℃付近のＢｉ系のはんだ材料が第１候補として考えられている。
このようなＢｉ系のはんだ材料が用いられた実装構造体が提案されている（例えば、特許文献１参照。）。
図１４は、特許文献１に記載された従来の実装構造体の断面構成図である。
図１４において、パワー半導体モジュール６０１は、パワー半導体素子６０２と電極６０３との間に接合部６０４を有する。この接合部６０４は、Ｂｉ−Ａｇ系はんだ材料が用いられており、少なくとも１５重量％以上６０重量％以下のＡｇを含ませることを特徴としている。そして、パワー半導体素子６０２は、他の電極６０９とワイヤ６０８によってボンディングされている。これらパワー半導体素子６０２、電極６０３、電極６０９、及びワイヤ６０８が樹脂６０５によって封止されている。
このように構成されたパワー半導体モジュール６０１が、はんだ材料６０６により基板６０７に実装されている。
特開２００６−３１０５０７号公報
しかしながら、特許文献１のパワー半導体モジュール６０１におけるパワー半導体素子６０２と電極６０３とを接合する接合部６０４には、融点２６２℃のＢｉ−Ａｇ系はんだ材料が用いられている。
パワー半導体モジュール６０１の電極６０３は基板６０７にリフロー工法により実装されるが、この実装に使用されるはんだ材料６０６は一般的にＳｎ系鉛フリーのはんだ材料（例えばＳｎ−３重量％Ａｇ−０．５重量％Ｃｕであれば融点２１７℃）が用いられる。そのため、リフロー温度は２６０℃に上げられ、装置の温度バラつき±５℃程度を考慮すると最大２６５℃まで加熱されることになる。
そのため、このリフローの際に、パワー半導体モジュール６０１におけるパワー半導体素子６０２と電極６０３とを接合する接合部６０４（融点２６２℃）が再溶融する場合があり、パワー半導体素子６０２と電極６０３とを接合する接合部６０４の厚み減少、配線間のショート等の不具合が発生する要因となる。
本発明は、従来の実装構造体の課題を考慮し、不具合の発生を低減することが可能な半導体装置、実装構造体及び実装構造体の製造方法を提供することを目的とする。
上記目的を達成するために、第１の本発明は、
電極と、
前記電極上の一部に形成されたＡｇ層と、
前記電極上でかつ前記Ａｇ層の周囲に形成されたＮｉ層と、
前記Ａｇ層に対向して配置された半導体素子と、
前記Ａｇ層と前記半導体素子の矩形の接合面とが接合されたＢｉを主成分とする接合部とを備え、
前記Ａｇ層は、
前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．３倍、４辺の外側へ延伸させた外周を持つ領域である、半導体装置である。
第２の本発明は、
前記Ａｇ層の近傍の前記Ｎｉ層上に形成された、ＢｉとＮｉの金属間化合物を更に備えた、第１の本発明の半導体装置である。
第３の本発明は、
前記Ａｇ層は、
前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．１倍、４辺の外側へ延伸させた外周を持つ領域である、第１の本発明の半導体装置である。
第４の本発明は、
基板と、
前記基板に実装された、第１の本発明の半導体装置と、
前記Ａｇ層の近傍の前記Ｎｉ層上に形成された、ＢｉとＮｉの金属間化合物とを備えた、実装構造体である。
第５の本発明は、
Ａｇ層及びそのＡｇ層の周囲に形成されたＮｉ層を表面に有する電極の前記Ａｇ層上に、Ｂｉを含む接合材料を介して接合部を形成することにより半導体素子を接合する接合動作を有する半導体装置の製造工程と、
前記半導体装置を基板にはんだ材料により実装する実装工程とを備え、
前記接合部の前記半導体素子との接合面は、矩形状であり、
前記Ａｇ層は、
前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．３倍、４辺の外側へ延伸させた外周を持つ領域である、実装構造体の製造方法である。
本発明によれば、不具合の発生を低減することが可能な半導体装置、実装構造体及び実装構造体の製造方法を提供することが出来る。
本発明にかかる実施の形態１における実装構造体のリフロー後の断面構成図 本発明にかかる実施の形態１における実装構造体のリフロー後の拡大構成図 （ａ）本発明にかかる実施の形態１における実装構造体の接合構造体の製造方法の工程を説明するための断面構成図、（ｂ）図３（ａ）の平面構成図 （ａ）本発明にかかる実施の形態１における実装構造体の接合構造体の製造方法の工程を説明するための断面構成図、（ｂ）図４（ａ）の平面構成図 （ａ）本発明にかかる実施の形態１における実装構造体の接合構造体の製造方法の工程を説明するための断面構成図、（ｂ）図５（ａ）の平面構成図 本発明にかかる実施の形態１における実装構造体の半導体装置のリフロー前の断面構成図 （ａ）本発明にかかる比較例１における接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図、（ｂ）比較例１における接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 （ａ）本発明にかかる実施例１における接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図、（ｂ）実施例１における接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 （ａ）本発明にかかる実施例２における接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図、（ｂ）実施例２における接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 （ａ）本発明にかかる実施例３における接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図、（ｂ）実施例３における接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 （ａ）本発明にかかる比較例２における実装構造体の接合構造体のリフロー後の断面構成図、（ｂ）比較例２における接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 本発明にかかる実施の形態の変形例における実装構造体のリフロー前の接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 本発明にかかる実施の形態の変形例における実装構造体のリフロー前の接合面、Ａｇ層、Ｎｉ層の位置関係を説明するための平面構成図 接合面、Ａｇ層、及びＮｉ層の位置関係を説明するための平面構成図 従来の実装構造体の断面構成図
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
本発明にかかる実施の形態１における実装構造体について説明するとともに、本発明の半導体装置についても同時に述べる。
図１は、本発明の実施の形態１における実装構造体１１０の断面構成図である。
図１に示すように、本実施の形態１における実装構造体１１０は、本発明の半導体装置の一例に対応するパワー半導体モジュール１００と、基板１０１とを備えており、パワー半導体モジュール１００は、はんだ材料１０９によって基板１０１に実装されている。
このパワー半導体モジュール１００は、半導体素子１０２と電極１０３が接合された接合構造体１０６と、半導体素子１０２とワイヤ１０７によってボンディングされた電極１０８と、接合構造体１０６を封止する封止樹脂１０５とを備えている。
図２は、本実施の形態１のパワー半導体モジュール１００の断面構成図である。図２に示すように、本実施の形態１のパワー半導体装置の電極１０３の表面には、Ａｇ層２０１が形成されており、このＡｇ層２０１の周囲を囲むようにＮｉ層２０２が形成されている。
そして、半導体素子１０２の電極１０３側の下面１０２ａには、バリアメタル層２０４が設けられており、このバリアメタル層２０４とＡｇ層２０１の間には、接合材料１０４による接合部３０４が形成されている。この接合部３０４の半導体素子１０２側の接合面３０５が図示されている。後述するが、この接合面３０５は平面視において矩形状に形成されており、本実施の形態では半導体素子も矩形状に形成されている。
そして、Ｎｉ層２０２のＡｇ層２０１側の端に、Ｂｉ３Ｎｉ金属間化合物３０１が形成されている。
次に、本発明にかかる実施の形態１の実装構造体の製造方法について説明するとともに、各構成についても詳しく説明する。
まず、始めに本発明の接合動作の一例に対応する接合構造体１０６の製造方法について図３〜図５を用いて詳細に説明する。図３〜図５は、実装構造体を構成する接合構造体１０６の製造方法を示すフロー図である。
図３（ａ）は、電極１０３を製造設備のレール上に供給する工程図である（製造設備は図示せず）。図３（ｂ）は、図３（ａ）の平面構成図である。
電極１０３を供給するに際しては、水素５％を含んだ窒素雰囲気中で、電極１０３が３２０℃に加熱される。
Ｃｕ合金で構成された電極１０３には、表面処理層として、予め電解めっき法により、厚み３μｍのＡｇ層２０１、及び、厚み３μｍのＮｉ層２０２が成膜されている。そして、Ａｇ層２０１は電極１０３の中央部に形成されており、Ｎｉ層２０２がＡｇ層２０１を取り囲むように形成されている。
次に、電極１０３上にＢｉ層２０３を具備した半導体素子１０２が載置される。
図４（ａ）は、Ｂｉ層２０３を具備した半導体素子１０２を、電極１０３の表面処理層であるＡｇ層２０１の上に載置する工程図である。図４（ｂ）は、図４（ａ）の平面構成図である。
半導体素子１０２を載置するに際しては、前述の電極１０３の供給工程と同様に、水素５％を含んだ窒素雰囲気中で、電極１０３が３２０℃に加熱されている。
Ｓｉで構成され、厚み０．３ｍｍ、４ｍｍ×５ｍｍの大きさの半導体素子１０２の下面１０２ａには、予め蒸着法により、Ｓｉ側からＣｒ０．１μｍ／Ｎｉ１μｍ／Ｃｕ３μｍの多層よりなるバリアメタル層２０４が成膜されており、また電気めっき法によりバリアメタル層２０４上に厚み３０μｍのＢｉよりなるＢｉ層２０３が成膜されている。
ここで、バリアメタル層２０４、及びＢｉ層２０３を成膜する目的を説明する。
まず、始めにＢｉ層２０３は、後にＢｉが溶解する温度まで加熱された電極１０３に載置し、溶解により濡れ性を確保した上で凝固させ、電極１０３と半導体素子１０２とを接合させる為に成膜されている。
次に、バリアメタル層２０４のＣｒは、半導体素子１０２のＳｉとオーミック接合により導通を確保する為に成膜されている。
また、バリアメタル層２０４のＮｉは、半導体素子１０２のデバイスにＣｕ成分が拡散するとことによるデバイスの機能低下を防ぐため、Ｃｕの拡散を防止する為に成膜されている。
最後に、バリアメタル層２０４のＣｕは、ＢｉのＮｉへの拡散を防ぐために成膜されている。これは、ＢｉとＮｉは界面にＢｉ３Ｎｉ金属間化合物が形成し、この金属化合物層は脆いため、例えばパワー半導体モジュールの使用時に熱応力により変形する際に亀裂の起点となる可能性があるからである。又、Ｃｕを選定する理由としては、Ｂｉに対する溶解量が少ない（０．４ａｔ％程度）金属である為である。
厚みに関しては、１μｍ以上あればＢｉの拡散を防ぐことが可能であるが、電気めっき法での成膜厚みバラつき２μｍを考慮し、３μｍとしている。
このＢｉ層２０３が電極１０３の表面処理層であるＡｇ層２０１に接するように、半導体素子１０２が５０ｇｆ〜１５０ｇｆ程度の荷重で、電極１０３の上に載置される。本発明の実施の形態１では６０ｇｆの荷重で、半導体素子１０２が電極１０３の上に載置された。ここで、図４（ｂ）に示すように、平面視において、接合部３０４の半導体素子１０２側の接合面３０５の縦と横の長さをそれぞれＭ、Ｌとすると、Ａｇ層２０１の外周も矩形状に形成されている。そして、Ａｇ層２０１の外周は、接合面３０５の外周の外側に位置し、平面視において、接合面３０５はＡｇ層２０１と重心が一致し、各辺の比が、１：１．２となる相似形となっている。すなわち、Ａｇ層２０１の縦の辺の長さは、１．２Ｍとなり、横の辺の長さは、１．２Ｌに形成されている。
次に、図５（ａ）は、溶融したＢｉ層２０３にＡｇ層２０１の一部が拡散した状態の接合材料１０４を自然冷却により凝固させる工程図である。図５（ｂ）は、図５（ａ）の平面構成図である。
図５（ａ）、（ｂ）の工程では、水素５％を含んだ窒素雰囲気中で自然冷却させ、接合材料１０４が凝固することにより接合部３０４が形成され、電極１０３と半導体素子１０２が接合され、接合構造体１０６が製造される。ここで、図５（ｂ）に示すように、半導体素子１０２の縦横の長さをＭＬとすると、接合材料１０４は、縦方向に最大０．１Ｍずつ、横方法に最大０．１Ｌずつ拡がる。
次に、接合材料１０４について説明する。
図４（ａ）（ｂ）、及び図５（ａ）、（ｂ）のＢｉ層２０３が溶融して凝固するまでの間、Ｂｉには電極１０３の表面処理層であるＡｇ層２０１が拡散する。ＢｉはＡｇとＢｉ−３．５重量％Ａｇの２元共晶を形成する為、Ｂｉに対してＡｇが拡散した後の接合材料１０４の融点は２６２℃となる。
電極１０３の表面処理層としてＡｇ層２０１を形成する目的としては、溶融Ｂｉの濡れ性を確保する為である。
つまり、Ａｇ層２０１が存在することにより、半導体素子１０２の下部全面に対する溶融Ｂｉの濡れ性を確保することができる。
以上のような工程により、接合構造体１０６が製造される。
続いて、ワイヤ１０７を用いて半導体素子１０２と電極１０８間のボンディングが行われる。尚、ワイヤボンディングでなく、リボンボンディングでも良い。
その後、封止樹脂１０５による封止が行われ、図６に示すパワー半導体モジュール１００が製造される。このパワー半導体モジュール１００が、本発明の半導体装置の一例に対応する。
このように製造されたパワー半導体モジュール１００が、はんだ材料１０９を用いて基板１０１に実装され、図１及び図２に示すような実装構造体が作製される。
この実装のリフローの際、最高温度が２６５℃となり、接合材料１０４の融点２６２℃を超える場合があるため、接合材料１０４の再溶融が生じる場合がある。この再溶融による接合材料１０４の溶出が発生すると、本実施の形態１では、電極１０３の表面処理層としてＮｉ層２０２を成膜していることにより、接合材料１０４にＮｉが拡散し、図２に示すように、ＮｉとＢｉによるＢｉ３Ｎｉ金属間化合物３０１が形成する。このＮｉとＢｉによるＢｉ３Ｎｉ金属間化合物３０１の融点が高いため、リフロー温度プロファイル下では、接合材料１０４が溶出したとしても固体状態のＢｉ３Ｎｉ金属間化合物が形成される。このように溶出した接合部材１０４から金属間化合物が形成されて固まるとともに、更なる溶出もせき止められるため、本実施の形態では接合材料のリフロー時の再溶融による溶出が抑制される。
図１及び図２に示すような、上記実施の形態１のパワー半導体モジュール１００を基板１０１に実装させた際の接合材料１０４の濡れ拡がり面積の変化率（Ｎ数＝２０の平均値）を算出した。
また、基板１０１に実装させる際のはんだ材料１０９は、一般的に用いられるＳｎ−３重量％Ａｇ−０．５重量％Ｃｕ（融点２１７℃）が用いられた。はんだ材料１０９は鉛を含有しないＳｎ系のはんだであれば、Ｓｎ−３重量％Ａｇ−０．５重量％Ｃｕに限らず、例えばＳｎ−０．７重量％Ｃｕ（融点２２７℃）、Ｓｎ−３．５重量％Ａｇ−０．５重量％Ｂｉ−６．０重量％Ｉｎ（融点２２０℃）等を用いてもよい。
そして、パワー半導体モジュール１００の基板１０１への実装の際のリフロー温度プロファイルは、予備加熱温度１５０℃〜１８０℃が２分、２３０℃以上が３０秒、ピークトップ２６５℃が５秒とした。ピークトップ温度は、パワー半導体モジュール等の熱容量の大きい部品においても十分に電極１０３と基板１０１に対してはんだ材料１０９の良好な濡れ性を確保する温度とした。
尚、接合材料１０４の濡れ拡がり面積の変化率の算出方法は、次の（式１）で与えられる。
（式１）
濡れ拡がり面積の変化率＝（リフロー後の接合材料１０４の濡れ拡がり面積―リフロー前の接合材料１０４の濡れ拡がり面積）／（リフロー前の接合材料１０４の濡れ拡がり面積）×１００（％）

又、リフロー前後での接合材料１０４の濡れ拡がり面積はＸ線観察により計測し、変化率が１０％未満を○、１０％以上３０％未満を△、３０％以上を×と区別し、変化率３０％未満（○、△）を良品としている。
ここで、接合材料の濡れ拡がり面積の変化率の閾値を３０％とした理由は、濡れ拡がり面積の変化率が３０％以上となると、半導体素子１０２と電極１０３とを接合するワイヤ１０７の接合不良や半導体素子１０２下部に存在する接合材料１０４の量の減少による不具合が発生する可能性を有する為である。
尚、従来例として、表面処理層としてＮｉ層２０２が存在しない従来の電極を用いた。
上記の事例により完成させた本発明にかかる実施の形態１の接合構造体を用いたパワー半導体モジュールの接合材料の濡れ拡がり面積の変化率は４％であったことから、○とし、良品と判定できる。この実施の形態１のパワー半導体モジュール１００は、後述する表１の実施例３の試料８に対応する。
一方、従来例の表面処理層としてＮｉ層２０２が存在しない従来の電極を用いたパワー半導体モジュールの濡れ拡がり面積の変化率は３５％であったことから、×とし、良品ではないと判定できる。この従来例のパワー半導体モジュールの結果も、後述する表１に試料１６として示す。
本実施の形態１で形成される金属間化合物３０１は、ＥＤＸ（エネルギー分散型X線分光器）によりＢｉとＮｉが原子量比で３対１よりなる（Ｂｉ３Ｎｉである）ことが確認された。又、このＢｉ３Ｎｉ金属間化合物は融点が４６９℃であるが為に、リフロー温度プロファイル下では固体状態を保持し、接合材料１０４の溶出を抑制すると考えられる。
一方、表面処理層としてＮｉ層２０２が存在しない従来の電極を用いたパワー半導体モジュールでは、接合材料１０４の再溶融により溶出が起こった際、濡れ拡がりが進んだ結果として、濡れ拡がり面積の変化率が３５％となっている。
以上より、本発明にかかる実施の形態１の接合構造体によれば、パワー半導体モジュールの基板実装時のリフロー温度である２６０℃程度に加熱される際（リフロー装置の温度バラつき±５℃を考慮した場合、ピークトップ２６５℃）、電極上の表面処理層であるＮｉ層とＢｉを主成分とする接合材料との拡散反応により形成されるＢｉ３Ｎｉにより、接合材料の溶出を防ぎ、リフロー前後での接合材料の濡れ拡がり面積の変化率を目標値である３０％未満とすることが可能となる。
これにより、リフロー温度に対するパワー半導体モジュールの一般的な耐熱温度保証である２６０℃の要求温度まで（リフロー装置の温度バラつき±５℃を考慮した場合、ピークトップ２６５℃）、半導体素子１０２と電極１０３とを接合する接合材料１０４の接合品質を低下させないようにすることが出来るため、耐熱性を向上させることが可能となる。
（実施例）
次に、電極１０３上のＡｇ層２０１、Ｎｉ層２０２の配置及び厚みを変化させた比較例１、実施例１〜３、及び比較例２を用いて、パワー半導体モジュールを基板に実装させた際の濡れ拡がり面積の変化率（Ｎ数＝２０の平均値）及び製品歩留まりを確認した。尚、詳しくは後述するが、Ａｇ層２０１とＮｉ層２０２の配置を異ならせた比較例１、２及び実施例１、２、３のそれぞれの例において、Ａｇ層２０１とＮｉ層２０２の厚みを異ならせた３種類の試料が用いられた。すなわち、比較例１として３種類の試料１、２、３が用いられ、実施例１として３種類の試料４、５、６が用いられ、実施例２として３種類の試料７、８、９が用いられ、実施例３として３種類の試料１０、１１、１２が用いられ、比較例２として３種類の試料１３、１４、１５が用いられた。
製品歩留まりの確認方法は、低温側が−４５℃、高温側が１２５℃の温度サイクル試験３００サイクル後に製品を超音波映像で観察し、接合構造体の接合材料のクラック、剥離を判定し、接合部の表面積に対してクラック、剥離が２０％未満の製品歩留まり（Ｎ数＝２０）を算出した。
製品歩留まりの判定は、８０％以上をＯＫ、８０％未満をＮＧと区別するようにし、８０％以上（ＯＫ）を良品としている。
次に、実施例１〜３及び比較例１、２におけるＡｇ層２０１とＮｉ層２０２の配置について説明する。
図７（ａ）は、比較例１の接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図である。又、図７（ｂ）は、比較例１において、半導体素子を電極に接合する際（図２（ｂ））の平面構成図であり、接合部３０４の半導体素子１０２側の接合面３０５、Ａｇ層２０１、及びＮｉ層２０２の位置関係のみを示した図である。同様に、図８（ａ）〜図１１（ａ）は、それぞれ実施例１〜３、及び比較例２の接合構造体を用いたパワー半導体モジュールの基板実装後（リフロー後）の接合構造体の断面構成図である。又、図８（ｂ）〜図１１（ｂ）は、それぞれ実施例１〜３、及び比較例２において、半導体素子１０２を電極に接合する際（図２（ｂ））の平面構成図であり、接合部３０４の半導体素子１０２側の接合面３０５、Ａｇ層２０１、及びＮｉ層２０２の位置関係のみを示した図である。尚、これら図７（ａ）（ｂ）〜図１１（ａ）、（ｂ）のＡｇ層２０１、Ｎｉ層２０２の厚みは３μｍであり、それぞれ後述する（表１）に示すように、比較例１の試料２、実施例１の試料５、実施例２の試料８、実施例３の試料１１、比較例２の試料１４に対応する。又、これらの図において、打点部はＡｇ層２０１、斜線部はＮｉ層２０２、波線部はＢｉ３ＮｉのＢｉ３Ｎｉ金属間化合物３０１であり、太線枠は接合面３０５の外周を示す。尚、本実施例、及び比較例では、半導体素子１０２の下面１０２ａと、接合面３０５の形状及び大きさは一致している。
上記実施例１〜３及び比較例１、２のいずれの場合においても、リフロー前の、Ｂｉ層２０３が溶融して凝固するまでの工程において、接合面３０５の辺の長さをＬ、Ｍとした場合、接合材料１０４は、半導体素子１０２側の接合面３０５の辺の両方の側に各々の長さの１０％、つまり０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がっている。
それに対して、比較例１では、図７（ａ）、（ｂ）に示すように、平面視において、電極１０３上のＮｉ層２０２は、接合面３０５の外周部から内側に０．２Ｌ、０．２Ｍの長さまで成膜されており、残りの部分はＡｇ層２０１としている。この比較例１の構造では、リフロー前の電極１０３への接合時の加熱の際、接合材料１０４がＮｉ層２０２上に配置されているため、リフロー前の状態においてもＢｉ３Ｎｉ金属間化合物３０１が形成されている。
又、実施例１の図８（ａ）、（ｂ）では、平面視において電極１０３の接合面３０５が投影される以外の部分にはＮｉ層２０２が成膜されており、投影される部分にはＡｇ層２０１が成膜されている。ここで電極１０３の接合面３０５が投影される部分の面積は接合面３０５の表面積Ｌ×Ｍの値に等しい。尚、リフロー前の電極１０３への接合時の加熱によって、接合材料１０４は０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がることになるため、本実施例１の構造では、接合材料１０４がＮｉ層２０２上に配置することになり、リフロー前の状態においてもＢｉ３Ｎｉ金属間化合物３０１が形成される場合がある。
又、実施例２の図９（ａ）、（ｂ）では、平面視において電極１０３の接合面３０５が投影される部分、及び接合面３０５の外周部から外側に０．１Ｌ、０．１Ｍの長さまでＡｇ層２０１が成膜されており、残りの部分にはＮｉ層２０２が成膜されている。尚、リフロー前の電極１０３への接合時の加熱によって、接合材料１０４は０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がることになるが、本実施例２の構成では、接合材料１０４がＮｉ層２０２上に届かないため、リフロー前にはＢｉ３Ｎｉ金属間化合物３０１は形成されていない。
又、実施例３の図１０（ａ）、（ｂ）では、平面視において電極１０３の接合面３０５が投影される部分及び接合面３０５の外周部から外側に０．３Ｌ、０．３Ｍの長さまでＡｇ層２０１が成膜され、残りの部分にはＮｉ層２０２が成膜されている。尚、リフロー前の電極１０３への接合時の加熱によって、接合材料１０４は０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がることになるが、本実施例３の構成では、接合材料１０４がＮｉ層２０２上に届かないため、リフロー前にはＢｉ３Ｎｉ金属間化合物３０１は形成されていない。
又、比較例２の図１１（ａ）、（ｂ）では、平面視において電極１０３の接合面３０５が投影される部分及び接合面３０５の外周部から外側に０．５Ｌ、０．５Ｍの長さまでＡｇ層２０１が成膜され、残りの部分にはＮｉ層２０２が成膜されている。尚、リフロー前の電極１０３への接合時の加熱によって、接合材料１０４は０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がることになるが、本比較例２の構成では、接合材料１０４がＮｉ層２０２上に届かないため、リフロー前にはＢｉ３Ｎｉ金属間化合物３０１は形成されていない。
これら比較例１、実施例１、実施例２、実施例３、及び比較例２の接合構造体を用いたパワー半導体モジュールを基板に実装させた際の濡れ拡がり面積の変化率（式１参照）（Ｎ数＝２０の平均値）及び製品歩留まりの結果を（表１）に示す。
ここで、各例において、Ｎｉ層２０２、Ａｇ層２０１の厚みはそれぞれ３μｍを標準として、１μｍ、５μｍと下限、上限を変化させている。
具体的には、下記表１に示すように、比較例１の試料１、２、３のそれぞれにおけるＮｉ層とＡｇ層の厚みは、試料１では、Ｎｉ層１μｍ、Ａｇ層５μｍであり、試料２では、Ｎｉ層３μｍ、Ａｇ層３μｍであり、試料３では、Ｎｉ層５μｍ、Ａｇ層１μｍである。実施例１の試料４、５、６のそれぞれにおけるＮｉ層とＡｇ層の厚みは、試料４では、Ｎｉ層１μｍ、Ａｇ層５μｍであり、試料５では、Ｎｉ層３μｍ、Ａｇ層３μｍであり、試料６では、Ｎｉ層５μｍ、Ａｇ層１μｍである。実施例２の試料７、８、９のそれぞれにおけるＮｉ層とＡｇ層の厚みは、試料７では、Ｎｉ層１μｍ、Ａｇ層５μｍであり、試料８では、Ｎｉ層３μｍ、Ａｇ層３μｍであり、試料９では、Ｎｉ層５μｍ、Ａｇ層１μｍである。実施例３の試料１０、１１、１２のそれぞれにおけるＮｉ層とＡｇ層の厚みは、試料１０では、Ｎｉ層１μｍ、Ａｇ層５μｍであり、試料１１では、Ｎｉ層３μｍ、Ａｇ層３μｍであり、試料１２では、Ｎｉ層５μｍ、Ａｇ層１μｍである。比較例２の試料１３、１４、１５のそれぞれにおけるＮｉ層とＡｇ層の厚みは、試料１３では、Ｎｉ層１μｍ、Ａｇ層５μｍであり、試料１４では、Ｎｉ層３μｍ、Ａｇ層３μｍであり、試料１５では、Ｎｉ層５μｍ、Ａｇ層１μｍである。尚、１μｍを下限とした理由は、Ｎｉ層２０２、Ａｇ層２０１のそれぞれの成膜厚みバラつきが１μｍであることによる。５μｍを上限とした理由は、５μｍ以上のめっき成膜ではめっき表面に異常析出が形成する為である。
又、上述した従来例についても試料１６として、下記表１に評価結果を示した。

（表１）
Figure 0005807213
（表１）の結果から、比較例１、及び実施例１〜３の試料１〜１２の接合構造体を用いたパワー半導体モジュールのリフロー前後での濡れ拡がり面積の変化率は３０％未満であったことから良品と判定できる。
これは、上述した様に接合材料１０４の再溶融により溶出が起こっても、電極１０３の表面処理層としてＮｉ層２０２を成膜していることにより、融点が４６９℃のＢｉ３Ｎｉ金属間化合物３０１が形成し、リフロー温度プロファイル下では固体状態となるため、接合材料１０４の溶出を抑制することが出来、濡れ拡がり面積の変化率を３０％未満にすることが可能となっていると考えられる。
しかしながら、（表１）の比較例２の試料１３〜１５では濡れ拡がり面積の変化率が３０％以上となっていることに関しては、リフロー前の接合材料の濡れ広がった部分から、Ｎｉ層２０２に接触するまでの距離が長い為、濡れ拡がり面積の変化率が大きくなる為と考えられる。
一方で、（表１）の実施例１〜３の試料４〜１２では温度サイクル試験結果がＯＫになっているのに対して、比較例１の試料１〜３、及び比較例２の試料１３〜１５でＮＧになっていることに関して説明する。
まず、比較例１の試料１〜３で温度サイクル試験結果がＮＧとなっていることに関しては、温度サイクル試験の温度変化によって接合構造体には熱膨張率差に基づく熱応力が発生する。この際、試料１〜３の接合構造体は熱応力がかかる部分に、上述したように脆い金属化合物層Ｂｉ３Ｎｉが形成されていることによりが例えばパワー半導体モジュールの使用時にクラックの起点となったと考えられる。
次に、比較例２の試料１３〜１５で温度サイクル試験結果がＮＧとなっていることに関しては、上述したようにリフロー前後での接合材料の濡れ拡がり面積の変化率が大きくなり、半導体素子１０２下部の接合材料１０４が減少し、温度サイクル試験の温度変化で接合構造体にかかる熱膨張率差に基づく耐熱応力が低下し、クラックが発生したためと考えられる。
以上のことから、実施例１〜３の試料４〜１２の構造が、リフロー前後での濡れ拡がり面積変化率の判定が良品の試料であり、かつ温度サイクル試験の判定が良品であることを両立することが出来ることが分かる。尚、実施例３については、Ａｇ層２０１の面積は２．５６ＭＬ（１．６Ｍ×１．６Ｌ）となっており、リフロー前の面積１．４４ＭＬ（１．２Ｍ×１．２Ｌ（１０％拡がった状態））であるため、仮に、接合材料１０４が均等に全方向に溶出するとした場合にはＮｉ層２０２に到達するまでに約７８％面積が増加することになるが、接合材料１０４は均等に溶出するわけではなく、実施例３のＡｇ層２０１の配置で、面積変化率３０％の閾値以内にすることが出来る。そのため、Ｂｉ３Ｎｉ金属間化合物３０１は、溶出した接合材料１０４がＮｉ層２０２に届いた部分にのみ形成されることになる。
Ａｇ層２０１、Ｎｉ層２０２の厚みに関しては、各々１〜５μｍであればよいが、望ましくは、リフロー前後の面積変化率の小さい厚みであり、Ａｇ層２０１は１μｍ、Ｎｉ層２０２は５μｍである。
尚、Ａｇ層２０１、Ｎｉ２０２層の配置について、本実施例１〜３では平面視において電極１０３の表面上に半導体素子１０２側の接合面３０５の重心及び対角線が一致するようにＡｇ層２０１の大きさを変化させて、その周囲に接するＮｉ層２０２を形成したが、必ずしも接合面３０５の辺の長さＬ、Ｍに対して一定の割合で大きくした四辺形でなくてもよい。
例えば図１２（ａ）のように縦Ｍ、横１．６Ｌの大きさの四辺形状のＡｇ層２０１の周囲にＮｉ層２０２層が接していてもよい。
又、図１２（ｂ）に示すように、電極１０３の表面上に半導体素子１０２側の接合面３０５の重心を原点とし、接合面３０５の長辺の中点同士、短辺の中点同士を結んだ直交座標において、Ａｇ層２０１の外周２０１ａが、０．５Ｌ≦Ｘ≦０．８Ｌ、−０．８Ｌ≦Ｘ≦−０．５Ｌ、かつ０．５Ｍ≦Ｙ≦０．８Ｍ、−０．８Ｍ≦Ｙ≦−０．５Ｍを満たす領域内に位置しておればよく、図にしめすような曲線状の外周２０１ａを有するＡｇ層２０１の周囲にＮｉ層２０２層が接していてもよい。
又、図１３に示すように、接合面３０５の外周から接合面３０５の外側に位置する仮想の矩形状の枠４００までの間の領域Ｓ（図中白で示されており、接合面３０５の外周及び枠４００の線上を含む）に、Ａｇ層２０１の外周が位置すればよい。接合面３０５の長さＬの２辺を辺３０５ａ１、３０５ａ２とし、長さＭの２辺を辺３０５ｂ１、３０５ｂ２とし、辺３０５ａ１と平行であって、その外側に位置する枠の辺を辺４００ａ１とし、辺３０５ａ２と平行であって、その外側に位置する枠４００の辺を辺４００ａ２とし、辺３０５ｂ１と平行であって、その外側に位置する枠４００の辺を辺４００ｂ１とし、辺３０５ｂ２と平行であって、その外側に位置する枠の辺を辺４００ｂ２とする。そして、枠４００の辺４００ａ１と接合面３０５の辺３０５ａ１との間隔は、接合面３０５の辺３０５ｂ１、３０５ｂ２の長さＭの０．３倍であり、枠４００の辺４００ａ２と接合面３０５の辺３０５ａ２との間隔は、接合面３０５の辺３０５ｂ１、３０５ｂ２の長さＭの０．３倍である。又、枠４００の辺４００ｂ１と接合面３０５の辺３０５ｂ１との間隔は、接合面３０５の辺３０５ａ１、３０５ａ２の長さＬの０．３倍であり、枠４００の辺４００ｂ２と接合面３０５の辺３０５ｂ２との間隔は、接合面３０５の辺３０５ａ１、３０５ａ２の長さＬの０．３倍である。
ようするに、
半導体素子と、
前記半導体素子に対向して配置された電極と、
前記電極上に形成されたＡｇ層と、
前記Ａｇ層の周囲に形成されたＮｉ層と、
前記半導体素子と前記電極を接合する、前記Ａｇ層上に形成されたＢｉを含む接合部とを備え、
平面視において、前記接合部の前記半導体素子側との接合面は、矩形状であり、長さＬの２つの辺Ａ、Ａ及び長さＭの２つの辺Ｂ、Ｂによって形成されており、
前記接合面の外周から前記接合面の外側に位置する仮想の矩形状の枠までの領域に、前記Ａｇ層の外周が位置し、
前記接合面の辺Ａと、その辺Ａの外側に配置された前記枠の辺との間隔は、前記接合面の辺Ｂの長さＭの０．３倍であり、
前記接合面の辺Ｂと、その辺Ｂの外側に配置された前記枠の辺との間隔は、前記接合面の辺Ａの長さＬの０．３倍である、半導体装置であればよい。
尚、（表１）の実施例２と実施例３の判定結果が○であり、実施例４の判定結果が△であることから、枠４００の辺４００ａ１と接合面３０５の辺３０５ａ１との間隔は、接合面３０５の辺３０５ｂ１、３０５ｂ２の長さＭの０．１倍以内であり、枠４００の辺４００ａ２と接合面３０５の辺３０５ａ２との間隔は、接合面３０５の辺３０５ｂ１、３０５ｂ２の長さＭの０．１倍以内である方がより好ましい。又、枠４００の辺４００ｂ１と接合面３０５の辺３０５ｂ１との間隔は、接合面３０５の辺３０５ａ１、３０５ａ２の長さＬの０．１倍以内であり、枠４００の辺４００ｂ２と接合面３０５の辺３０５ｂ２との間隔は、接合面３０５の辺３０５ａ１、３０５ａ２の長さＬの０．１倍以内である方がより好ましい。
ようするに、前記接合面の辺Ａと、その辺Ａの外側に配置された前記枠の辺との間隔は、前記接合面の辺Ｂの長さＭの０．１倍であり、
前記接合面の辺Ｂと、その辺Ｂの外側に配置された前記枠の辺との間隔は、前記接合面の辺Ａの長さＬの０．１倍である方がより好ましい。
尚、本発明の辺Ａ、Ａの一例は、本実施の形態の辺３０５ａ１、３０５ａ２に対応し、本発明の辺Ｂ、Ｂの一例は、本実施の形態の辺３０５ｂ１、３０５ｂ２に対応する。
尚、上述した領域ＳにＡｇ層２０１の外周２０１ａが位置する場合、実施例１〜３に示すように、Ａｇ層２０１の形成範囲によっては、リフロー前の電極１０３への接合の時に、Ｂｉ３Ｎｉ金属間化合物３０１が形成されている場合と形成されていない場合があり、リフロー後には、実施例１〜３の全てにおいてＢｉ３Ｎｉ金属間化合物が形成されることになる。
本実施例では、半導体素子１０２の辺の長さをＬ、Ｍとした場合（具体的には４ｍｍ、５ｍｍ）、接合材料１０４は半導体素子の辺の両方の側に各々の長さの１０％、つまり０．１Ｌ、０．１Ｍの長さ分最大濡れ拡がっているが、半導体素子１０２と電極１０３を接合材料１０４により接合させる条件（例えばＢｉ層の厚み、半導体素子の押し込み量、速度、下死点時間）が異なれば接合材料の濡れ拡がり面積が異なってくることが考えられる。
本実施例では半導体素子１０２のバリアメタル層２０４上に厚み３０μｍのＢｉよりなるＢｉ層２０３を成膜したが、Ｂｉ層２０３の厚みが薄くなれば濡れ拡がり面積も小さくなり、Ｂｉ層２０３の厚みが厚くなれば濡れ拡がり面積も大きくなると考えられる。
この場合においても、本実施例のごとくリフロー前後での濡れ拡がり面積の変化率及び、温度サイクル試験の判定の両方を満足するような電極１０３上のＡｇ層２０１、Ｎｉ層２０２の配置を決定すればよい。
すなわち、まず始めに濡れ拡がり面積の変化率の観点でＡｇ層２０１、Ｎｉ層２０２の配置を考えると、リフロー前後の接合材料の変化率３０％を未満にする領域を決め、次に、温度サイクル試験の評価を実施し、必要な場合はＡｇ層の領域を狭めていけばよい。
以上のように、本発明の実装構造体によれば、パワー半導体モジュールの電極が基板に実装される工程において、リフロー装置の温度バラつき±５℃程度を考慮した最大２６５℃まで加熱される際、電極上のＮｉ層とＢｉを主成分とする接合材料との拡散反応により形成されるＢｉ３Ｎｉ（融点４７０℃）により、接合材料が溶融したとしても拡散反応による高融点化で溶出を防ぎ、接合品質を低下させずに、パワー半導体モジュールの基板に対する接合品質を確保するリフロー温度の要求（リフロー装置の温度バラつき±５℃程度を考慮した最大２６５℃）まで耐熱性を向上させることが可能となる。
尚、上記実施の形態では、接合部３０４の半導体素子１０２側への接合面３０４ａの大きさ（Ｌ×Ｍ）は、半導体素子１０２の下面１０２ａの大きさ（Ｌ×Ｍ）と一致していたが、接合面３０４ａが下面１０２ａより小さくても良い。すなわち、図２（ｂ）では、半導体素子１０２の下面１０２ａの全体にバリアメタル層２０４が形成され、そのバリアメタル層２０４の下側にＢｉ層２０３が形成されていたが、半導体素子１０２の下面１０２ａの一部分にバリアメタル層２０４及びＢｉ層２０３が形成され、そのＢｉ層２０３によって接合部３０４が形成してもよい。
又、上記実施の形態では、平面視において接合面３０５は、その隣接する辺の長さは異なっていたが４辺の長さが同じ、正方形状であってもよい。
本発明によれば、不具合の発生を低減することが可能な半導体装置、実装構造体及び実装構造体の製造方法を提供することが出来、特にパワー半導体モジュール、小電力トランジスタ等の半導体パッケージ等の用途に適用できる。
１００ パワー半導体モジュール
１０１ 基板
１０２ 半導体素子
１０３ 電極
１０４ 接合材料
１０５ 封止樹脂
１０６ 接合構造体
１０７ ワイヤ
１０９ はんだ材料
１１０ 実装構造体
２０１ Ａｇ層
２０２ Ｎｉ層
２０３ Ｂｉ層
２０４ バリアメタル層
３０１ Ｂｉ３Ｎｉ金属間化合物
６０１ パワー半導体モジュール
６０２ パワー半導体素子
６０３ 電極
６０４ 接合部
６０５ 樹脂
６０６ はんだ材料
６０７ 基板
６０８ ワイヤ

Claims (5)

  1. 電極と、
    前記電極上の一部に形成されたＡｇ層と、
    前記電極上でかつ前記Ａｇ層の周囲に形成されたＮｉ層と、
    前記Ａｇ層に対向して配置された半導体素子と、
    前記Ａｇ層と前記半導体素子の矩形の接合面とが接合されたＢｉを主成分とする接合部とを備え、
    前記Ａｇ層は、
    前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．３倍、４辺の外側へ延伸させた外周を持つ領域である、半導体装置。
  2. 前記Ａｇ層の近傍の前記Ｎｉ層上に形成された、ＢｉとＮｉの金属間化合物を更に備えた、請求項１記載の半導体装置。
  3. 前記Ａｇ層は、
    前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．１倍、４辺の外側へ延伸させた外周を持つ領域である、請求項１記載の半導体装置
  4. 基板と、
    前記基板に実装された、請求項１記載の半導体装置と、
    前記Ａｇ層の近傍の前記Ｎｉ層上に形成された、ＢｉとＮｉの金属間化合物とを備えた、実装構造体。
  5. Ａｇ層及びそのＡｇ層の周囲に形成されたＮｉ層を表面に有する電極の前記Ａｇ層上に、Ｂｉを含む接合材料を介して接合部を形成することにより半導体素子を接合する接合動作を有する半導体装置の製造工程と、
    前記半導体装置を基板にはんだ材料により実装する実装工程とを備え、
    前記接合部の前記半導体素子との接合面は、矩形状であり、
    前記Ａｇ層は、
    前記半導体素子の接合面を包含し、前記接合面の外周の外側に形成された、各辺をその長さの最大で０．３倍、４辺の外側へ延伸させた外周を持つ領域である、実装構造体の製造方法。
JP2011123289A 2011-06-01 2011-06-01 半導体装置、実装構造体、及び実装構造体の製造方法 Expired - Fee Related JP5807213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011123289A JP5807213B2 (ja) 2011-06-01 2011-06-01 半導体装置、実装構造体、及び実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011123289A JP5807213B2 (ja) 2011-06-01 2011-06-01 半導体装置、実装構造体、及び実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2012253126A JP2012253126A (ja) 2012-12-20
JP5807213B2 true JP5807213B2 (ja) 2015-11-10

Family

ID=47525689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011123289A Expired - Fee Related JP5807213B2 (ja) 2011-06-01 2011-06-01 半導体装置、実装構造体、及び実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5807213B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119553B2 (ja) * 2013-10-23 2017-04-26 三菱電機株式会社 電力用半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017107B (zh) * 2008-06-23 2013-05-08 松下电器产业株式会社 接合结构以及电子器件
JP2011003824A (ja) * 2009-06-22 2011-01-06 Panasonic Corp 接合構造体
JP2011023631A (ja) * 2009-07-17 2011-02-03 Panasonic Corp 接合構造体

Also Published As

Publication number Publication date
JP2012253126A (ja) 2012-12-20

Similar Documents

Publication Publication Date Title
JP6380539B2 (ja) 接合構造、接合材、及び接合方法
EP2312622B1 (en) Power semiconductor device with a power semiconductor element bonded to a substrate by a Sn-Sb-Cu solder and with a terminal bonded to the substrate by a Sn-Ag-based or Sn-Ag-Cu-based solder and manufacturing method therefor
JP6127833B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
TWI304006B (en) Tin/indium lead-free solders for low stress chip attachment
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
TWI505899B (zh) A bonding method, a bonding structure, and a method for manufacturing the same
TWI627686B (zh) 半導體裝置及半導體裝置的製造方法
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP5546067B2 (ja) 半導体接合構造体および半導体接合構造体の製造方法
US9773721B2 (en) Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
JP2014177031A (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP3475147B2 (ja) はんだ接続部
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2009129983A (ja) 接合体及びその製造方法、並びにパワー半導体モジュール及びその製造方法
JP6432208B2 (ja) パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP4703492B2 (ja) 鉛フリーはんだ材料
JP5723225B2 (ja) 接合構造体
JP5807213B2 (ja) 半導体装置、実装構造体、及び実装構造体の製造方法
JP2013146764A (ja) 接続材料及びそれを用いたはんだ付け製品
JP2008034514A (ja) 半導体装置
JP6327058B2 (ja) ヒートシンク付パワーモジュール用基板、接合体の製造方法、パワーモジュール用基板の製造方法、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP5733466B2 (ja) 半導体装置の製造方法
JP7267522B1 (ja) 接合部材および半導体装置
JP2014184446A (ja) 積層接合材料およびそれを用いて接合した接合体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R151 Written notification of patent or utility model registration

Ref document number: 5807213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees