JP4877046B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4877046B2 JP4877046B2 JP2007115749A JP2007115749A JP4877046B2 JP 4877046 B2 JP4877046 B2 JP 4877046B2 JP 2007115749 A JP2007115749 A JP 2007115749A JP 2007115749 A JP2007115749 A JP 2007115749A JP 4877046 B2 JP4877046 B2 JP 4877046B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lead
- semiconductor chip
- semiconductor device
- free solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29075—Plural core members
- H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
一方、最近では環境問題からSn−Pb系半田の代替として鉛成分を含まない鉛フリー半田が採用されるようになっており、前記のIGBTモジュール(パワーモジュール)に適用する半田材としては、現在知られている各種組成の鉛フリー半田の中でも、取りわけ接合性(半田濡れ性),機械的特性,伝熱抵抗などの面で比較的バランスがよく、かつ製品への実績もあるSn−Ag系の鉛(Pb)フリー半田が多く使われている(例えば、非特許文献1参照)。
両角,他2名,「パワー半導体モジュールにおける信頼性設計技術」,富士時報,富士電機株式会社,平成13年2月10日,第74巻,第2号,p145〜148
このように、半導体チップ/絶縁基板の接合にSn−Ag系の鉛フリー半田を適用した半導体装置の半田接合部について、従来構造のままでは半導体チップの中央部下付近の半田接合層に熱劣化(組織変化)が発生して亀裂が生じるために、長期に亘り高い信頼性を確保することが難しい。
また、先記の特許文献2に開示されているパッケージ構造の半導体装置においても、半導体素子の上面電極とリードフレームとの間を鉛フリー半田にて接合した場合には、その半田接合部に前記と同様の亀裂が発生する。
半導体チップ/回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部には鉛フリー半田を適用して接合し、外周面部には金属粒子の焼結により接合した構成とする。
また、前記金属粒子が、粒子径が1μm以下の金属粒子であるとよい。
また、前記金属粒子が、Agナノ、AuナノもしくはCuナノのいずれかであるとよい。
前記金属粒子ペーストと前記鉛フリー半田上に半導体チップの裏面を配置する工程と、
前記半導体チップに所定の圧力と熱を加えて前記金属粒子ペーストを焼結する工程と、
はんだリフロー炉で中央部の前記鉛フリー半田を溶融させ、前記半導体チップの中央部をはんだ接合する工程と、
を含む製造方法とする。
一般にIGBTなどのパワー半導体素子の最高保証温度は150℃であるが、今後さらに高温化すると考えられる。また、SiCやGaNなどは最高保証温度が200℃以上になると考えられるが、ここで示す接合層5はいずれの半導体デバイスでも適用が可能である。
同図(a)において、絶縁基板の銅回路パターン2b上に金属粒子ペースト9aと鉛フリー半田8aを配置する。このとき図に示すように中央部に鉛フリー半田8a、外周部に金属粒子ペースト9aを配置する。この金属粒子ペースト9aとは、粒子径が1μm以下のAu粒子、Ag粒子、Al粒子およびCu粒子などの金属粒子を溶剤に混入してペースト状としたものでその粘度は30Pa・sである。勿論、金属粒子には粒子径がナノオーダの金属ナノも含む。
同図(c)において、半導体チップ3に所定の圧力21と熱(例えば、圧力:0.5kgf/mm2熱:200℃/60min)を加えて金属粒子ペースト9aを焼結して焼結した金属粒子9とする。この金属粒子9により半導体チップ3の裏面の外周部が固着される。焼結は金属粒子ペースト9aの溶剤を揮発させることで行われる。
同図(e)において、鉛フリー半田8ではんだ接合を終えた半導体チップ3を洗浄する。
尚、全面をAg粒子やCu粒子またはAu粒子などの金属粒子9で接合すると接合層5が硬くなる過ぎて、クラックが入り易くなりパワーサイクル性が低下してしまい採用が困難である。
2 絶縁基板
2a セラミック板
2b 銅回路パターン
2c 銅箔
3 半導体チップ(IGBT)
4 半導体ツップ(FWD)
5 接合層
6 冷却体
7 サーマルコンパウンド
8 鉛フリー半田(接合後)
8a 鉛フリー半田(接合前)
9 金属粒子
9a 金属粒子ペースト
21 圧力
22 リフロー炉
23 ヒートスプレッダ
Claims (5)
- 絶縁基板の回路パターン上に半導体チップを半田マウントした半導体装置において、
半導体チップ/回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部には鉛フリー半田を適用して接合し、外周面部には金属粒子の焼結により接合したことを特徴とする半導体装置。 - 前記鉛フリー半田が、Sn−Ag系半田、Sn−Ag−Cu系半田、Sn−Cu系半田、Sn−Zn系半田もしくはSn−Sb系半田のいずれかであることを特徴とする請求項1に記載の半導体装置。
- 前記金属粒子が、粒子径が1μm以下の金属粒子であることを特徴とする請求項1または2に記載の半導体装置。
- 前記金属粒子が、Agナノ、AuナノもしくはCuナノのいずれかであることを特徴とする請求項3に記載の半導体装置。
- 絶縁基板の回路パターン上の中央部に鉛フリー半田を配置し、該鉛フリー半田の外周部に金属粒子ペーストを配置する工程と、
前記金属粒子ペーストと前記鉛フリー半田上に半導体チップの裏面を配置する工程と、
前記半導体チップに所定の圧力と熱を加えて前記金属粒子ペーストを焼結する工程と、
はんだリフロー炉で中央部の前記鉛フリー半田を溶融させ、前記半導体チップの中央部をはんだ接合する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115749A JP4877046B2 (ja) | 2007-04-25 | 2007-04-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115749A JP4877046B2 (ja) | 2007-04-25 | 2007-04-25 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008277335A JP2008277335A (ja) | 2008-11-13 |
JP4877046B2 true JP4877046B2 (ja) | 2012-02-15 |
Family
ID=40054989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007115749A Expired - Fee Related JP4877046B2 (ja) | 2007-04-25 | 2007-04-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4877046B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012174927A (ja) * | 2011-02-22 | 2012-09-10 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP5971543B2 (ja) * | 2011-12-28 | 2016-08-17 | 国立研究開発法人産業技術総合研究所 | 半導体モジュール、及び半導体チップ実装方法 |
JP7009800B2 (ja) * | 2017-07-11 | 2022-01-26 | 富士通株式会社 | 電子装置の製造方法 |
CN109352112A (zh) * | 2018-11-06 | 2019-02-19 | 中国电子科技集团公司第三十八研究所 | 一种基板精密焊接用双组份焊料及其焊接方法 |
JP7410822B2 (ja) * | 2020-08-20 | 2024-01-10 | 株式会社 日立パワーデバイス | 半導体パワーモジュールおよび半導体パワーモジュールの製造方法 |
EP4047648A1 (de) * | 2021-02-18 | 2022-08-24 | Siemens Aktiengesellschaft | Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0242787U (ja) * | 1988-09-19 | 1990-03-23 | ||
JPH0347673A (ja) * | 1989-07-17 | 1991-02-28 | Hitachi Ltd | 半田面接合方法およびそれを用いた半導体集積回路装置 |
JP2005050886A (ja) * | 2003-07-29 | 2005-02-24 | Kyocera Corp | 複合基板及びその製造方法 |
JP2006059905A (ja) * | 2004-08-18 | 2006-03-02 | Toshiba Corp | 半導体装置の製造方法 |
JP4904767B2 (ja) * | 2005-10-17 | 2012-03-28 | 富士電機株式会社 | 半導体装置 |
JP2007201314A (ja) * | 2006-01-30 | 2007-08-09 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP2007243118A (ja) * | 2006-03-13 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP4702293B2 (ja) * | 2007-01-23 | 2011-06-15 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール |
-
2007
- 2007-04-25 JP JP2007115749A patent/JP4877046B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008277335A (ja) | 2008-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4817418B2 (ja) | 回路装置の製造方法 | |
JP4904767B2 (ja) | 半導体装置 | |
JP3736452B2 (ja) | はんだ箔 | |
TW592871B (en) | Solder foil and semiconductor device and electronic device | |
JP4877046B2 (ja) | 半導体装置およびその製造方法 | |
JP2005095977A (ja) | 回路装置 | |
JP2002305213A (ja) | はんだ箔および半導体装置および電子装置 | |
JP5936407B2 (ja) | パワーモジュール製造方法 | |
JP4765098B2 (ja) | 半導体装置およびその製造方法 | |
JP2012074433A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5252024B2 (ja) | 半導体装置 | |
JP5018250B2 (ja) | 半導体装置およびその製造方法 | |
JP5742157B2 (ja) | 電子回路モジュール部品及び電子回路モジュール部品の製造方法 | |
JP4557804B2 (ja) | 半導体装置及びその製造方法 | |
JP2007243118A (ja) | 半導体装置 | |
JP2011243752A (ja) | 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群 | |
JP2015008254A (ja) | 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法 | |
JP2005129886A (ja) | 半導体装置およびその製造方法 | |
JP2016058526A (ja) | 電子装置及び電子装置の製造方法 | |
JP4432541B2 (ja) | 電子機器 | |
JP6350967B2 (ja) | 半導体装置及びその製造方法 | |
JP4812429B2 (ja) | 回路装置の製造方法 | |
JP2016087691A (ja) | Pbフリーはんだ及び電子部品内蔵モジュール | |
JP2017092168A (ja) | 半導体モジュール及び電力変換装置 | |
JP2004119944A (ja) | 半導体モジュールおよび実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |