JP4877046B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4877046B2
JP4877046B2 JP2007115749A JP2007115749A JP4877046B2 JP 4877046 B2 JP4877046 B2 JP 4877046B2 JP 2007115749 A JP2007115749 A JP 2007115749A JP 2007115749 A JP2007115749 A JP 2007115749A JP 4877046 B2 JP4877046 B2 JP 4877046B2
Authority
JP
Japan
Prior art keywords
solder
lead
semiconductor chip
semiconductor device
free solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007115749A
Other languages
English (en)
Other versions
JP2008277335A (ja
Inventor
良成 池田
祐二 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2007115749A priority Critical patent/JP4877046B2/ja
Publication of JP2008277335A publication Critical patent/JP2008277335A/ja
Application granted granted Critical
Publication of JP4877046B2 publication Critical patent/JP4877046B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/29076Plural core members being mutually engaged together, e.g. through inserts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Description

この発明は、パワー用IGBTモジュールなどを対象とする半導体装置およびその製造方法に関する。
図5は、従来のIGBTモジュールの要部断面図である。図5において、1は放熱用銅ベース、2はセラミック板2aの上面,下面に銅回路パターン2b,銅箔2cを成層して銅ベース1に搭載した絶縁基板、3,4はIGBT,FWDの半導体チップ、5aは銅ベース1/絶縁基板2の銅箔2c,および絶縁基板2の銅回路パターン2b/半導体チップ3,4を接合した半田接合層、6は銅ベース1の下面にサーマルコンパウンド7で伝熱的に接合し冷却体(ヒートシンク)である。
なお、図5では配線リード、モジュールの外囲ケースなどは省略して描かれてない。ここで、銅ベース1/絶縁基板2の銅箔2c,および絶縁基板2の銅回路パターン2b/半導体チップ3,4を接合する半田材には板半田あるいはクリーム半田を使用し、リフロー工程を経て半田接合層5を形成するようにしている。
一方、最近では環境問題からSn−Pb系半田の代替として鉛成分を含まない鉛フリー半田が採用されるようになっており、前記のIGBTモジュール(パワーモジュール)に適用する半田材としては、現在知られている各種組成の鉛フリー半田の中でも、取りわけ接合性(半田濡れ性),機械的特性,伝熱抵抗などの面で比較的バランスがよく、かつ製品への実績もあるSn−Ag系の鉛(Pb)フリー半田が多く使われている(例えば、非特許文献1参照)。
また、ヒートシンクの上に絶縁基板,さらにその上に半導体チップを半田接合した階層接続構造において、下位の接合部には高温系の鉛フリー半田としてSn−Sb系半田を使用し、上位接合部にはSn−Sb系半田よりも融点が低いSn−Ag系半田にCuなどの元素を添加した組成の鉛フリー半田を使用する半田接合構造も知られている(例えば特許文献1参照)。
また、絶縁基板に半田マウントした半導体チップ(IGBT)の上面電極に配線部材としてヒートスプレッダを兼ねたリードフレームを半田接合し、半導体チップの発生熱をリードフレームに逃がして発熱密度の集中を防ぐようにした構造も知られている(例えば、特許文献2参照)。
両角,他2名,「パワー半導体モジュールにおける信頼性設計技術」,富士時報,富士電機株式会社,平成13年2月10日,第74巻,第2号,p145〜148 特開2001−35978号公報 特開2005−116702(第6頁、図5)
ところで、先記のように半導体チップ/絶縁基板の接合にSn−Ag系の鉛フリー半田を適用した半導体モジュールについて、パワーサイクル試験(モジュールの実動作を模擬した断続通電試験)により半田接合層に発生した亀裂(欠陥)の進展形態を観察したところによれば、降伏強度が大きいSn−Ag系の鉛フリー半田(半田接合層5a)は、図6で表すように発熱密度が高い半導体チップ3の中央部下付近を起点としてほぼ同心円状に亀裂24(符号Pで表す)が進展することが明らかになった。
また、この亀裂24の特徴は、半田接合層5aの厚さ方向に対して平行な縦割れ,または網目状を呈してSnの結晶粒界を選択的に進展しており、このことからSn−Ag系の鉛フリー半田では熱劣化(組織変化)によって亀裂が進行するものと想定される(非特許文献1のp147参照)。
このように、半導体チップ/絶縁基板の接合にSn−Ag系の鉛フリー半田を適用した半導体装置の半田接合部について、従来構造のままでは半導体チップの中央部下付近の半田接合層に熱劣化(組織変化)が発生して亀裂が生じるために、長期に亘り高い信頼性を確保することが難しい。
また、先記の特許文献1に開示されている接合構造で使用するSn−Sb系半田は、Sn−Ag系半田に比べて耐熱性が高いが濡れ性に劣り、単独で使用する場合には良好な半田フィレットが形成されないで溶融半田が接合面域から外方に流出するといった問題がある。
また、先記の特許文献2に開示されているパッケージ構造の半導体装置においても、半導体素子の上面電極とリードフレームとの間を鉛フリー半田にて接合した場合には、その半田接合部に前記と同様の亀裂が発生する。
さらに、近年、ハイブリッドカーなどのインバータで使用されるパワーデバイスでは、200℃以上の高温域での動作も望まれている(SiCデバイス、GaNデバイスなど)。しかし、Sn−Ag系の鉛フリー半田では融点が220℃程度であり、鉛(Pb)入りの高温半田(例えば、Sn95Pbは融点300℃程度)の代替となる半田組成はAuSn系など高価なものに限定されてしまう。また前記特許文献1、2に開示されている技術でも対応が困難である。
この発明の目的は、前記の課題を解決して、半導体チップ/絶縁基板間および半導体チップの上面電極/リードフレーム間のそれぞれの半田接合部について、半導体チップの中央部下付近および上部電極とリードフレーム間のそれぞれの半田接合層に発生する熱劣化を抑制して高温動作を保証し高いパワーサイクル耐性と長期信頼性の向上が図れるように改良した半導体装置およびその製造方法を提供することにある。
前記の目的を達成するために、絶縁基板の回路パターン上に半導体チップを半田マウントした半導体装置において、
半導体チップ/回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部には鉛フリー半田を適用して接合し、外周面部には金属粒子の焼結により接合した構成とする。
また、前記鉛フリー半田が、Sn−Ag系半田、Sn−Ag−Cu系半田、Sn−Cu系半田、Sn−Zn系半田もしくはSn−Sb系半田のいずれかであるとよい。
また、前記金属粒子が、粒子径が1μm以下の金属粒子であるとよい。
また、前記金属粒子が、Agナノ、AuナノもしくはCuナノのいずれかであるとよい。
また、絶縁基板の回路パターン上の中央部に鉛フリー半田を配置し、該鉛フリー半田の外周部に金属粒子ペーストを配置する工程と、
前記金属粒子ペーストと前記鉛フリー半田上に半導体チップの裏面を配置する工程と、
前記半導体チップに所定の圧力と熱を加えて前記金属粒子ペーストを焼結する工程と、
はんだリフロー炉で中央部の前記鉛フリー半田を溶融させ、前記半導体チップの中央部をはんだ接合する工程と、
を含む製造方法とする。
この発明によれば、半導体チップと銅回路パターンおよび半導体チップの上部電極とリードフレームの半田接合層において、中央部に例えばSn−Ag系など融点が220℃程度の一般的な鉛フリー半田を使用し、外周部には例えばAgナノやAuナノなど金属粒子を使用することで、半導体チップのジャンクション温度が200℃以上にまで上昇し中央部の半田が溶融しても、外周部は金属粒子による焼結であるため溶融はせず、半導体チップは銅回路パターンに接合された状態が維持され、高温動作可能なパワー半導体装置が可能となる。
また、上部電極とリードフレームの接合部が200℃以上となっても強固な接合が保証できて高温動作可能なパワー半導体装置が可能となる。
実施の形態を以下の実施例で説明する。従来構造と同一部位には同一符号を付した。
図1は、この発明の第1実施例の半導体装置の要部断面図である。図1において、1は放熱用銅ベース、2はセラミック板2aの上面,下面に銅回路パターン2b,銅箔2cを成層して銅ベース1に搭載した絶縁基板、3,4はIGBT,FWDの半導体チップ、5は銅ベース1/絶縁基板2の銅箔2c,および絶縁基板2の銅回路パターン2b/半導体チップ3,4を接合した接合層、6は銅ベース1の下面にサーマルコンパウンド7で伝熱的に接合し冷却体(ヒートシンク)である。なお、図1−図2では配線リード、モジュールの外囲ケースなどは省略して描かれてない。
図2は、図1のうち半導体チップ3と絶縁基板2a表面側の銅回路パターン2aと接合層5の配置図であり、同図(a)は要部断面図、同図(b)は要部平面図である。接合層5は中央部に鉛フリー半田8でその外周部に金属粒子9が配置されている。
一般にIGBTなどのパワー半導体素子の最高保証温度は150℃であるが、今後さらに高温化すると考えられる。また、SiCやGaNなどは最高保証温度が200℃以上になると考えられるが、ここで示す接合層5はいずれの半導体デバイスでも適用が可能である。
図3は、図2の半導体装置の製造方法を示し、同図(a)〜同図(e)は工程順に示した要部製造工程断面図である。
同図(a)において、絶縁基板の銅回路パターン2b上に金属粒子ペースト9aと鉛フリー半田8aを配置する。このとき図に示すように中央部に鉛フリー半田8a、外周部に金属粒子ペースト9aを配置する。この金属粒子ペースト9aとは、粒子径が1μm以下のAu粒子、Ag粒子、Al粒子およびCu粒子などの金属粒子を溶剤に混入してペースト状としたものでその粘度は30Pa・sである。勿論、金属粒子には粒子径がナノオーダの金属ナノも含む。
同図(b)において、金属粒子ペースト9aと鉛フリー半田8a上に半導体チップ3の裏面を配置する。
同図(c)において、半導体チップ3に所定の圧力21と熱(例えば、圧力:0.5kgf/mm熱:200℃/60min)を加えて金属粒子ペースト9aを焼結して焼結した金属粒子9とする。この金属粒子9により半導体チップ3の裏面の外周部が固着される。焼結は金属粒子ペースト9aの溶剤を揮発させることで行われる。
同図(d)において、はんだリフロー炉22(例えば、250℃/2min)で中央部の鉛フリー半田8aを溶融させ、半導体チップの中央部を鉛フリー半田8ではんだ接合する。
同図(e)において、鉛フリー半田8ではんだ接合を終えた半導体チップ3を洗浄する。
さらに同図(a)の工程について詳細に説明する。図2に示す絶縁基板2の表面側の銅回路パターン2bの半導体チップ3が搭載される部分の中央部に鉛フリー半田8a(Sn−Ag系、Sn−Ag−Cu系、Sn−Cu系、Sn−Zn系、Sn−Sb系など)を配置し(クリーム半田の場合は印刷)、その外周部にAg粒子またはAu粒子あるいはCu粒子などの金属粒子の焼結可能な金属粒子9を含む金属粒子ペースト9aを配置(ディスペンス)する。
微細な金属粒子9を含むペーストとしては、例えば、ハイブリッド銀ペーストやAg粒子ペーストなどを使用する。この時、金属粒子9を焼結する半導体チップ3の裏面および銅回路パターン2aの表面には、AuめっきやAgめっきなどの表面酸化を抑える表面処理をしておく。そして、鉛フリー半田8aおよび金属粒子9の上に半導体チップを置き、リフロー工程を通すことで、半導体チップ3の中央部は鉛フリー半田8で接合される。外周部はすでに金属粒子9で焼結されている。
また、半導体チップ3の表面電極側にリードフレームやヒートスプレッダーを接合する場合も、半導体チップ3裏面側と同様にして接合、焼結をすることが可能であるが、半導体チップ3表面およびリードフレーム(あるいはヒートスプレッダー)表面にはAuめっきやAgめっきなどの表面酸化を抑える表面処理を施すとよい。
尚、全面をAg粒子やCu粒子またはAu粒子などの金属粒子9で接合すると接合層5が硬くなる過ぎて、クラックが入り易くなりパワーサイクル性が低下してしまい採用が困難である。
図4は、この発明の第2実施例の半導体装置の要部断面図である。図1と違うのは、図1と同じ接合層5(中央部が鉛フリー半田8で外周部が金属粒子9で構成される)が半導体チップ3の上部電極とリードフレーム23間にも用いた点である。
この発明の第1実施例の半導体装置の要部断面図 図1のうち半導体チップ3と絶縁基板2a表面側の銅回路パターン2aと接合層5の配置図であり、(a)は要部断面図、(b)は要部平面図 図2の半導体装置の製造方法を示し、(a)〜(e)は工程順に示した要部製造工程断面図 この発明の第2実施例の半導体装置の要部断面図 従来のIGBTモジュールの要部断面図 半田接合層に導入された亀裂を示す図
符号の説明
1 放熱用銅ベース
2 絶縁基板
2a セラミック板
2b 銅回路パターン
2c 銅箔
3 半導体チップ(IGBT)
4 半導体ツップ(FWD)
5 接合層
6 冷却体
7 サーマルコンパウンド
8 鉛フリー半田(接合後)
8a 鉛フリー半田(接合前)
9 金属粒子
9a 金属粒子ペースト
21 圧力
22 リフロー炉
23 ヒートスプレッダ

Claims (5)

  1. 絶縁基板の回路パターン上に半導体チップを半田マウントした半導体装置において、
    半導体チップ/回路パターン間の半田接合面域を半導体チップの中央部下に対応する中央面部と、該中央面部を取り囲む外周面部とに二分した上で、その中央面部には鉛フリー半田を適用して接合し、外周面部には金属粒子の焼結により接合したことを特徴とする半導体装置。
  2. 前記鉛フリー半田が、Sn−Ag系半田、Sn−Ag−Cu系半田、Sn−Cu系半田、Sn−Zn系半田もしくはSn−Sb系半田のいずれかであることを特徴とする請求項1に記載の半導体装置。
  3. 前記金属粒子が、粒子径が1μm以下の金属粒子であることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記金属粒子が、Agナノ、AuナノもしくはCuナノのいずれかであることを特徴とする請求項3に記載の半導体装置。
  5. 絶縁基板の回路パターン上の中央部に鉛フリー半田を配置し、該鉛フリー半田の外周部に金属粒子ペーストを配置する工程と、
    前記金属粒子ペーストと前記鉛フリー半田上に半導体チップの裏面を配置する工程と、
    前記半導体チップに所定の圧力と熱を加えて前記金属粒子ペーストを焼結する工程と、
    はんだリフロー炉で中央部の前記鉛フリー半田を溶融させ、前記半導体チップの中央部をはんだ接合する工程と、
    を含むことを特徴とする半導体装置の製造方法。
JP2007115749A 2007-04-25 2007-04-25 半導体装置およびその製造方法 Expired - Fee Related JP4877046B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007115749A JP4877046B2 (ja) 2007-04-25 2007-04-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007115749A JP4877046B2 (ja) 2007-04-25 2007-04-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008277335A JP2008277335A (ja) 2008-11-13
JP4877046B2 true JP4877046B2 (ja) 2012-02-15

Family

ID=40054989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007115749A Expired - Fee Related JP4877046B2 (ja) 2007-04-25 2007-04-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4877046B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP5971543B2 (ja) * 2011-12-28 2016-08-17 国立研究開発法人産業技術総合研究所 半導体モジュール、及び半導体チップ実装方法
JP7009800B2 (ja) * 2017-07-11 2022-01-26 富士通株式会社 電子装置の製造方法
CN109352112A (zh) * 2018-11-06 2019-02-19 中国电子科技集团公司第三十八研究所 一种基板精密焊接用双组份焊料及其焊接方法
JP7410822B2 (ja) * 2020-08-20 2024-01-10 株式会社 日立パワーデバイス 半導体パワーモジュールおよび半導体パワーモジュールの製造方法
EP4047648A1 (de) * 2021-02-18 2022-08-24 Siemens Aktiengesellschaft Leistungsmodul mit einem mittels sintern und löten mit einem substrat verbundenen leistungs-bauelement und entsprechendes herstellungsverfahren

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0242787U (ja) * 1988-09-19 1990-03-23
JPH0347673A (ja) * 1989-07-17 1991-02-28 Hitachi Ltd 半田面接合方法およびそれを用いた半導体集積回路装置
JP2005050886A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 複合基板及びその製造方法
JP2006059905A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置の製造方法
JP4904767B2 (ja) * 2005-10-17 2012-03-28 富士電機株式会社 半導体装置
JP2007201314A (ja) * 2006-01-30 2007-08-09 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007243118A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
JP4702293B2 (ja) * 2007-01-23 2011-06-15 三菱マテリアル株式会社 パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール

Also Published As

Publication number Publication date
JP2008277335A (ja) 2008-11-13

Similar Documents

Publication Publication Date Title
JP4817418B2 (ja) 回路装置の製造方法
JP4904767B2 (ja) 半導体装置
JP3736452B2 (ja) はんだ箔
TW592871B (en) Solder foil and semiconductor device and electronic device
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2005095977A (ja) 回路装置
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5936407B2 (ja) パワーモジュール製造方法
JP4765098B2 (ja) 半導体装置およびその製造方法
JP2012074433A (ja) 半導体装置及び半導体装置の製造方法
JP5252024B2 (ja) 半導体装置
JP5018250B2 (ja) 半導体装置およびその製造方法
JP5742157B2 (ja) 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2007243118A (ja) 半導体装置
JP2011243752A (ja) 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2015008254A (ja) 回路基板、回路基板の製造方法、半導体装置の製造方法および実装基板の製造方法
JP2005129886A (ja) 半導体装置およびその製造方法
JP2016058526A (ja) 電子装置及び電子装置の製造方法
JP4432541B2 (ja) 電子機器
JP6350967B2 (ja) 半導体装置及びその製造方法
JP4812429B2 (ja) 回路装置の製造方法
JP2016087691A (ja) Pbフリーはんだ及び電子部品内蔵モジュール
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP2004119944A (ja) 半導体モジュールおよび実装基板

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees