JP5936407B2 - パワーモジュール製造方法 - Google Patents

パワーモジュール製造方法 Download PDF

Info

Publication number
JP5936407B2
JP5936407B2 JP2012069419A JP2012069419A JP5936407B2 JP 5936407 B2 JP5936407 B2 JP 5936407B2 JP 2012069419 A JP2012069419 A JP 2012069419A JP 2012069419 A JP2012069419 A JP 2012069419A JP 5936407 B2 JP5936407 B2 JP 5936407B2
Authority
JP
Japan
Prior art keywords
bonding
wiring
solder
substrate
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012069419A
Other languages
English (en)
Other versions
JP2013201330A (ja
Inventor
靖 池田
靖 池田
俊郎 手呂内
俊郎 手呂内
俊章 守田
俊章 守田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012069419A priority Critical patent/JP5936407B2/ja
Priority to PCT/JP2012/083041 priority patent/WO2013145471A1/ja
Publication of JP2013201330A publication Critical patent/JP2013201330A/ja
Application granted granted Critical
Publication of JP5936407B2 publication Critical patent/JP5936407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32505Material outside the bonding interface, e.g. in the bulk of the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/203Ultrasonic frequency ranges, i.e. KHz

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、IGBT(Insulated Gate Bipolar Transistor)等のパワー半導体素子を有するパワーモジュールの製造方法、及びパワーモジュールに関する。
電鉄用、発電用、電気自動車/ハイブリッド自動車(EV/HEV)用モータ等、大出力モータを制御するインバータには、IGBTモジュール等のパワーモジュールが使用される。比較的電力の小さいHEV/EV用IGBTモジュールについては、Sn系はんだの適用により、近年鉛フリー化が進められつつある。
一方、電鉄用の大電力を制御するパワーモジュールについては、素子接合部の耐熱性がSn系はんだでは得られないため、未だ鉛フリー化が困難な状況にある。現時点では、素子接合部に耐熱性の高い高鉛はんだが使用されることが多い。しかしながら、Pb成分が人体に悪影響を及ぼすことが指摘されるようになり、Pb入りはんだは大きな社会問題としてクローズ・アップされるとともに、EUのROHS(Restriction of Hazardous Substances Directive)指令に代表されるようにPbを含む有害物質の使用を法的に規制しようと言う動きが活発化している。このような背景から、大電力の電鉄用パワーモジュールについても、Pbフリー化が求められている。
耐熱性を必要とする素子接合部に適用するための鉛フリー接合材の候補としては、Bi系はんだ(約260℃)、Au-Snはんだ(約282℃)、Zn-Al系はんだ(約380℃)が挙げられる。
しかしながら、Bi系はんだは熱伝導率が低いため、大電流を通電する発熱の大きい半導体素子の接合には、放熱性の面でデメリットとなり適しない。また、Au-20SnはAuを主成分とするため材料コストが高くなってしまう。さらに、Zn-Al系はんだは酸化膜が強固で濡れを確保できない。このように、上記はんだにはそれぞれ課題があり、汎用的には使用できない。
一方、上記の高融点はんだ以外の高耐熱の鉛フリー接合材として、粒子と粒子が固体のまま接合する焼結型のAgペーストが開発されている。ナノオーダーのAgフィラーを約250〜400℃といったAgの融点以下の温度で接合することができる。焼結型のAgペーストは高熱伝導であり、大電流を扱うパワー半導体素子の接合に利点がある。既に、低電力用のパワーモジュールの一部に適用されている。このような焼結型Agペーストを用いる半導体素子の接合技術は、例えば非特許文献1に開示されている。
Performance comparison of traditional packaging technologies to novel bond wire less all sintered power module:P.Beckedahl etc., PCIM2011,p247-252.
しかしながら、非特許文献1に代表される従来技術では、上記接合を大気中で行う必要があるため、接合時に被接合部材が酸化してしまうという課題がある。つまり、一般的な、パワーモジュールは、図1のように半導体素子1及び2をセラミック基板5に接合した後、ワイヤボンディング8を行い、その後にセラミック基板5をベース10に接合して組立てる。図2に示されるように、焼結型のAgペーストは、ナノサイズのAgフィラー11の凝集を防ぐため、保護膜12でコーティングされている。この保護膜を分解するには大気中で250℃以上の温度で熱処理することが必須となる。このため、焼結型のAgペーストを用いて、パワー半導体素子をCu無垢配線を有するセラミック基板に接合すると、Cu無垢配線が酸化してしまう。従って、セラミック基板をはんだで接合した場合に、セラミック基板のCu配線の酸化物がはんだの濡れを阻害するため、良好な接合が得られなくなる。
また、焼結型のAgペーストを半導体素子の接合に用いた従来技術の場合、図3のように、焼結型のAgペーストで半導体素子1及び2を接合したセラミック基板5を、ベース10に導電性グリース14を介して接触させて押し付ける構造(バネ13等で)となっている。このため、セラミック基板をベースにはんだ接合していない。ただし、このような構造の場合、セラミック基板とベース間がグリースで充填され、金属接合がなされていないため、大電力の電鉄用パワーモジュールに適用した場合、良好な放熱性が得られない。
さらに、非特許文献1のように、半導体素子接合部とセラミック基板接合部両方に焼結型のAgペーストを用いて、素子接合とセラミック基板接合を同時に行うことも可能である。ただし、その場合、素子に比べて大面積のセラミック基板を焼結型のAgペーストで接合する必要がある。焼結型のAgペーストははんだに比べて未接合の抑制が難しいため、良好な接合を得ることが難しくなる。
また、セラミック基板のCu配線部にAu、Agめっき等を施し、酸化を抑制することも考えられるが、はんだ接合以外のワイヤボンディング工程や端子の超音波ボンディング工程が難しくなる恐れがある。
本発明はこのような状況に鑑みてなされたものであり、良好な放熱性と基板接合部の良好な接合性を両立する鉛フリー接合技術を提供するものである。
上記課題を解決するために、本発明は、焼結型のAgペーストを半導体素子接合に用いることで高耐熱な鉛フリー接合を行い、セラミック基板接合部にSn系の鉛フリーはんだを用いる。
つまり、本発明によるパワーモジュール製造方法は、半導体素子と、基板の上に設けられた配線とを、焼結型のAgペーストによって当該Agペーストを酸化させながら接合する第1の接合工程と、第1の接合工程後に、基板の配線の酸化を還元する還元工程と、基板の還元された配線と、ベースとを、はんだで接合する第2の接合工程と、を含んでいる。
また、上記製造方法で製造されたパワーモジュールは、半導体素子と、基板と、ベースと、半導体素子と基板とを接合する多孔質のAg層と、基板とベースとを接合するはんだ接合部と、を有し、多孔質のAg層において、空隙率が5%以上30%未満となっている。
本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、本発明の態様は、要素及び多様な要素の組み合わせ及び以降の詳細な記述と添付される特許請求の範囲の様態により達成され実現される。
本明細書の記述は典型的な例示に過ぎず、本発明の特許請求の範囲又は適用例を如何なる意味に於いても限定するものではないことを理解する必要がある。
以上説明したように本発明によれば、焼結型のAgペーストにより半導体素子を大気中でCu無垢配線を有するセラミック基板で接合し、還元処理を行った後に、セラミック基板をSn系はんだでベースに接合することによって、高耐熱で放熱性に優れ、接合の容易なパワーモジュールを得ることができる。
従来のパワーモジュールの接合工程を模式的に示す図である。 焼結型のAgペーストのAgフィラーと保護膜を模式的に示す図である。 半導体素子をAgで接合した従来のパワーモジュールの一例を示す断面図である。 本発明の実施形態による、多孔質のAgで接合されている素子接合部の断面図である。 本発明の実施形態によるパワーモジュールの断面図である。 本発明の実施形態による、セラミック基板のCu無垢配線部の還元により形成した粒子状の微構造を示す図である。 本発明の実施形態による、焼結型のAgペーストで半導体素子を接合したセラミック基板をベースに接合した接合部の超音波探傷像を示す図である。 本発明の実施形態による、半導体素子をAgで接合したパワーモジュールの一例を示した断面図である。
以下、添付図面を参照して本発明の実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本発明の原理に則った具体的な実施形態と実装例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。
本実施形態では、当業者が本発明を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本発明の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。
(1)本発明の実施形態
本発明は、多孔質Agで半導体素子とCu無垢配線6を有するセラミック基板が接合され、セラミック基板がPbフリーはんだ(Sn系はんだ)でベースに接合されたパワーモジュール及びその製造方法を提供する。
<多孔質Agによる接合>
図4は、本実施形態のパワーモジュールにおいて、多孔質Agによって半導体素子1とセラミック基板5とが接合されている状態を示す図である。
半導体素子1とセラミック基板5の間の熱膨張率に差があるので、それらの収縮率が異なり、接合部付近に応力が発生する。Agが緻密になりすぎると(多孔質Agの空隙率が小さすぎると)、Agははんだに比べて硬いため、接合部が強固過ぎて、応力が半導体素子1に掛かり過ぎてしまう。このため、半導体素子1が壊れてしまう。一方、Agの空隙率が高すぎると、接合部の信頼性が減少してしまう。具体的には、多孔質のAg接合部の空隙率が5%未満の場合、Ag接合部の弾性率が高くなり応力緩衝が難しくなり、半導体素子が熱衝撃により破壊する恐れがある。一方、多孔質のAg接合部の空隙率30%以上となると、熱衝撃により接合部にクラック進展しやすくなり接合信頼性が得られない恐れがある。
そこで、多孔質Agにおける空隙率(焼結型Agペーストの最適接合条件)は、5%以上30未満にコントロールすることが重要である。このようにコントロールするためには、次のような条件で接合することが必要である。
接合温度:250℃〜350℃とすることが望ましい。250℃未満の場合に空隙率30%以上にするには、10MPa以上が必要となるが、接合時に半導体素子1を破壊するおそれがある。一方、350℃より高いと、焼結速度が速くAgの空隙率の制御が難しくなってしまう。
接合時間:昇温速度30℃/min以下、保持時間1〜30minとすることが望ましい。
加圧:0.1〜10MPaとすることが望ましい。0.1MPa未満の場合、焼結型のAgペーストにおけるフィラー間の接点が確保できず、焼結の高密度化が難しいため、空隙率が30%未満になりやすい。一方、10MPaより大きな加圧になると、半導体素子を破壊する恐れがある。
以上のような条件下でAgペーストを焼結させると、空隙率5%〜30%の多孔質Agの接合部が得られる。そして、図4に示されるように、半導体素子1を多孔質のAg4で応力緩衝することで、信頼性の高い接合を得ることができる。
<Cu無垢配線を有するセラミック基板>
Cu無垢配線6を有するセラミック基板5を用いることで、図5のようにパワーモジュールにCu端子17を超音波ボンディングすることを容易にすることが可能となる。ただし、上述のように、Agペーストを焼結させて半導体素子1とセラミック基板5を接合させるため、Cu配線6が酸化してしまう。Cu端子17を超音波接合するためにはCu配線6が無垢の状態でなければならないため、酸化したCu配線6を後述のように還元する必要がある。なお、Cu配線6がAu、Ag、Ni等のめっきが施されている場合、Cu端子17の超音波接合に必要な接合エネルギーが大きくなり、セラミック基板5のセラミック部にダメージを与える恐れがある。このため、Cu配線6は無垢である方が良い。
セラミック基板5とベース10との接合にSn系はんだ9を用いることで、ボイド含有率2%未満の良好な接合が得られる。また、はんだ接合によりセラミック基板5とベース10間が金属接合されることで良好で安定な放熱性が得られる。ベース10にはAlSiCやCu−Mo、Cu−C、Al−C複合材等を用いることができる。これにより、熱疲労に対して高い信頼性が得られる。
<焼結結合とはんだ結合を併用する理由>
本実施形態では、半導体素子1とセラミック基板5との接合をAg焼結によって実現し、セラミック基板5とベース10との接合をSn系はんだ9によって実現している。このように2つの接合を異ならしめているのは、歩留まりとの関係があるからである。つまり、一旦半導体素子1をセラミック基板5に接合した後、1つ1つ接合状態が良好か検査される。ここで不良であると判断されるとその後のプロセスからは除かれてしまう。従って、セラミック基板5とベース10との接合を、セラミック基板5と半導体素子1との接合と同時に、焼結Agを用いて行うと、1つでも接合に不具合が生じた場合、接合に用いた部材全てを廃棄しなければならず、材料を無駄にしてしまい製造コストも高くなってしまう。
そこで、半導体素子1とセラミック基板5との接合をAg焼結によって実現し、検査後、セラミック基板5とベース10とをはんだ接合させるようにして(2段階で分けて接合させる)、無駄を最大限防止するようにしている。
<ハードレンジによる封止>
上述のように、多孔質のAgで半導体素子1は、Cu無垢配線6を有するセラミック基板5に接合され、セラミック基板5は、Sn系はんだでベース10に接合されている。この場合、各接合部の周囲は、ハードレジン(図8の9参照)で封止するようにしても良い。
パワーモジュールにおける各接合部の周囲を、トランスファーモールドによりレジン封止することにより、熱衝撃発生時の多孔質Ag接合部およびSn系はんだ接合部のひずみを小さく抑えることが可能となり、パワーモジュールの寿命を向上することができる。このとき、レジンの熱膨張率は10ppm/K以上であることが望ましい。レジンの熱膨張率が10ppm/k未満の場合、素子接合部の熱衝撃によるクラック進展抑制効果が小さくなるからである。
ここで、Cu無垢配線6を有するセラミック基板5のCu配線部表面には、10〜200nmの粒子状の微構造が形成される。この微構造(凹凸)は、焼結処理によって酸化されたCu配線を還元することによって生成される構造である。このようにすることにより、ゲルやトランスファーモールドしたハードレジンとの密着性を良くし、パワーモジュールの寿命を向上することができる。
図6は、Cu配線表面に形成した粒子状の微構造を示す図である。これにより、Cu粒子の凹凸によるアンカー効果、Cu配線6の表面面積の増加の効果により、封止樹脂との密着性を向上することができる。
<Sn系はんだの固相線温度>
Sn系はんだの固相線温度は、227℃以上であることが望ましい。はんだには、ある温度で一気に溶けてしまうものと、或る温度(固相線温度)で溶け始めて固体と液体が混ざった状態がある程度継続してから或る温度で完全に液体になるものがある。本実施形態では、上述のように、セラミック基板のCu配線部表面に微構造が生成されている(図6)。Pbフリーはんだは濡れにくいはんだ(溶けたからといって直ぐには濡れていかずにある程度の温度にならないと濡れていかないはんだ:227℃位が濡れていくボーダーの温度である)であり、微構造(凹凸)によって表面がフラットでない場合には特に濡れにくい。この点、融点が高いはんだの方が凹凸があるものに対して濡れようとする力が強いことが分かっている。一方、融点が低いはんだは高い温度に達するまでに溶け始めてしまう。このときのはんだの濡れの力は弱く、凹凸上では濡れきれない箇所ができ易くなり、ボイド(孔)が生成されやすくなってしまう。このボイドの生成が2%以下になるようにするためのはんだの固相線温度が227℃であることが発明者らの検討によって分かった。
固相線温度が227℃以上であるSn系はんだとしては、Sn−3〜10Cu(mass%)あるいはSn-10Sb(mass%)、Snとすることができる。
図7は、焼結型のAgペーストで半導体素子を接合したCu無垢配線6を有するセラミック基板5をSn系はんだで接合した場合に得られるセラミック基板接合部の超音波探傷像を示す図である。各種Sn系はんだ9でベース10に接合した超音波探傷像を見ると、Sn-Pb共晶(融点183℃)、Sn-3Ag-0.5Cu-5In(固相線温度206℃)、Sn-3Ag-0.5Cu(融点217℃)で接合した場合、接合部に未濡れによる2%以上の未接合部(ボイド21)が形成した。特に、融点の低いSn-Pb共晶の場合、未接合部の割合が大きくなった。その一方、Sn-3〜10Cu(固相線温度227℃)、Sn-10Sb(固相線温度240℃)、或いはSn(融点232℃)で接合した場合、未接合部が2%未満となり良好な接合が得られた。
以上のことから、はんだの溶融する固相線温度が227℃以上であれば、焼結型のAgペーストで半導体素子1を接合したCu無垢配線6を有するセラミック基板5を良好に接合できると言える。
<パワーモジュールの製造方法1>
本発明の実施形態によるパワーモジュールは、(i)大気中で半導体素子1を、Cu無垢配線6を有するセラミック基板5に焼結型のAgペーストで接合した後、(ii)セラミック基板5のCu無垢配線6の酸化を還元してから、(iii)Sn系はんだ9でセラミック基板5をベース10に接合する。
焼結型のAgペーストを用いて、半導体素子1を、Cu無垢配線6を有するセラミック基板5に大気中で接合することで、Agフィラー周囲にある保護膜が分解されて良好な焼結接合ができる。
また、大気中の加熱によって酸化したCu配線を還元することによって、Sn系はんだ9がセラミック基板5に良好に濡れやすくなり、高信頼接合することができる。さらに、大気中で酸化したCu配線6を還元することによって、Cu配線表面にナノオーダーの粒子を形成することができる。これは、ゲルやハードレジンによる封止との密着性を向上する。このとき接合温度は250〜350℃であることが望ましい。250℃未満の温度ではAgフィラーの焼結が進みにくいため、Ag接合部の空隙率が30%以上になる恐れがある。また、350℃以上の温度で接合した場合、Agフィラーの焼結が進みすぎて、空隙率が5%未満となり応力緩衝能が低下するため、接合後の冷却時に部材間の熱膨張率差に起因する応力により半導体素子1が破壊する恐れがある。還元条件は、水素濃度3%以上(4%以上がより好ましい)(残り窒素であるが、水素100%であっても良い)、還元温度250℃〜350℃が望ましい。還元温度が250℃未満の場合、還元速度が遅くなり、還元に長時間を要する。一方、還元温度を350℃以上にした場合、半導体素子接合部のAgの焼結が進み、応力緩衝能が低減して半導体素子1の破壊に繋がる恐れがある。
<パワーモジュールの製造方法2>
Cu無垢配線6を有するセラミック基板5において、焼結型のAgペーストを供給する部分にのみにAuあるいはAgめっきを施す工程を、半導体素子1を、Cu無垢配線6を有するセラミック基板5に焼結型のAgペーストで接合する工程の前に実行するようにしても良い。
Cu無垢配線6を有するセラミック基板5において、焼結型Agペーストを供給する部分にAuもしくはAgの部分めっきを施すことによって、セラミック基板5と焼結型のAgペースト間の接合強度を強くすることができ、接合部の信頼性を向上することができる。
<パワーモジュールの製造方法3>
(i)大気中で半導体素子1を、Cu無垢配線6を有するセラミック基板5に焼結型のAgペーストで接合する工程と、(ii)セラミック基板のCu無垢配線6の酸化を還元する工程とを、リフロー炉内の大気雰囲気をH2還元雰囲気に置換することにより1回のリフロー工程で行うようにしても良い。
セラミック基板5に焼結型のAgペーストで半導体素子1を接合するリフロー工程において、大気中で焼結型のAgペーストを接合した後に、基板6を取出さない状態で雰囲気をH2還元雰囲気に置換して酸化したCu配線6を還元する。これにより、1回のリフロー工程で接合と還元を行うことができる。1回のリフロー工程で焼結型のAgペースト接合、次の工程でCu配線6の還元を行う場合に比べて工程を1つ低減することができ、組立て時間を短縮できる。また、接合してから還元するまでにセラミック基板5が汚染する危険を回避することができる。
<パワーモジュールの製造方法4>
セラミック基板5のCu無垢配線6の酸化を還元する工程を、水素プラズマ処理により行うようにしても良い。
焼結型のAgペーストによる接合で酸化したセラミック基板5のCu配線を、Ar+H2、N2+H2プラズマ処理することによりCu配線6を酸化還元することができる。これによっても、H2還元雰囲気によるリフロー工程と同様にCu配線表面にナノオーダーの備構造を得ることができる。
<検査工程>
(i)焼結型のAgペーストによる接合状態(未接合率)の検査
接合条件ごとにサンプルを抜取り、接合部の断面観察により、X線透過像を用いて、Ag部分の空隙率を確認する。未接合率(接合されていない領域の率)が5%以上の場合、発熱した半導体素子の放熱が悪くなり、素子の接合信頼性を損なう。所望の空隙率(Ag中に空孔がある率)が得られることを確認できれば、その条件で生産する。
(ii)Cu無垢配線6における配線部の色を、目視により確認する。酸化による変色が残っている場合、第2の接合工程時にはんだによる未接合率が2%未満にならないおそれがある。
(2)実施例
以下、本発明をパワー半導体モジュールに適用した実施例について、図8を用いて説明する。
窒化アルミニウムの上面にCu配線、下面にCu板をロウ付けしたセラミック基板5上に、焼結型Agペーストで半導体素子(IGBT1、ダイオード2)を大気中、300℃20minでリフロー炉を用いて接合を行った。そして、セラミック基板5をリフロー炉から出さない状態で、大気雰囲気を水素還元雰囲気に置換して、300℃10minで酸化したCuむく部分を還元した。その後、ワイヤボンディング8を行い、素子付基板を表1に示す固相線温度227℃以上のSn系はんだ箔でベース10に接合した。さらに、Cu無垢h基板配線6上にCu端子17を超音波接合した後、ケース18を取付け、接合部周辺をシリコーン樹脂19で封止することにより、パワー半導体モジュールを作製した。
これらのパワーモジュールについて、セラミック基板接合部の接合状態をベース裏面側から、超音波探傷像により確認した。その結果を表1に示す。
Figure 0005936407
表1において、セラミック基板接合部の未接合率が2%未満の場合を○、未接合率が2%以上の場合を×とした。実施例1乃至8の全てにおいて、未接合率が2%未満となり良好な接合が得られた。
本実施例は、接合部の封止をシリコーン樹脂により行ったが、封止をトランスファーモールドで行った場合にも、封止工程より前の工程は変わらないため、未接合の少ない良好な接合が可能となる。
また、上記の実施形態に限定せず、半導体製品の組立工程において、焼結型のAgペーストで接合した後に、Cu部分にはんだ接合が全ての製品に適用することができる。
(3)比較例
上記の実施例1と同じ工程で同じ形状のパワー半導体モジュールを作製した。セラミック基板の接合に用いたはんだを表2に示す。
Figure 0005936407
比較例1乃至3の何れのはんだを用いた場合も、未接合率が2%以上となり良好な接合が得られなかった。
(4)まとめ
本発明の実施形態によれば、半導体素子と、基板の上に設けられた配線とを、焼結型のAgペーストによって当該Agペーストを酸化させながら接合し、酸化した基板上の配線の酸化を還元した後、還元された配線とベースとをはんだで接合することにより、パワーモジュールを作製する。このように酸化した配線を還元するので、焼結工程後の配線とベースとをはんだ接合できるようになるので、作製したパワーモジュールにおける放熱性が良好となる。
また、還元した後であって、はんだ接合前に、焼結接合された半導体素子及び基板を検査する。このように焼結接合とはんだ接合の2段階で接合を行い、はんだ接合前に焼結接合の状態を検査するので、材料の無駄を最大限防止し、製造コストを抑えることができるようになる。
上述のAg焼結接合は、接合温度が250〜350℃、昇温速度が30℃/min以下、保持時間が1〜30min、加圧が0.1〜10MPaで実行することが望ましい。このようにすることにより、多孔質のAgにおける空隙率を5%以上30%未満にコントロールすることができる。焼結接合部における空隙率を5%以上30%未満とすることにより、接合の信頼性が高いパワーモジュールを提供することが可能となる。
本実施形態では、Cu無垢配線を有するセラミック基板と、Sn系はんだ(固相線温度が227℃以上)を用いている。固相線温度が227℃以上のSn系はんだを使用することにより、はんだ接合部のボイド率を2%未満とすることが可能となり、良好なはんだ接合を実現することができる。また、ボイド率が2%未満のはんだ接合部を有するので、良好な放熱性を有する信頼性の高いパワーモジュールを提供することが可能となる。
さらに、Cu無垢配線上の焼結型のAgペーストを供給する部分にAuあるいはAgめっきを施すようにしても良い。このようにすることにより、セラミック基板と焼結型Agとの接合強度を強くすることができる。
また、Cu無垢配線は、酸化後に還元されることによって表面に生成された粒子状の微構造を有している。このようにすることにより、封止樹脂との密着性に優れたパワーモジュールを提供することができるようになる。
上述の実施形態において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていても良い。
また、本発明は、実施形態そのままに限定されるものではなく、実施段階では、その要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1・・・半導体素子(IGBT)
2・・・半導体素子(ダイオード)
3・・・はんだ
4・・・Ag接合材
5・・・セラミック基板
6・・・Cu無垢配線
7・・・セラミック(AlN)
8・・・ワイヤ
9・・・Sn系はんだ
10・・・ベース
11・・・Agフィラー
12・・・保護膜
13・・・バネ
14・・・導電性グリース
15・・・Ag
16・・・孔
17・・・Cu端子
18・・・ケース
19・・・封止樹脂
21・・・未接合部、

Claims (8)

  1. 基板の上に設けられた配線上の焼結型Agペーストを供給する部分にのみAuあるいはAgめっきを施す工程と、
    半導体素子と、前記基板の上に設けられた前記配線とを、前記焼結型Agペーストによって当該焼結型Agペーストを酸化させながら接合する第1の接合工程と、
    前記第1の接合工程後に、前記基板の配線の酸化を還元する還元工程と、
    前記基板の前記還元された配線と、ベースとを、はんだで接合する第2の接合工程と、
    前記配線の前記めっきが施されない部分に、ボンディングを行うボンディング工程と、
    を含むことを特徴とするパワーモジュール製造方法。
  2. 請求項1において、
    前記還元工程の実施後であって、前記第2の接合工程の実施前に、前記接合された半導体素子及び前記基板を検査する検査工程を含むことを特徴とするパワーモジュール製造方法。
  3. 請求項1又は2において、
    前記基板は、セラミック基板であり、
    前記配線は、Cu配線であり、
    前記はんだはSn系はんだであることを特徴とするパワーモジュール製造方法。
  4. 請求項1において、
    前記第1の接合工程は、接合温度が250〜350℃、昇温速度が30℃/min以下、保持時間が1〜30min、加圧が0.1〜10MPaで実行されることを特徴とするパワーモジュール製造方法。
  5. 請求項3において、
    前記Sn系はんだの固相線温度が227℃以上であり、
    前記還元工程は、水素濃度が3%以上、還元温度が250〜350℃で実行されることを特徴とするパワーモジュール製造方法。
  6. 請求項2において、
    前記第1の接合工程は、酸化雰囲気のリフロー炉内で行われ、
    前記還元工程は、前記リフロー炉内で、還元雰囲気に置換して行われ、
    前記検査工程は、前記リフロー炉の外で行われる、
    ことを特徴とするパワーモジュール製造方法。
  7. 請求項において、
    前記第2の接合工程では、前記リフロー炉の外で、前記ベース、前記はんだ、前記基板の順で積層させ、前記リフロー炉内で、前記積層したベースと基板と基板とをはんだで接合することを特徴とするパワーモジュール製造方法。
  8. 請求項1乃至の何れか1項において、
    前記還元工程が、水素プラズマ処理により行われることを特徴とするパワーモジュール製造方法。
JP2012069419A 2012-03-26 2012-03-26 パワーモジュール製造方法 Active JP5936407B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012069419A JP5936407B2 (ja) 2012-03-26 2012-03-26 パワーモジュール製造方法
PCT/JP2012/083041 WO2013145471A1 (ja) 2012-03-26 2012-12-20 パワーモジュールの製造方法、及びパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069419A JP5936407B2 (ja) 2012-03-26 2012-03-26 パワーモジュール製造方法

Publications (2)

Publication Number Publication Date
JP2013201330A JP2013201330A (ja) 2013-10-03
JP5936407B2 true JP5936407B2 (ja) 2016-06-22

Family

ID=49258804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069419A Active JP5936407B2 (ja) 2012-03-26 2012-03-26 パワーモジュール製造方法

Country Status (2)

Country Link
JP (1) JP5936407B2 (ja)
WO (1) WO2013145471A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014006293T5 (de) * 2014-01-29 2016-12-29 NGK Electronics Devices, Inc. Substrat für ein Leistungsmodul und Verfahren zu dessen Herstellung sowie das Substrat für ein Leistungsmodul verwendendes Leistungsmodul
JP2015216160A (ja) * 2014-05-08 2015-12-03 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JP6529823B2 (ja) * 2015-05-22 2019-06-12 シャープ株式会社 半導体装置および半導体装置の製造方法
KR101717567B1 (ko) * 2015-08-05 2017-03-20 주식회사 유진텍 연료전지 전압측정단자용 지르코니아-니켈 핀 및 그 제조방법
CN109075132B (zh) * 2016-04-26 2022-03-08 京瓷株式会社 功率模块用基板、功率模块及功率模块用基板的制造方法
CN114334674A (zh) * 2021-08-16 2022-04-12 华为数字能源技术有限公司 功率半导体模块制备方法及功率半导体模块
EP4280269A1 (en) * 2022-05-16 2023-11-22 Infineon Technologies Austria AG Power semiconductor module arrangement and method for producing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4557354B2 (ja) * 2000-03-27 2010-10-06 株式会社東芝 セラミックス銅回路基板の製造方法
JP4539980B2 (ja) * 2005-03-23 2010-09-08 富士電機システムズ株式会社 半導体装置およびその製造方法
JP2007227489A (ja) * 2006-02-22 2007-09-06 Matsushita Electric Ind Co Ltd 放熱基板及びその製造方法並びにそれを用いた発光モジュール
JP5301385B2 (ja) * 2008-10-29 2013-09-25 ニホンハンダ株式会社 金属製部材用接合剤、金属製部材接合体の製造方法、金属製部材接合体および電気回路接続用バンプの製造方法
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法
JP4870223B1 (ja) * 2010-09-02 2012-02-08 ニホンハンダ株式会社 ペースト状銀粒子組成物、金属製部材接合体の製造方法および金属製部材接合体

Also Published As

Publication number Publication date
WO2013145471A1 (ja) 2013-10-03
JP2013201330A (ja) 2013-10-03

Similar Documents

Publication Publication Date Title
JP5936407B2 (ja) パワーモジュール製造方法
JP4262672B2 (ja) 半導体装置およびその製造方法
JP3736452B2 (ja) はんだ箔
WO2023016048A1 (zh) 一种功率模块、电源电路及芯片
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
JP5725060B2 (ja) 接合体、パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
WO2017217145A1 (ja) はんだ接合部
WO2015029813A1 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
JP2007110001A (ja) 半導体装置
JP2007123395A (ja) 半導体装置および半導体装置の製造方法
TW201626519A (zh) 附冷卻器電力模組用基板及其製造方法
WO2012053178A1 (ja) 半導体接合構造体および半導体接合構造体の製造方法
JP6256176B2 (ja) 接合体の製造方法、パワーモジュール用基板の製造方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JP2008147469A (ja) 半導体装置
JP2014179463A (ja) パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板
JP2017092168A (ja) 半導体モジュール及び電力変換装置
JP5919625B2 (ja) 半導体装置及びその製造方法、電源装置
JP2015166304A (ja) 銅/セラミックス接合体、及び、パワーモジュール用基板
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
JP2017228693A (ja) 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法
JP2015177045A (ja) 銅/セラミックス接合体、及び、パワーモジュール用基板
JP2004247742A (ja) 電子機器
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160510

R151 Written notification of patent or utility model registration

Ref document number: 5936407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151