JP5677346B2 - 半導体素子、半導体装置、半導体装置の製造方法及び接続材料 - Google Patents

半導体素子、半導体装置、半導体装置の製造方法及び接続材料 Download PDF

Info

Publication number
JP5677346B2
JP5677346B2 JP2012064691A JP2012064691A JP5677346B2 JP 5677346 B2 JP5677346 B2 JP 5677346B2 JP 2012064691 A JP2012064691 A JP 2012064691A JP 2012064691 A JP2012064691 A JP 2012064691A JP 5677346 B2 JP5677346 B2 JP 5677346B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
compound
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012064691A
Other languages
English (en)
Other versions
JP2013197427A (ja
Inventor
靖 池田
靖 池田
俊郎 手呂内
俊郎 手呂内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2012064691A priority Critical patent/JP5677346B2/ja
Priority to PCT/JP2013/054434 priority patent/WO2013140936A1/ja
Publication of JP2013197427A publication Critical patent/JP2013197427A/ja
Application granted granted Critical
Publication of JP5677346B2 publication Critical patent/JP5677346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、素子接合部をPbフリー化するための半導体素子、およびPbフリー化した半導体装置に関する。特に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のパワー半導体素子を有するパワー半導体モジュールの実装技術に関する。
電気自動車/ハイブリッド自動車（EV/HEV）用モータ等、大出力モータを制御するインバータには、IGBTモジュール等のパワー半導体モジュールが使用される。HEV用インバータは、高温環境下にあるエンジンルーム内に搭載され、近年は従来の仕様に増して更なる高信頼性が要求されている。例えば、パワー半導体素子の到達温度が125℃から150℃と上昇した場合にも安定動作保証が要求され、瞬時の最大温度が175℃に到達しても絶縁破壊しないIGBTモジュールの開発が望まれている。パワー半導体モジュールの接合用材料としては、従来は耐熱性の高いPb-Sn系のはんだ材料が古くから用いられてきた。
しかしながら、近年、Pb成分が人体に悪影響を及ぼすことが指摘されるようになり、Pb入りはんだは大きな社会問題としてクローズ・アップされるとともに、EUのROHS（Restriction of Hazardous Substances Directive)指令に代表されるようにPbを含む有害物質の使用を法的に規制しようと言う動きが活発化している。このような背景から、車載用インバータに搭載されるパワー半導体モジュールについても、Pbフリー化が求められており、Sn-3Ag-0.5Cuを代表とするSn-Ag系やSn-0.7Cuを代表とするSn-Cu系はんだが、パワーモジュールのダイボンディングに適用され始めている。
上記Sn-Ag系、Sn-Cu系はんだの場合、従来のPb-Sn系はんだの融点が約300℃であるのに対し、融点が約220℃と低いため耐熱性が低い。そのため、接合部が150℃以上の温度に晒され続けると、接合界面においてはんだの主成分であるSnと部材間で反応が進み、図１のように接合界面に空隙101が形成され、接合信頼性を損なうことになる。
このような反応を抑制する方法として、Sn系はんだよりも高融点の接合材で接合する方法がある。Sn系はんだより高融点の接合材として、Bi系はんだ(約260℃)、Au-Snはんだ（約282℃）、Zn-Al系はんだ（約380℃）がはんだ合金として知られている。
しかしながら、Bi系はんだは熱伝導率が低いため、大電流を通電する発熱の大きい半導体素子の接合には、放熱性の面でデメリットとなり適しない、Au-20SnはAuを主成分とするため材料コストが高くなる、Zn-Al系はんだは酸化膜が強固で濡れを確保できない、といった課題があり汎用的には使用できない。
Sn系はんだを用いて高温下で接合部の界面反応を抑制する方法として、図２のように反応性の高いCu基板３に拡散バリアとしてNiメタライズ４を施すことが多い。この基材にはんだ接合した場合、はんだの主成分であるSnとCuの反応に比べて、SnとNiの反応の方が遅いため、175℃程度の温度であれば界面反応抑制効果が得られる可能性がある。ただし、パワーモジュールのパワー密度向上が年々向上しており、それに伴って素子接合部の温度は今後200℃程度まで上昇すると予想される。
また、SiC、GaN、ダイヤモンド素子の適用により、200℃以上の環境で使用される可能性もある。そのためには、Niメタライズ以上の効果を有する界面反応抑制方法が必要となる。特許文献１では、図３のようにCu含有率の高いSn-Cu系はんだを用いて、Niメタライズを有する部材を接合することで、Niメタライズ４上にCu-Sn化合物層５を形成し、これによって高温下における拡散バリア効果を向上している。
ただし、この方法の場合、200℃一定温度下において接合部の界面反応を抑制できるが、通電のオン/オフにより素子を繰返し発熱、冷却するパワーサイクル試験における接合信頼性を確保することが困難であった。
特許第4569423号公報 特開2009-76611号公報
ECTC 1998 Proceeding：Willium W.、「High Temperature Joints Manufactured at Low Temperature」、1998、p.284
上記の従来技術において、以下の点について配慮がなされておらず、パワーサイクル寿命の大きな向上は困難であった。
通常、通電を行わない熱衝撃試験において、半導体素子接合部では図４のようにはんだ接合部端部から亀裂102破壊が進行する。一方、パワーサイクル試験では、図５のように、はんだ接合部のはんだ母相部分に空隙103が形成して破壊が進行する。この空隙は、接合部内に存在する空孔が、通電のオン/オフにより生じる温度勾配、応力勾配等によって拡散凝集して形成する。そのため、特許文献１のように接合部の界面反応のみを抑制してもパワーサイクル寿命を向上することはできない。
また、特許文献２のように、接合界面に形成する金属間化合物を(Cu,Ni)-Sn化合物して化合物の拡散を抑制することで、空隙形成をある程度まで抑制できるが、はんだ母相の拡散は抑制できないため空隙抑制効果は小さい。空隙抑制を行うためには、接合部の大部分を金属間化合物化して、接合部を高融点化する必要がある。非特許文献１では、AgとInあるいはCuとSnを反応させて接合部を金属間化合物化する方法が報告されている。しかしながら、パワーモジュールのように高温で使用される製品では、使用時の温度変化が大きく熱衝撃が大きいため、金属間化合物の脆性を改善しないままでは金属間間化合物接合部あるいは素子が破壊するおそれがあり適用することができない。
本発明の目的は、接合部間を結晶粒径の微細な(Cu,Ni)-Sn化合物で連結することにより金属間化合物の靭性を向上し、かつSn系はんだの大部分を金属間化合物化することで高融点化することにより空隙生成による破壊を大きく抑制し、高温環境下における動作安定性と高電流負荷にも耐えうる高信頼なパワー半導体モジュールおよびその製造方法を提供することにある。
本発明では、上記課題を解決するために、パワー半導体モジュールなどの接続材料をNi/Cu/Ni/Snの積層構造をとして半導体素子で接合することで、接合部内の金属化合物を微細化させるとともに、はんだ接合部内部の空隙生成を抑制する。
本発明によれば、半導体装置の接合部の空隙生成を抑制でき、高い接合信頼性を得ることができる。
高温保持により接合界面が劣化した接合部断面の模式図である。 Niメタライズを有するCu部材の接合部断面の模式図である。 接合界面に形成したCu-Sn化合物を示した図である。 熱衝撃による亀裂進展したはんだ接合部の接合部断面を示した図である。 通電のオン/オフを繰り返した後の半導体素子接合部の断面図である。 本発明の一実施例にかかるNi/Cu/Ni/Sn構造のメタライズを有する半導体素子を示した断面図である。 本発明の一実施例にかかるNi/Cu/Ni/Sn構造のメタライズを有する半導体素子を用いた接合を模式的に示した図である。 比較例にかかるNi/Cu/Sn構造のメタライズを有する半導体素子接合部の断面図である。 本発明の一実施例にかかるNi/Cu/Ni/Sn構造のメタライズを有する半導体素子接合部の断面図である。 比較例にかかるNi/Cu/Sn構造のメタライズを有する半導体素子による接合部が熱衝撃で破壊したときの断面図である 接合条件と各種メタライズを有する半導体素子で接合したときの未反応Snの残存率の関係を示した図である。 本発明の一実施例にかかる半導体素子で接続したパワー半導体モジュールの断面を示した図である。 空隙生成領域の割合を示した図である。 パワーサイクル試験により生じた接合部破壊を示した図である。
本願発明の実施例にかかる半導体素子を、図６に示す。半導体素子本体６の裏面に、半導体素子本体６側からNi層21a、Cu層22、Ni層21b、Sn層23の順にメタライズを有する。最も素子側に用いるバリアメタライズ７には、TiやCrなどが用いられるが、必要に応じていかなるメタライズを用いても構わない。また、最も素子本体６側に用いる酸化防止メタライズ8には、AuやAgあるいはAg/Auを積層したメタライズを用いる。これらの層は、種々の方法で形成できるが、本実施例ではスパッタにより形成した。
この半導体素子をCu基材２に接続する工程を、図７を用いて説明する。図７(a)のように、別途はんだ等の接合材を用いず、裏面に素子側から、Ni層21a、Cu層22、Ni層21b、Sn層23の順にメタライズを有する半導体素子をCu基材２に接触させる。そして加熱する。
まず、図７(b)のように接合時の加熱により、232℃近傍でSn層23が溶融してNi層21bおよびCu基材２と反応して(Cu,Ni)6Sn5化合物24を形成する。更に加熱を続けることにより、接合前にSn層23に隣接して存在していたNi層21bははんだと完全に反応して、次の層であるCu層22との反応が始まる。
更に加熱を継続すると、図７(c)のように、Cu層22もSnと完全に反応して、素子側から、Ni層に隣接して(Cu,Ni)6Sn5化合物24、(Cu,Ni)3Sn化合物25でこの順に連結された構造となり接合が完了する。このとき、金属間化合物化しないSnの残存率が25%以下であれば、パワーサイクル試験時における空隙形成を十分に抑制でき、良好な信頼性が得られる。一方、未反応Snの残存率が25%より多い場合、接合部間の金属間化合物による連結部が少なく、パワーサイクル試験によって接合部中央近傍に空隙が形成されて接合信頼性を損なう恐れがある。素子本体６側から、Ni層21a、Cu層22、Ni層21b、Sn層23の順にメタライズを有する半導体素子を用いて上記の接合した場合、金属間化合物の結晶粒径が微細になることが特徴となる。
図８に、比較例として、素子本体側から、Ni層、Cu層、Sn層の順にメタライズを有する半導体素子で接合したときの接合部断面を示す。接合部はCu6Sn5化合物26、Cu3Sn化合物27で連結された構造となる。
図９に、本実施例として、Ni層、Cu層、Ni層、Sn層の順にメタライズを有する半導体素子で接合したときの接合断面を示す。図８の組織に比べて、金属間化合物24,25が微細化していることが分かる。これは、SnとCu系層22のCuとが反応するときに、SnにNi系層21ｂのNiが含まれていたためであり、Niの存在により結晶粒径が微細になっている。金属間化合物は脆性であるため、衝撃により破壊しやすいが、微細化していればそれが抑えられる。
図10は、図８の比較例にかかる半導体装置に熱衝撃を与えたときの断面である。金属間化合物層内に亀裂が生じている。このような破壊は、Ni層、Cu層、Ni層、Sn層の順にメタライズを有する半導体素子で接合することによって抑止できる。
また、図11に各種条件で接合したときの未反応Snの残存率を示す。何れの接合条件においても本実施例のNi/Cu/Ni/Sn構造にかかる方が比較例のNi/Cu/Sn構造にかかるものよりも、未反応Sn残存率が少ないことが分かる。未反応Sn残存率は、接合前の半導体素子および各種接合したサンプルについて、DSC（示差走査熱量測定）でSn溶融時の熱量を測定し接合前後の熱量を比較することで算出した。図11の結果は、本実施例の方が金属間化合物化の速度が速いことを示している。
上記のような、半導体素子本体６上のNi層21a、Cu層22、Ni層21b、Sn層23の順となるメタライズは、蒸着、めっき、あるいは両者の組み合わせ、何れの方法で形成しても同様の効果が得られる。
また、接合に用いるCu基材２には、薄いAu、Ag等のメタライズを有しても良い。薄いとは、接合時に拡散して消失しCu基材と素子メタライズであるSnとが反応できる程度の厚さである。この場合、金属間化合物化した際に、接合部にAu-Sn系化合物、Ag-Sn系化合物などが浮島状に存在することとなる。
また、Au,Agメタライズは、半導体素子側に設けてもよい。すなわち、半導体素子本体６の裏面に素子側から、Ni層21a、Cu層22、Ni層21b、Sn層23、Ag層（図示せず）、Au層（図示せず）の順にメタライズを有する半導体素子を提供する。
Ag層、Au層は濡れを確保するためのメタライズとなる。Sn層とAu層との間にAg層を設けることで、SnとAuの拡散を抑制することができる。そして、AuとSnとの拡散によるSn成分が素子の最表面に露出することを抑制し、Sn成分が大気に触れての酸化を防ぐことができる。Snの酸化を防げば、未濡れやボイドの原因を抑えて良好な接合を行うことができる。
また、Ag層の上にAu層を設けることにより、接合時にメタライズが溶融する温度を低温化することができる。Sn層に隣接してAg層のみがある場合、メタライズはSn-Ag系の共晶温度である217℃以上で溶融する。この場合でも、Snの融点232℃以下で溶融する。Ag層の上にAu層を設けた場合、メタライズはSn-Ag-Auの共晶温度である207℃で溶融し、更に溶融温度を低下させることができる。溶融温度が低いほど、接合時の濡れを確保しやすくなる。
Cu層22とSn層23の間にあるNi層21bの厚さは、0.01から0.1μmの厚さであることが望ましい。前述のように、Cu層22とSn層23の間にNi層21bを設けることで、接合部に微細な結晶粒となる(Cu,Ni)6Sn5化合物、(Cu,Ni)3Sn化合物を形成することができる。Ni層21bの厚さが0.01μm以下となる場合、(Cu,Ni)6Sn5化合物中のNi置換量が少なくなりすぎて微細化の効果が得られない。また、Ni層21bの厚さが0.1μmより厚い場合、接合時にNi層21bが全て反応させるための時間が長くなり、半導体素子とCu基材２間を金属間化合物で連結することが困難になる。Sn層23とNi層21ｂの厚さの比としては、接合部の厚さを考慮すると、１０：1〜１００：１程度となる。
Sn層23の厚さは、１から15μmの厚さであることが望ましい。Sn層23の厚さが1μm未満となる場合、接合時に未濡れが生じやすくなり良好な濡れが得られない。一方、Sn層23の厚さが15μmより厚い場合、接合時に長時間加熱しても接合部間を金属間化合物で連結することが難しくなる。
本実施例のメタライズ付き半導体素子をCu基材２に搭載して、250℃以上の温度で加圧接合することにより、半導体装置を製造する。半導体素子に設けた薄いメタライズで接合するため、濡れの確保が難しい。そこで、加圧しながら接合することにより、半導体素子をCu基材に密着させることができ濡れを確保しやすくなる。半導体素子の加圧力は、1kPa〜10MPaが望ましい。加圧が1kPa未満の場合、素子が溶融したメタライズの表面張力で浮き上がり、良好な接合ができない恐れがある。一方、素子全面が10MPaより大きい加圧の場合、素子が割れる恐れがある。加圧とスクラブあるいは超音波を併用することで、接合部の金属間化合物化を促進することができる。
半導体接合部がSn固溶体相を介さずに (Cu,Ni)6Sn5化合物、(Cu,Ni)3Sn化合物で連結部分を有する半導体装置を提供することにある。図7(b)のように接合部間を金属間化合物で連結しない場合、パワーサイクル試験においてSn固溶体部分に空隙が形成して破壊が進行する。この空隙は、はんだ内に存在する空孔が、通電のオン/オフにより生じる温度勾配、応力勾配等によって拡散凝集して形成するものであり、融点の低い未反応Snが多く残った場合、信頼性を得ることができない。局所的にでも金属間化合物で連結できれば、その部分についてはパワーサイクル試験で空隙が生じないため、接合を維持できる。半導体装置の特性を損なわないためには、素子面積の75%以上で金属間化合物による接合がなされていることが望ましい。
（第1−12実施形態）
以下、本発明をパワー半導体モジュールに適用した実施例について、図12を用いて説明する。
窒化珪素（図示せず）の上面にCu配線（図示せず）、下面にCu板（図示せず）をロウ付けし、Cu板表面にNiめっき（図示せず）を施した40mm×20mmセラミックス基板34上に、表1の仕様である半導体素子(IGBT31、ダイオード32)を置き、その上に5kPaの加圧となるようにウェイトを置き、N2+15%H2還元雰囲気中で、ピーク温度280−15min.で接合を行った。その後、ワイヤ33でワイヤボンディングを行った素子３１，３２付基板３４をSn-Ag-Cu-In系はんだ箔３５で支持部材36に接合し、接合部周辺をシリコーン樹脂（図示せず）で封止することにより、パワー半導体モジュールを作製した。
このパワー半導体モジュールについて、電流550Aを通電し、通電のオン/オフを繰返し、半導体素子接合部の温度をオン時に150℃、オフ時に50℃となる条件で信頼性試験を実施した。オン/オフを30000サイクル繰り返した後、空隙生成量を断面観察により調査した。その結果、接合断面において、空隙生成領域の割合が接合断面のはんだ接合領域の10%未満であるときを○、10%以上のときを×とした。空隙生成領域の割合は、図13のように、はんだ接合領域Aに占める空隙生成領域Bの割合と定義した。また、パワーサイクル試験において、素子あるいは金属間化合物が破壊した場合も×とした。実施例1-12について、これらを評価した結果を表１に示す。実施例1-12の何れにおいても、空隙生成領域が10%未満となり熱衝撃による割れも発生しなかった。
Figure 0005677346
(比較例1-3)
上記の実施例1と同じ形状のパワー半導体モジュールを作製した。パワーサイクル試験30000サイクルを実施した結果、比較例1-3について何れにおいても接合部に空隙は生成しなかった。ただし、図14のように金属間化合物部および素子部に割れが発生した。
（比較例4-6）
表２のはんだを用いて半導体素子を接合し、上記の実施例1と同じ形状のパワー半導体モジュールを作製した。信頼性試験後の空隙生成領域の割合を表２に示す。何れの場合も空隙生成領域が10%以上となった。一般的なSn-3Ag-0.5Cuの場合、空隙が連結してクラック状の形状となっていた。また、Sn-7Cuで接合した場合、接合界面の金属間化合物周辺に空隙が集中して生成していた。ただし、比較例4-6の何れにおいても半導体素子の割れは発生しなかった。
Figure 0005677346
以上、本発明者によってなされた発明を実施の形態を用いて説明すると共に、具体的な実験例・比較例を説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、実施の形態として、Ni/Cu/Ni/Snの接続材料は、半導体素子上に形成されているが、これに限らず、基材、基板、リードなど他の部材上に形成してもよいし、独立して存在する接続材料としてもよい。
１・・・はんだ、２・・・金属間化合物、３・・・Cu基材、４・・・Niメタライズ、５・・・Cu6Sn5化合物、６・・・半導体素子、７・・・拡散バリアメタライズ、８・・・濡れ確保用メタライズ、２１・・・Niメタライズ、２２・・・Cuメタライズ、２３・・・Snメタライズ、２４・・・(Cu,Ni)6Sn5化合物、２５・・・(Cu,Ni)3Sn、２６・・・Cu6Sn5化合物、２７・・・Cu3Sn化合物、３１・・・Ni/Cu/Ni/Snメタライズ付きIGBT、３２・・・Ni/Cu/Ni/Snメタライズ付きダイオード、３４・・・セラミック基板、３５・・・鉛フリーはんだ、３６・・・ベース、１０１・・・空隙、１０２・・・亀裂、１０３・・・空隙、２００・・・接合部、２０１・・・半導体素子、２０２・・・基板。

Claims (10)

  1. 半導体素子本体と、
    前記半導体素子本体の表面に形成された接続材料とを備えた半導体素子において、
    前記接続材料は、
    Ｓｎ系層と、
    前記Ｓn系層と前記半導体素子本体との間に形成された第１のＮｉ系層と、
    前記Ｓｎ系層と前記第1のＮｉ系層との間に形成された第２のＮｉ系層と、
    前記第1のＮｉ系層と前記第２のＮｉ系層との間に形成されたＣｕ系層と、
    を備えたことを特徴とする半導体素子。
  2. 請求項１において、
    前記接続材料に設けられたAu系層と、
    前記Au系層と前記Sn系層との間に設けられたAg系層とを備えたことを特徴とする半導体
    素子。
  3. 請求項１または２において、
    前記第２のNi層の厚さが0.01μmから0.1μmの厚さであることを特徴とする半導体素子。
  4. 請求項１乃至３のいずれかにおいて、
    前記Sn層の厚さが１μmから15μmの厚さであることを特徴とする半導体素子。
  5. 請求項１乃至４記載の半導体素子を、基材上に、前記接続材料が前記半導体素子本体と前記基材の間になるように配置する配置工程と、
    前記接続材料を加熱溶融、凝固させ、前記半導体素子本体と前記基材とを接続する接続工程と、
    を含む半導体装置の製造方法。
  6. 請求項５において、
    前記基材は、Cu基材であり、
    前記接続工程では、
    前記Ｓｎ層と前記第２のＮｉ層と前記Cu基材とが反応し、(Cu,Ni)6Sn5化合物を形成する第一の工程と、
    その後、前記(Cu,Ni)6Sn5化合物と前記Ｃｕ層のCuとが反応して、(Cu,Ni)6Sn5化合物と(Cu,Ni)3Sn化合物とを含む化合物となる第二の工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 請求項６において、
    前記Cu基材は第２の被接続部材であるリードであること
    を特徴とする半導体装置の製造方法。
  8. 請求項６または７のいずれか一項において、
    前記第二の工程では、前記(Cu,Ni)3Sn化合物は、前記(Cu,Ni)6Sn5化合物と前記Cu基材との間に形成されることを特徴とする半導体装置の製造方法。
  9. 半導体素子と、
    基材と、
    前記半導体素子と前記基材とを接合する接合部とを備えた半導体装置において、
    前記接合部が、Sn固溶体相を介さずに、(Cu,Ni)6Sn5化合物層及び(Cu,Ni)3Sn化合物層で前記半導体素子と前記基材とを接合していることを特徴とする半導体装置。
  10. 請求項９において、
    前記接合部は、接合部全体の体積に対して25%未満となる浮島状のSn固溶体相を有することを特徴とする半導体装置。
JP2012064691A 2012-03-22 2012-03-22 半導体素子、半導体装置、半導体装置の製造方法及び接続材料 Active JP5677346B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012064691A JP5677346B2 (ja) 2012-03-22 2012-03-22 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
PCT/JP2013/054434 WO2013140936A1 (ja) 2012-03-22 2013-02-22 半導体素子、半導体装置、半導体装置の製造方法及び接続材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012064691A JP5677346B2 (ja) 2012-03-22 2012-03-22 半導体素子、半導体装置、半導体装置の製造方法及び接続材料

Publications (2)

Publication Number Publication Date
JP2013197427A JP2013197427A (ja) 2013-09-30
JP5677346B2 true JP5677346B2 (ja) 2015-02-25

Family

ID=49222399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064691A Active JP5677346B2 (ja) 2012-03-22 2012-03-22 半導体素子、半導体装置、半導体装置の製造方法及び接続材料

Country Status (2)

Country Link
JP (1) JP5677346B2 (ja)
WO (1) WO2013140936A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015176715A1 (de) * 2014-05-23 2015-11-26 Hesse Gmbh Verfahren zum schwingungsunterstützten flächigen metallischen verbinden von bauteilen
FR3021670B1 (fr) * 2014-06-02 2019-07-12 Valeo Equipements Electriques Moteur Procede d'assemblage permanent de deux elements par interdiffusion en phase liquide transitoire
KR102311677B1 (ko) 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
JP6287759B2 (ja) 2014-10-30 2018-03-07 トヨタ自動車株式会社 半導体装置とその製造方法
JP6281468B2 (ja) 2014-10-30 2018-02-21 トヨタ自動車株式会社 半導体装置とその製造方法
US9564409B2 (en) * 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
DE102015120773A1 (de) * 2015-11-30 2017-06-01 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
JP7180392B2 (ja) * 2019-01-11 2022-11-30 株式会社デンソー 半導体装置及びその製造方法
JP2022188702A (ja) * 2021-06-09 2022-12-21 日立Astemo株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765099B2 (ja) * 2005-10-28 2011-09-07 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2013140936A1 (ja) 2013-09-26
JP2013197427A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
WO2017217145A1 (ja) はんだ接合部
JP4145287B2 (ja) 半導体装置および半導体装置の製造方法
US20110042815A1 (en) Semiconductor device and on-vehicle ac generator
JP2010179336A (ja) 接合体、半導体モジュール、及び接合体の製造方法
JP6429208B2 (ja) 半導体装置および移動体
JP5936407B2 (ja) パワーモジュール製造方法
JP6281916B2 (ja) はんだ材料および接合構造体
JP5517694B2 (ja) 半導体装置
CN111435646B (zh) 半导体装置及其制造方法
JP2013033891A (ja) 半導体装置及びその製造方法
JPWO2018168858A1 (ja) はんだ材
JP6558272B2 (ja) 接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、接合体及びヒートシンク付パワーモジュール用基板
JP4595877B2 (ja) 半導体パワーモジュール
JP5723225B2 (ja) 接合構造体
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
US9123704B2 (en) Semiconductor device and method for manufacturing the same
JP5266508B2 (ja) 金属−セラミックス接合基板
JP6069135B2 (ja) 電力用半導体装置及びその製造方法、並びに、そのための半田
JP2019079957A (ja) パワーモジュール
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
JP5733466B2 (ja) 半導体装置の製造方法
JP2014123745A (ja) 自動車用パワーモジュール。
JP2019079958A (ja) パワーモジュール
JP2012142320A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141226

R151 Written notification of patent or utility model registration

Ref document number: 5677346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151