JP6505004B2 - 半導体装置およびその製造方法、パワーモジュール並びに車両 - Google Patents

半導体装置およびその製造方法、パワーモジュール並びに車両 Download PDF

Info

Publication number
JP6505004B2
JP6505004B2 JP2015233563A JP2015233563A JP6505004B2 JP 6505004 B2 JP6505004 B2 JP 6505004B2 JP 2015233563 A JP2015233563 A JP 2015233563A JP 2015233563 A JP2015233563 A JP 2015233563A JP 6505004 B2 JP6505004 B2 JP 6505004B2
Authority
JP
Japan
Prior art keywords
mounting portion
semiconductor device
chip mounting
porous metal
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015233563A
Other languages
English (en)
Other versions
JP2017103290A (ja
Inventor
靖 池田
靖 池田
高彰 宮崎
高彰 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2015233563A priority Critical patent/JP6505004B2/ja
Publication of JP2017103290A publication Critical patent/JP2017103290A/ja
Application granted granted Critical
Publication of JP6505004B2 publication Critical patent/JP6505004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Die Bonding (AREA)

Description

本発明は、半導体装置およびその製造方法、パワーモジュール並びに車両に関する。
本技術分野の背景技術として、特開２００８−３００７９２号公報（特許文献１）および特開２０１５−０８２５８１号公報（特許文献２）がある。
特開２００８−３００７９２号公報（特許文献１）には、金属粒子ペーストを高温硬化させて形成した下地層と、金属粒子を低温金属ロウ材に分散吸収させて形成した高温化金属ロウ材の層と、で構成される接合層によって、半導体チップの裏側と銅配線パターンを接合した半導体装置が記載されている。
特開２０１５−０８２５８１号公報（特許文献２）には、第１の金属を少なくとも含む微細粒子の焼結金属層と、第２の金属を少なくとも含む凝固金属層と、焼結金属層と凝固金属層との間に介在する、第１の金属と第２の金属とを少なくとも含む拡散金属層と、を備える電力用半導体装置が記載されている。
特開２００８−３００７９２号公報 特開２０１５−０８２５８１号公報
被接合部材と半導体チップとを接合する方法の一つに、Ｓｎ系はんだと、ナノまたはマイクロレベルの金属粒子を含む金属粒子ペーストとを反応させて、被接合部材と半導体チップとの接合部を高融点の金属間化合物とする方法がある。
しかし、被接合部材と半導体チップとの接合部が完全に金属間化合物とならず、低融点のＳｎが残存すると、接合部の耐熱性が劣化する場合がある。
一方、被接合部材と半導体チップとの接合部が完全に金属間化合物になると、金属間化合物が脆性であるため、接合部に大きな衝撃が加わった場合、一気に接合部が破壊する場合がある。
特許文献１および特許文献２では、このような金属間化合物の性質についての考慮はされていない。
上記課題を解決するために、本発明による半導体装置は、被接合部材と、半導体チップと、被接合部材と半導体チップとを接合する接合部と、を備える。そして、上記接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。
本発明によれば、高温環境下において高い信頼性を有する半導体装置を提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
実施例１による半導体装置を示す断面図であり、（ａ）は熱処理前の半導体装置の態様を説明する断面図、（ｂ）は熱処理後の半導体装置の態様を説明する断面図である。 実施例１による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。 多孔質金属層を分割せずに、チップ搭載部の上面上に一つの多孔質金属層を形成した場合における被接合部材と半導体チップとの接合部の一部を拡大して示す断面写真である。 多孔質金属層を分割して、チップ搭載部の上面上に複数の多孔質金属層を互いに離間して形成した場合における被接合部材と半導体チップとの接合部の一部を拡大して示す断面写真である。 実施例１による互いに離間して形成された複数の多孔質金属層の第１の配置例を示す平面図である。 実施例１による互いに離間して形成された複数の多孔質金属層の第２の配置例を示す平面図である。 実施例１による互いに離間して形成された複数の多孔質金属層の第３の配置例を示す平面図である。 実施例１の変形例５による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。 実施例１の変形例６による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。 実施例２によるパワーモジュールの要部断面図である。 実施例３による鉄道車両の一例を示す部分側面図である。 図１１に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。 実施例４による自動車の一例を示す斜視図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
≪詳細な課題の説明≫
電鉄、産業設備または電気自動車／ハイブリッド自動車（ＥＶ（Electric Vehicle）／ＨＥＶ（Hybrid Electric Vehicle））用モータなどの大出力モータを制御するインバータには、パワーモジュールが使用されている。これまで、パワーモジュールには、Ｓｉを用いたＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体装置が用いられてきた。しかし、近年、省エネルギーが期待される、ＳｉＣまたはＧａＮを用いたパワー半導体装置が普及しつつある。
ところで、従来、Ｓｉを用いたパワー半導体装置では、被接合部材と半導体チップとの接合部には、Ｐｂ−Ｓｎ系はんだが用いられてきた。しかし、ＳｉＣまたはＧａＮはＳｉに比べて高温駆動が可能であることから、ＳｉＣまたはＧａＮを用いたパワー半導体装置では、Ｓｉを用いたパワー半導体装置よりも、被接合部材と半導体チップとの接合部が高温に晒される可能性がある。
Ｐｂ−Ｓｎ系はんだを用いた接合の場合、被接合部材と半導体チップとの接合部の温度が２００℃を超えると、接合部の耐熱性が不足してパワー半導体装置に要求される高温環境下における動作安定性および高電流負荷耐性を満足できない場合がある。
例えば被接合部材と半導体チップとをＰｂ−Ｓｎ系はんだで接合し、２５０℃の温度で５００時間保持した場合、カーケンダルボイドが形成されて、接合部の耐熱性が劣化する。このため、Ｐｂ−Ｓｎ系はんだよりも、耐熱性の高い接合を実現できる接合材料が必要とされている。
また、近年、Ｐｂ成分が人体に悪影響を及ぼすことが指摘され、Ｐｂを含むはんだは社会問題としてクローズアップされている。さらに、ＥＵ（European Union）のＲＯＨＳ（Restriction of Hazardous Substances Directive）指令に代表されるように、Ｐｂを含む有害物質の使用を法的に規制する動きも活発化している。
そこで、近年、Ｐｄ−Ｓｎ系はんだを用いた接合に代わり、ナノまたはマイクロレベルの金属粒子を含む金属粒子ペーストを焼結する焼結金属接合が提案されている。焼結金属接合は、高温動作への対応が可能であり、Ｐｂを含まないことから、高温対応の接合技術として有望視されている。
しかし、焼結金属接合では、金属粒子ペーストが接合時に溶融しないため、被接合部材の反りまたは凹凸を吸収するために接合時に荷重をかけて金属粒子ペーストを被接合部材に密着させる必要がある。
接合後の焼結密度がこの際の荷重に大きく依存するため、接合部の接合性を確保するために必要な焼結密度を得るためには、１０ＭＰａ程度の大荷重が必要となる。
但し、半導体チップを大荷重で押すと半導体チップを破壊する恐れがある。このため、可能なかぎり接合時の荷重を軽減することが必要となる。
荷重を軽減する方法としては、被接合部材の反りまたは凹凸を吸収するため、Ｓｎ系はんだを用い、かつ、金属粒子ペーストとＳｎ系はんだとを完全に反応させて高融点の金属間化合物を形成する方法がある（特許文献１および特許文献２参照）。金属間化合物を形成することにより、パワー半導体装置において、被接合材料と半導体チップとの耐熱性に強い接合部を得ることができる。
例えばＡｇ粒子ペーストとＳｎ系はんだを接合材料に用いた場合、Ａｇ粒子ペーストに含まれるＡｇとＳｎ系はんだに含まれるＳｎとの反応により、４００℃以上の高融点を有するＡｇ−Ｓｎ化合物を形成することができる。
しかし、被接合部材と半導体チップとの接合部を全て金属間化合物で形成するには、長時間の熱処理が必要となる。例えば被接合部材と半導体チップとの接合部を全てＡｇ−Ｓｎ化合物とするには、３００℃の温度で１．５〜２時間程度の熱処理が必要となる。
被接合部材と半導体チップとの接合部が全て金属間化合物とならない場合は、接合部に低融点を有するＳｎが残存することとなり、接合部において所望する耐熱性が得られない可能性がある。
一方、被接合部材と半導体チップとの接合部を全て金属間化合物で形成した場合、金属間化合物が脆性であるため、接合部に大きな衝撃が加わると、一気に接合部が破壊する可能性がある。
そこで、本発明では、被接合部材と半導体チップとの良好な接合を得ることにより、高温環境下において高い信頼性を有する半導体装置を提供する。
なお、本願明細書において高い信頼性を有する半導体装置とは、被接合部材と半導体チップとの接合部が耐熱性を有し、高温環境下において動作安定性および高電流負荷耐性を有する半導体装置をいう。
≪半導体装置の構造≫
本実施例１による半導体装置の構造について図１を用いて説明する。図１は、本実施例１による半導体装置を示す断面図であり、（ａ）は熱処理前の半導体装置の態様を説明する断面図、（ｂ）は熱処理後の半導体装置の態様を説明する断面図である。
まず、図１（ａ）を用いて、被接合部材１と半導体チップ４とを熱処理により接合する前の半導体装置の構成について説明する。
被接合部材１の基板１ａの第１主面上には、チップ搭載部１ｂが形成されており、その周囲には、複数の配線パターン１ｃが形成されている。また、基板１ａの第１主面と反対側の第２主面上にも、配線パターン１ｄが形成されている。本実施例１では、基板１ａ、チップ搭載部１ｂ、配線パターン１ｃおよび配線パターン１ｄを含めて被接合部材１と言う。チップ搭載部１ｂ、配線パターン１ｃおよび配線パターン１ｄは、例えばＣｕ膜からなり、その厚さは、例えば０．２〜０．５ｍｍ程度である。
チップ搭載部１ｂの上面上には、複数の多孔質金属層２が互いに離間して形成されている。複数の多孔質金属層２は、ナノまたはマイクロレベルのＡｇ粒子を含む多孔質Ａｇ層であり、Ａｇ粒子ペーストを例示することができる。
ここで、離間とは、２つの部材が離れて配置され、直接接していないことをいう。また、２つの部材間に他の部材が配置されていても、２つの部材は離間しているという。すなわち、他の部材を介して２つの部材が接続されていても、これら２つの部材は離間されているという。
つまり、後述の図１（ｂ）では、第一の多孔質金属層２と第二の多孔質金属層２は、金属間化合物層６によって覆われている。また、第一の多孔質金属層２と第二の多孔質金属層２との間には、金属間化合物層６を介して金属間化合物層９が配置されている。このように、第一の多孔質金属２と第二の多孔質金属２は、金属間化合物層６と金属間化合物層９とを介して電気的に接続される関係にある。このような関係を有していても、第一の多孔質金属２と第二の多孔質金属２は離間しているという。
さらに、複数の多孔質金属層２の上面および側面を覆ってチップ搭載部１ｂの上面上にＳｎ系はんだ３が形成されている。そして、複数の多孔質金属層２およびＳｎ系はんだ３を介して、チップ搭載部１ｂの上面上に半導体チップ４が搭載されている。
半導体チップ４は、その厚さ方向と交差する平面形状が四角形となっており、表面と、表面と反対側の裏面とを有している。半導体チップ４の表面側には、複数の半導体素子、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層およびこの多層配線層を覆う表面保護膜などが形成されている。
さらに、半導体チップ４の表面側には、複数の半導体素子と電気的に接続された複数の電極パッドが形成されており、複数の電極パッドは、表面保護膜にそれぞれの電極パッドに対応して形成された開口部に露出している。
半導体チップ４の裏面は、被接合部材１と対向しており、半導体チップ４の裏面には、Ｎｉ電極５が形成されている。Ｎｉ電極５の厚さは、例えば０．２〜１．０μｍ程度であり、代表的な値としては、０．５μｍを例示することができる。
次に、図１（ｂ）を用いて、被接合部材１と半導体チップ４とを熱処理により接合した後の半導体装置の構成について説明する。
熱処理により、多孔質金属層２に含まれるＡｇとＳｎ系はんだ３に含まれるＳｎとが反応して、金属間化合物、すなわちＡｇ−Ｓｎ化合物が形成される。
また、互いに隣り合う多孔質金属層２の間に露出するチップ搭載部１ｂから、チップ搭載部１ｂを構成するＣｕがＳｎ系はんだ３内へ拡散し、そのＣｕとＳｎ系はんだ３に含まれるＳｎとが反応して、金属間化合物、すなわちＣｕ−Ｓｎ化合物が形成される。
そして、複数の多孔質金属層２の上面および側面に、主としてＡｇ−Ｓｎ化合物（例えばＡｇ３Ｓｎ）からなる金属間化合物層６が形成される。また、互いに隣り合う多孔質金属層２の間に露出するチップ搭載部１ｂの上面に、主としてＣｕ−Ｓｎ化合物（例えばＣｕ３Ｓｎ）からなる金属間化合物層７が形成される。また、半導体チップ４の裏面のＮｉ電極５に接して、主としてＣｕ−Ｓｎ化合物（例えばＣｕ６Ｓｎ５）からなる金属間化合物層８が形成される。
そして、チップ搭載部１ｂと金属間化合物層８との間、具体的には、被接合部材１側に形成された金属間化合物層６および金属間化合物層７と、半導体チップ４側に形成された金属間化合物層８との間に、Ｓｎを主成分とする金属間化合物からなる金属間化合物層９が形成される。Ｓｎを主成分とする金属間化合物とは、例えばＡｇ−Ｓｎ化合物（例えばＡｇ３Ｓｎ）およびＣｕ−Ｓｎ化合物（例えばＣｕ６Ｓｎ５）である。
ここで、主成分とは、化合物およびはんだなどの接合部材のうち最も割合が多い元素をいう。例えば、Ａｇ３Ｓｎ化合物であれば主成分はＡｇであり、Ｓｕ６Ｓｎ５化合物であれば、Ｓｕが主成分である。Ｓｎ−３Ａｇ−０．５Ｃｕはんだであれば、その主成分はＳｎである。
本実施例１では、多孔質金属層２に、ナノまたはマイクロレベルのＡｇ粒子を含む多孔質Ａｇ層を用いた。多孔質Ａｇ層は、Ｓｎ系はんだ３で接合する際に、Ｓｎ系はんだ３の濡れ性が非常によいことから、良好な接合を得ることができる。また、多孔質Ａｇ層に含まれるＡｇはＳｎ系はんだ３に含まれるＳｎと反応してＡｇ−Ｓｎ化合物を生成する速度が速いため、高融点化することが容易となる。
多孔質Ａｇ層を形成する手段の例としては、以下の方法がある。ナノサイズのＡｇ粒子と溶剤とからなるＡｇ粒子ペーストの分割パターンを、被接合部材１のチップ搭載部１ｂの上面上にスクリーン印刷で形成し、その後、高温槽で焼結させる。あるいは、スクリーン印刷の替わりに、スタンプなどを利用して分割パターンを転写する方式またはディスペンサにより供給する方法でも同様に多孔質Ａｇ層を形成することができる。
≪本実施例１による半導体装置の特徴および効果≫
本実施例１による半導体装置の特徴および効果について図２〜図４を用いて説明する。図２は、本実施例１による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。
図３は、多孔質金属層を分割せずに、チップ搭載部の上面上に半導体チップとほぼ同じ面積の一つの多孔質金属層を形成した場合における被接合部材と半導体チップとの接合部の一部を拡大して示す断面写真である。
図４は、多孔質金属層を分割して、チップ搭載部の上面上に複数の多孔質金属層を互いに離間して形成した場合における被接合部材と半導体チップとの接合部の一部を拡大して示す断面写真である。
なお、以下の説明では、適宜、図１（ａ）および（ｂ）を参照する。
１．半導体装置の特徴
本実施例１による半導体装置は、被接合部材と、半導体チップと、被接合部材と半導体チップとを接合する接合部と、を備える。そして、上記接合部が、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有することを特徴とする。Ｓｎを主成分とする金属間化合物は、例えばＡｇ−Ｓｎ化合物およびＣｕ−Ｓｎ化合物である。
２．耐熱性について
接合に用いたＳｎ系はんだに含まれるＳｎが被接合部材と半導体チップとの接合部に残存すると、その部分の耐熱性は低いため、接合部において所望する耐熱性が得られない可能性がある。
しかし、本実施例１によれば、被接合部材と半導体チップとの接合部の耐熱性を向上させることができる。以下に、その理由を説明する。
図１（ａ）および（ｂ）に示したように、本実施例１による被接合部材１と半導体チップ４との接合部では、チップ搭載部１ｂの上面上に互いに離間して複数の多孔質金属層２を形成したことにより、チップ搭載部１ｂの上面上に半導体チップ４とほぼ同じ面積の一つの多孔質金属層２を形成した場合と比較して、Ｓｎ系はんだ３と接する多孔質金属層２の表面積が増加する。このように、Ｓｎ系はんだ３と接する多孔質金属層２の表面積が増加することから、多孔質金属層２に含まれるＡｇとＳｎ系はんだ３に含まれるＳｎとの反応が促進する。
さらに、図２に示すように、互いに隣り合う多孔質金属層２の間に露出するチップ搭載部１ｂから、チップ搭載部１ｂを構成するＣｕがＳｎ系はんだ３内へ拡散し、そのＣｕとＳｎ系はんだ３に含まれるＳｎとが反応して、Ｃｕ−Ｓｎ化合物が形成される。
このように、Ａｇ−Ｓｎ化合物の生成に加えて、Ｃｕ−Ｓｎ化合物が生成されるので、Ｓｎ系はんだ３に含まれるＳｎが消費されやすく、被接合部材１と半導体チップ４との接合部にＳｎ系はんだ３に含まれるＳｎが残存することを防止することができる。これにより、被接合部材１と半導体チップ４との接合部において所望する耐熱性を得ることができるので、半導体装置において高温駆動が可能となる。
３．信頼性について
（第１の効果）
多孔質金属層を分割せずに、チップ搭載部の上面上に半導体チップとほぼ同じ面積の一つの多孔質金属層を形成して、熱処理により、多孔質金属層に含まれるＡｇとＳｎ系はんだに含まれるＳｎとを反応させた場合は、被接合部材と半導体チップとの接合部にＡｇ−Ｓｎ化合物が形成される。
ところが、Ａｇ−Ｓｎ化合物が、多孔質金属層から成長して半導体チップの裏面のＮｉ電極に達するまでには、例えば３００℃の温度で１．５〜２時間程度の熱処理が必要となる。この間、図３に示すように、Ｎｉ電極を構成するＮｉとＳｎ系はんだに含まれるＳｎとが反応して、Ｎｉ−Ｓｎ化合物が形成される。Ｎｉ電極を構成するＮｉが全て反応してしまうと、半導体チップの裏面からＮｉ−Ｓｎ化合物が剥離して、半導体装置が壊れる恐れがある。
このため、金属間化合物を形成する熱処理は短時間で行うことが要求される。しかし、短時間の熱処理では、前述したように、被接合部材と半導体チップとの接合部にＳｎが残存するという問題がある。
しかし、本実施例１によれば、Ｎｉ−Ｓｎ化合物の生成を抑制して半導体装置の破壊を回避することができる。以下に、その理由を説明する。
図１（ａ）および（ｂ）に示したように、本実施例１による被接合部材１と半導体チップ４との接合部では、チップ搭載部１ｂの上面上に互いに離間して複数の多孔質金属層２を形成している。これにより、互いに隣り合う多孔質金属層２の間に露出するチップ搭載部１ｂから、チップ搭載部１ｂを構成するＣｕがＳｎ系はんだ３内へ拡散し、そのＣｕとＳｎ系はんだ３に含まれるＳｎとが反応して、Ｃｕ−Ｓｎ化合物が形成される。
さらに、そのＣｕはＳｎ系はんだ３内を半導体チップ４の裏面へ向かって拡散し、Ｎｉの結晶構造とＣｕの結晶構造とが似ていることから、ＣｕがＮｉ電極５の表面に析出する。そして、図４に示すように、その析出したＣｕとＳｎ系はんだ３に含まれるＳｎとの反応が促進することにより、Ｎｉ電極５に接してＣｕ−Ｓｎ化合物が形成される。
これにより、図２に示したように、複数の多孔質金属層２の上面および側面に、主としてＡｇ−Ｓｎ化合物（例えばＡｇ３Ｓｎ）からなる金属間化合物層６が形成される。また、互いに隣り合う多孔質金属層２の間に露出するチップ搭載部１ｂの上面に、主としてＣｕ−Ｓｎ化合物（例えばＣｕ３Ｓｎ）からなる金属間化合物層７が形成される。
また、半導体チップ４の裏面のＮｉ電極５に接して、主としてＣｕ−Ｓｎ化合物（例えばＣｕ６Ｓｎ５）からなる金属間化合物層８が形成される。
そして、チップ搭載部１ｂと金属間化合物層８との間、具体的には、被接合部材１側に形成された金属間化合物層６および金属間化合物層７と、半導体チップ４側に形成された金属間化合物層８との間に、Ｓｎを主成分とする金属間化合物からなる金属間化合物層９が形成される。Ｓｎを主成分とする金属間化合物とは、例えばＡｇ−Ｓｎ化合物（例えばＡｇ３Ｓｎ）およびＣｕ−Ｓｎ化合物（例えばＣｕ６Ｓｎ５）である。
このように、半導体チップ４の裏面のＮｉ電極５に接してＣｕ−Ｓｎ化合物からなる金属間化合物層８が形成されることにより、半導体チップ４の裏面におけるＮｉ−Ｓｎ化合物の生成が抑制できるので、Ｎｉ−Ｓｎ化合物の生成による半導体装置の破壊を回避することができる。
本発明者らが検討したところ、例えば３００℃の温度で３０分程度の熱処理により、半導体チップ４の裏面のＮｉ電極５に接してＣｕ−Ｓｎ化合物からなる金属間化合物層８が形成され、複数の多孔質金属層２を覆ってチップ搭載部１ｂの上面とＣｕ−Ｓｎ化合物からなる金属間化合物層８との間にＡｇ−Ｓｎ化合物およびＣｕ−Ｓｎ化合物を形成することができた。
（第２の効果）
被接合部材と半導体チップとの接合部を全て金属間化合物で形成した場合、金属間化合物が脆性であるため、接合部に大きな衝撃が加わると、一気に接合部が破壊するおそれがある。
しかし、本実施例１によれば、図１（ａ）および（ｂ）に示したように、短時間の熱処理により、被接合部材１と半導体チップ４との接合部にＡｇ−Ｓｎ化合物およびＣｕ−Ｓｎ化合物を形成することができる。
従って、多孔質金属層２が全て金属間化合物になる前に、金属間化合物を生成する反応が止まり、複数の多孔質金属層２をチップ搭載部１ｂの上面上に残すことができる。チップ搭載部１ｂの上面上に残る複数の多孔質金属層２が被接合部材１と半導体チップ４との接合部に加わった衝撃を吸収するので、接合部の破壊を抑えることができる。
また、金属間化合物に亀裂が生じても、その亀裂は多孔質金属層２で止まり、接合部の破壊を抑えることができる。
≪多孔質金属層の平面パターン≫
複数の多孔質金属層の平面パターンの一例を図５〜図７に示す。図５は、本実施例１による互いに離間して形成された複数の多孔質金属層の第１の配置例を示す平面図である。図６は、本実施例１による互いに離間して形成された複数の多孔質金属層の第２の配置例を示す平面図である。図７は、本実施例１による互いに離間して形成された複数の多孔質金属層の第３の配置例を示す平面図である。
被接合部材のチップ搭載部の主面上に、チップ搭載部に接して形成される複数の多孔質金属層の平面パターンは、Ｓｎ系はんだと接触する表面積が増加するように、微細であることが望ましい。これは、Ｓｎ系はんだと接触する多孔質金属層の表面積が小さいと、金属間化合物を生成する時間が長くなるからである。
平面視において、半導体チップに対する複数の多孔質金属層の面積比率は、４０％以上、かつ、８０％以下であることが望ましい。面積比率が４０％よりも小さい場合、残部が金属間化合物となるため、被接合部材と半導体チップとの接合部の特性として脆性が強くなり信頼性が低下するおそれがある。一方、面積比率が８０％よりも大きい場合、接合時に供給するＳｎ系はんだの量が少なくなり、被接合部材と半導体チップとの接合部の全域を良好に接合することが難しくなる。
図５に示す多孔質金属層２のレイアウトでは、Ｘ方向に沿って第１間隔で配置された複数の多孔質金属層２が、Ｘ方向とチップ搭載部１ｂの表面において直交するＹ方向に沿って第２間隔で配置されている。多孔質金属層２は、平面視において四角形状であり、その１辺の寸法は１０〜１５μｍ程度である。第１間隔と第２間隔とは同じであってもよく、または異なっていてもよい。また、千鳥配列となるように配置してもよい。
図６に示す多孔質金属層２のレイアウトでは、Ｘ方向に沿って延在する複数の多孔質金属層２が、Ｙ方向に互いに離間して配置されている。所謂ストライプ状に複数の多孔質金属層２は配置されている。Ｙ方向の多孔質金属層２の幅は、例えば１０〜１５μｍ程度である。
図７に示す多孔質金属層２のレイアウトでは、Ｘ方向に沿って第１間隔で配置された複数の多孔質金属層２が、Ｙ方向に沿って第２間隔で配置されている。多孔質金属層２は、平面視において円形状であり、その直径は１０〜１５μｍ程度である。第１間隔と第２間隔とは同じであってもよく、または異なっていてもよい。また、千鳥配列となるように配置してもよい。
≪変形例１≫
前述の実施例１では、はんだにＳｎ系はんだを用いたが、Ｉｎ系はんだを用いることもできる。
変形例１による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｉｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｉｎを主成分とする金属間化合物からなる第２の層と、を有することを特徴とする。
これにより、前述の実施例１とほぼ同様の効果を得ることができる。
≪変形例２≫
前述の実施例１では、被接合部材のチップ搭載部をＣｕ膜により構成したが、チップ搭載部を、表面にＣｕ膜が形成された部材により構成することもできる。
変形例２による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、チップ搭載部は、表面にＣｕ膜が形成された部材からなることを特徴とする。
チップ搭載部を構成するＣｕ膜からＣｕがＳｎ系はんだに拡散して、反応することにより、Ｃｕ−Ｓｎ化合物を形成することができるので、前述の実施例１とほぼ同様の効果を得ることができる。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。また、被接合部材を構成する、基板の第１主面および第２主面にそれぞれ形成された配線パターンもＣｕ膜を表面に有する部材により構成してもよい。
≪変形例３≫
前述の実施例１では、被接合部材のチップ搭載部をＣｕ膜により構成したが、チップ搭載部を、表面にＣｕ膜が形成された部材により構成し、さらに、そのＣｕ膜の表面にＡｇめっきを施してもよい。
変形例３による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、チップ搭載部は、表面にＣｕ膜が形成された部材からなり、そのＣｕ膜の表面にはＡｇめっきが施されていることを特徴とする。
チップ搭載部が、Ａｇめっきを施したＣｕ膜を表面に有する部材であることにより、多孔質金属層の接合強度を高めることができる。
例えば複数の多孔質金属層がＡｇからなる場合、複数の多孔質金属層は、ペースト状のＡｇを、Ａｇめっきを施したＣｕ部材の上面上にスクリーン印刷法により印刷し、焼結することにより形成される。この場合、Ａｇめっきを施していないＣｕ部材の場合よりも高い接合強度を得ることができる。また、上記焼結の際、非酸化雰囲気でなくても、ＡｇがＣｕ部材の表面を覆っていることで、チップ搭載部の酸化を防止することができる。チップ搭載部が酸化すると、Ｓｎ系はんだで接合する際に接合不良に繋がるおそれがあるが、変形例３では、この接合不良を回避することができる。
Ａｇめっきの厚さは３μｍ以下にすることが望ましい。Ａｇめっきの厚さが３μｍよりも厚い場合、Ｓｎ系はんだで接合した際に、露出するチップ搭載部からＡｇめっきがＳｎ系はんだ内に溶融せず、Ａｇめっきの下地のＣｕがＳｎ系はんだへ拡散しないおそれがある。ＣｕがＳｎ系はんだへ拡散しない場合、半導体チップの裏面のＮｉ電極に接してＣｕ−Ｓｎ化合物からなる金属間化合物層を形成することが難しくなる。
Ａｇめっきを３μｍよりも厚くせざるを得ない場合には、複数の多孔質金属層を、Ｃｕを含む金属により構成する（後述の変形例６および７参照）、または半導体チップの裏面のＮｉ電極に接してＣｕ層を設けるなどの方法により、Ｎｉ電極に接してＣｕ−Ｓｎ化合物からなる金属間化合物層を形成するためのＣｕを供給する。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。また、被接合部材を構成する、基板の第１主面および第２主面にそれぞれ形成された配線パターンもＡｇめっきを施したＣｕ膜を表面に有する部材により構成してもよい。
≪変形例４≫
前述の実施例１では、被接合部材のチップ搭載部をＣｕ膜により構成したが、チップ搭載部を、表面にＣｕ膜が形成された部材により構成し、さらに、そのＣｕ膜の表面にＡｕめっきを施してもよい。
変形例４による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、チップ搭載部は、表面にＣｕ膜が形成された部材からなり、そのＣｕ膜の表面にはＡｕめっきが施されていることを特徴とする。
チップ搭載部が、Ａｕめっきを施したＣｕ膜を表面に有する部材であることにより、多孔質金属層の接合強度を高めることができる。
例えば複数の多孔質金属層がＡｇからなる場合、複数の多孔質金属層は、ペースト状のＡｇを、Ａｕめっきを施したＣｕ部材の上面上にスクリーン印刷法により印刷し、焼結することにより形成される。この場合、Ａｕめっきを施していないＣｕ部材の場合よりも高い接合強度を得ることができる。また、上記焼結の際、非酸化雰囲気でなくても、ＡｕがＣｕ部材の表面を覆っていることで、チップ搭載部の酸化を防止することができる。チップ搭載部が酸化すると、Ｓｎ系はんだで接合する際に接合不良に繋がるおそれがあるが、変形例４では、この接合不良を回避することができる。
Ａｕめっきの厚さが１μｍ以下であれば、Ｓｎ系はんだで接合した際に、露出するチップ搭載部からＡｕめっきはＳｎ系はんだ内に溶融し、Ａｕめっきの下地のＣｕがＳｎ系はんだへ拡散する。ＣｕがＳｎ系はんだと反応することにより、半導体チップの裏面のＮｉ電極に接してＣｕ−Ｓｎ化合物からなる金属間化合物層を形成することができる。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。また、被接合部材を構成する、基板の第１主面および第２主面にそれぞれ形成された配線パターンもＡｕめっきを施したＣｕ膜を表面に有する部材により構成してもよい。
≪変形例５≫
前述の実施例１では、被接合部材のチップ搭載部をＣｕ膜により構成したが、チップ搭載部を、表面にＣｕ膜が形成された部材により構成し、さらに、そのＣｕ膜の表面にＮｉめっきを施してもよい。
変形例５による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、チップ搭載部は、表面にＣｕ膜が形成された部材からなり、そのＣｕ膜の表面にはＮｉめっきが施されていることを特徴とする。
高温環境下で常時使用される半導体装置の中には、被接合部材のチップ搭載部が露出していると、酸化によりＣｕが変色するものがある。しかし、Ｃｕ膜の表面にＮｉめっきを施すことにより、変色を防止することができる。
Ｎｉめっきの厚さが１μｍ以下であれば、Ｓｎ系はんだで接合した際に、露出するチップ搭載部からＮｉめっきはＳｎ系はんだ内に溶融し、Ｎｉめっきの下地のＣｕがＳｎ系はんだへ拡散する。ＣｕがＳｎ系はんだと反応することにより、半導体チップの裏面のＮｉ電極に接してＣｕ−Ｓｎ化合物からなる金属間化合物層を形成することができる。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。また、被接合部材を構成する、基板の第１主面および第２主面にそれぞれ形成された配線パターンもＮｉめっきを施したＣｕ膜を表面に有する部材により構成してもよい。
図８は、実施例１の変形例５による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。
図８に示すように、チップ搭載部１ｂは、基材１ｂ１と、基材１ｂ１上に形成されたＣｕ膜１ｂ２と、Ｃｕ膜１ｂ２の表面に施されたＮｉめっき１ｂ３と、から構成される。基材１ｂ１と、Ｎｉめっき１ｂ３を施さないＣｕ膜１ｂ２と、から構成されるチップ搭載部１ｂが前記変形例２である。また、Ｎｉめっき１ｂ３に替えてＣｕ膜１ｂ２の表面にＡｇめっきを施したチップ搭載部１ｂが前記変形例３であり、Ｎｉめっき１ｂ３に替えてＣｕ膜１ｂ２の表面にＡｕめっきを施したチップ搭載部が前記変形例４である。
≪変形例６≫
前述の実施例１では、複数の多孔質金属層をＡｇにより構成したが、Ｃｕにより構成することもできる。
変形例６による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、複数の多孔質金属層はＣｕからなることを特徴とする。
多孔質金属層に、ナノまたはマイクロレベルのＣｕ粒子を含む多孔質Ｃｕ層を用いる。多孔質Ｃｕ層は、Ｓｎ系はんだで接合する際に、Ｓｎ系はんだの濡れ性が非常によいことから、良好な接合を得ることができる。また、多孔質Ｃｕ層に含まれるＣｕはＳｎ系はんだに含まれるＳｎと反応してＣｕ−Ｓｎ化合物を生成する速度が速いため、高融点化することが容易となる。
また、Ｃｕは、チップ搭載部からだけでなく、多結晶Ｃｕ層からもＳｎ系はんだ内へ拡散し、そのＣｕとＳｎ系はんだに含まれるＳｎとが反応してＣｕ−Ｓｎ化合物が形成される。従って、被接合部材のチップ搭載部を、例えば１μｍ以上の厚さのＮｉめっきを施したＣｕ膜を表面に有する部材により構成した場合であっても、短時間で被接合部材と半導体チップとの接合部にＣｕ−Ｓｎ化合物を形成することができる。
図９は、実施例１の変形例６による被接合部材と半導体チップとの接合部の一部を拡大して示す断面図である。
図９に示すように、接合部の部位によっては、互いに組成比の異なるＣｕ−Ｓｎ化合物が形成される。例えば多孔質Ｃｕ層１０の上面および側面に、組成比を主としてＣｕ３ＳｎとするＣｕ−Ｓｎ化合物１１が形成され、同様に、互いに隣り合う多孔質Ｃｕ層１０の間に露出するチップ搭載部１ｂの上面に、組成比を主としてＣｕ３ＳｎとするＣｕ−Ｓｎ化合物１１が形成され、その他の部分に、組成比を主としてＣｕ６Ｓｎ５とするＣｕ−Ｓｎ化合物１２形成される。
多孔質Ｃｕ層を形成する手段の例としては、以下の方法がある。ナノサイズのＣｕ粒子と溶剤とからなるＣｕ粒子ペーストの分割パターンを、被接合部材のチップ搭載部の上面上にスクリーン印刷で形成し、その後、高温槽で焼結させる。あるいは、スクリーン印刷の替わりに、スタンプなどを利用して分割パターンを転写する方式またはディスペンサにより供給する方法でも同様に多孔質Ｃｕ層を形成することができる。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。
≪変形例７≫
前述の実施例１では、複数の多孔質金属層をＡｇにより構成したが、ＡｇおよびＣｕにより構成することもできる。
変形例７による接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。さらに、複数の多孔質金属層はＡｇおよびＣｕからなることを特徴とする。
多孔質金属層に、ナノまたはマイクロレベルのＡｇ粒子およびＣｕ粒子を含む多孔質Ａｇ−Ｃｕ層を用いる。多孔質Ａｇ−Ｃｕ層は、Ｓｎ系はんだで接合する際に、Ｓｎ系はんだの濡れ性が非常によいことから、良好な接合を得ることができる。また、多孔質Ａｇ−Ｃｕ層に含まれるＣｕはＳｎ系はんだに含まれるＳｎと反応してＣｕ−Ｓｎ化合物を生成する速度が速いため、高融点化することが容易である。
また、Ｃｕは、チップ搭載部からだけでなく、多結晶Ａｇ−Ｃｕ層からもＳｎ系はんだ内へ拡散し、そのＣｕとＳｎ系はんだに含まれるＳｎとが反応してＣｕ−Ｓｎ化合物が形成される。従って、被接合部材のチップ搭載部を、例えば１μｍ以上の厚さのＮｉめっきを施したＣｕ膜を表面に有する部材により構成した場合であっても、短時間で被接合部材と半導体チップとの接合部にＣｕ−Ｓｎ化合物を形成することができる。
多孔質Ａｇ−Ｃｕ層を形成する手段の例としては、以下の方法がある。ナノサイズのＡｇ粒子とＣｕ粒子と溶剤とからなるＡｇ−Ｃｕ粒子ペーストの分割パターンを、被接合部材のチップ搭載部の上面上にスクリーン印刷で形成し、その後、高温槽で焼結させる。あるいは、スクリーン印刷の替わりに、スタンプなどを利用して分割パターンを転写する方式またはディスペンサにより供給する方法でも同様に多孔質Ａｇ−Ｃｕ層を形成することができる。
なお、はんだは、Ｓｎ系はんだに限定されるものではなく、例えばＩｎ系はんだであってもよい。
このように、本実施例１による被接合部材と半導体チップとの接合部は、被接合部材のチップ搭載部の上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップの裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部の上面と第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。これにより、高温環境下において高い信頼性を有する鉛フリー半導体装置を実現することができる。
本実施例２によるパワーモジュールについて説明する。本実施例２によるパワーモジュールは、前述の実施例１の半導体装置を適用したパワーモジュールである。図１０は、本実施例２によるパワーモジュールの要部断面図である。
パワーモジュール３０は、ベース１０７と、ベース１０７上にＳｎ系はんだシート１０６を介して接合された被接合部材１０５と、被接合部材１０５上に接合部１０８を介して接合された半導体チップ１０３および１０４と、被接合部材１０５上に、半導体チップ１０３および１０４とは異なる位置に接合された端子１０２と、を備える。
被接合部材１０５は、平面視における寸法が、例えば４０ｍｍ×２０ｍｍ程度のセラミック基板１０５ａと、セラミック基板１０５ａの第１主面（半導体チップ１０３および１０４側の面）上に形成されたチップ搭載部１０５ｂおよび端子搭載部１０５ｃと、セラミック基板１０５ａの第２主面（ベース１０７側の面）上に形成されたＣｕ板１０５ｄと、を備える。
チップ搭載部１０５ｂおよび端子搭載部１０５ｃは、例えばＣｕ膜を表面に有する窒化珪素からなる部材により構成される。また、チップ搭載部１０５ｂを構成するＣｕ膜の表面にはＡｕめっき、ＡｇめっきまたはＮｉめっきが施されていてもよい。また、Ｃｕ板１０５ｄの表面にはＮｉめっきが施されていてもよい。
接合部１０８は、チップ搭載部１０５ｂの上面上に互いに離間して形成された複数の多孔質金属層と、半導体チップ１０３および１０４の裏面のＮｉ電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、複数の多孔質金属層を覆ってチップ搭載部１０５ｂと第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、を有する。上記複数の多孔質金属層は、例えば多孔質Ａｇ層、多孔質Ｃｕ層または多孔質Ａｇ−Ｃｕ層である。また、上記Ｓｎを主成分とする金属間化合物は、例えばＣｕ−Ｓｎ化合物とＡｇ−Ｓｎ化合物、あるいはＣｕ−Ｓｎ化合物である。また、複数の多孔質金属層のレイアウトとしては、例えば図５、図６または図７に示したレイアウトを適用することができる。
以下に、パワーモジュールの製造方法の一例を説明する。
まず、被接合部材１０５を準備し、被接合部材１０５のチップ搭載部１０５ｂの上面上に、金属粒子ペースト（例えばＡｇ粒子ペーストまたはＣｕ粒子ペースト）をスクリーン印刷する。この際、図５、図６または図７に示したように、金属粒子ペーストからなるパターンが、互いに離間した複数のパターンとなるようにスクリーン印刷する。続いて、例えば２５０℃の温度で焼結することにより、金属粒子（例えばＡｇ粒子またはＣｕ粒子）を含む複数の多孔質金属層を互いに離間して形成する。
次に、Ｓｎ系はんだシート、例えばＳｎ−３Ａｇ−０．５Ｃｕ系はんだシートまたはＳｎ−Ｉｎ系はんだシートを、複数の多孔質金属層を覆うようにチップ搭載部１０５ｂの上面上に置く。続いて、そのＳｎ系はんだシート上に、半導体チップ１０３および１０４の裏面とチップ搭載部１０５ｂの上面とを対向させて、半導体チップ１０３および１０４を置き、さらに半導体チップ１０３および１０４上に、例えば１０ｇの重しを置く。
次に、例えば（Ｎ２＋１５％Ｈ２）の還元雰囲気中においてピーク温度が３００℃の熱処理を１５分程度行い、接合部１０８に金属間化合物を形成する。
次に、半導体チップ１０３および１０４の表面側に形成された複数の電極パッドと端子搭載部１０５ｃとをボンディングワイヤ１０１を用いて接続し、端子１０２を端子搭載部１０５ｃの上面上に接続する。続いて、ベース１０７の上面上にＳｎ系はんだシート１０６を介して、半導体チップ１０３および１０４、並びに端子１０２が接続された被接合部材１０５を搭載する。その後、接合部１０８の周辺をシリコーン樹脂などで封止することにより、パワーモジュール３０が略完成する。
表１に、本発明者らが検討した被接合部材と半導体チップとの結合部の種々の仕様およびその評価結果をまとめる。
接合部の接合性としては、パワーモジュールについて、接合部の接合状態を超音波探傷像で確認し、接合部が半導体チップの面積の１０％以上の場合を「×」と定義し、１０％未満の場合を「○」と定義した。また、接合部の断面を観察し、未反応のＳｎ系はんだが残存する場合を「×」と定義し、残存しない場合を「○」と定義した。本実施例２による接合部の接合性については、いずれも「○」となり良好な接合であることが分かる。
接合部の信頼性としては、パワーモジュールについて、−４０℃⇔２００℃の温度サイクル試験を実施した。１,０００サイクル時点で初期の接合面積に対して８０％以上の接合面積を有している場合を「○」と定義し、８０％未満の接合面積を有している場合を「×」と定義した。本実施例２による接合部の信頼性についても、いずれも「○」となり良好な接合であることが分かる。
比較例として、多孔質金属層を分割せずに、一つの多孔質金属層を用いて、図１０に示したパワーモジュールと同様のパワーモジュールを組み立てて、被接合部材と半導体チップとの接合部の接合性および信頼性を評価した。表２に、その評価結果をまとめる。
比較例１および２では、接合部において未反応のＳｎ系はんだが残存しており、接合部が完全に高耐熱化されていないことが確認された。また、その接合状態において温度サイクル試験を実施したところ、比較例１および２では、いずれも低融点のＳｎ系はんだの残存部に亀裂が進展し、接合面積は初期の８０％未満となっていた。特に、比較例１においては、半導体チップの裏面のＮｉ電極が消失しており、その部分で接合の剥離が観察された。
本実施例３による鉄道車両について説明する。本実施例３による鉄道車両は、前述の実施例２のパワーモジュールを搭載した鉄道車両である。図１１は、本実施例３による鉄道車両の一例を示す部分側面図である。図１２は、図１１に示す鉄道車両に設置されたインバータの内部構造の一例を示す平面図である。
図１１に示す鉄道車両３１は、例えば前述の実施例２のパワーモジュール３０が搭載されたものであり、車両本体３６と、パワーモジュール３０と、パワーモジュール３０を支持する実装部材と、集電装置であるパンタグラフ３２と、インバータ３３と、を備えている。そして、パワーモジュール３０は、車両本体３６の下部に設置されたインバータ３３に搭載されている。
図１２に示すように、インバータ３３の内部では、プリント基板（実装部材）３５上に複数のパワーモジュール３０が搭載され、さらにこれらパワーモジュール３０を冷却する冷却装置３４が搭載されている。前述の実施例２のパワーモジュール３０では、半導体チップからの発熱量が多い。従って、複数のパワーモジュール３０を冷却してインバータ３３の内部を冷却可能なように冷却装置３４が取り付けられている。
これにより、鉄道車両３１において、モジュールの接合構造が用いられた複数のパワーモジュール３０を搭載したインバータ３３が設けられていることにより、インバータ３３内が高温環境となった場合であっても、インバータ３３およびそれが設けられた鉄道車両３１の信頼性を高めることができる。すなわち、高温環境下での動作安定性と高電流負荷にも耐え得るパワーモジュール３０およびこれを用いたインバータシステムを実現することができる。
本実施例４による自動車について説明する。本実施例４による自動車は、前述の実施例２のパワーモジュールを搭載した自動車である。図１３は、本実施例４による自動車の一例を示す斜視図である。
図１３に示す自動車３７は、例えばパワーモジュール３０が搭載されたものであり、車体３８と、タイヤ３９と、パワーモジュール３０と、パワーモジュール３０を支持する実装部材である実装ユニット４０と、を備えている。
自動車３７では、パワーモジュール３０は、実装ユニット４０に含まれるインバータに搭載されているが、実装ユニット４０は、例えばエンジン制御ユニットなどであり、その場合、実装ユニット４０は、エンジンの近傍に配置されている。この場合には、実装ユニット４０は、高温環境下での使用となり、これにより、パワーモジュール３０も高温状態となる。
しかしながら、自動車３７において、モジュールの接合構造が用いられた複数のパワーモジュール３０を搭載したインバータが設けられていることにより、実装ユニット４０が高温環境となった場合であっても、自動車３７の信頼性を高めることができる。つまり自動車３７においても、高温環境下での動作安定性と高電流負荷に耐え得るパワーモジュール３０およびこれを用いたインバータシステムを実現することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
また、本発明は前記実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば前記実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の実施の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加、削除、置換をすることが可能である。なお、図面に記載した各部材や相対的なサイズは、本発明を分かりやすく説明するため簡素化、理想化しており、実装上はより複雑な形状となる。
１ 被接合部材
１ａ 基板
１ｂ チップ搭載部
１ｂ１ 基材
１ｂ２ Ｃｕ膜
１ｂ３ Ｎｉめっき
１ｃ，１ｄ 配線パターン
２ 多孔質金属層
３ Ｓｎ系はんだ
４ 半導体チップ
５ Ｎｉ電極
６，７，８，９ 金属間化合物層
１０ 多孔質Ｃｕ層
１１，１２ Ｃｕ−Ｓｎ化合物
３０ パワーモジュール
３１ 鉄道車両
３２ パンタグラフ
３３ インバータ
３４ 冷却装置
３５ プリント基板（実装部材）
３６ 車両本体
３７ 自動車
３８ 車体
３９ タイヤ
４０ 実装ユニット
１０１ ワイヤ
１０２ 端子
１０３，１０４ 半導体チップ
１０５ 被接合部材
１０５ａ セラミック基板
１０５ｂ チップ搭載部
１０５ｃ 端子搭載部
１０５ｄ Ｃｕ板
１０６ Ｓｎ系はんだシート
１０７ ベース
１０８ 接合部

Claims (15)

  1. 第１主面、および前記第１主面と反対側の第２主面を有する基板と、
    前記基板の前記第１主面上に形成されたチップ搭載部と、
    表面、および前記表面と反対側の裏面を有し、前記裏面に電極が形成された半導体チップと、
    前記チップ搭載部の上面と前記半導体チップの前記裏面の前記電極との間に形成された接合部と、
    を備え、
    前記接合部は、
    前記チップ搭載部の前記上面上に、互いに離間して形成された複数の多孔質金属層と、
    前記半導体チップの前記裏面の前記電極に接して形成されたＣｕ−Ｓｎ化合物からなる第１の層と、
    前記複数の多孔質金属層を覆って前記チップ搭載部の前記上面と前記第１の層との間に介在する、Ｓｎを主成分とする金属間化合物からなる第２の層と、
    を有する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記チップ搭載部は、Ｃｕ膜、またはＣｕ膜を表面に有する部材からなる、半導体装置。
  3. 請求項１記載の半導体装置において、
    前記チップ搭載部は、Ａｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜、あるいはＡｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜を表面に有する部材からなる、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記複数の多孔質金属層は、Ａｇ、Ｃｕ、またはＡｇおよびＣｕからなる多孔質の層である、半導体装置。
  5. 請求項１記載の半導体装置において、
    前記複数の多孔質金属層の平面面積は前記半導体チップの平面面積の４０％以上、かつ、８０％以下である、半導体装置。
  6. 第１主面、および前記第１主面と反対側の第２主面を有する基板と、
    前記基板の前記第１主面上に形成されたチップ搭載部と、
    表面、および前記表面と反対側の裏面を有し、前記裏面に電極が形成された半導体チップと、
    前記チップ搭載部の上面と前記半導体チップの前記裏面の前記電極との間に形成された接合部と、
    を備え、
    前記接合部は、
    前記チップ搭載部の前記上面上に、互いに離間して形成された複数の多孔質金属層と、
    前記半導体チップの前記裏面の前記電極に接して形成されたＣｕ−Ｉｎ化合物からなる第１の層と、
    前記複数の多孔質金属層を覆って前記チップ搭載部の前記上面と前記第１の層との間に介在する、Ｉｎを主成分とする金属間化合物からなる第２の層と、
    を有する、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記チップ搭載部は、Ｃｕ膜、またはＣｕ膜を表面に有する部材からなる、半導体装置。
  8. 請求項６記載の半導体装置において、
    前記チップ搭載部は、Ａｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜、あるいはＡｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜を表面に有する部材からなる、半導体装置。
  9. 請求項６記載の半導体装置において、
    前記複数の多孔質金属層は、Ａｇ、Ｃｕ、またはＡｇおよびＣｕからなる多孔質の層である、半導体装置。
  10. 請求項６記載の半導体装置において、
    前記複数の多孔質金属層の平面面積は前記半導体チップの平面面積の４０％以上、かつ、８０％以下である、半導体装置。
  11. （ａ）基板、および前記基板の主面上に形成されたチップ搭載部を有する被接合部材を用意する工程、
    （ｂ）表面、および前記表面と反対側の裏面を有し、前記裏面に電極が形成された半導体チップを用意する工程、
    （ｃ）前記チップ搭載部の上面上に、金属粒子を含む複数の多孔質金属層を互いに離間して形成する工程、
    （ｄ）前記複数の多孔質金属層を覆うように、前記チップ搭載部の上面上にＳｎ系はんだを形成した後、前記Ｓｎ系はんだ上に半導体チップを置く工程、
    （ｅ）前記被接合部材と前記半導体チップとの間に圧力をかけながら加熱する工程、
    を含み、
    前記チップ搭載部は、Ｃｕ膜、またはＣｕ膜を表面に有する部材からなり、
    前記（ｅ）工程において、
    前記半導体チップの前記裏面の前記電極に接してＣｕ−Ｓｎ化合物からなる第１の層が形成され、
    前記複数の多孔質金属層を覆って、前記チップ搭載部の前記上面と前記第１の層との間に、Ｓｎを主成分とする金属間化合物からなる第２の層が形成される、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記チップ搭載部は、Ａｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜、あるいはＡｇめっき、Ａｕめっき、またはＮｉめっきが施されたＣｕ膜を表面に有する部材からなる、半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記複数の多孔質金属層は、Ａｇ、Ｃｕ、またはＡｇおよびＣｕからなる多孔質の層である、半導体装置の製造方法。
  14. 請求項１または６記載の半導体装置から構成される、パワーモジュール。
  15. 請求項１４記載のパワーモジュールを備えたシステムで車輪を駆動する、車両。
JP2015233563A 2015-11-30 2015-11-30 半導体装置およびその製造方法、パワーモジュール並びに車両 Active JP6505004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015233563A JP6505004B2 (ja) 2015-11-30 2015-11-30 半導体装置およびその製造方法、パワーモジュール並びに車両

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015233563A JP6505004B2 (ja) 2015-11-30 2015-11-30 半導体装置およびその製造方法、パワーモジュール並びに車両

Publications (2)

Publication Number Publication Date
JP2017103290A JP2017103290A (ja) 2017-06-08
JP6505004B2 true JP6505004B2 (ja) 2019-04-24

Family

ID=59016924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015233563A Active JP6505004B2 (ja) 2015-11-30 2015-11-30 半導体装置およびその製造方法、パワーモジュール並びに車両

Country Status (1)

Country Link
JP (1) JP6505004B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139286B2 (ja) * 2019-05-29 2022-09-20 株式会社 日立パワーデバイス 半導体装置
WO2022096226A2 (de) * 2020-11-03 2022-05-12 Siemens Aktiengesellschaft Halbleitermodul mit zumindest einem halbleiterelement

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54114092A (en) * 1978-02-24 1979-09-05 Sharp Corp Structure of semiconductor laser element
JP5700504B2 (ja) * 2010-08-05 2015-04-15 株式会社デンソー 半導体装置接合材
JP2012129330A (ja) * 2010-12-15 2012-07-05 Hitachi Automotive Systems Ltd 半導体装置及びその製造方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2013149695A (ja) * 2012-01-18 2013-08-01 Kobe Steel Ltd 熱伝導部材およびこれを備えた半導体装置
JP6267229B2 (ja) * 2013-11-20 2018-01-24 株式会社日立製作所 鉛フリーはんだ箔および半導体装置
DE112015003845T5 (de) * 2014-08-22 2017-05-18 Kabushiki Kaisha Toyota Jidoshokki Bondaufbau, Bondmaterieal und Bondverfahren

Also Published As

Publication number Publication date
JP2017103290A (ja) 2017-06-08

Similar Documents

Publication Publication Date Title
KR102459745B1 (ko) 구리/세라믹스 접합체, 절연 회로 기판, 및, 구리/세라믹스 접합체의 제조 방법, 절연 회로 기판의 제조 방법
JP5525335B2 (ja) 焼結銀ペースト材料及び半導体チップ接合方法
KR102208961B1 (ko) 반도체소자 패키지 및 그 제조방법
JP6127833B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
WO2017217145A1 (ja) はんだ接合部
JP5677346B2 (ja) 半導体素子、半導体装置、半導体装置の製造方法及び接続材料
JP5598592B2 (ja) パワーモジュール
JP6429208B2 (ja) 半導体装置および移動体
JP6267229B2 (ja) 鉛フリーはんだ箔および半導体装置
CN113809032A (zh) 一种功率模块、电源电路及芯片
AU2009331707A1 (en) Electrical or electronic composite component and method for producing an electrical or electronic composite component
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
JP5936407B2 (ja) パワーモジュール製造方法
WO2021085451A1 (ja) 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法
JP4877046B2 (ja) 半導体装置およびその製造方法
JP6505004B2 (ja) 半導体装置およびその製造方法、パワーモジュール並びに車両
KR20180121527A (ko) 반도체 장치
JP2021165227A (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP6546892B2 (ja) 半導体装置
KR102524698B1 (ko) 접합체, 파워 모듈용 기판, 파워 모듈, 접합체의 제조 방법 및 파워 모듈용 기판의 제조 방법
JP6843503B2 (ja) 半導体装置及び移動体
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP2016025194A (ja) 半導体モジュールの製造方法、半導体パワーモジュール、半導体モジュールを有する自動車および半導体モジュールを有する鉄道車両
JP2011199315A (ja) 金属−セラミックス接合基板
WO2019207996A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190326

R150 Certificate of patent or registration of utility model

Ref document number: 6505004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350