WO2022096226A2 - Halbleitermodul mit zumindest einem halbleiterelement - Google Patents

Halbleitermodul mit zumindest einem halbleiterelement Download PDF

Info

Publication number
WO2022096226A2
WO2022096226A2 PCT/EP2021/077984 EP2021077984W WO2022096226A2 WO 2022096226 A2 WO2022096226 A2 WO 2022096226A2 EP 2021077984 W EP2021077984 W EP 2021077984W WO 2022096226 A2 WO2022096226 A2 WO 2022096226A2
Authority
WO
WIPO (PCT)
Prior art keywords
cavity
semiconductor
semiconductor module
contacting element
contacting
Prior art date
Application number
PCT/EP2021/077984
Other languages
English (en)
French (fr)
Other versions
WO2022096226A3 (de
Inventor
Philipp Kneißl
Stefan Pfefferlein
Bernd Kürten
Ronny Werner
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2022096226A2 publication Critical patent/WO2022096226A2/de
Publication of WO2022096226A3 publication Critical patent/WO2022096226A3/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3005—Shape
    • H01L2224/30051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3015—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/30154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/30155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/30177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/3315—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/33154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/33155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3312—Layout
    • H01L2224/33177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/809—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding with the bonding area not providing any mechanical bonding
    • H01L2224/80901—Pressing a bonding area against another bonding area by means of a further bonding area or connector
    • H01L2224/80903—Pressing a bonding area against another bonding area by means of a further bonding area or connector by means of a bump or layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices

Definitions

  • the invention relates to a semiconductor module with at least one semiconductor element.
  • the invention relates to a power converter with at least one such semiconductor module.
  • the invention relates to a method for producing a semiconductor module having at least one semiconductor element.
  • Such a semiconductor element is usually soldered onto a metallic surface of a substrate for operation in a semiconductor module.
  • the semiconductor element is designed as a power semiconductor element for use in a power converter.
  • a power converter is to be understood, for example, as a rectifier, an inverter, a converter or a DC voltage converter.
  • Such a semiconductor element is designed, for example, as a transistor, as a diode or as a logic module.
  • the transistor is designed as an insulated gate bipolar transistor (IGBT), metal oxide semiconductor field effect transistor (MOSFET) or field effect transistor.
  • IGBT insulated gate bipolar transistor
  • MOSFET metal oxide semiconductor field effect transistor
  • the semiconductor element can tilt during the soldering or sintering process.
  • Such tilted applied semiconductor elements can be further processed only with increased effort or not at all, for example by wire bonding.
  • a thermal connection of the tilted applied semiconductor element to the substrate is very uneven due to the different thickness of the soldering or sintering layer.
  • the published application EP 3 625 823 A1 describes a power module with at least one power semiconductor, in particular a power transistor, which has a first contact area and a second contact area opposite the first contact area, and a substrate, which comprises at least two interconnected layers arranged one on top of the other.
  • the first layer comprises a first dielectric material with at least one first metallization
  • the first metallization is arranged on a side facing the second layer
  • the second layer comprising a second dielectric material with at least one second metallization
  • the second metallization being arranged on a side facing away from the first metallization
  • the power semiconductor being connected via the first contact surface to the first Metallization is connected
  • the power semiconductor is arranged in a first recess of the second layer
  • a metallic first encapsulation is arranged such that the power semiconductor is encapsulated fluid-tight and the second contact surface of the power Hal bleiters is electrically conductively connected to the second metallization via the first encapsulation.
  • a semiconductor element bonding substrate includes an insulating board and a metal structure bonded to a main surface of the insulating board.
  • a main surface of the metal structure on an opposite side of the insulating plate includes a bonding area to which a semiconductor element is bonded by a solder.
  • the metal structure includes at least one concave part located in the main surface. The at least one concave part is in the bon ding area located closer to an edge of the bonding area with respect to a central part of the bonding area.
  • the object of the present invention is therefore to specify a semiconductor module which, compared to the prior art, is easier and more reliable to manufacture.
  • a semiconductor module with at least one semiconductor element, the semiconductor element having a contacting element, the contacting element of the semiconductor element being connected to a metallic surface via a connecting layer, the metallic surface having a cavity in which the connecting layer is arranged and wherein the contacting element at least partially overlaps the cavity, wherein the cavity has at least one recess ( 32 ).
  • the object is achieved according to the invention by a power converter with at least one such semiconductor module.
  • the object is achieved according to the invention by a method for producing such a semiconductor module with at least one semiconductor element, the semiconductor element having a contacting element, the contacting element of the semiconductor element being connected to a metallic surface via a connecting layer in a material-locking manner, the metallic surface having a Having a cavity in which the connection layer is arranged, with the contacting element at least partially overlapping the cavity, with the cavity having at least one recess, via which the cavity is vented during the production of the material-locking connection.
  • the invention is based on the consideration of preventing at least one semiconductor component from tilting during the production of a material connection with a metallic surface.
  • a metallic surface is, for example, part of a substrate that includes a dielectric material layer and at least one metallization with the metallic surface.
  • a dielectric material layer is made, for example, from a ceramic material, in particular aluminum nitride or aluminum oxide, or an organic material, in particular a polyamide.
  • the dielectric material layer has, for example, a thickness of 25 ⁇ m to 400 ⁇ m, in particular 50 ⁇ m to 380 ⁇ m.
  • the at least one metallization is made of copper, gold, silver, aluminum and/or their alloys, for example.
  • the semiconductor element has a contacting element, which is connected to the metallic surface in a material-locking manner via a connecting layer, with the material-locking connection being produced, for example, by soldering or sintering.
  • the contacting element is in particular a metallic pad on the semiconductor component, which is designed, for example, as a collector pad.
  • a cavity is provided on the metallic surface, in which the connection layer is arranged and the contacting element at least partially overlaps the cavity.
  • the cavity has a flat base area, the depth of the cavity being less than the thickness of the metallization of the substrate, so that the contacting element is bonded to the metallization.
  • connection layer is produced by a soldering preform, which melts when heat is applied, for example in an oven, spreads within the cavity and pulls the semiconductor element towards the substrate when the connection layer is formed, so that the Contacting element rests on the metallic surface. Tilting of the semiconductor component is thus prevented, with the semiconductor element being aligned essentially parallel to the substrate, as a result of which further processing by bonding, for example wire bonding, takes place more simply and reliably.
  • a thermal connection of the semiconductor component is improved by a uniform thickness of the connection layer.
  • the cavity has at least one recess.
  • a cutout is in particular a stub line, which can be produced inexpensively and without additional tools, for example by machining.
  • Such a recess allows gases to escape, for example during a soldering process, so that solder quality is significantly positively influenced.
  • a further embodiment provides that the contacting element overlaps the cavity at least on two opposite sides. Such an overlap leads to reliable alignment and mechanical stabilization of the semiconductor component, which simplifies further processing.
  • a further embodiment provides that the contacting element completely overlaps the cavity. Complete overlapping leads to further mechanical stabilization of the semiconductor component, which additionally simplifies further processing.
  • a further embodiment provides that the contacting element rests directly on the metallic surface.
  • the contacting element lies directly on when there are no connecting means, such as the connecting layer, or other components, such as additional metal plates, outside the cavity between the contacting element and the metallic surface, which leads to optimal mechanical stabilization of the semiconductor component and improved alignment of the semiconductor element.
  • a further embodiment provides that the connecting layer extends completely over the contacting element.
  • the connecting layer protrudes beyond an upper edge of the cavity and connects the contacting element to the metallic surface over its entire surface. Such a full-area connection of the semiconductor component reduces the thermal resistance.
  • a further embodiment provides that the cavity has a depth of between 50 gm and 150 gm.
  • the cavity has a flat base. Such a depth of the cavity ensures a good thermal connection and optimum mechanical stability, particularly in the case of copper lamination.
  • a further embodiment provides that a side wall of the cavity has an at least partially circumferential chamfer.
  • a chamfer is an at least partial bevel of a side wall of the cavity.
  • the bevel has an angle of 40° to 80°.
  • Such a bevel allows, for example, the solder to more easily climb up the side wall of the cavity.
  • such a chamfer facilitates wetting of the side wall with the connecting layer.
  • a further embodiment provides that a side wall of the cavity partially protrudes beyond the contacting element.
  • the fact that a side wall of the cavity partially protrudes beyond the contacting element, with the contacting element at least partially overlapping the cavity, is made possible, for example, by different shapes and/or angles of the cavity and the contacting element.
  • the contacting element is rectangular, while the cavity has an oval, in particular round, base area.
  • the , in particular rectangular , Contacting element rotated to, in particular rectangular, cavity arranged.
  • cutouts are respectively formed on the edges of the contacting element, which enable gas exchange with the surrounding atmosphere, for example during a soldering process.
  • a further embodiment provides that the cavity has at least two recesses arranged on opposite sides. Such a recess allows gases to escape evenly, for example during a soldering process, so that soldering quality is additionally positively influenced.
  • the cavity includes a support element.
  • the support element is arranged in an island-like manner and essentially in the center of the cavity. Direct contacting of the contacting element with the support element, which is in particular made of copper, achieves an improved thermal connection, in particular in a main heat path. Furthermore, the semiconductor element is mechanically stabilized.
  • FIG. 1 shows a schematic representation of a first embodiment of a semiconductor module in cross section
  • FIG. 2 shows a schematic representation of a second embodiment of a semiconductor module in cross section
  • FIG. 3 shows a schematic representation of a third embodiment of a semiconductor module in cross section
  • 4 shows a schematic representation of a manufacturing method for a semiconductor module
  • FIG. 5 shows a schematic representation of a fourth embodiment of a semiconductor module in longitudinal section
  • FIG. 6 shows a schematic representation of a fifth embodiment of a semiconductor module in longitudinal section
  • FIG. 7 shows a schematic representation of a sixth embodiment of a semiconductor module in longitudinal section
  • FIG. 8 shows a schematic representation of a seventh embodiment of a semiconductor module in longitudinal section.
  • the described components of the embodiments each represent individual features of the invention to be considered independently of one another, which each also develop the invention independently of one another and thus also individually or in a combination other than that shown as part of the invention are to be seen. Furthermore, the embodiments described can also be supplemented by further features of the invention already described.
  • the semiconductor module 2 has a semiconductor element 4 and a substrate 6, the semiconductor element 4 being embodied as an insulated gate bipolar transistor (IGBT) by way of example.
  • the semiconductor element 4 can also be used as a metal oxide semiconductor field effect transistor (MOSFET), as a field effect transistor, as a diode, as a logic module, in particular as a field pro grammable gate array (FPGA) or as another semiconductor.
  • MOSFET metal oxide semiconductor field effect transistor
  • FPGA field pro grammable gate array
  • the semiconductor element 4 has an area of at least 10 mm 2 .
  • the substrate 6 comprises a dielectric material layer 8 which contains a ceramic material, for example aluminum nitride or aluminum oxide, or an organic material, for example a polyamide.
  • the dielectric material layer 8 has a thickness d of 25 ⁇ m to 400 ⁇ m, in particular 50 ⁇ m to 250 ⁇ m.
  • the substrate 6 comprises a, in particular structured, upper metallization 10 on a side facing the semiconductor element 4 and a lower metallization 12 on a side facing away from the semiconductor element 4, the upper metallization 10 and the lower metallization 12 being made of copper, for example, and be called copper lamination.
  • the upper metallization 10 has a metallic surface 14, with the lower metallization 12 of the substrate 6 being connected to a heat sink 16, in particular in a materially bonded manner.
  • the semiconductor element 4 embodied as an IGBT has a contacting element 18 embodied as a collector contact C on a side facing the substrate 6 , with further contacting elements 18 embodied as an emitter contact E and a gate contact G , are arranged on a side facing away from the substrate 6 .
  • the emitter contact E and the gate contact G are electrically insulated from one another and connected to the upper metallization 10 of the substrate 6 via bond connections, such a bond connection not being shown in FIG. 1 for reasons of clarity.
  • the collector contact C of the semiconductor element 4 is bonded to the metallic surface 14 via a connecting layer 20, with the bonded connection being produced by soldering or sintering.
  • the connection layer 20 contains a metallic material for producing an electrically and thermally conductive connection between the semiconductor element 4 and the substrate 6 . dementia speaking, the semiconductor element 4 is connected to the heat sink 16 in an electrically insulating and thermally conductive connection, so that heat loss occurring in the semiconductor element 4 can be dissipated via the heat sink 16 .
  • the metallic surface 14 of the upper metallization 10 of the substrate 6 has a cavity 22 in which the connection layer 20 is arranged, the cavity 22 having, for example, a rectangular contour with side walls 22b arranged perpendicularly to a flat base area 22a and the connection layer 20 being essentially flush terminates with an upper edge 22c of the cavity 22 .
  • the contacting element 18 designed as a collector contact C overlaps the cavity 22 at least on two opposite sides 24 , 26 .
  • the contacting element 18 completely overlaps the cavity 22 , the contacting element 18 lying directly on the metallic surface 14 outside of the cavity 22 .
  • the cavity 22 has a depth t between 50 ⁇ m and 150 ⁇ m, the depth t of the cavity being less than a thickness d of the upper metallization 10 .
  • FIG. 2 shows a schematic representation of a second configuration of a semiconductor module 2 in cross section, with the connecting layer 20 extending completely over the contacting element 18 .
  • the semiconductor element 4 is arranged essentially parallel to the substrate 6 . Accordingly, the connecting layer 20 protrudes beyond the upper edge 22a of the cavity 22 and connects the contacting element 18 to the metallic surface 14 over its entire surface.
  • the further configuration of the semiconductor module 2 in FIG. 2 corresponds to that in FIG.
  • FIG. 3 shows a schematic representation of a third configuration of a semiconductor module 2 in cross section, with the side walls 22b of the cavity 22 having an at least partially circumferential bevel 28 .
  • the chamfer 28 has an angle a of, for example, 40° to 80° and allows both For example, solder of the connecting layer 20 climbs up the side walls 22b of the cavity 22 more easily.
  • the further configuration of the semiconductor module 2 in FIG. 3 corresponds to that in FIG.
  • connecting material 30 which is designed in particular as a soldering preform, is inserted into the cavity 22 , for example.
  • the semiconductor element 4 is fitted onto the connecting material 30 , the contacting element 18 embodied as collector C of the semiconductor element 4 protruding at least partially beyond the cavity 22 .
  • the connecting material 30 melts through the supply of heat, for example in an oven, the connecting material 30 spreads within the cavity 22 and pulls the semiconductor element 4 towards the substrate 6 when the connecting layer 20 is formed.
  • the semiconductor element 4 then rests directly on the metallic surface 14 outside the cavity 22 , as a result of which tilting of the semiconductor element 4 is minimized, so that the semiconductor element 4 is arranged essentially parallel to the substrate 6 .
  • FIG. 5 shows a schematic representation of a fourth embodiment of a semiconductor module 2 in longitudinal section.
  • the contacting element 18 of the semiconductor element 4 overlaps a rectangular base area 22a of the cavity 22 essentially completely, with the metallic surface 14 outside the cavity 22 forming a bearing surface for the contacting element 18 of the semiconductor element 4, so that the semiconductor element 4 can tilt, for example during a soldering or sintering process, is minimized.
  • the cavity 22 has, for example, four recesses 32 which protrude beyond the contacting element 18 .
  • the four recesses 32 are arranged in the region of the corners of the rectangular base area 22a of the cavity 22, with two recesses 32 each running on opposite sides 24, 26. fend are trained.
  • the recesses 32 allow gases to escape, for example during a soldering process, so that the quality of the solder is significantly positively influenced.
  • the further configuration of the semiconductor module 2 in FIG. 5 corresponds to that in FIG.
  • FIG. 6 shows a schematic illustration of a fifth embodiment of a semiconductor module 2 in longitudinal section, the cavity 22 being divided by a web 34, in particular essentially in the middle.
  • the web 34 functions as an additional support element 36 in order to stabilize the semiconductor element 4 .
  • an improved thermal connection of the semiconductor element 4 to the substrate 6 is achieved by the web 34 , which is made in particular of copper.
  • the further configuration of the semiconductor module 2 in FIG. 6 corresponds to that in FIG.
  • FIG. 7 shows a schematic illustration of a sixth configuration of a semiconductor module 2 in longitudinal section, the cavity 22 having a circular base area 22a.
  • the base 22a is elliptical.
  • a circular design of the cavity 22 has the advantage that it can be produced cost-effectively by machining, for example using a countersink or a milling cutter.
  • the rectangular, in particular square, contacting element 18 of the semiconductor element 4 rests at its corners, while the side wall 22b of the cavity 22 partially protrudes beyond the contacting element 18 due to the round contour.
  • cutouts 32 are formed on the edges of the contacting element 18 in each case, which enable gas exchange with the surrounding atmosphere, for example during a soldering process.
  • the further configuration of the semiconductor module 2 in FIG. 7 corresponds to that in FIG.
  • the cavity 22 comprises a rectangular, in particular square, support element 36 which is island-like and essentially Chen is arranged in the middle of the cavity 22. Direct contacting of the contacting element 18 with the support element 36, which is in particular made of copper, in the center of the chip achieves an improved thermal connection, in particular in a main heat path.
  • the support element 36 is arranged in the cavity 22 in such a way that contact is made in a hotspot on the semiconductor element 4 so that an optimal thermal connection is achieved.
  • the connecting layer 20 is, for example, implemented in several pieces. However, this can also be designed in one piece and surround the support element 36 designed in the manner of an island.
  • the further configuration of the semiconductor module 2 in FIG. 8 corresponds to that in FIG.
  • the invention relates to a semiconductor module 2 with at least one semiconductor element 4 , the semiconductor element 4 having a contacting element 18 , the contacting element 18 of the semiconductor element 4 being bonded to a metallic surface 14 via a connecting layer 20 .
  • the metallic surface 14 has a cavity 22 in which the connecting layer 20 is arranged, with the contacting element 18 at least partially overlapping the cavity 22 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleitermodul (2) mit zumindest einem Halbleiterelement (4), wobei das Halbleiterelement (4) ein Kontaktierungselement (18) aufweist, wobei das Kontaktierungselement (18) des Halbleiterelements (4) über eine Verbindungsschicht (20) stoffschlüssig mit einer metallischen Oberfläche (14) verbunden ist. Um das Halbleitermodul (2), im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen wird vorgeschlagen, dass die metallische Oberfläche (14) eine Kavität (22) aufweist in welcher die Verbindungsschicht (20) angeordnet ist, wobei das Kontaktierungselement (18) die Kavität (22) zumindest teilweise überlappt.

Description

Beschreibung
Halbleitermodul mit zumindest einem Halbleiterelement
Die Erfindung betri f ft ein Halbleitermodul mit zumindest einem Halbleiterelement .
Ferner betri f ft die Erfindung einen Stromrichter mit mindestens einem derartigen Halbleitermodul .
Darüber hinaus betri f ft die Erfindung ein Verfahren zur Herstellung eines Halbleitermoduls mit zumindest einem Halbleiterelement .
Ein derartiges Halbleiterelement wird üblicherweise für den Betrieb in einem Halbleitermodul auf eine metallische Oberfläche eines Substrats aufgelötet . Beispielsweise ist das Halbleiterelement als Leistungshalbleiterelement für den Einsatz in einem Stromrichter ausgeführt . Unter einem Stromrichter ist beispielsweise ein Gleichrichter, ein Wechselrichter, ein Umrichter oder ein Gleichspannungswandler zu verstehen . Ein derartiges Halbleiterelement ist beispielsweise als Transistor, als Diode oder als Logikbaustein ausgeführt . Insbesondere ist der Transistor als Insulated-Gate-Bipolar- Transistor ( IGBT ) , Metalloxide-Semiconductor-Field-Ef f ect- Transistor (MOSFET ) oder Feldef fekttransistor ausgeführt .
Insbesondere bei einer Bare-Die-Verarbeitung kann es zu einem Verkippen des Halbleiterelements beim Löt- oder Sintervorgang kommen . Derartig verkippt aufgebrachte Halbleiterelemente sind nur mit erhöhtem Aufwand oder gar nicht mehr, beispielsweise durch Drahtbonden, weiterzuverarbeiten . Weiterhin ist eine thermische Anbindung des verkippt aufgebrachten Halbleiterelements zum Substrat durch die unterschiedliche Dicke der Löt- oder Sinterschicht sehr ungleichmäßig .
Die Of fenlegungsschri ft EP 3 625 823 Al beschreibt ein Leistungsmodul mit mindestens einem Leistungshalbleiter, insbe- sondere einem Leistungstransistor , welcher eine erste Kontaktfläche und eine der ersten Kontakt fläche gegenüberliegende zweite Kontakt fläche aufweist , und einem Substrat , welches zumindest zwei übereinander angeordnete miteinander verbundene Lagen umfasst . Um eine , im Vergleich zum Stand der Technik, höhere Beständigkeit gegenüber Feuchtigkeit zu erreichen und eine niederinduktive planare Anbindung des mindestens einen Leistungshalbleiters zu ermöglichen, wird vorgeschlagen, dass die erste Lage ein erstes dielektrisches Material mit zumindest einer ersten Metallisierung umfasst , wobei die erste Metallisierung auf einer der zweiten Lage zugewandten Seite angeordnet ist , wobei die zweite Lage ein zweites dielektrisches Material mit zumindest einer zweiten Metallisierung umfasst , wobei die zweite Metallisierung auf einer der ersten Metallisierung abgewandten Seite angeordnet ist , wobei der Leistungshalbleiter über die erste Kontakt fläche mit der ersten Metallisierung verbunden ist , wobei der Leistungshalbleiter in einer ersten Aussparung der zweiten Lage angeordnet ist , wobei eine metallische erste Kapselung derartig angeordnet ist , dass der Leistungshalbleiter fluiddicht gekapselt ist und die zweite Kontakt fläche des Leistungshalbleiters über die erste Kapselung elektrisch leitend mit der zweiten Metallisierung verbunden ist .
Die Of fenlegungsschri ft DE 11 2017 007 599 T5 beschreibt eine Halbleitervorrichtung, die ein Auftreten eines Lunkers zur Zeit eines Bondens eines Halbleiterelements mittels eines Lötmetalls unterdrückt und eine Wärmeabstrahleigenschaft des Halbleiterelements verbessert . Ein Halbleiterelement- Bondingsubstrat umfasst eine isolierende Platte und eine Metallstruktur, die an eine Hauptoberfläche der isolierenden Platte gebondet ist . Eine Hauptoberfläche der Metallstruktur auf einer entgegengesetzten Seite der isolierenden Platte enthält einen Bondingbereich, an den ein Halbleiterelement mittels eines Lötmetalls gebondet ist . Die Metallstruktur enthält zumindest einen, in der Hauptoberfläche gelegenen konkaven Teil . Der zumindest eine konkave Teil ist im Bon- dingbereich in Bezug auf einen zentralen Teil des Bondingbereichs näher zu einem Rand des Bondingbereichs gelegen .
Somit besteht die Aufgabe der vorliegenden Erfindung darin, ein Halbleitermodul anzugeben, welches , im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen ist .
Die Aufgabe wird erfindungsgemäß durch ein Halbleitermodul mit zumindest einem Halbleiterelement gelöst , wobei das Halbleiterelement ein Kontaktierungselement aufweist , wobei das Kontaktierungselement des Halbleiterelements über eine Verbindungsschicht stof f schlüssig mit einer metallischen Oberfläche verbunden ist , wobei die metallische Oberfläche eine Kavität aufweist in welcher die Verbindungsschicht angeordnet ist und wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wobei die Kavität zumindest eine Aussparung ( 32 ) aufweist .
Ferner wird die Aufgabe erfindungsgemäß gelöst durch einen Stromrichter mit mindestens einem derartigen Halbleitermodul .
Darüber hinaus wird die Aufgabe erfindungsgemäß gelöst durch ein Verfahren zur Herstellung eines derartigen Halbleitermoduls mit zumindest einem Halbleiterelement , wobei das Halbleiterelement ein Kontaktierungselement aufweist , wobei das Kontaktierungselement des Halbleiterelements über eine Verbindungsschicht stof f schlüssig mit einer metallischen Oberfläche verbunden wird, wobei die metallische Oberfläche eine Kavität aufweist in welcher die Verbindungsschicht angeordnet wird, wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wobei die Kavität zumindest eine Aussparung aufweist , über welche die Kavität während der Herstellung der stof f schlüssigen Verbindung entlüftet wird .
Die in Bezug auf das Halbleitermodul nachstehend angeführten Vorteile und bevorzugten Ausgestaltungen lassen sich sinnge- maß auf den Stromrichter und das Herstellungsverfahren übertragen .
Der Erfindung liegt die Überlegung zugrunde , ein Verkippen zumindest eines Halbleiterbauelements während der Herstellung einer stof f schlüssigen Verbindung mit einer metallischen Oberfläche zu verhindern . Eine derartige metallische Oberfläche ist beispielsweise Teil eines Substrats , das eine dielektrische Materiallage sowie zumindest eine Metallisierung mit der metallischen Oberfläche umfasst . Eine dielektrische Materiallage ist beispielsweise aus einem keramischen Werkstof f , insbesondere Aluminiumnitrid oder Aluminiumoxid, oder einem organischen Werkstof f , insbesondere einem Polyamid, hergestellt . Darüber hinaus weist die dielektrische Materiallage beispielsweise eine Dicke von 25 pm bis 400 pm, insbesondere 50 pm bis 380 pm, auf . Die zumindest eine Metallisierung ist beispielsweise aus Kupfer, Gold, Silber, Aluminium und/oder deren Legierungen hergestellt . Das Halbleiterelement weist ein Kontaktierungselement auf , welches über eine Verbindungsschicht stof f schlüssig mit der metallischen Oberfläche verbunden wird, wobei die stof f schlüssige Verbindung beispielsweise durch Löten oder Sintern hergestellt wird . Das Kontaktierungselement ist insbesondere ein metallisches Pad auf dem Halbleiterbauelement , welches beispielsweise als Kollektor-Pad ausgeführt ist . Um das Verkippen während der Herstellung der stof f schlüssigen Verbindung zu verhindern ist eine Kavität auf der metallischen Oberfläche vorgesehen, in welcher die Verbindungsschicht angeordnet ist und wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt . Insbesondere weist die Kavität eine ebene Grundfläche auf , wobei eine Tiefe der Kavität kleiner als eine Dicke der Metallisierung des Substrats ist , sodass eine stof f schlüssige Verbindung des Kontaktierungselements mit der Metallisierung erfolgt . Beispielsweise wird die Verbindungsschicht durch ein Lötpreform hergestellt , das durch Zufuhr von Wärme , beispielsweise in einem Ofen, aufschmil zt , sich innerhalb der Kavität sprei zt und das Halbleiterelement beim Ausbilden der Verbindungsschicht an das Substrat heranzieht , sodass das Kontaktierungselement auf der metallischen Oberfläche aufliegt . Ein Verkippen des Halbleiterbauelements wird somit verhindert , wobei das Halbleiterelement im Wesentlichen parallel zum Substrat ausgerichtet wird, wodurch insbesondere eine Weiterverarbeitung durch Bonden, beispielsweise Drahtbonden, einfacher und zuverlässiger erfolgt . Eine thermische Anbindung des Halbleiterbauelements wird durch eine gleichmäßige Dicke der Verbindungsschicht verbessert .
Die Kavität weist zumindest eine Aussparung auf . Eine derartige Aussparung ist insbesondere eine Stichleitung, welche beispielsweise spanend kostengünstig und ohne zusätzliches Werkzeug herstellbar ist . Eine derartige Aussparung ermöglicht ein Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität signi fikant positiv beeinflusst wird .
Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement die Kavität zumindest an zwei gegenüberliegenden Seiten überlappt . Ein derartiges Überlappen führt zu einer zuverlässigen Ausrichtung und mechanischen Stabilisierung des Halbleiterbauelements , was eine Weiterverarbeitung vereinfacht .
Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement die Kavität vollständig überlappt . Ein vollständiges Überlappen führt zu einer weiteren mechanischen Stabilisierung des Halbleiterbauelements , was eine Weiterverarbeitung zusätzlich vereinfacht .
Eine weitere Aus führungs form sieht vor, dass das Kontaktierungselement unmittelbar auf der metallischen Oberfläche aufliegt . Das Kontaktierungselement liegt unmittelbar auf , wenn sich keine Verbindungsmittel , wie beispielsweise die Verbindungsschicht , oder andere Komponenten, wie zusätzliche Metallplättchen, außerhalb der Kavität zwischen dem Kontaktierungselement und der metallischen Oberfläche befinden, was zu einer optimalen mechanischen Stabilisierung des Halbleiter- bauelements und einer verbesserten Ausrichtung des Halbleiterelements führt .
Eine weitere Aus führungs form sieht vor, dass sich die Verbindungsschicht vollständig über das Kontaktierungselement erstreckt . Insbesondere ragt die Verbindungsschicht über eine Oberkante der Kavität hinaus und verbindet das Kontaktierungselement voll flächig mit der metallischen Oberfläche . Durch eine derartige voll flächige Anbindung des Halbleiterbauelements wird der thermische Widerstand reduziert .
Eine weitere Aus führungs form sieht vor, dass die Kavität eine Tiefe zwischen 50 gm und 150 gm aufweist . Insbesondere weist die Kavität eine ebene Grundfläche auf . Eine derartige Tiefe der Kavität sorgt , insbesondere bei einer Kupferkaschierung, für eine gute thermische Anbindung und eine optimale mechanische Stabilität .
Eine weitere Aus führungs form sieht vor, dass eine Seitenwand der Kavität eine zumindest teilweise umlaufende Fase aufweist . Eine Fase ist eine zumindest teilweise Abschrägung einer Seitenwand der Kavität . Beispielsweise weist die Fase einen Winkel von 40 ° bis 80 ° auf . Eine derartige Abschrägung ermöglicht , dass beispielsweise das Lot leichter der Seitenwand der Kavität hochsteigt . Ferner erleichtert eine derartige Fase das Benetzen der Seitenwand mit der Verbindungsschicht .
Eine weitere Aus führungs form sieht vor, dass eine Seitenwand der Kavität teilweise über das Kontaktierungselement hinaussteht . Dass eine Seitenwand der Kavität teilweise über das Kontaktierungselement hinaussteht , wobei das Kontaktierungselement die Kavität zumindest teilweise überlappt , wird beispielsweise ermöglicht durch unterschiedliche Formen und/oder Winkel der Kavität und des Kontaktierungselements . Beispielsweise ist das Kontaktierungselement rechteckig ausgeführt , während die Kavität eine ovale , insbesondere runde , Grundfläche aufweist . Alternativ ist das , insbesondere rechteckige , Kontaktierungselement gedreht zur, insbesondere rechteckigen, Kavität angeordnet . Dadurch werden an den Kanten des Kontaktierungselements j eweils Aussparungen ausgebildet , welche einen Gasaustausch mit der umgebenden Atmosphäre , beispielsweise während eines Lötvorgangs , ermöglichen .
Eine weitere Aus führungs form sieht vor, dass die Kavität zumindest zwei an gegenüberliegenden Seiten angeordnete Aussparungen aufweist . Eine derartige Aussparung ermöglicht ein gleichmäßiges Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität zusätzlich positiv beeinflusst wird .
Eine weitere Aus führungs form sieht vor, dass die Kavität ein Auflageelement umfasst . Beispielsweise ist das Auflageelement inselartig und im Wesentlichen mittig in der Kavität angeordnet . Durch eine direkte Kontaktierung des Kontaktierungselements mit dem, insbesondere aus Kupfer hergestellten Auflageelement wird eine verbesserte thermische Anbindung, insbesondere in einem Hauptwärmepfad, erreicht . Ferner wird das Halbleiterelement mechanisch stabilisiert .
Im Folgenden wird die Erfindung anhand der in den Figuren dargestellten Aus führungsbeispiele näher beschrieben und erläutert .
Es zeigen :
FIG 1 eine schematische Darstellung einer ersten Ausgestaltung eines Halbleitermoduls im Querschnitt ,
FIG 2 eine schematische Darstellung einer zweiten Ausgestaltung eines Halbleitermoduls im Querschnitt ,
FIG 3 eine schematische Darstellung einer dritten Ausgestaltung eines Halbleitermoduls im Querschnitt , FIG 4 eine schematische Darstellung eines Herstellungsverfahrens eines Halbleitermoduls
FIG 5 eine schematische Darstellung einer vierten Ausgestaltung eines Halbleitermoduls im Längsschnitt ,
FIG 6 eine schematische Darstellung einer fünften Ausgestaltung eines Halbleitermoduls im Längsschnitt ,
FIG 7 eine schematische Darstellung einer sechsten Ausgestaltung eines Halbleitermoduls im Längsschnitt und
FIG 8 eine schematische Darstellung einer siebten Ausgestaltung eines Halbleitermoduls im Längsschnitt .
Bei den im Folgenden erläuterten Aus führungsbeispielen handelt es sich um bevorzugte Aus führungs formen der Erfindung . Bei den Aus führungsbeispielen stellen die beschriebenen Komponenten der Aus führungs formen j eweils einzelne , unabhängig voneinander zu betrachtende Merkmale der Erfindung dar, welche die Erfindung j eweils auch unabhängig voneinander weiterbilden und damit auch einzeln oder in einer anderen als der gezeigten Kombination als Bestandteil der Erfindung anzusehen sind . Des Weiteren sind die beschriebenen Aus führungs formen auch durch weitere der bereits beschriebenen Merkmale der Erfindung ergänzbar .
Gleiche Bezugs zeichen haben in den verschiedenen Figuren die gleiche Bedeutung .
FIG 1 zeigt eine schematische Darstellung einer ersten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt . Das Halbleitermodul 2 weist ein Halbleiterelement 4 und ein Substrat 6 auf , wobei das Halbleiterelement 4 exemplarisch als Insulated-Gate-Bipolar-Transistor ( IGBT ) ausgeführt ist . Das Halbleiterelement 4 kann auch als Metalloxide-Semiconductor- Field-Ef f ect-Transistor (MOSFET ) , als Feldef fekttransistor, als Diode , als Logikbaustein, insbesondere als Field Pro- grammable Gate Array ( FPGA) oder als ein anderer Halbleiter ausgeführt sein . Insbesondere weist das Halbleiterelement 4 eine Fläche von mindestens 10 mm2 auf . Das Substrat 6 umfasst eine dielektrische Materiallage 8 , die einen keramischen Werkstof f , beispielsweise Aluminiumnitrid oder Aluminiumoxid, oder einen organischen Werkstof f , beispielsweise einem Polyamid enthält . Ferner weist die dielektrische Materiallage 8 eine Dicke d von 25 pm bis 400 pm, insbesondere 50 pm bis 250 pm, auf . Darüber hinaus umfasst das Substrat 6 auf einer dem Halbleiterelement 4 zugewandten Seite eine , insbesondere strukturierte , obere Metallisierung 10 und auf einer dem Halbleiterelement 4 abgewandten Seite eine untere Metallisierung 12 , wobei die obere Metallisierung 10 und die untere Metallisierung 12 beispielsweise aus Kupfer hergestellt sind und Kupferkaschierung genannt werden . Die obere Metallisierung 10 weist eine metallische Oberfläche 14 auf , wobei die untere Metallisierung 12 des Substrats 6 , insbesondere stof fschlüssig, mit einem Kühlkörper 16 verbunden ist .
Das beispielhaft als IGBT ausgeführte Halbleiterelement 4 weist auf einer dem Substrats 6 zugewandte Seite ein Kontaktierungselement 18 auf , welches als Kollektor-Kontakt C ausgeführt ist , wobei weitere Kontaktierungselemente 18 , welche als ein Emitter-Kontakt E und als ein Gate-Kontakt G ausgeführt sind, auf einer dem Substrat 6 abgewandten Seite angeordnet sind . Beispielsweise sind der Emitter-Kontakt E und der Gate-Kontakt G voneinander elektrisch isoliert über Bondverbindungen mit der oberen Metallisierung 10 des Substrats 6 verbunden, wobei eine derartige Bondverbindung aus Gründen der Übersichtlichkeit in FIG 1 nicht dargestellt ist .
Der Kollektor-Kontakt C des Halbleiterelements 4 ist über eine Verbindungsschicht 20 stof f schlüssig mit der metallischen Oberfläche 14 verbunden, wobei die stof f schlüssige Verbindung durch Löten oder Sintern hergestellt ist . Die Verbindungsschicht 20 enthält einen metallischen Werkstof f zur Herstellung einer elektrisch und thermisch leitfähigen Verbindung zwischen dem Halbleiterelement 4 und dem Substrat 6 . Dement- sprechend steht das Halbleiterelement 4 mit dem Kühlkörper 16 in einer elektrisch isolierenden und thermisch leitfähigen Verbindung, sodass im Halbleiterelement 4 entstehende Verlustwärme über den Kühlkörper 16 abführbar ist .
Die metallische Oberfläche 14 der oberen Metallisierung 10 des Substrats 6 weist eine Kavität 22 auf in welcher die Verbindungsschicht 20 angeordnet ist , wobei die Kavität 22 beispielhaft eine rechtseckige Kontur mit senkrecht zu einer ebenen Grundfläche 22a angeordneten Seitenwänden 22b aufweist und die Verbindungsschicht 20 im Wesentlichen bündig mit einer Oberkante 22c der Kavität 22 abschließt . Das als Kollektor-Kontakt C ausgeführte Kontaktierungselement 18 überlappt die Kavität 22 zumindest an zwei gegenüberliegenden Seiten 24 , 26 . Insbesondere überlappt das Kontaktierungselement 18 die Kavität 22 vollständig, wobei das Kontaktierungselement 18 außerhalb der Kavität 22 unmittelbar auf der metallischen Oberfläche 14 aufliegt . Beispielsweise weist die Kavität 22 eine Tiefe t zwischen 50 pm und 150 pm auf , wobei die Tiefe t der Kavität kleiner als eine Dicke d der oberen Metallisierung 10 ist .
FIG 2 zeigt eine schematische Darstellung einer zweiten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt , wobei sich die Verbindungsschicht 20 vollständig über das Kontaktierungselement 18 erstreckt . Das Halbleiterelement 4 ist im Wesentlichen parallel zum Substrat 6 angeordnet . Demnach ragt die Verbindungsschicht 20 über die Oberkante 22a der Kavität 22 hinaus und verbindet das Kontaktierungselement 18 voll flächig mit der metallischen Oberfläche 14 . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 2 entspricht der in FIG 1 .
FIG 3 zeigt eine schematische Darstellung einer dritten Ausgestaltung eines Halbleitermoduls 2 im Querschnitt , wobei die Seitenwände 22b der Kavität 22 eine zumindest teilweise umlaufende Fase 28 aufweist . Die Fase 28 weist einen Winkel a von beispielsweise 40 ° bis 80 ° auf und ermöglicht , dass bei- spielsweise Lot der Verbindungsschicht 20 leichter die Seitenwände 22b der Kavität 22 hochsteigt . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 3 entspricht der in FIG 2 .
FIG 4 zeigt eine schematische Darstellung eines Herstellungsverfahrens eines Halbleitermoduls 2 . Zur Ausbildung der Verbindungsschicht 20 wird beispielsweise Verbindungsmaterial 30 , welches insbesondere als Lötpreform ausgeführt ist , in die Kavität 22 eingelegt . Das Halbleiterelement 4 wird auf das Verbindungsmaterial 30 bestückt , wobei das als Kollektor C ausgeführte Kontaktierungselement 18 des Halbleiterelements 4 die Kavität 22 zumindest teilweise überragt .
Wenn das Verbindungsmaterial 30 durch Zufuhr von Wärme , beispielsweise in einem Ofen, aufschmil zt , sprei zt sich das Verbindungsmaterial 30 innerhalb der Kavität 22 und zieht das Halbleiterelement 4 beim Ausbilden der Verbindungsschicht 20 an das Substrat 6 heran . Das Halbleiterelement 4 liegt daraufhin außerhalb der Kavität 22 unmittelbar auf der metallischen Oberfläche 14 auf , wodurch ein Verkippen des Halbleiterelements 4 minimiert wird, sodass das Halbleiterelement 4 im Wesentlichen parallel zum Substrat 6 angeordnet ist .
FIG 5 zeigt eine schematische Darstellung einer vierten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt . Das Kontaktierungselement 18 des Halbleiterelements 4 überlappt eine rechtseckige Grundfläche 22a der Kavität 22 im Wesentlichen vollständig, wobei die metallische Oberfläche 14 außerhalb der Kavität 22 eine Auflagefläche für das Kontaktierungselement 18 des Halbleiterelements 4 bildet , sodass ein Verkippen des Halbleiterelements 4 , beispielsweise bei einem Löt- oder Sintervorgang, minimiert wird . Ferner weist die Kavität 22 beispielhaft vier Aussparungen 32 auf , welche über das Kontaktierungselement 18 hinausstehen . Exemplarisch sind die vier Aussparungen 32 im Bereich der Ecken der rechteckigen Grundfläche 22a der Kavität 22 angeordnet , wobei j eweils zwei Aussparungen 32 zu gegenüberliegenden Seiten 24 , 26 verlau- fend ausgebildet sind . Die Aussparungen 32 ermöglichen ein Entweichen von Gasen, beispielsweise während eines Lötvorgangs , sodass eine Lot-Qualität signi fikant positiv beeinflusst wird . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 5 entspricht der in FIG 1 .
FIG 6 zeigt eine schematische Darstellung einer fünften Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt , wobei die Kavität 22 durch einen Steg 34 , insbesondere im Wesentlichen mittig, geteilt ist . Der Steg 34 fungiert als ein zusätzliches Auflageelement 36 , um das Halbleiterelement 4 zu stabilisieren . Ferner wird durch den Steg 34 , welcher insbesondere aus Kupfer hergestellt ist , eine verbesserte thermische Anbindung des Halbleiterelements 4 an das Substrat 6 erreicht . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 6 entspricht der in FIG 5 .
FIG 7 zeigt eine schematische Darstellung einer sechsten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt , wobei die Kavität 22 eine kreis förmige Grundfläche 22a aufweist . Alternativ ist die Grundfläche 22a ellipsenförmig ausgeführt . Eine kreisrunde Aus führung der Kavität 22 hat den Vorteil , dass diese spanend, beispielsweise durch einen Senker oder einen Fräser, kostengünstig herstellbar ist . Das rechteckige , insbesondere quadratische , Kontaktierungselement 18 des Halbleiterelements 4 liegt an seinen Ecken auf , während die Seitenwand 22b der Kavität 22 durch die runde Kontur teilweise über das Kontaktierungselement 18 hinaussteht . Dadurch werden an den Kanten des Kontaktierungselements 18 j eweils Aussparungen 32 ausgebildet , welche einen Gasaustausch mit der umgebenden Atmosphäre , beispielsweise während eines Lötvorgangs , ermöglichen . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 7 entspricht der in FIG 5 .
FIG 8 zeigt eine schematische Darstellung einer siebten Ausgestaltung eines Halbleitermoduls 2 im Längsschnitt . Die Kavität 22 umfasst ein rechteckiges , insbesondere quadratisches , Auflageelement 36 , welches inselartig und im Wesentli- chen mittig in der Kavität 22 angeordnet ist . Durch eine direkte Kontaktierung des Kontaktierungselements 18 mit dem, insbesondere aus Kupfer hergestellten Auflageelement 36 im Chipzentrum wird eine verbesserte thermische Anbindung, insbesondere in einem Hauptwärmepfad, erreicht . Alternativ ist das Auflageelement 36 derartig in der Kavität 22 angeordnet , dass eine Kontaktierung in einem Hotspot auf dem Halbleiterelement 4 erfolgt , sodass eine optimale thermische Anbindung erreicht wird . Die Verbindungsschicht 20 ist beispielhaft mehrstückig ausgeführt . Diese kann j edoch auch einstückig ausgeführt sein und das inselartig ausgeführte Auflageelement 36 umgeben . Die weitere Ausgestaltung des Halbleitermoduls 2 in FIG 8 entspricht der in FIG 6 .
Zusammenfassend betri f ft die Erfindung ein Halbleitermodul 2 mit zumindest einem Halbleiterelement 4 , wobei das Halbleiterelement 4 ein Kontaktierungselement 18 aufweist , wobei das Kontaktierungselement 18 des Halbleiterelements 4 über eine Verbindungsschicht 20 stof f schlüssig mit einer metallischen Oberfläche 14 verbunden ist . Um das Halbleitermodul 2 , im Vergleich zum Stand der Technik, einfacher und zuverlässiger zu fertigen wird vorgeschlagen, dass die metallische Oberfläche 14 eine Kavität 22 aufweist in welcher die Verbindungsschicht 20 angeordnet ist , wobei das Kontaktierungselement 18 die Kavität 22 zumindest teilweise überlappt .

Claims

Patentansprüche
1. Halbleitermodul (2) mit zumindest einem Halbleiterelement ( 4 ) , wobei das Halbleiterelement (4) ein Kontaktierungselement (18) aufweist, wobei das Kontaktierungselement (18) des Halbleiterelements (4) über eine Verbindungsschicht (20) stoff schlüssig mit einer metallischen Oberfläche (14) verbunden ist, wobei die metallische Oberfläche (14) eine Kavität (22) aufweist, in welcher die Verbindungsschicht (20) angeordnet ist, wobei das Kontaktierungselement (18) die Kavität (22) zumindest teilweise überlappt, wobei die Kavität (22) zumindest eine Aussparung (32) aufweist.
2. Halbleitermodul (2) nach Anspruch 1, wobei das Kontaktierungselement (18) die Kavität (22) zumindest an zwei gegenüberliegenden Seiten (24, 26) überlappt.
3. Halbleitermodul (2) nach einem der Ansprüche 1 oder 2, wobei das Kontaktierungselement (18) die Kavität (22) vollständig überlappt.
4. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei das Kontaktierungselement (18) unmittelbar auf der metallischen Oberfläche (14) aufliegt.
5. Halbleitermodul (2) nach einem der Ansprüche 1 bis 3, wobei sich die Verbindungsschicht (20) vollständig über das Kontaktierungselement (18) erstreckt.
6. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei die Kavität (22) eine Tiefe (t) zwischen 50 pm und 150 pm aufweist.
7. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei eine Seitenwand (22b) der Kavität (22) eine zumindest teilweise umlaufende Fase (28) aufweist.
8. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei eine Seitenwand (22b) der Kavität (22) teilweise über das Kontaktierungselement (18) hinaussteht.
9. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei die Kavität (22) zumindest zwei an gegenüberliegenden Seiten (24, 26) angeordnete Aussparungen (32) aufweist.
10. Halbleitermodul (2) nach einem der vorherigen Ansprüche, wobei die Kavität (22) ein Auflageelement (36) umfasst.
11. Stromrichter mit mindestens einem Halbleitermodul (2) nach einem der vorherigen Ansprüche.
12. Verfahren zur Herstellung eines Halbleitermoduls (2) mit zumindest einem Halbleiterelement (4) , wobei das Halbleiterelement (4) ein Kontaktierungselement (18) aufweist, wobei das Kontaktierungselement (18) des Halbleiterelements (4) über eine Verbindungsschicht (20) stoff schlüssig mit einer metallischen Oberfläche (14) verbunden wird, wobei die metallische Oberfläche (14) eine Kavität (22) aufweist, in welcher die Verbindungsschicht (20) angeordnet wird, wobei das Kontaktierungselement (18) die Kavität (22) zumindest teilweise überlappt, wobei die Kavität (22) zumindest eine Aussparung (32) aufweist, über welche die Kavität (22) während der Herstellung der stoff schlüssigen Verbindung entlüftet wird.
13. Verfahren nach Anspruch 12, wobei das Kontaktierungselement (18) unmittelbar auf der metallischen Oberfläche (14) aufliegend kontaktiert wird.
14. Verfahren nach einem der Ansprüche 12 oder 13, 16 wobei die Verbindungsschicht (20) vollständig über das Kontaktierungselement (18) erstreckend aufgetragen wird.
PCT/EP2021/077984 2020-11-03 2021-10-11 Halbleitermodul mit zumindest einem halbleiterelement WO2022096226A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20205478 2020-11-03
EP20205478.9 2020-11-03

Publications (2)

Publication Number Publication Date
WO2022096226A2 true WO2022096226A2 (de) 2022-05-12
WO2022096226A3 WO2022096226A3 (de) 2022-10-13

Family

ID=73131659

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2021/077984 WO2022096226A2 (de) 2020-11-03 2021-10-11 Halbleitermodul mit zumindest einem halbleiterelement

Country Status (1)

Country Link
WO (1) WO2022096226A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189848A1 (en) * 2020-12-15 2022-06-16 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007599T5 (de) 2017-06-02 2020-02-20 Mitsubishi Electric Corporation Halbleiterelement-Bondingplatine, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
EP3625823A1 (de) 2017-08-03 2020-03-25 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779565B2 (en) * 2010-12-14 2014-07-15 Stats Chippac Ltd. Integrated circuit mounting system with paddle interlock and method of manufacture thereof
KR101443870B1 (ko) * 2014-03-05 2014-09-23 주식회사 루멘스 발광 소자 패키지, 백라이트 유닛, 조명 장치 및 발광 소자 패키지의 제조 방법
JP6505004B2 (ja) * 2015-11-30 2019-04-24 株式会社 日立パワーデバイス 半導体装置およびその製造方法、パワーモジュール並びに車両

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017007599T5 (de) 2017-06-02 2020-02-20 Mitsubishi Electric Corporation Halbleiterelement-Bondingplatine, Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
EP3625823A1 (de) 2017-08-03 2020-03-25 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220189848A1 (en) * 2020-12-15 2022-06-16 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component
US11776871B2 (en) * 2020-12-15 2023-10-03 Semiconductor Components Industries, Llc Module with substrate recess for conductive-bonding component

Also Published As

Publication number Publication date
WO2022096226A3 (de) 2022-10-13

Similar Documents

Publication Publication Date Title
DE102009033321B4 (de) Leistungshalbleitervorrichtung
EP1982355B1 (de) Leistungselektronikanordnung
DE102014221636B4 (de) Halbleitermodul und Verfahren zum Herstellen desselben
EP3625823B1 (de) Leistungsmodul mit mindestens einem leistungshalbleiter
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
EP4118681B1 (de) Leistungshalbleitermodul mit zumindest einem leistungshalbleiterelement
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
WO2022096226A2 (de) Halbleitermodul mit zumindest einem halbleiterelement
EP1316999A1 (de) Verfahren und Vorichtung zum Kontaktieren von Leistungselektronik-Bauelementen
EP3619739B1 (de) Halbleitermodul
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2019219535A1 (de) Entwärmungsanordnung für ein halbleiterleistungsmodul
EP3529832B1 (de) Leistungsmodul
EP3940769A1 (de) Halbleitermodul mit zumindest einem halbleiterelement und einem substrat
EP3958306A1 (de) Leistungsmodul mit mindestens zwei auf einem substrat kontaktierten leistungshalbleiteranordnungen
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2018134332A1 (de) Halbleitermodul mit bodenplatte mit hohlwölbung
DE102019115573B4 (de) Leistungselektronische Schalteinrichtung und Verfahren zur Herstellung
DE102016204150A1 (de) Verfahren, Halbleitermodul, Stromrichter und Fahrzeug
DE102006040838B4 (de) Elektronische Leistungspackung mit zwei Substraten mit mehreren Halbleiterchips und elektronischen Komponenten
DE4222785C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007036044A1 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102018106176B4 (de) Leistungshalbleitereinrichtung mit einer Metallplatte und mit einem auf der Metallplatte angeordneten Substrat

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21797947

Country of ref document: EP

Kind code of ref document: A2